JPH01316949A - 腐食耐性ボンディング・パッド - Google Patents

腐食耐性ボンディング・パッド

Info

Publication number
JPH01316949A
JPH01316949A JP1107126A JP10712689A JPH01316949A JP H01316949 A JPH01316949 A JP H01316949A JP 1107126 A JP1107126 A JP 1107126A JP 10712689 A JP10712689 A JP 10712689A JP H01316949 A JPH01316949 A JP H01316949A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
bonding
area
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1107126A
Other languages
English (en)
Inventor
Owen W Hatcher Jr
オーウェン・ダブリュ・ハッチャー・ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH01316949A publication Critical patent/JPH01316949A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425Barrier, adhesion or liner layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/019Manufacture or treatment of bond pads
    • H10W72/01951Changing the shapes of bond pads
    • H10W72/01955Changing the shapes of bond pads by using masks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/981Auxiliary members, e.g. spacers
    • H10W72/983Reinforcing structures, e.g. collars

Landscapes

  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明は、リードワイヤを集積回路に装着するために
使われるボンディング・パッドに関する。
関連技術の説明 第1図の部分断面図で示されているように、従来の集積
回路では、相互接続12は集積回路の個々の素子(図示
されていない)の間に電気的接続を提供し、ボンディン
グ争パッド13と呼ばれる拡張された領域が提供されて
いる集積回路の端縁に延在する。金属の“リード”ワイ
ヤ14は電力、信号、およびその他の電気的相互接続を
集積回路に与えるためにボンディング・パッド13に装
着される。相互接続12は普通90%ないし100%の
純アル〔互つムで形成されており、リードワイヤ14は
普通金で形成されているが、アルミニウムで形成される
こともある。リードワイヤ14は熱圧縮ボンディングに
よってボンディング・パッド13に装着されてボンド領
域15を作る。
相互接続12およびボンディング・パッド13はSiO
□、ドープしたSiO□、St、N4、によって形成さ
れている不活性化層16、またはこれらの層の組合わせ
によって覆われている。約16ないし20m1見2のア
パーチャ18は一般に20ないし25m1i2であるボ
ンディング・パッド13の中心部に対応する不活性化層
16の部分を貫通して設けられる。しかしボンド領域1
5はアパーチャ18によって露出されたボンディング・
パッド13のたった30ないし70%の部分しか覆わな
い。このように、各ボンディング争パッド13の一部分
はり−ド14がそこに装着された後でも露出されたまま
となる。
不活性化層16は相互接続12の腐食を防ぐが、ボンド
領域15がボンディング・パッド13を覆わないアパー
チャ18の部分では、アルミニウムボンディング・パッ
ド13は酸化または他の腐食を受ける。この酸化または
腐食はアルミニウムボンディング・パッド13を、たと
えば酸化アルミニウムまたは水酸化アルミニウムのよう
な非導通の材料に変化させる。ボンディング・パッド1
3の酸化が領域13bで起こるなら、ボンディング・パ
ッド13と相互接続12の間で増大した抵抗を起こし、
最悪の場合はボンディング・パッド13と相互接続12
の残りの部分との間が開路となる。
不活性化層16がドープしたSiO□である場合、集積
回路パッケージに入り込む湿気は不活性化層16の中で
ドーパントとして存在する燐と結合されて、露出したア
ルミニウムと反応する亜燐酸を形成してアルミニウムを
酸化アルミニウムまたは水酸化アルミニウムに変化させ
る。この現象はボンディング・パッド13の露出した部
分、特に13bの部分と不活性化層16の間の直接接触
によって促進される。
他の腐食源が集積回路のパッケージ材料に相関している
かもしれない。一般にパッケージは腐食を起こす成分を
有するかもしれないプラスチック材料である。さらに、
腐食材料のその他の源が集積回路自身に存在するもかも
しれない、または製作またはパッケージ工程の結果とし
て起こるかもしれない。
発明の要約 したがって、二の発明の目的は腐食耐性ボンディング・
パッドを提供することである。
この発明のさら、なる目的は、相互接続の腐食を防ぐた
めに、接続が行なわれる相互接続の拡張された部分の上
に耐食性の障壁層を設けることである。
この発明の他の目的は、ボンディング・パッド構造、特
に露出したボンディング層の腐食を防ぐまたは遅らすこ
とである。
この発明の他の目的は、亜燐酸による腐食を減じるまた
はなくすために、すべての露出したアルミニウム層と燐
がドープされた不活性化層との間に物理的分離を設ける
ことである。
この発明に従って、半導体素子用の腐食耐性ボンディン
グ・パッドは半導体素子のサブストレートの上に形成さ
れた相互接続および相互接続の上に設けられた不活性化
層を含み、この不活性化層が相互接続の拡張されたボン
ディング領域を露出するためのアパーチャを有し、さら
に相互接続の露出した拡張されたボンディング領域およ
びボンディング領域を囲む不活性化層の部分の上に設け
られた障壁層、および障壁層の上に設けられたボンディ
ング層を含む。障壁層は非腐食性、電導性の材料、たと
えばチタンとタングステンの化合物(TiW−−チタン
タングステンとして知られている)である。不活性化層
とボンディング層との間の物理的分離を増大するため、
そしてそれによって不活性化層のリンドーパントから形
成された亜燐酸によるボンディング層のいかなる腐食も
減じるまたはなくすため、ボンディング層の領域は障壁
層の領域よりも小さく作られる。
この発明に従ったボンディング・パッドは、相互接続の
ボンディング領域を酸化、その他の態様で腐食させない
という利点を持つ。リードワイヤと相互接続との間の電
気的接続は、リードワイヤをボンディング層にボンドす
るために使われる材料によって保護されていないボンデ
ィング層の部分の腐食によって影響されず、したがって
ボンディング・パッドは腐食耐性である。
好ましい実施例の説明 この発明に従った腐食耐性ボンディング・パッドは第2
A図および第2B図を参照して説明される。この発明の
好ましい実施例に関して説明された材料、厚さ、および
構造は例示的であって、この発明の範囲を制限すること
が意図されていないことは理解されるべきである。ここ
で使われているように、“ボンディング・パッド0とい
う言葉は相互接続とリードワイヤとの電気的相互接続に
役立つ単一のまたは多重層の構造を指す。
第2A図および第2B図で示されているように、サブス
トレート10の上に相互接続12が設けられている。従
来の半導体素子のように、相互接続12はアルミニウム
、またはアルミニウムそして銅および/またはシリコン
のような材料の化合物、たとえばアルミニウム銅、アル
ミニウムシリコン、アルミニウム銅シリコンで形成され
ることができる。代わりに、相互接続12は、電気半導
体であり、かつ半導体産業において既知である技術に従
った半導体素子の製作で有用である他の材料または化合
物で形成されることもできる。さらに、相互接続12は
直接サブストレート10の上に、またはサブストレート
10の上に設けられた他の層の上に、形成することがで
きる。たとえば、相互接続12は、たとえば二重メタラ
イゼーション構造において、他の下にある相互接続(図
示されていない)から分離する絶縁層の上に設けられる
ことができる。
従来の技術によって形成された不活性化層16は、相互
接続12の上に設けられ、相互接続12の拡張されたボ
ンディング領域26を露出するためにアパーチャ(また
は開口)18を有する。相互接続12のボンディング領
域26の酸化または他の腐食を防ぐために、耐食性の導
通の障壁層28が不活性化層16のアパーチャ18のボ
ンディング領域26の上に設けられる。障壁層28を形
成するために使用することができる材料の例としては、
タングステンとチタン、およびこれらの材料の化合物、
またはパッケージされた集積回路にある亜燐酸やその他
の薬剤に露出されたときに相当の酸化または腐食を受け
ない他の材料がある。
この発明の好ましい実施例では、障壁層はチタンとタン
グステンの化合物(チタンゲステンまたはTiW)で形
成されており、厚さは約1000ないし200OAであ
る。
相互接続12のボンディング領域26が酸化またはその
他の腐食環境に露出されるのを防ぐために、障壁層28
はアパーチャ18の全部、そしてアパーチャ18を囲む
不活性化層14の部分14aの両方に設けられる。障壁
層28はチタンとタングステンターゲットの同時スパッ
タリングによって、または電子ビーム(Eビーム)溶着
によって形成することができる。障壁層を設ける1つの
重要な局面は、相互接続12にオーミック接触が提供さ
れることを確実にすることである。こうして、障壁層2
8の溶着の前の相互接続12の酸化は避けなければなら
ず、そしてもし何らかの酸化が起これば、酸化物は、た
とえば逆スパツタリングによって、取り除かなければな
らない。
たとえばアルミニウムで形成されているボンディング層
30が障壁層28の上に設けられ、リードワイヤ14は
従来のボンド技術たとえば熱圧縮ボンドを使ってボンデ
ィング層30に装着される。
ボンディング層30は金で形成されることもできる。ボ
ンディング層30が金なら、一般のりフトオフ技術によ
って製作されることができる。好ましい実施例において
、ボンディング層30は90%ないし100%の純アル
ミニウムで形成されており、厚さは約1μmである。し
かし、0.25から2μmの厚さを使うことができる。
ボンディング層30は障壁層28を設けるのに使った同
じ技術を使って設けることができる。再び、障壁層28
とボンディング層30の間にオーミック接触が設けられ
なければならない。
障壁層28のために選択された材料のもう1つの特性は
、後の製作ステップ中、または集積回路の動作で経験さ
れる温度において、ボンディング層30の材料によって
浸透されてはならないということである。
この発明に従って相互接続12のボンディング領域26
の腐食は防止され、たとえボンディング・パッド30が
腐食したとしても、ボンド18の下にあるボンディング
・パッド30の部分は腐食から保護され、それによって
リードワイヤ14と相互接続12との間の増大した抵抗
および/または開路を防ぐ、または実質的に遅らせる。
この発明の代替の実施例が第3図に関して説明される。
代替の実施例ではボンディング層30’は障壁層28よ
りも小さい領域を有する。たとえば、障壁層28とボン
ディング層30′が正方形であり、それぞれ寸法Xとy
を有するなら、障壁層28の領域X2はボンディング層
30′の領域y2よりも大きい。ボンディング層30′
の領域を障壁層28の領域に関して減じる目的は、アル
ミニウムボンディング層30′と不活性化層16の物理
的分離を増大することであり、それによって不活性化層
の燐ドーパントイオンから形成された亜燐酸がボンディ
ング層30′のアルミニウムと反応する可能性を減じる
またはなくす。
ボンディング層30−の減じられたサイズは2つの方法
によって達成することができる。集積回路の他のエレメ
ントと同じように、障壁層28とボンディング層30′
は標準のフォトリソグラフィック技術によってパターン
化される連続した層として生成される。障壁層28とボ
ンディング層30′の両方のパターンをエッチするため
に1枚のマスクが使われるなら、集積回路は最初にアル
ミニウムボンディング層30′をエッチするエッチャン
トにさらされ、次に障壁層28の材料をエッチするエッ
チャントにさらされ、その後にボンディング層30′の
側面のエツチングを起こすためにアルミニウム用のエッ
チャントを使った第2のエツチングにさらされる。この
方法では、アルミニウム用のエッチャントは障壁層28
の材料をエッチしない選択的エッチャントでなければな
らない。エッチャントの選択性は適当なエッチャントを
選択することによって、または同じエッチャントによっ
て影響されない障壁層28とボンディング層30′のた
めの材料を選択することによって、得ることができる。
障壁層28とボンディング層30′のパターンをエッチ
するために別々のマスクを使うなら、エツチング処理中
に障壁層28とボンディング層30′を保護するために
使われるマクスのエリアが選択されて、障壁層28の領
域において望ましい違いを提供する。
この発明の腐食耐性ボンディング・パッドの多くの特徴
と利点は当業者にとって明らかであろう。
したがって、前掲の特許請求の範囲はこの発明の範囲内
におけるすべての変更および均等物を網羅することが意
図されている。
【図面の簡単な説明】
第1図は従来のボンディング・パッドの断面図である。 第2A図はこの発明に従った腐食耐性ボンディング・パ
ッドの平面図である。 第2B図は第2A図の線B−B’ に沿って取られた断
面図である。 第3図はこの発明に従った腐食耐性ボンディング・パッ
ドの代替実施例の断面図である。 図において、10はサブストレート、12は相互接続、
13はボンディング・パッド、14はリードワイヤ、1
5はボンド領域、16は不活性化層、18はアパーチャ
、26は拡張されたボンディング領域、28は障壁層、
30はボンディング層である。 (工久手木白) FIG、−2A FIG、−2B

Claims (24)

    【特許請求の範囲】
  1. (1)腐食耐性ボンディング・パッドであって、 導電性の相互接続と、 前記導電性の相互接続の上に設けられた不活性化層とを
    含み、前記不活性化層が前記導電性の相互接続の一部分
    を露出するアパーチャを有し、さらに 前記アパーチャの前記導電性の相互接続の上に設けられ
    た導電性の障壁層と、 前記障壁層の上に設けられたボンディング層とを含む、
    腐食耐性ボンディング・パッド。
  2. (2)前記障壁層がチタンとタングステンとチタンおよ
    びタングステンの化合物とから成るグループから選択さ
    れた材料を含む、請求項1に記載の腐食耐性ボンディン
    グ・パッド。
  3. (3)前記障壁層がチタンおよびタングステンの化合物
    (TiW)を含む、請求項1に記載の腐食耐性ボンディ
    ング・パッド。
  4. (4)前記ボンディング層がアルミニウムを含む、請求
    項3に記載の腐食耐性ボンディング・パッド。
  5. (5)前記障壁層が1000ないし2000Åの厚さを
    有し、 前記ボンディング層が約1μmの厚さを有する、請求項
    4に記載の腐食耐性ボンディング・パッド。
  6. (6)前記障壁層が前記アパーチャを囲む前記不活性化
    層の部分の上に設けられる、請求項1に記載の腐食耐性
    ボンディング・パッド。
  7. (7)前記障壁層がある領域を有し、前記ボンディング
    層がある領域を有し、前記ボンディング層の領域が前記
    障壁層の領域よりも小さい、請求項1に記載の腐食耐性
    ボンディング・パッド。
  8. (8)前記障壁層がある領域を有し、前記ボンディング
    層がある領域を有し、前記ボンディング層の領域が前記
    障壁層の領域よりも小さい、請求項4に記載の腐食耐性
    ボンディング・パッド。
  9. (9)前記障壁層が前記不活性化層の前記アパーチャを
    囲む前記不活性化層の部分の上に設けられる、請求項7
    に記載の腐食耐性ボンディング・パッド。
  10. (10)サブストレートの上に形成される相互接続のた
    めの腐食耐性ボンディング・パッドを製作する方法であ
    って、 (a)相互接続の上に不活性化層を設けるステップと、 (b)不活性化層の開口を通して相互接続の部分を露出
    するステップと、 (c)不活性化層の開口に対応する相互接続の部分の上
    に障壁層を設けるステップと、 (d)障壁層の上にボンディング層を設けるステップと
    を含む、方法。
  11. (11)前記ステップ(c)が不活性化層の開口を囲む
    不活性化層の部分の上に障壁層を設けることをさらに含
    む、請求項10に記載の方法。
  12. (12)前記ステップ(c)がチタンとタングステンの
    障壁層を設けることを含む、請求項11に記載の方法。
  13. (13)前記ステップ(d)がアルミニウムボンディン
    グ層を設けることを含む、請求項12に記載の方法。
  14. (14)前記ステップ(d)が厚さ1μmを有する90
    %ないし100%純アルミニウムのボンディング層を設
    けることを含む、請求項13に記載の方法。
  15. (15)前記ステップ(d)が障壁層の領域よりも小さ
    い領域を有するボンディング層を設けることをさらに含
    む、請求項13に記載の方法。
  16. (16)半導体素子のための腐食耐性ボンディング・パ
    ッドであって、 電気信号を運ぶための相互接続と、 前記相互接続の第1の部分の上に設けられる不活性化層
    と、 前記相互接続の第1と第2の部分が隣接している領域に
    おいて、前記相互接続の第2の部分の上ならびに前記不
    活性化層の部分の上に設けられる障壁層と、 前記腐食耐性層の上に設けられるボンディング・パッド
    とを含む、腐食耐性ボンディング・パッド。
  17. (17)前記相互接続がアルミニウムを含み、前記障壁
    層がチタンとタングステンを含み、および 前記ボンディング・パッドがアルミニウムを含む、請求
    項16に記載の腐食耐性ボンディング・パッド。
  18. (18)前記ボンディング・パッドが90%ないし10
    0%の純アルミニウムを含む、請求項17に記載の腐食
    耐性ボンディング・パッド。
  19. (19)前記ボンディング・パッドが約1μmの厚さを
    有する、請求項18に記載の腐食耐性ボンディング・パ
    ッド。
  20. (20)前記障壁層がある領域を有し、前記ボンディン
    グ層がある領域を有し、前記ボンディング層の領域が前
    記障壁層の領域よりも小さい、請求項10に記載の腐食
    耐性ボンディング・パッド。
  21. (21)前記障壁層がある領域を有し、前記ボンディン
    グ層がある領域を有し、前記ボンディング層の領域が前
    記障壁層の領域よりも小さい、請求項17に記載の腐食
    耐性ボンディング・パッド。
  22. (22)サブストレートの上に形成される半導体素子で
    あって、 前記サブストレートに設けられた少なくとも1つの活性
    領域と、 前記活性領域に電気的相互接続を提供するための相互接
    続とを含み、前記相互接続が拡張されたボンド領域を有
    し、さらに 前記相互接続に設けられた不活性化層を含み、前記不活
    性化層が前記相互接続の前記ボンド領域を露出するアパ
    ーチャを有し、さらに 前記アパーチャの前記相互接続の前記ボンド領域の上、
    および前記アパーチャを囲む前記不活性化層の部分の上
    に設けられるタングステンチタン障壁層と、 前記障壁層の上に設けられるボンディング層とを含む、
    半導体素子。
  23. (23)前記相互接続がアルミニウムを含み、前記障壁
    層がチタンタングステンを含み、および 前記ボンディング層がアルミニウムを含む、請求項22
    に記載の半導体素子。
  24. (24)前記障壁層がある領域を有し、前記ボンディン
    グ層がある領域を有し、前記ボンディング層の領域が前
    記障壁層の領域よりも小さい、請求項23に記載の半導
    体素子。
JP1107126A 1988-04-29 1989-04-25 腐食耐性ボンディング・パッド Pending JPH01316949A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18829488A 1988-04-29 1988-04-29
US188,294 1988-04-29

Publications (1)

Publication Number Publication Date
JPH01316949A true JPH01316949A (ja) 1989-12-21

Family

ID=22692566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1107126A Pending JPH01316949A (ja) 1988-04-29 1989-04-25 腐食耐性ボンディング・パッド

Country Status (2)

Country Link
EP (1) EP0339871A3 (ja)
JP (1) JPH01316949A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104251758A (zh) * 2013-06-28 2014-12-31 富士电机株式会社 半导体压力传感器装置及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0497528A (ja) * 1990-08-16 1992-03-30 Toshiba Corp 半導体装置及びその製造方法
GB2307103B (en) * 1993-06-25 1997-09-17 Mitsubishi Electric Corp Electrode connections for semiconductor devices
JPH0730095A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE69330603T2 (de) * 1993-09-30 2002-07-04 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen
US5559056A (en) * 1995-01-13 1996-09-24 National Semiconductor Corporation Method and apparatus for capping metallization layer
KR100375177B1 (ko) * 1995-05-19 2003-05-09 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치의 검사방법
US8786092B2 (en) 2005-06-17 2014-07-22 Rohm Co., Ltd. Semiconductor integrated circuit device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61500577A (ja) * 1983-12-05 1986-03-27 ハネウエル・インコ−ポレ−テツド 半導体パツド領域保護構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104251758A (zh) * 2013-06-28 2014-12-31 富士电机株式会社 半导体压力传感器装置及其制造方法
JP2015010931A (ja) * 2013-06-28 2015-01-19 富士電機株式会社 半導体圧力センサ装置およびその製造方法

Also Published As

Publication number Publication date
EP0339871A2 (en) 1989-11-02
EP0339871A3 (en) 1990-12-27

Similar Documents

Publication Publication Date Title
US5172212A (en) Semiconductor having an improved electrode pad
US6020640A (en) Thick plated interconnect and associated auxillary interconnect
JP4373866B2 (ja) 半導体装置の製造方法
US8227341B2 (en) Semiconductor device and method of manufacturing the same
US20050093150A1 (en) Semiconductor device and method of manufacturing the same
US8049343B2 (en) Semiconductor device and method of manufacturing the same
US6794732B2 (en) Semiconductor device and method of manufacturing the same
JP3389517B2 (ja) チップサイズパッケージ及びその製造方法
KR20090009890A (ko) 패시베이션 및 폴리이미드에 의해 둘러싸인 접촉부 및 방법
JPH01316949A (ja) 腐食耐性ボンディング・パッド
US3617818A (en) Corrosion-resistent multimetal lead contact for semiconductor devices
JPH05343468A (ja) 半導体装置
JPH0243750A (ja) 不活性化層の欠陥を識別する方法および腐食耐性ボンディング・パッドを製作する方法
JP3463014B2 (ja) 半導体装置および半導体装置の製造方法
JP3067135B2 (ja) 半導体装置の製造方法
US6657309B1 (en) Semiconductor chip and semiconductor device of chip-on-chip structure
JPH0730095A (ja) 半導体装置及びその製造方法
JPH08330310A (ja) 半導体装置
JPH02144921A (ja) 半導体装置
JP2541391Y2 (ja) 半導体装置
JP7828730B2 (ja) 半導体装置および半導体装置の製造方法
JP3413653B2 (ja) 半導体装置
JP2000228485A (ja) チップ・オン・チップ構造の半導体装置および半導体チップ
KR19990002476A (ko) 금속배선 구조
JP3785290B2 (ja) 半導体装置およびその製造方法