DE19601372A1

DE19601372A1 - Halbleitermodul

Info

Publication number: DE19601372A1
Application number: DE19601372A
Authority: DE
Inventors: Hirokazu Inoue; Ryuichi Saito; Mutsuhiro Mori; Yasutoshi Kurihara; Jin Onuki; Shin Kimura; Satoshi Shimada; Kazuhiro Suzuki; Yukio Kamita; Isao Kobayashi; Kazuji Yamada; Naohiro Momma
Original assignee: Hitachi Ltd; Hitachi Car Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Automotive Systems Engineering Co Ltd
Priority date: 1995-01-17
Filing date: 1996-01-16
Publication date: 1996-07-18
Anticipated expiration: 2016-01-17
Also published as: US6353258B1; JP3269745B2; DE19601372B4; JPH08195471A

Description

Die vorliegende Erfindung bezieht sich auf das Gebiet der Halbleitermodule und insbesondere auf ein Halbleitermodul mit mehreren Struktureinheiten, wovon jede mehrere Lei stungshalbleiterelemente besitzt, wie z. B. Chips mit Isolierschicht-Feldeffekttransistoren und Dioden-Chips etc.

Wie z. B. im "Journal of Electronic Engineering", (August 1991), S. 17-71, erklärt ist, ist ein Isolierschicht- Feldeffekttransistor ein elektrisches Leistungsschaltele ment, das die Eigenschaften eines MOSFET, d. h. eine hohe Geschwindigkeit und eine hohe Eingangsimpedanz, sowie die Eigenschaften eines Bipolartransistors, d. h. eine nied rige Sättigungsspannung, aufweist. Der Isolierschicht- Feldeffekttransistor hat folgende Merkmale:

1) er ist ein spannungsgesteuerter Typ und
2) kann Hochgeschwindigkeitsoperationen ausführen.

Der Isolierschicht-Feldeffekttransistor ist einfach zu verwenden und besitzt eine hohe Leistungsfähigkeit, weshalb der Isolierschicht-Feldeffekttransistor als elek trisches Leistungsschaltelement bezeichnet wird.

Andererseits bringt der Isolierschicht-Feldeffekttransi stor folgende Probleme mit sich:

a) die Schwierigkeit, das Bauelement gegenüber Hochspan nung widerstandsfähig zu machen, und
b) die Schwierigkeit, eine kleine elektrische Strom dichte pro Flächeneinheit des Chips zu verwirklichen.

Wenn eine große Leistung geschaltet wird, sind Serien- und Parallelschaltungen von Chips unvermeidbar, um die obenerwähnten Probleme zu überwinden. Es werden daher Module von Isolierschicht-Feldeffekttransistoren und Zusammenschaltungen von Modulen eingesetzt. Wenn die Module der Isolierschicht-Feldeffekttransistoren herge stellt worden sind, müssen diese in Serie geschaltet werden.

In einem Modul ist eine Schaltungseinheit ausgebildet. Die Anzahl der Einheiten in einem Modul wird entsprechend den Anforderungen erhöht oder verringert. In einem Modul werden im allgemeinen zwei parallelgeschaltete Schal tungseinheiten verwendet, was z. B. aus der (offen gelegten) Patentanmeldung JP 2-178959-A bekannt ist. Bei diesem Stand der Technik ist jede der zwei parallel geschalteten Einheiten im Modul leitungssymmetrisch angeordnet. Diese Anordnung kann schwer an eine Mehrfach parallelschaltung wie z. B. eine dreifache oder vierfache Parallelschaltung angepaßt werden.

Wie oben erwähnt, besitzt ein einzelnes Isolierschicht- Feldeffekttransistor-Modul manchmal eine ungenügende Widerstandsfähigkeit gegenüber Spannung und Strom. In diesem Fall sind Mehrfachschaltungen von Modulen sowie Mehrfachschaltungen von Einheiten in einem Modul erfor derlich. Um die obenerwähnten Probleme zu lösen, ist eine Struktur gewünscht, bei der die Anschlußflächen auf der oberen Oberfläche des Moduls konzentriert sind. Außerdem ist es erforderlich, daß eine Gate-Verdrahtung gegenüber einer Beeinflussung der Hauptstromkreisverdrahtung zwi schen den Modulen unempfindlich ist. Eine Beeinflussung einer Gate-Verdrahtung durch den elektrischen Strom, der im Hauptstromkreis fließt, wird von der Anordnung des Gate-Anschlusses auf dem Modul wesentlich beeinflußt. Ein Strukturbeispiel der auf der oberen Oberfläche angeordne ten Anschlußflächen ist z. B. aus der (offengelegten) Patentanmeldung JP 57-15453-A bekannt. In diesem Fall ist für eine Parallelschaltung der Module am Ende des Moduls eine Basis angeordnet. Bei diesem Stand der Technik wird anstelle eines Gates eine Bipolartransistor-Basis verwen det, da sich der Stand der Technik auf ein Transistormo dul bezieht. Wenn die Module mit diesem Aufbau in Serie geschaltet werden, wird die Verdrahtung des Hauptstrom kreises oberhalb des Basis-Anschlusses ausgebildet. Daher erfährt die Basisschaltung eine Beeinflussung durch den im Hauptstromkreis fließenden Strom, was für das Bauele ment ungünstig ist.

Wie im Stand der Technik beschrieben worden ist, wurde keine Betrachtung über eine solche Einheit im Modul angestellt, bei der eine Struktur eine Mehrfachverbindung der Einheiten erlaubt, selbst wenn die Anzahl der Struk tureinheiten zwei überschreitet, oder bei der eine Struk tur diejenigen Probleme lösen kann, die durch die Mehr fachverbindung der Module entsteht.

Es ist daher die Aufgabe der vorliegenden Erfindung, ein leistungselektronisches Halbleitermodul zu schaffen, das Leistungshalbleiterbauelemente wie z. B. Isolierschicht- Feldeffekttransistoren, Dioden etc. verwendet und dessen Leistungsfähigkeit entsprechend den Anforderungen erwei tert werden kann.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein leistungselektronisches Halbleitermodul mit hoher Zuverlässigkeit zu schaffen, das Leistungshalbleiterbau elemente wie z. B. Isolierschicht-Feldeffekttransistoren, Dioden etc. verwendet.

Diese Aufgaben werden erfindungsgemäß gelöst durch ein Halbleitermodul, das die im Anspruch 1 angegebenen Merk male besitzt. Die abhängigen Ansprüche sind auf bevor zugte Ausführungsformen gerichtet.

Gemäß der vorliegenden Erfindung wird eine Mehrfachver bindung im Modul durch ein Verfahren verwirklicht, bei dem mehrere Struktureinheiten mit der gleichen Konfigura tion auf einem Substrat in der gleichen Richtung angeord net werden, wobei jede Struktureinheit Leistungshalblei terelemente und eine Verdrahtungsmetallschicht umfaßt, die auf dem Substrat asymmetrisch angeordnet sind, und wobei oberhalb jeder Struktureinheit Elektrodenanschlüsse mit bestimmten Abständen zu benachbarten Elektrodenan schlüssen angeordnet sind, die mit Verbindungsanschlüssen verbunden sind.

Gemäß einem Beispiel der vorliegenden Erfindung sind alle Hauptanschlüsse und Hilfsanschlüsse auf der oberen Ober fläche des Moduls angeordnet, um eine Mehrfachverbindung in einem Modul zu bilden. Es ist vorteilhaft, daß die Hilfsanschlüsse zwischen den Hauptanschlüssen angeordnet sind. Gemäß einem weiteren Beispiel dieser Erfindung wird ein Zinn-Blei-Lot verwendet, um die Leistungshalbleiter elemente zu kontaktieren, so daß die Zuverlässigkeit des Moduls erhöht wird. Gleichzeitig wird das Lot zum Kontak tieren der Elemente zur Unterstützung der Leistungshalb leiterelemente im Modul verwendet, um die Zuverlässigkeit des Moduls sicherzustellen.

Gemäß einem weiteren Beispiel der vorliegenden Erfindung wird die Zuverlässigkeit dem Moduls erhöht, indem im Modul eine Luftschicht vorgesehen ist, um eine Spannungs überbeanspruchung aufgrund der Ausdehnung und Schrumpfung des Silikongels zu vermeiden.

Weitere Merkmale und Vorteile der vorliegenden Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die beigefügten Zeichnungen Bezug nimmt; es zeigen:

Fig. 1 eine teilweise durchsichtige, perspektivische Ansicht eines Halbleitermoduls der vorliegen den Erfindung;

Fig. 2 eine perspektivische Ansicht eines ersten Beispiels der vorliegenden Erfindung;

Fig. 3a, b schematische Draufsichten des ersten Bei spiels der vorliegenden Erfindung;

Fig. 4 eine Querschnittsansicht des ersten Beispiels der vorliegenden Erfindung;

Fig. 5 eine Querschnittsansicht eines zweiten Bei spiels der vorliegenden Erfindung;

Fig. 6 eine schematische Draufsicht eines dritten Beispiels der vorliegenden Erfindung;

Fig. 7 eine Querschnittsansicht des ersten Beispiels der vorliegenden Erfindung;

Fig. 8a, b eine perspektivische Ansicht bzw. eine Quer schnittsansicht des ersten Beispiels der vor liegenden Erfindung;

Fig. 9 eine perspektivische Ansicht des ersten Beispiels der vorliegenden Erfindung;

Fig. 10a, b eine perspektivische Ansicht bzw. eine Quer schnittsansicht des ersten Beispiels der vor liegenden Erfindung;

Fig. 11 eine weitere perspektivische Ansicht, die das erste Beispiel der vorliegenden Erfindung zeigt;

Fig. 12 eine weitere perspektivische Ansicht, die das erste Beispiel der vorliegenden Erfindung zeigt;

Fig. 13 ein Prozeßschaubild des ersten Beispiels der vorliegenden Erfindung;

Fig. 14a, b eine perspektivische Ansicht bzw. eine Quer schnittsansicht, die das zweite Beispiel der vorliegenden Erfindung zeigen;

Fig. 15 eine teilweise durchsichtige, perspektivische Ansicht, die das zweite Beispiel der vorlie genden Erfindung zeigt;

Fig. 16 eine perspektivische Ansicht, die das zweite Beispiel der vorliegenden Erfindung zeigt;

Fig. 17a, b Querschnittsansichten, die die Wirkung des zweiten Beispiels der vorliegenden Erfindung zeigen;

Fig. 18 eine perspektivische Ansicht, die das zweite Beispiel der vorliegenden Erfindung zeigen;

Fig. 19 ein Prozeßschaubild des zweiten Beispiels der vorliegenden Erfindung;

Fig. 20a, b eine perspektivische Ansicht bzw. eine Quer schnittsansicht des dritten Beispiels der vorliegenden Erfindung;

Fig. 21 eine teilweise durchsichtige, perspektivische Ansicht, die das dritte Beispiel der vorlie genden Erfindung zeigt;

Fig. 22 eine perspektivische Ansicht zur Erläuterung der Wirkung des dritten Beispiels der vorlie genden Erfindung;

Fig. 23 eine teilweise durchsichtige, perspektivische Ansicht, die ein viertes Beispiel der vorlie genden Erfindung zeigt;

Fig. 24 eine perspektivische Ansicht, die ein fünftes Beispiel der vorliegenden Erfindung zeigt;

Fig. 25 eine perspektivische Ansicht, die das fünfte Beispiel der vorliegenden Erfindung zeigt;

Fig. 26 eine perspektivische Ansicht, die das fünfte Beispiel der vorliegenden Erfindung zeigt;

Fig. 27 einen Graphen zur Erläuterung der Wirkung des fünften Beispiels der vorliegenden Erfindung;

Fig. 28 eine perspektivische Ansicht, die ein sech stes Beispiel der vorliegenden Erfindung zeigt; und

Fig. 29 eine perspektivische Ansicht, die ein siebtes Beispiel der vorliegenden Erfindung zeigt.

1) Mehrfachverbindung innerhalb des Moduls

Die Grundstruktur der vorliegenden Erfindung besteht in einer Struktur, die die erforderliche und ausreichende elektrische Leistung bieten kann, wenn die Anzahl der Parallelverbindungen eines Moduls im Modul zwei beträgt. Gleichzeitig kann die Struktur auch im Fall von drei oder mehr Parallelverbindungen die erforderliche und ausrei chende elektrische Leistung bieten. Für den Fall der Steuerung eines großen elektrischen Stroms ist es wich tig, daß die Induktivität einer Parallelschaltung so klein wie möglich gehalten wird.

Wenn die Induktivitäten zwischen Parallelschaltungen unverträglich sind, werden die elektromotorischen Gegen kräfte, die zum Zeitpunkt des Schaltens an einer indukti ven Komponente auftreten, ungleichmäßig. Somit entsteht das Problem, daß der elektrische Strom in einigen Schal tungen konzentriert wird. Es ist daher wichtig, die Anordnung so auszubilden, daß die Verdrahtungslängen der Parallelverbindungen in den internen Einheiten gleich ist.

Bei einer Parallelschaltung von zwei Einheiten kann die Verdrahtungslänge angepaßt werden, in dem ein Leistungs halbleiterelement und die Verdrahtung symmetrisch ange ordnet werden. Folglich können die Induktivitäten aller Schaltungen leicht angepaßt werden. Es ist jedoch schwie rig, drei Einheiten parallelzuschalten. Die Anordnung ei ner Struktureinheit der vorliegenden Erfindung kann für eine Parallelschaltung von drei oder mehr Einheiten sowie für die Parallelschaltung von zwei Einheiten verwendet werden.

In den Fig. 3a und 3b sind die Anordnungsbeispiele der Struktureinheiten der vorliegenden Erfindung gezeigt. Die Struktureinheit umfaßt zwei Chips mit Isolierschicht- Feldeffekttransistoren 401, einen Chip mit einer Diode 301 sowie Verdrahtungskupferschichten 408, 409, 410, die auf einem Aluminiumnitrid-Substrat 420 montiert sind. Für die Emitter-Verdrahtung 402, die Gate-Verdrahtung 403 und die Anoden-Verdrahtung 336 ist eine interne Verdrahtung mit einem Aluminiumdraht ausgebildet.

Bei der in den Fig. 3a und 3b gezeigten Anordnung der vorliegenden Erfindung sind Struktureinheiten der glei chen Art im wesentlichen in derselben Richtung angeord net. Die mehreren Struktureinheiten umfassen mehrere Leistungshalbleiterelemente und Metallschichten für die Verdrahtung auf einem Substrat, die im wesentlichen in derselben Richtung angeordnet sind, wobei die Elemente und Schichten asymmetrisch angeordnet sind. Durch diese Anordnung können Einfachparallelverbindungen von drei Struktureinheiten erreicht werden, wie in Fig. 3b gezeigt ist. Da die Leistungshalbleiterelemente elektrische Eigenschaften besitzen, die voneinander mehr oder weniger verschieden sind, besitzen auch die Struktureinheiten unterschiedliche Eigenschaften. Die Verwendung von Struk tureinheiten mit gleichem Muster ähnlich der vorliegenden Erfindung erleichtert eine Kombination der Strukturein heiten mit ähnlichen Eigenschaften.

Gemäß der vorliegenden Erfindung sind die Positionen von Elektrodenanschlußstiften (die im folgenden Lötfahnen genannt werden) sowie die Positionen der Stromentnahme für jede Struktureinheit im wesentlichen die gleichen. Die Schrittweite zwischen den Lötfahnen, die parallel verbunden sind, ist im wesentlichen gleich der Schritt weite der Struktureinheiten; somit ist eine Einstellung des Induktivitätsgleichgewichts einfach. Daher sind die Abstände zwischen den Kollektor-Lötfahnen 306 und 307, zwischen den Kollektor-Lötfahnen 307 und 308 sowie zwi schen den Emitter-Lötfahnen zwischen 323 und 324 und zwischen 324 und 325 gleich. Dementsprechend besitzen zumindest die Struktureinheiten der beiden Enden die gleiche Leitungsinduktivität von einem Kontaktpunkt zwischen der Kollektor-Verbindungslötfahne 315 und der Kollektor-Induktivitätseinstellungs-Lötfahne 312 über die jeweilige Struktureinheit bis zu einem weiteren Kontakt punkt zwischen der Emitter-Anschlußlötfahne 332 und der Emitter-Induktivitätseinstellungs-Lötfahne 329. Wenn die Induktivität der mittleren Struktureinheit 50 eingestellt wird, daß sie mit den Induktivitäten der Struktureinhei ten an beiden Enden übereinstimmt, sind alle Induktivitä ten der drei Struktureinheiten im wesentlichen gleich.

Im Beispiel der Fig. 3a und 3b sind die Kollektor-Induk tivitätseinstellungs-Lötfahne 312 und die Emitter-Induk tivitätseinstellungs-Lötfahne 329 vorgesehen, um die In duktivität von den beiden Enden bis zu einer mittleren Struktureinheit einzustellen. Da die Kollektor-Verbin dungslötfahne 311 und die Kollektor-Induktivitätseinstel lungs-Lötfahne 312 nahe beieinander liegen, tritt zwi schen diesen Lötfahnen eine Kopplungsinduktivität auf. Durch ein Einstellen sowohl der Abstände als auch der Zuführungslängen zwischen diesen kann die Induktivität eines Weges zu einer mittleren Struktureinheit an jene der beiden Struktureinheiten der beiden Enden angeglichen werden. Auf ähnliche Weise ist es möglich, die Parallel verbindungen von vier oder mehr Einheiten sowie Serien verbindungen zu verwirklichen.

2) Mehrfachverbindung außerhalb des Moduls

Bei dem Modul der vorliegenden Erfindung sind alle äuße ren Anschlüsse auf der oberen Oberfläche des Moduls angeordnet, wobei die Gate-Anschlüsse zum Treiben der Gates und die Hilfsemitter-Anschlüsse zwischen einem Kollektor-Anschluß und einem Emitter-Anschluß angeordnet sind. Diese Struktur weist gute elektrische Eigenschaften und eine gute Anwendbarkeit auf.

Fig. 2 zeigt ein Beispiel einer Mehrfachverbindung eines Moduls der vorliegenden Erfindung. Fig. 2 ist ein Bei spiel eines Halbleitermoduls mit Isolierschicht-Feldef fekttransistoren, das für einen Umsetzer zur Erzeugung eines Dreiphasen-Wechselstroms aus einer Gleichstrom quelle verwendet wird. Die Gleichstromquelle ist an den Gleichstrom-Plus-Eingang 201 und den Gleichstrom-Minus- Eingang 202 angeschlossen. Ein Dreiphasen-Wechselstrom wird aus der U-Phase 203, der V-Phase 204 und der W-Phase 205 entnommen.

Bei dem in Fig. 2 gezeigten Umsetzer sind zwei Module parallelgeschaltet, da die Stromaufnahmekapazität eines einzelnen Moduls zu gering ist. Bei jedem Modul sind der Kollektor-Anschluß 207, der Emitter-Anschluß 208, der Gate-Anschluß 209, der Hilfsemitter-Anschluß 210 sowie alle externen Anschlüsse auf der oberen Oberfläche eines Harzgehäuses 211 angeordnet.

Der Kollektor-Anschluß 207 und der Emitter-Anschluß 208 des Harzgehäuses 211 sind nahezu auf der Mittellinie der oberen Oberfläche des Moduls angeordnet, wobei der Gate- Anschluß 209 und der Hilfsemitter-Anschluß 210 zwischen diesen Hauptanschlüssen, d. h. zwischen dem Kollektor- Anschluß 207 und dem Emitter-Anschluß 208 angeordnet sind. Daher überlappen die Platinenverdrahtung 215 und die Gate-Verdrahtung 213 zum Treiben des Gates sowie die Hilfsemitter-Verdrahtung 214 nicht. Bei dieser Anordnung sind die Schaltung, die den Hauptstrom führt, und die Gate-Schaltung, die die Steuerspannung führt, getrennt, so daß sich der Vorteil ergibt, daß ein Zusammenfügen des Moduls einfach ist und eine Beeinflussung der Gate-Schal tung durch den Hauptstrom gering ist.

Eine Beeinflussung durch ein Ungleichgewicht eines elek trischen Stroms in einer Schaltung für kleine elektrische Ströme ist kleiner als in einem Schaltungsabschnitt für große elektrische Ströme. Wenn das Modul der vorliegenden Erfindung verwendet wird, werden in einem Modul drei Parallelverbindungen von Einheiten verwirklicht, wobei das Modul mit zwei Parallelverbindungen mit guter elek trischer Ausgeglichenheit verwirklicht werden kann. Diese Struktur absorbiert das Ungleichgewicht eines elektri schen Stroms im Modul, wodurch die Ausgeglichenheit des Gesamtsystems verbessert wird.

Wie oben erwähnt worden ist, sind im Modul drei Parallel verbindungen von Einheiten verwirklicht, wobei es möglich ist, ein flexibles System zu entwerfen, das als Gesamtsy stem leicht ausgeglichen werden kann.

3) Hochzuverlässige Kontaktierungsstruktur

Gemäß der Struktur des Moduls der vorliegenden Erfindung wird für die Stellen, an denen die Leistungshalbleiter elemente an ein Substrat gebondet werden, ein Lotmaterial verwendet, dessen Hauptbestandteile Zinn (Sn) und Antimon (Sb) sind. Dieses Lot enthält einen großen Anteil an Zinn und ist ein relativ hartes Material. Die Wärmedauerfe stigkeit dieser Kontaktierungspunkte wird durch Verwen dung dieses Lotmaterials unterhalb der Silikonchips ver bessert.

Da das Lot hart ist, kann die thermische Alterung das Lot kaum beeinflussen. Nach unserem Wissen werden eine gute Löteigenschaft und eine gute Zuverlässigkeit der Kontak tierungspunkte erhalten, wenn der Gehalt an Antimon von 4 bis 6 Gew.-% erreicht. Wenn ein hochreaktives Lotmaterial mit 90 Gew.-% Sn oder mehr verwendet wird, neigt eine metallisierte Schicht auf der Rückseite des Siliciumchips zur Korrosion.

Kollektorverdrahtungs-Kupferschichten unterhalb des Chips, mit denen das Lotmaterial in Kontakt ist, sind mit einer Nickelschicht beschichtet, um eine Korrosion der Kupferschichten durch das Lotmaterial zu verhindern. Ein Beispiel der Struktur im Modul ist in Fig. 4 gezeigt, die einen Teil des Querschnitts des Standardmoduls dieser Erfindung zeigt. Die Außenwand des Moduls besteht aus einer Metallplatte 212, die mit einer Nickelschicht 423 beschichtet ist, sowie einem Harzgehäuse 211.

Der Isolierschicht-Feldeffekttransistor-Chip 401 ist mittels Lots 406, das sich unterhalb des Chips befindet, auf die Kupferschicht 408 für die Kollektor-Verdrahtung gebondet, die ihrerseits mittels Silberlots 421 auf die Oberfläche eines Aluminiumnitrid-Substrats 420 gebondet ist. Die Aluminiumanschlußfläche 405 für die Verbindung der Gates des Isolierschicht-Feldeffekttransistors 401 und die Kupferschicht 409 für die Verdrahtung der Gates des Isolierschicht-Feldeffekttransistor-Chips 401 sind über einen Gate-Draht 403 verbunden. Die Aluminiuman schlußfläche 404 für die Verbindung der Emitter und die Kupferschicht 410 für die Verdrahtung der Emitter sind über den Emitter-Draht 402 verbunden. Diese Drähte sind mit dem Gate-Anschluß 209, den (nicht gezeigten) Emitter- Anschlüssen und den (nicht gezeigten) Hilfsemitter-An schlüssen verbunden. Die Hauptanschlüsse (d. h. die Anschlüsse, durch die der Hauptstrom fließt) sind in der Figur nicht dargestellt. Die gesamte Verdrahtung der Hauptanschlüsse im Modul ist mit Lötfahnen ausgeführt.

Andererseits sind auch die Gate-Verdrahtung und die Hilfsemitter-Verdrahtung mit Lötfahnen ausgeführt, wobei der Litzendraht mit Isoliermaterial beschichtet ist. Die Struktureinheiten sind über einen Gate-Verbindungsdraht 415 und einen Hilfsemitter-Verbindungsdraht 416 verbun den. Die Anschlüsse, die aus dem Modul herausführen, sind der Gate-Anschluß 209 und der (nicht gezeigte) Hilfsemit ter-Anschluß. Als Verbindungsdraht für das Gate und dem Hilfsemitter wird ein Litzendraht verwendet, der mit einem fluorhaltigem Harz beschichtet ist. Der Isolier schicht-Feldeffekttransistor-Chip 401 ist mit Silikongel 424 beschichtet, um ihn vor Wasser zu schützen, das durch das Harzgehäuse 411 in das Modul eindringt und zu einer Beeinträchtigung der elektrischen Eigenschaften führt.

Zwischen das Silikongel 424 und das Harzgehäuse 211 wird ein Epoxidharz 425 eingefüllt, das gut am Harzgehäuse 211 haftet, um die Eindringgeschwindigkeit von Wasser zu verringern. Als Lötfahne wird ein Kupfermaterial verwen det, das auf der Oberfläche mit einer Nickelschicht 419 beschichtet ist und vorher durch eine Wärmebehandlung weichgemacht wurde. Die Wärmeausdehnungskoeffizienten des Harzgehäuses 211, des Epoxidharzes 425 und des Silikon gels 424 sind größer als die irgendeines Metalls. Da das Silikongel den gleichen Wärmeausdehnungskoeffizienten wie eine Flüssigkeit aufweist, wird auf die Gate-Lötfahne 414 für die äußere Verbindung und die Hilfsemitter-Lötfahne 413 für die innere Verbindung eine starke Schubspannung ausgeübt. Daher wird eine zu große thermische Spannungs belastung des Lots 418 an den Spitzen des Lötfahnenlots 418 verhindert, indem die Lötfahne in der Nähe des Lots 418 an ihren Spitzen mit gebogenen Abschnitten 417 verse hen wird. Diese Gegenmaßnahme kann auch auf die Hauptan schlüsse angewendet werden, obwohl dies nicht dargestellt ist. Wenn äußere Anschlüsse an die Lötfahnen geschraubt werden, wird die Kraft ebenfalls auf die Lötfahnen über tragen.

Die gebogenen Abschnitte 417 der Lötfahnen haben die Funktion, daß der Einfluß einer äußeren Spannung nicht direkt auf das Lot 418 an der Spitze der Lötfahne über tragen wird. Außerdem wird für die Kontaktierungsab schnitte der Elemente zur Unterstützung der Leistungs halbleiterelemente ein Zinn-Blei-Lotmaterial verwendet.

Die folgende Beschreibung bezieht sich auf andere Kontak tierungsabschnitte der Halbleitermodule dieser Erfindung, d. h. auf die Abschnitte zwischen der Kupferschicht 411 und der Metallplatte 212 für das Kontaktieren der Rück seite des Aluminiumnitrid-Substrats 420. Ein Merkmal der Kontaktierungsabschnitte des Lots 422 zur Befestigung des Aluminiumnitrid-Substrats ist, daß sie eine große Kontak tierungsfläche besitzen. Dementsprechend sollte das Lot eine gute Benetzungsfähigkeit und eine geringe Schäumfä higkeit aufweisen. Das obenerwähnte Lot auf der Grundlage von Zinn und Antimon besitzt keine gute Benetzungsfähig keit, weshalb das Zinn-Antimon-Lot für die Kontaktierung dieser Abschnitte nicht geeignet ist. Das Lot für die Kontaktierung dieser Abschnitte sollte weich sein. In einer in Fig. 4 gezeigten Schichtstruktur sind der Iso lierschicht-Feldeffekttransistor-Chip 401 und die Metall platte 212 genauso hart wie das Lot 406 unterhalb des Chips, wobei außer den Kontaktierungsabschnitten zwischen der Kupferschicht 411 und der Metallplatte 212 für die Rückseite des Aluminiumnitrid-Substrats keine weichen Stellen vorhanden sind.

Das in Fig. 4 gezeigte Modul besitzt eine Struktur, die eine relativ kleine Wärmespannungsbelastung aufweist, jedoch dazu neigt, die Wärmeschubspannungsbelastung zu erhöhen. Dementsprechend sollte als Lot 422 für das Kon taktieren des Aluminiumnitrid-Substrats ein weiches Lotmaterial verwendet werden, um die thermische Span nungsbelastung zu lindern. Für die beiden obenerwähnten Anforderungen wurde ein Lot auf der Basis von Zinn und Blei verwendet, das eine gute Wärmewiderstandsfähigkeit besitzt, um die Benetzungsfähigkeit und die Weichheit für große Kontaktierungsflächen zu erreichen. Das Lot mit dieser Zusammensetzung ist ausreichend weich und besitzt im Vergleich zum Zinn-Antimon-Lot und ungefähr den halben Elastizitätsmodulwert, selbst wenn das Lot eine Zusammen setzung von Sn-Pb nahe dem eutektischen Punkt besitzt und relativ hart ist. Daher kann das weiche Lot in der in Fig. 4 gezeigten gesamten Schichtstruktur in ausreichen dem Maß als Spannungsabsorptionsschicht dienen. Außerdem besitzt das Lotmaterial mit dieser Zusammensetzung eine gute Benetzungsfähigkeit.

Es gibt kein vergleichbares Lotmaterial für das Verlöten dieser Abschnitte. Genauer wird das Kontaktieren der Abschnitte unter Verwendung des Sn-Pb-Lotmaterials nach dem Kontaktieren mit dem Sn-Sb-Lotmaterial ausgeführt, wobei ein Lotmaterial verwendet wird, das eine Zusammen setzung nahe dem eutektischen Punkt sowie einen niedrigen Schmelzpunkt besitzt.

4) Hochzuverlässige Modulstruktur

Das Modul der vorliegenden Erfindung weist eine Luft schicht innerhalb des Moduls auf. Es ist möglich, eine Spannungsüberbelastung aufgrund der Wärmeausdehnung und -schrumpfung des Silikongels im Modul zu verhindern. Das Beispiel für die Struktur im Innern des Moduls ist in Fig. 5 gezeigt. Die Beschreibung, die sich direkt auf das Lotmaterial, die Kontaktierungsdrähte und die Lötfahnen etc. bezieht, wird hier zur Vereinfachung weggelassen. In Fig. 5 besitzt der Harzdeckel 502 ferner die Funktion, die Lötfahnen zu fixieren. Der Harzdeckel 502 wird zum Zeitpunkt der Verlötung der Lötfahnen an diesen befe stigt. Die Harzwand 504 wird an die Metallplatte 212 geklebt. In einen Abschnitt, wo der Harzdeckel 502 mit der Harzwand 504 in Eingriff ist, wird Epoxidharz 425 eingespritzt, das anschließend aushärtet.

In eine Öffnung des Harzdeckels 502 wird Silikonharz eingespritzt, das zu Silikongel 424 aushärtet. Die einge spritzte Menge des Silikonharzes wird so eingestellt, daß im oberen Abschnitt eine Luftschicht 501 verbleibt, woraufhin in die Öffnung ein Silikongummiverschluß 503 eingepreßt wird. Da das Silikongel einen großen Wärmeaus dehnungskoeffizienten von mehreren 100 ppm pro °C be sitzt, wird die Zuverlässigkeit des Gehäuses verbessert, indem die Druckveränderung im Gehäuse aufgrund der Aus dehnung und Schrumpfung unterdrückt wird.

Die Gase, die bei der Aushärtung des Silikonharzes er zeugt werden, wenn die Innenfläche mit Silikonharz be schichtet wird, verringern die Klebefestigkeit zwischen dem Gehäusematerial und dem Epoxidharz, so daß die Zuver lässigkeit des Gehäuses verringert wird. Diese Struktur löst diese Probleme.

Für die Ausdehnung des Silikongels wird eine ausreichende Pufferwirkung erzielt, indem im Gehäuse eine Luftschicht vorgesehen wird. Im Hinblick auf die Verunreinigung der Innenfläche des Gehäuses aufgrund der beim Aushärten des Silikonharzes erzeugten Gase ist es möglich, dies zu vermeiden, indem das Epoxidharz ausgehärtet wird, bevor das Silikonharz aushärtet. Aus dem Vorangehenden wird deutlich, daß die Struktur oberhalb des Silikongels einen Zwischenraum besitzt, wobei eine gute Haftung zwischen den Epoxidharzen sichergestellt ist und das Gehäuse eine hohe Zuverlässigkeit besitzt. Im folgenden sind Beispiele der vorliegenden Erfindung genau erläutert. Der Umfang der vorliegenden Erfindung ist nicht durch diese Bei spiele beschränkt. Die Beispiele 1 bis 7 werden mit Bezug auf die Fig. 1, 2 und 4 bis 29 erläutert.

Beispiel 1

Das erste Beispiel der vorliegenden Erfindung wird mit Bezug auf die Fig. 1, 2, 4 und 7 bis 13 erläutert.

Fig. 12 ist eine perspektivische Ansicht des ersten Beispiels der vorliegenden Erfindung. Als Metallplatte für die Montage einer (nicht gezeigten) Wärmesenke wurde eine Molybdän-Platte verwendet. Das Molybdän-Substrat 107 ist für das Verlöten und zur Verbesserung der Feuchtig keitsbeständigkeit mit einer (nicht gezeigten) Nickel schicht beschichtet. Die Seitenwand und der obere Ab schnitt des Moduls bestehen aus Harz. Der Hauptanschluß und der Hilfsanschluß sind auf der oberen Oberfläche des Moduls angeordnet.

Der Kollektor-Anschluß 119 und der Emitter-Anschluß 120, die die Hauptanschlüsse darstellen, sind auf der Mittel linie des Moduls angeordnet. Der Gate-Anschluß 129 und der Hilfsemitter-Anschluß 113, die die Hilfsanschlüsse darstellen, sind zwischen den Hauptanschlüssen angeord net. Die vier Ecken der Gehäusewand 1201 sind kreisbogen förmig ausgehöhlt und mit Befestigungsbohrungen 116 versehen, um die äußeren Abmessungen klein zu halten und die inneren Abmessungen sicherzustellen.

Fig. 12 ist eine teilweise aufgeschnittene Ansicht, in der das Innere des Moduls zu sehen ist. In das Innere des Moduls sind Silikongel 1203 und Epoxidharz 1202 in Schichtform eingefüllt. Das Silikongel 1203 bedeckt den Isolierschicht-Feldeffekttransistor-Chip 101, während das Epoxidharz 1202 das Silikongel abdeckt. Da das Halblei termodul der vorliegenden Erfindung für große elektrische Ströme ausgelegt ist, ist es notwendig, Faktoren, die eine gegenseitige Beeinflussung mit Verdrahtungen außer halb des Moduls erzeugen, soweit wie möglich auszuschlie ßen. Die Anschlüsse, die eine unnötige elektromagnetische Induktion verursachen können, sollten nicht von außerhalb des Moduls zugänglich sein. Daher ist die Verdrahtung zwischen den Struktureinheiten sowie die Verdrahtung innerhalb der Struktureinheiten innerhalb des Halbleiter moduls ausgeführt.

Außen am Modul befinden sich vier Anschlüsse, nämlich zwei Hauptanschlüsse (Kollektor-Anschluß 119 und Emitter- Anschluß 120), ein Gate-Anschluß 129 sowie ein Hilfsemit ter-Anschluß 130. Wenn die Anzahl der Anschlüsse außer halb des Moduls minimal ist, wird außerdem die Anwendbar keit des Moduls verbessert. Fig. 10 zeigt eine Ansicht und eine Querschnittsansicht des ersten Beispiels während des Herstellungsprozesses der vorliegenden Erfindung. Dieses erste Beispiel der vorliegenden Erfindung besitzt zwei Struktureinheiten, wobei jede Struktureinheit 106 ein Aluminiumnitrid-Substrat besitzt.

Fig. 8 zeigt eine Draufsicht und Querschnittsansichten einer Struktureinheit während des Herstellungsprozesses. Auf dem Aluminiumnitrid-Substrat 106 sind vier Silicium chips montiert. Im oberen Teil der Fig. 8a ist ein Frei laufdioden-Chip 102 gezeigt, während die drei anderen Chips, die in darunterliegenden Positionen der Fig. 8a gezeigt sind, Isolierschicht-Feldeffekttransistor-Chips 101 sind. Die drei Isolierschicht-Feldeffekttransistor- Chips 101 und der Freilaufdioden-Chip 102 besitzen die gleichen äußeren Abmessungen. Jeder besitzt eine Breite von 10 mm. Die Chips in der Struktureinheit sind auf einer Linie angeordnet. Die Position des Freilaufdioden- Chips 102 ist gegenüber den Isolierschicht-Feldeffekt transistor-Chips 101 leicht nach rechts verschoben. Somit kann auf der linken Seite des Freilaufdioden-Chips 102 eine relativ große Fläche im Kupferschichtmuster 103 für die Kollektor-Verdrahtung sichergestellt werden.

Andererseits ist die Breite des Kupferschichtmusters 104 für die Emitter-Verdrahtung auf der rechten Seite des Freilaufdioden-Chips 102 schmaler als diejenige der rechten Seite der Isolierschicht-Feldeffekttransistor- Chips 101. Das Kupferschichtmuster für die Emitter-Ver drahtung ist schmal, jedoch beträgt seine Breite 8 mm. Somit besteht bei der Drahtkontaktierung kein Problem, wie aus den in Fig. 9 gezeigten Zustand ersichtlich ist, in dem nach dem Schritt der Fig. 8 die Drahtkontaktierung mit Aluminiumfeindraht durchgeführt worden ist. Auf der rechten Seite der Isolierschicht-Feldeffekttransistor- Chips 101 ist ein Freiraum des Kupferschichtmusters 104 vorhanden. Diese Freiräume, wie z. B. das Kupferschicht muster 103 für die Kollektor-Verdrahtung und das Kupfer schichtmuster 104 für die Emitter-Verdrahtung, werden als Raum für die Kontaktierung der Kollektor-Lötfahne 108, der Emitter-Lötfahne 110 und der Hilfsemitter-Lötfahne 114 verwendet, wie in Fig. 1 gezeigt ist.

Wenn ein Kontaktierungsraum an der Längsseite des Alumi niumnitrid-Substrats 106 angeordnet ist, kann die Länge der Diagonallinie des Aluminiumnitrid-Substrats 106 klein gehalten werden. Dieses Beispiel wird mit dem Fall ver glichen, in dem die Kontaktierungsstellen längs der kurzen Seite angeordnet sind. Bei diesem Beispiel sind eine Längsseite und eine kurze Seite des Aluminiumnitrid- Substrats 106 58 mm bzw. 42 mm lang. Die Fläche des Substrats beträgt 2400 mm², während die Länge der Diago nale 71,6 mm beträgt.

Wenn ein Kontaktierungsraum längs der kurzen Seite ange ordnet ist, betragen die Längsseitenabmessung und die Abmessung der kurzen Seite 74 mm bzw. 38 mm. Die Fläche beträgt ungefähr 2800 mm², während die Länge der Diago nale 83,2 mm beträgt. Da Aluminiumnitrid ein sprödes Material ist, sollte eine Struktur so beschaffen sein, daß auf dieses Material keine Zugspannung ausgeübt wird. Die wirksamste Maßnahme hiergegen ist, die diagonale Länge klein zu halten. Es ist daher wichtig, einen Kon taktierungsraum an der Längsseite des Aluminiumnitrid- Substrats 106 anzuordnen, wie in diesem Beispiel. Die Emitter-Lötfahne 110 wird auf dem Mittellot des Schwer punkts zwischen beiden Enden der drei Isolierschicht- Feldeffekttransistor-Chips kontaktiert. Diese Struktur ist wichtig für die Verteilung der Induktivitäten der Verdrahtung auf der Emitter-Seite. Die Isolierschicht- Feldeffekttransistor-Chips sind spannungsgesteuert. Die Spannung zwischen den Gates und den Emittern muß einge stellt werden, um eine elektrische Stromanstiegskurve unmittelbar nach dem Gate-Einschalten unter den Isolier schicht-Feldeffekttransistor-Chips 101 zu normieren. Es ist notwendig, die Induktivitäten der Verdrahtung der Emitter der Isolierschicht-Feldeffekttransistor-Chips 101 einzustellen.

Wenn die Induktivitäten der Verdrahtung eingestellt werden, werden auch die Emitterpotentiale der Isolier schicht-Feldeffekttransistor-Chips 101 und die Spannungen zwischen dem Gate und dem Emitter eingestellt. Diese Anordnung kann verwirklicht werden, indem die Punkte für die Kontaktierung der Lötfahnen an der Längsseite vorge sehen werden. Die Kupferlötfahnen bestehen aus einer erforderlichen Anzahl feiner Kupferstangen aus langen Streifen, die einer Wärmbehandlung unterworfen wurden, um sie weich zu machen, und werden in den Harzdeckel einge setzt, wobei die Position der Spitzen und die Höhe der Kupferstangen eingestellt werden.

Die Spitzen der Lötfahnen werden mit Lotpaste oder ge schmolzenem Lot beschichtet, wobei alle erforderlichen Lötfahnen für ein Modul gemeinsam kontaktiert werden. Alle Spitzen der Lötfahnen werden innerhalb der metalli sierten Musteroberfläche des Aluminiumnitrid-Substrats kontaktiert. Diese Kontaktierungsposition ist im Endab schnitt der Längsseite des Aluminiumnitrid-Substrats angeordnet. Wie bereits beschrieben, ist das Aluminiumni trid und insbesondere das Aluminiumnitrid mit Kupfer schichten auf beiden Oberflächen, das in dieser Erfindung verwendet wird, sehr zerbrechlich.

Der Hauptgrund für eine Rißbildung liegt in den unter schiedlichen Wärmeausdehnungskoeffizienten von Aluminium nitrid und Kupfer. Es ist notwendig, die Abmessungen des Aluminiumnitrids klein zu halten. Die hier beschriebenen Lötpositionen sind eine praktische Maßnahme zur Verringe rung der diagonalen Länge des Aluminiumnitrids. Eine Verkleinerung der Abmessung ist auch bei einem Aluminium oxidsubstrat nützlich. Der Isolierschicht-Feldeffekttran sistor ist ein spannungsgesteuerter Typ, wobei es notwen dig ist, die Spannung zwischen einem Emitter und einem Gate während der Zeitspanne, in der ein elektrischer Strom unmittelbar nach einem Gate-Abschalten sowie unmit telbar vor einem Gate-Einschalten nicht stabil ist, einzustellen. Da kaum Strom in das Gate fließt, verändert sich das elektrische Potential des Gates gegenüber den Chips nur wenig. Der Hauptstrom fließt im Emitter. Wenn die Induktivität von der Stromquelle zu den Chips nicht eingestellt ist, ist die Spannung unmittelbar nach einem Gate-Einschalten nicht eingestellt.

Die Gate-Einschalteigenschaften werden von der am jewei ligen Chip anliegenden Gatespannung bestimmt, d. h. einer Spannung zwischen Gate und Emitter. Es ist daher wichtig, die Induktivität einer Verdrahtung, durch die der Haupt strom eines Emitters fließt, einzustellen. Die Induktivi tät ist im wesentlichen proportional zur Verdrahtungs länge, daher ist es erforderlich, die Strecke vom Emit ter-Anschluß bis zum jeweiligen Emitter des Isolier schicht-Feldeffekttransistors einzustellen. Um jedem Iso lierschicht-Feldeffekttransistor 101 mit genau gleichen Abständen von der Emitter-Lötfahne 110 anzuordnen, müßte jeder Isolierschicht-Feldeffekttransistor-Chip auf einem Bogen angeordnet sein, dessen Mittelpunkt in der Emitter- Lötfahne 110 liegt. Dies ist selbstverständlich unmög lich. Daher wird die Strecke zwischen der Emitter- Lötfahne 110 und den Isolierschicht-Feldeffekttransistor- Chips 101, die in den entferntesten Positionen angeordnet sind, eingestellt, wie in diesem Beispiel.

In Fig. 8 werden ein Aluminiumnitrid-Substrat 106 und der darauf befindliche Siliciumchip erläutert. Zuerst wird eine Anordnung des Chips erklärt. Alle Siliciumchips sind nahezu auf einer Linie angeordnet. Hinsichtlich der Induktivität der obenbeschriebenen Emitter-Verdrahtung ist es ideal, wenn die Isolierschicht-Feldeffekttransi stor-Chips 101 auf einer Kreislinie um den Mittelpunkt des Kontaktierungspunktes der Emitter-Lötfahne angeordnet sind, was jedoch in Fig. 8 nicht gezeigt ist. Bei dieser Anordnung wird auf dem Aluminiumnitrid-Substrat 106 eine überflüssige Fläche ausgebildet, wodurch die thermische Spannungsbelastung im Kontaktierungspunkt erhöht und die Zuverlässigkeit verringert wird. Der Isolierschicht- Feldeffekttransistor-Chip 101 ist ein dreipoliges Ele ment, wobei die Emitter-Verdrahtung und die Gate-Verdrah tung zueinander kompatibel sein sollten. Aus dem obener wähnten Grund ist die geradlinige Anordnung am günstig sten. Wie bereits beschrieben worden ist, ist Aluminium nitrid ein sprödes Material, so daß Ursachen für Rißbil dungen weitgehendst vermieden werden müssen. Die vier Ecken des Aluminiumnitrid-Substrats sind mit einem Krüm mungsradius von 0,5 mm oder mehr abgerundet oder abge schrägt.

Die Ecken des Kupferschichtmusters sind ebenfalls mit einem Krümmungsradius von 0,1 mm oder mehr abgerundet. Risse treten häufig in den Abschnitten mit spitzen Win keln auf, so daß das Verwenden dieser Struktur von Vor teil ist. Aluminiumnitrid besitzt einen Wärmeausdehnungs koeffizienten, der dem von Silicium ähnlich ist. Dies stellt eine Beschränkung für die Metallisierung der Oberfläche des Substrats dar. Ein großer Unterschied im Wärmeausdehnungskoeffizienten eines Metalls verursacht Rißbildungen. Da Aluminiumnitrid spröde ist, können leicht solche Risse im Substrat auftreten. Aluminiumoxid besitzt einen kleinen Wärmeausdehnungskoeffizienten, der um ein Vielfaches kleiner ist als der von Kupfer, wobei sich das gleiche Problem wie bei Aluminiumnitrid ergibt. Anschließend wird auf beiden Seiten des Substrats eine metallisierte Schicht ausgebildet, um die thermische Spannungsbelastung, die auf beiden Seiten auftritt, im Gleichgewicht zu halten.

Obwohl eine Seite des Substrats ein vollständiges Einzel muster ist, das mit einer Metallplatte verbunden ist, ist die andere Seite in mehrere Muster aufgeteilt, die der Verdrahtung der Chips dienen. Somit wird die Spannungsbe lastung der metallisierten Schicht auf der Seite des vollständigen Einzelmusters größer. Daher wird eine Dicke der metallisierten Schicht auf der Seite des vollständi gen Musters dünner ausgeführt als die des mit den Chips zu kontaktierenden Verdrahtungsmusters. Um die Wärmeiso lierung nach außen zu verringern, wird ein Aluminiumni trid-Substrat 106 verwendet, das eine hohe Wärmeleitfä higkeit und eine gute elektrische Isolierungsfähigkeit besitzt. Da der Wärmeausdehnungskoeffizient von Alumini umnitrid dem von Silicium ähnlich ist, bewirkt das Sub strat eine Erhöhung der Wärmedauerfestigkeit in den Lötpositionen der Isolierschicht-Feldeffekttransistor- Chips 101 und des Freilaufdioden-Chips 102.

Die Kontaktierungsoberfläche des Aluminiumnitrid-Sub strats 106, auf die das Molybdän-Substrat 107 gebondet wird, ist vollständig metallisiert. Auch die Rückseite des Substrats ist metallisiert. Die metallisierte Rück seite des Substrats ist in mehrere Abschnitte aufgeteilt, wie obenerwähnt worden ist. Diese Rückseite des Substrats ist nicht nur die Kontaktierungsoberfläche für die Iso lierschicht-Feldeffekttransistor-Chips 101 und den Frei laufdioden-Chip 102, sondern dient ferner der Zuführung des Stroms oder der Spannung. Da Aluminiumnitrid spröde ist, ist es erforderlich, die diagonale Länge klein zu halten oder an den Endabschnitten sowohl des Substrats als auch der Kupferschichtmuster Rundungen auszubilden, um die Wärmespannungsbelastung klein zu halten. Im fol genden wird der Grund dafür erläutert, daß die Isolier schicht-Feldeffekttransistor-Chips 101 und der Frei lauf dioden-Chip 102 in diesem Beispiel gleich groß ausgeführt sind.

Wenn die den Isolierschicht-Feldeffekttransistor-Chips 101 und dem Freilaufdioden-Chip 102 beaufschlagten Bela stungen betrachtet werden, so sind die Spitzenströme für beide nahezu gleich. Die Zeitspanne (Einschaltdauer), während der ein elektrischer Strom durch die Freilaufdi ode fließt ist ungefähr halb so groß wie diejenige für den Isolierschicht-Feldeffekttransistor. Die Sättigungs spannung der Freilaufdiode ist kleiner als diejenige des Isolierschicht-Feldeffekttransistors. Damit ist die vom Freilaufdioden-Chip 102 erzeugte Wärmemenge ungefähr ein Drittel der vom Isolierschicht-Feldeffekttransistor-Chip 101 erzeugten Wärmemenge. Im folgenden wird die Struktur der Chips betrachtet. Das Modul der vorliegenden Erfin dung ist für eine hohe Sperrspannung und große elektri sche Leistung ausgelegt. Dementsprechend werden um die Chips Gegenmittel zum Aufrechterhalten der Spannungswi derstandsfähigkeit angeordnet, um ein elektrisches Feld zu lindern.

Dieser Abschnitt ist mit konstanter Breite im Umfangsbe reich der Chips angeordnet, ohne mit den Chips verbunden zu sein. Die Breite entspricht derjenigen des Isolier schicht-Feldeffekttransistor-Chips 101 und des Freilauf dioden-Chips 102. Da wie oben beschrieben die Last für den Freilaufdioden-Chip 102 ungefähr ein Drittel der Last für den Isolierschicht-Feldeffekttransistor-Chip 101 ist, kann die Größe des Freilaufdioden-Chips 102 kleiner gewählt werden, wenn die Anzahl beider Chips gleich ist. Wenn der Chip kleiner ausgeführt wird, kann die Struktur zur Linderung des elektrischen Feldes auf der Chipfläche vergrößert werden. Selbst wenn die Stromkapazität (d. h. die aktive Fläche auf dem Chip) auf ein Drittel verrin gert wird, wird die Chipgröße nicht sehr viel kleiner. Auch die Ausbeute zum Zeitpunkt der Chipherstellung nimmt kaum zu.

Wenn andererseits der Freilaufdioden-Chip 102 genauso groß ausgeführt wird wie der Isolierschicht-Feldeffekt transistor-Chip 101, wird die Chipanordnung einfach und profitabel. Aus diesem Grund sind der Isolierschicht- Feldeffekttransistor-Chip 101 und der Freilaufdioden-Chip 102 in diesem Beispiel gleich groß ausgeführt. Im folgen den wird mit Bezug auf Fig. 10 die hochzuverlässige Kontaktierungsstruktur erläutert. Als Lotmaterial für das Lot 801 unterhalb des Chips wird in diesem Beispiel ein Lot verwendet, das Zinn als Hauptbestandteil, 5% Antimon und kleinere Mengen von Nickel und Phosphor enthält. Da dieses Lot unter den Loten mit niedrigem Schmelzpunkt relativ hart ist, wird dieses Lot nicht als geeignet für die Kontaktierung eines Chips betrachtet.

In letzter Zeit werden die Chips und die Basisschicht mit dem Lot fest verbunden, um somit eine Wärmbeständigkeit zu verbessern; daher ist das Lot häufig als Lot unterhalb des Chips verwendet worden, d. h. als Lot zum Bonden von Chips auf ein Substrat. Wenn ausschließlich dieses Lot verwendet wird, werden der Isolierschicht-Feldeffekttran sistor-Chip 101 und das Aluminiumnitrid-Substrat 106 direkt zu einer Baueinheit verbunden. Die thermische Spannungsbelastung wird als Biegespannung auf ein Mo lybdän-Substrat 107 unterhalb des Aluminiumnitrid- Substrats 106 übertragen. Das Molybdän-Substrat 107, das ein sehr hartes Material ist, ist schwer zu biegen. Folglich werden auf den Isolierschicht-Feldeffekttransi stor-Chip 101 durch die elektrische Leistung, Tagestempe raturschwankungen und Jahrestemperaturschwankungen etc. große Spannungsbelastungen ausgeübt, was in relativ kurzer Zeit zur Zerstörung des Chips führt.

Daher wurde als Unterchip-Lot ein relativ weiches Lot auf der Grundlage von Zinn und Blei mit hohem Schmelzpunkt verwendet. Selbst wenn das Substrat hart und schwer zu biegen ist, wird daher auf den Chip keine große Span nungsbelastung ausgeübt. Die Zuverlässigkeit des Chips ist im Fall eines Zinn-Blei-Lots höher als in dem Fall, in dem das Zinn-Antimon-Lot verwendet wird. Der Lotab schnitt unterhalb des Chips absorbiert alle Schubspannun gen und stellt eine ausreichende Zuverlässigkeit des Lotabschnitts sicher.

Es wurde eine Verbesserung der Zuverlässigkeit der gesam ten Kontaktierungsstruktur des Moduls sowie des Chips beschrieben. Wenn das Zinn-Antimon-Lot verwendet wird, von dem eine potentiell hohe Zuverlässigkeit erwartet wird, ist eine Lötstruktur mit der gleichen hohen Zuver lässigkeit wie das gesamte Modul erforderlich. Das Zinn- Blei-Lot mit einem Gehalt von 40 Gew.-% Blei wurde in diesem Beispiel als Lot 1001 zur Befestigung des Alumini umnitrid-Substrats verwendet. Der Elastizitätsmodul dieses Lots ist ungefähr halb so groß wie derjenige des Zinn-Antimon-Lots, das als Lot 801 unter dem Chip verwen det wird. Wenn eine ausreichende Dicke des Lots sicherge stellt ist, kann vom Zinn-Antimon-Lot eine Wirkung zur Linderung einer Spannungsbelastung erwartet werden. Als Lot 1001 zur Befestigung des Aluminiumnitrid-Substrats wurde ein Lotblech verwendet, das aus einem Lot herge stellt worden ist, das aus 40 Gew.-% Blei und dem Rest Zinn besteht, in das 1 Vol.-% Nickelgranulat von 50 bis 80 µm Durchmesser geknetet worden ist. Da sich die Ni- Körner zum Zeitpunkt des Lötens auf der Lotoberfläche verteilen, ist eine minimale Dicke von 80 µm für den Lotabschnitt erforderlich. Die Biegsamkeit dieses Lotab schnitts nimmt zu, wobei eine Biegespannung, die im Lot 801 unter dem Chip erzeugt wird, in der Lotschicht 1001 zur Befestigung des Aluminiumnitrid-Substrats vollständig absorbiert werden kann.

Eine Lotkontaktierungsstruktur mit hoher Zuverlässigkeit im Modul wird anhand von Fig. 4 genau erläutert, in der ein Teil eines Querschnitts eines Moduls der vorliegenden Erfindung gezeigt ist. Eine Außenwand besteht aus einer Metallplatte 212, die mit einer Nickelschicht 423 be schichtet ist, sowie einem Harzgehäuse 211. Der Isolier schicht-Feldeffekttransistor-Chip 401 ist mit dem Lot 406 unterhalb des Chips auf die Kupferschicht 408 für die Kollektor-Verdrahtung gebondet, die ihrerseits mit dem Silberlot 421 auf die Oberfläche des Aluminiumnitrid- Substrats 420 gebondet ist. Eine Aluminiumanschlußfläche 405 für die Kontaktierung des Isolierschicht-Feldeffekt transistor-Chips 401 ist über einen Gate-Draht 403 mit der Kupferschicht 409 für die Gate-Verdrahtung verbunden. Die Aluminiumanschlußfläche 404 für eine Emitter-Verbin dung ist über den Emitterdraht 402 mit der Kupferschicht 410 für die Emitter-Verdrahtung verbunden. Diese sind schließlich mit einem Gate-Anschluß 209, einem (nicht gezeigten) Emitter-Anschluß und einem (nicht gezeigten) Hilfsemitter-Anschluß verbunden. Der Hauptanschluß (d. h. ein Anschluß, durch den der Hauptstrom fließt) ist in dieser Figur nicht dargestellt. Die gesamte Verdrahtung des Hauptanschlusses im Modul wird mit der Lötfahne ausgeführt. Jedoch verwenden sowohl die Gate-Verdrahtung als auch die Hilfsemitter-Verdrahtung Lötfahnen und Litzendrähte, die mit einem Isoliermaterial beschichtet sind. Da der Gatedraht 415 für die Verbindung der Struk tureinheiten und der Hilfsemitterdraht 416 für die Ver bindung der Struktureinheiten die Struktureinheiten verbinden, sind aus dem Modul zwei Anschlüsse herausge führt, nämlich der Gate-Anschluß 209 und der (nicht gezeigte) Hilfsemitter-Anschluß. Als Verbindungsdrähte für das Gate und den Hilfsemitter wird ein Litzendraht verwendet, der mit einem fluorhaltigen Harz beschichtet ist.

Der Isolierschicht-Feldeffekttransistor-Chip 401 ist mit Silikongel 424 bedeckt, so daß der Chip vor einer Verän derung der elektrischen Eigenschaften durch das in den Isolierschicht-Feldeffekttransistor-Chip 401 durch das Harzgehäuse 211 eindringende Wasser geschützt ist. Zwi schen das Silikongel 424 und das Harzgehäuse 211 ist Epoxidharz 425 gefüllt, das am Harzgehäuse 211 gut haf tet. Das Epoxidharz 425 dient zur Herabsetzung der Ein dringgeschwindigkeit von Wasser. Die Lötfahnen sind aus einem Material hergestellt, das auf der Oberfläche der Kupferschicht, die im voraus durch eine Wärmebehandlung weichgemacht worden ist, eine Nickelbeschichtung 419 besitzt.

Die Wärmeausdehnungskoeffizienten des Harzgehäuses 211, des Epoxidharzes 425 und des Silikongels 424 sind größer als der irgendeines Metalls. Da insbesondere das Silikon gel einen Wärmeausdehnungskoeffizienten besitzt, der dem einer Flüssigkeit entspricht, tritt an der Gate-Lötfahne 414 für die Verbindung der äußeren Anschlüsse und an der Hilfsemitter-Lötfahne 413 für eine innere Verbindung bei einer Veränderung der Umgebungstemperatur eine große Verschiebung auf. Daher werden in der Nähe des Lötfahnen spitzenlots 418 an den Lötfahnen gebogene Abschnitte 417 vorgesehen, so daß auf das Lötfahnenspitzenlot 418 keine zu große thermische Spannungsbelastung ausgeübt wird. Obwohl diese Maßnahme nicht dargestellt ist, kann die gleiche Gegenmaßnahme auch auf die Hauptanschlüsse ange wendet werden. Wenn die äußeren Anschlüsse eingeschraubt werden, wird auf die Lötfahnen ebenfalls eine Spannungs belastung ausgeübt.

Die gebogenen Abschnitte 417 der Lötfahnen haben ferner die Wirkung, daß diese äußere Belastung nicht direkt auf das Lötfahnenspitzenlot 418 übertragen wird. Im folgenden wird das Lot im Modul beschrieben. Für das Lot 406 unter dem Chip wird ein Lot verwendet, das Zinn und Antimon als Hauptbestandteile enthält. Dieses harte Lot besitzt einen großen Anteil an Sn. Wenn unter dem Siliciumchip dieses Lot verwendet wird, wird die Dauerwärmefestkeit des Kontaktierungsabschnitts verbessert, wie allgemein be kannt ist. Da das Lot hart ist, wird die Schubspannung aufgrund der Wärmedauerbelastung kaum auf das Lot über tragen. Wenn der Gehalt von Sb 4 bis 6 Gew.-% beträgt, wird nach unserem Wissen eine Verbesserung der Zuverläs sigkeit der Kontaktierungsabschnitte und eine gute Löt barkeit erreicht. Wenn der Gehalt an Sn 90 Gew.-% oder mehr beträgt, wird die Reaktivität des Lots hoch, wobei die metallisierte Schicht der Rückseite des Chips leicht erodiert werden kann. Daher wird dem Lot für das Mehr schichtlot Ni zugegeben, das gegenüber einer Erosion durch das Lot relativ widerstandsfähig ist, um somit eine Reaktion des Lots zu unterdrücken. Auf ähnliche Weise ist auch auf der Kupferschicht 408 für die Kollektor-Verdrah tung, die das Lot 406 unter dem Chip berührt, eine Nic kelschicht 412 ausgebildet, um eine Erosion weitgehend zu unterdrücken.

Anschließend wird die Kontaktierungsstelle der Metall platte 212 für die Rückseitenkontaktierung des Aluminium nitrid-Substrats 420 und der Kupferfolie 411 beschrieben, wobei die Stelle eine weitere Kontaktierungsstelle des Halbleitergehäuses des Modultyps der vorliegenden Erfin dung ist. Das Merkmal des Kontaktierungsabschnitts des Lots 422 für die Befestigung des Aluminiumnitrid- Substrats ist eine große Kontaktierungsfläche. Es ist somit erforderlich, daß das Lot eine gute Benetzungsfä higkeit und eine geringe Schäumungsfähigkeit aufweist.

Da die Benetzungsfähigkeit des obenerwähnten Zinn-Anti mon-Lots nicht sehr gut ist, ist das Zinn-Antimon-Lot nicht für die Kontaktierung dieses Abschnitts geeignet, außerdem ist für diesen Kontaktierungsabschnitt eine Biegsamkeit erforderlich. Da das in Fig. 4 gezeigte Lot 406 unter dem Isolierschicht-Feldeffekttransistor-Chip in der gesamten Schichtstruktur, die von der Metallplatte 212 bis zum Transistorchip 401, reicht, hart ist, gibt es außer der Klebestelle der Kupferschicht 411 und der Metallplatte 212 für die Kontaktierung der Rückseite des obenerwähnten Aluminiumnitrid-Substrats keinen biegsamen Abschnitt.

Während die Wärmeschubspannung des in Fig. 4 gezeigten Moduls klein ist, neigt diese Struktur zu einer relativen Erhöhung der Wärmeschubspannung. Es ist wünschenswert, daß das Lot 422 für die Befestigung des Aluminiumnitrid- Substrats ausreichend weich ist, um die thermische Span nungsbelastung zu lindern. Das Lot, das Sn und Pb als Hauptbestandteile umfaßt und eine hohe Dauerwärmefestig keit besitzt, wurde als Lotmaterial verwendet, das die folgenden zwei Anforderungen erfüllt:

a) gute Benetzungsfähigkeit für die Kontaktierung großer Flächen,
b) ausreichend weiches Lot.

Das Lot mit dieser Zusammensetzung hat einen Elastizi tätsmodul, der ungefähr halb so groß ist wie derjenige des Zinn-Antimon-Lots, und ist ausreichend weich, selbst wenn es eine Zusammensetzung nahe der eutektischen Zusam mensetzung aufweist, die relativ hart ist. Somit erfüllt das Lot eine Funktion als Spannungsabsorptionsschicht in der in Fig. 4 gezeigten Gesamtschichtstruktur. Außerdem besitzt das Lot mit dieser Zusammensetzung eine gute Benetzungsfähigkeit. Zu diesem obenerwähnten Lot gibt es für diese Kontaktierungsabschnitte kein vergleichbares, anders zusammengesetztes Lot. Dieser Kontaktierungsab schnitt verwendet ein Lot mit einer Zusammensetzung nahe der eutektischen Zusammensetzung mit einem niedrigen Schmelzpunkt, da dieser Kontaktierungsprozeß nach dem Kontaktierungsprozeß unter Verwendung des Zinn-Antimon- Lots ausgeführt wird.

Wie in Fig. 7 gezeigt, werden in der Mehrschichtstruktur der vorliegenden Erfindung ein hartes Zinn-Antimon-Lot und ein weiches Zinn-Blei-Lot verwendet. Der Chip und das Aluminiumnitrid-Substrat oder der Chip und das Aluminium oxid-Substrat werden mit einem harten Zinn-Antimon-Lot mit hoher Zuverlässigkeit gegen thermische Alterung kontaktiert. Dementsprechend expandieren und schrumpfen der Chip und das Aluminiumnitrid-Substrat oder Aluminium oxid-Substrat so, als ob sie eine Baueinheit wären. Da der Chip und das Aluminiumnitrid-Substrat oder das Alumi niumoxid-Substrat wie ein Bimetall wirken, wird die thermische Spannung wie gezeigt in Biegungsrichtung 701 absorbiert. Dabei folgt das Aluminiumnitrid-Substrat oder das Aluminiumoxid-Substrat dieser Biegung und wird ver formt, während die Metallplatte dieser Biegung wider steht. Hinsichtlich der Installation einer Wärmesenke außerhalb des Moduls ist es vorteilhaft, daß die Metall platte nicht gebogen wird. Daher wird eine Dicke größer gehalten als ein bestimmter Wert, indem der Lotverbin dungsschicht Nickelkörner zugegeben werden, so daß die Biegsamkeit des Lotkontaktierungsabschnitts sicherge stellt ist.

Eine Biegung, die in der Sn-Pb-Lotschicht unterhalb des Chips auftritt, wird als Zug und Druck in Zugrichtung 702 absorbiert, wie in Fig. 7 gezeigt ist. Außerdem werden die thermischen Spannungen, die im Kontaktierungsab schnitt zwischen dem Aluminiumnitrid-Substrat oder Alumi niumoxid-Substrat mit jeweils großer Kontaktierungsfläche und der Metallplatte als Schubspannung im Lot absorbiert, so daß die Metallplatte frei expandiert und schrumpft. Die Schubrichtung 703 im Lot ist in Fig. 7 gezeigt. In den obenerwähnten Strukturen wurden Gegenmaßnahmen ver wendet, die geeignet sind, Verschlechterungen durch Spannungsbelastungen zu unterdrücken. Diese Gegenmaßnah men wurden durch geeignete Verwendung des Sn-Sb-Lots und des Sn-Pb-Lots verwirklicht. Da das harte Sn-Sb-Lot für das Lot unterhalb des Chips verwendet wurde, ist nur eine Schicht zwischen dem Aluminiumnitrid-Substrat oder Alumi niumoxid-Substrat und der Metallplatte eine biegsame Schicht.

Es ist schwierig, die Zuverlässigkeit des Moduls in dem Fall sicherzustellen, in dem das Aluminiumnitrid, mit dem die Verbindung hergestellt wird, spröde ist. Dieser Kontaktierungsabschnitt spielt eine Rolle für den Abbau einer Spannungsbelastung aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten der gesamten Schichtstruk tur. Obwohl für den Kontaktierungsabschnitt das weiche Zinn-Blei-Lot verwendet wird, ist die ausschließliche Verwendung des weichen Lots nicht ausreichend. Die Lot dicke des Haftungsabschnitts ist eine unentbehrliche Anforderung zur Sicherstellung der Biegsamkeit. Eine bestimmte Menge an Nickelkörnern wird dem Lot als Ab standhalter beigemischt, so daß die Lotdicke des Kontak tierungsabschnitts konstant gehalten wird. Das Mischver hältnis ist so eingestellt, daß sich zwei oder mehr Nickelkörner nicht überlappen und wenigstens drei Körner auf der Lötfläche vorhanden sind.

Gemäß den Ergebnissen unserer Untersuchung sind Nickel teilchen von 40 bis 100 µm in einem Volumenverhältnisbe reich von 0,1 bis 3% vorteilhaft. Die Fläche für das Verlöten des Chips ist im Vergleich zum Lotabschnitt zwischen dem Aluminiumnitrid oder Aluminiumoxid und der Metallplatte klein. Daher kann die mechanische Eigen schaft des Lots verändert werden, indem dem Lot Nickel körner zugegeben werden, so daß die Zuverlässigkeit deutlich verbessert wird. Da dieser Lötabschnitt durch das harte Zinn-Antimon-Lot verbunden wird, ist eine dicke Lotschicht nicht immer sehr zuverlässig. Daher ist es nicht erwünscht, daß in diesem Abschnitt Nickelkörner beigemischt werden.

Das Verdrahtungsmuster und die Anordnung der Bauteile in jeder Einheit auf den Oberflächen der Struktureinheiten sind vorzugsweise in jeder Richtung, d. h. nach oben und unten sowie nach rechts und links, asymmetrisch. Der Hauptgrund für die asymmetrische Anordnung der Bauteile auf den Oberflächen liegt darin, daß darauf der Isolier schicht-Feldeffekttransistor-Chip 101 und der Freilaufdi oden-Chip 102 montiert werden. Der Hauptgrund für die in Links-Rechts-Richtung asymmetrische Anordnung der Bau teile auf den Oberflächen liegt darin, daß der Isolier schicht-Feldeffekttransistor-Chip 101 ein dreipoliges Bauteil ist, wobei eine Emitter-Verdrahtung und eine Gate-Verdrahtung erforderlich sind. Wie in Fig. 10 ge zeigt, sind bei diesem Beispiel zwei Struktureinheiten in derselben Richtung angeordnet. Wie in Fig. 1 gezeigt, sind folglich die Kollektor-Lötfahne 108 und die Emitter- Lötfahne 110 in Links-Rechts-Richtung asymmetrisch.

Wie in Fig. 1 gezeigt, wurde für die Gate-Verdrahtung und die Hilfsemitter-Verdrahtung zwischen den Struktureinhei ten ein mit einem wärmebeständigen Harz beschichteter Litzendraht verwendet. Dies sind der Gate-Verbindungs draht 117 und der Hilfsemitter-Verbindungsdraht 118 zwischen den Struktureinheiten. Durch die Verwendung des Litzendrahts wird der Freiheitsgrad der Verdrahtungswege erhöht, wobei der Gate-Verbindungsdraht 117 zwischen den Struktureinheiten mit dem Hilfsemitter-Verbindungsdraht 118 zwischen den Struktureinheiten gebündelt werden kann, um Induktionsrauschen zu vermeiden. Wie obenerwähnt, ist der Isolierschicht-Feldeffekttransistor spannungsgesteu ert, wobei die Verdrahtung zwischen den Gate-Treiber schaltungen außerhalb des Moduls im Vergleich zu einem stromgesteuerten Bauteil grob ausgeführt werden kann.

Im Modul ist der Hauptstromkreis in der Nähe der Gate- Treiberschaltung angeordnet. Der Isolierschicht-Feldef fekttransistor ist ein spannungsgesteuerter Typ, dessen Gate eine hohe Eingangsimpedanz besitzt. Dementsprechend ist die Verdrahtung zum Treiben des Isolierschicht-Feld effekttransistors anfällig für die Aufnahme eines Induk tionsrauschens. Es ist daher wünschenswert, daß die Gate- Verdrahtung und die Hilfsemitter-Verdrahtung so nahe wie möglich angeordnet werden, um Spannungsschwankungen zu unterdrücken.

Falls möglich, ist es besser, die Verdrahtungen zu ver drillen. Die Struktur dieses Beispiels ist daher ein wünschenswerter Aufbau. Außerdem sollten die Gaterver drahtung und die Hilfsemitter-Verdrahtung an der Stelle, an der sich die Verdrahtungen nahe des Hauptstromkreises befinden, so angeordnet sein, daß sie den Hauptstromkreis im wesentlichen rechtwinklig queren, um eine Beeinflus sung durch Induktionsrauschen zu vermeiden.

Der Herstellungsprozeß dieses Beispiels wird anhand von Fig. 13 erläutert, die auf der linken Seite die einzelnen Schritte und auf der rechten Seite die Querschnitte eines Moduls nach den jeweiligen Schritten zeigt.

1) Verlöten der Chips

Die Chips (Isolierschicht-Feldeffekttransistor-Chip 101 und Freilaufdioden-Chip 102) werden auf das Aluminiumni trid-Substrat 106 gelötet. Das Lot ist das bereits be schriebene Zinn-Lot mit 5 Gew.-% Antimon-Anteil. Das Löten wurde unter der Bedingung einer maximalen Tempera tur von 280°C in einer reinen Wasserstoffatmosphäre durchgeführt, deren Taupunkt auf -40°C oder darunter eingestellt wurde.

2) Drahtkontaktierung

Es wurde eine Festphasenverbindung mit Ultraschall unter Verwendung eines Reinaluminiumdrahts, der durch eine Wärmebehandlung weichgemacht wurde, durchgeführt, wobei der Durchmesser des Drahts 0,4 mm betrug. Es wurden für jeden Isolierschicht-Feldeffekttransistor-Chip 101 vier Drähte an den Emitter, ein Draht an das Gate und zwölf Drähte an die Anode des Freilaufdioden-Chips 102 kontak tiert.

3) Verlöten des Aluminiumnitrid-Substrats

Unter Verwendung des Lots, das aus 40 Gew.-% Pb, dem Rest Sn und einem Anteil von 1 Vol.-% Nickelkörner besteht, wurde das Löten unter der Bedingung einer maximalen Temperatur von 230°C in einer Reinwasserstoffatmosphäre durchgeführt, deren Taupunkt auf -40°C oder darunter eingestellt wurde. Die Bedingung für die Maximaltempera tur ist, daß das Zinn-Antimon-Lot nicht erneut schmilzt.

4) Verlöten der Lötfahnen

Die Lötfahnen werden am Gehäusedeckelelement 121 befe stigt. Die gebogenen Abschnitte zur Linderung der Span nungsbelastung aufgrund des Wärmeausdehnungskoeffizien tenunterschieds zwischen dem Gehäusematerial, dem Mo lybdän-Substrat 107 und dem Aluminiumnitrid-Substrat 106 sind an der Spitze jeder Lötfahne vorgesehen. Wie in Fig. 1 gezeigt, sind die gebogenen Abschnitte 109, 111, 113 und 115 an der Kollektor-Lötfahne, der Emitter-Löt fahne bzw. der Hilfsemitter-Lötfahne vorgesehen. Aus Lotkörnern mit Sn und 40 Gew.-% Pb und Lötflußmittel wurde eine Paste hergestellt. Diese Lötpaste wurde je weils auf die Spitzen der Lötfahnen aufgetragen, worauf hin alle Lötfahnen gleichzeitig verlötet wurden. Die Atmosphäre war Luft und die maximale Temperatur betrug 220°C. Nach dem Löten wurde das überschüssige Flußmittel mit Wasser abgespült.

5) Verkleben der Gehäusewand

Die Gehäusewand 1201 wurde mit einem wärmebeständigen Kleber an das Molybdän-Substrat 107 geklebt. Das Kleben wurde bei einer Temperatur von 150°C in einer Luftatmo sphäre durchgeführt.

6) Aushärten des Silikonharzes

In das Gehäuse wurde ein Silikonharz eingespritzt und bei 150°C in einer Luftatmosphäre ausgehärtet. Da im Harz eine große Gasmenge enthalten ist, wurde vor dem Härten eine Entgasung im Vakuum durchgeführt. Das Silikongel 1203 wurde bis oberhalb der maximalen Höhe der Kontaktie rungsdrähte eingespritzt.

7) Einspritzen und Aushärten des Epoxidharzes

Es wurde Epoxidharz eingespritzt und ausgehärtet. Die Aushärtungsatmosphäre für das Epoxidharz war Luft, wobei die Aushärtungstemperatur 150°C betrug. Damit war das Halbleitermodul dieses Beispiels fertiggestellt. Im folgenden werden die Vorteile dieses Beispiels erläutert. Die Zuverlässigkeit des Moduls wird durch die Lötab schnitte bestimmt. Der Kollektorstrom des Isolierschicht- Feldeffekttransistor-Chips 101 und der Kathodenstrom des Freilaufdioden-Chips 102 fließen in den Lötabschnitten, insbesondere im Lot 801 unterhalb des Chips.

Gleichzeitig fließt die im Isolierschicht-Feldeffekttran sistor-Chip 101 und im Freilaufdioden-Chip 102 erzeugte Wärme über die Lötabschnitte ab. Wenn in den Lötabschnit ten Risse auftreten, werden deren elektrische Eigenschaf ten und Wärmeleiteigenschaften nachteilig beeinflußt. Durch Risse im Lot für die Aluminiumnitrid-Substrat- Befestigung und Risse im Lot unterhalb des Isolier schicht-Feldeffekttransistor-Chips 101 und des Freilauf dioden-Chips 102 ergibt sich eine große Beeinflussung der Wärmeleiteigenschaften.

Es wurde eine wiederholte Prüfung durchgeführt, bei der eine Temperatur an der Bodenfläche der Molybdän-Platte 107 durch Ein- und Ausschalten innerhalb eines Bereichs von 70°C verändert wurde. Das Halbleitergehäuse des Modultyps dieses Beispiels wies im Vergleich zum herkömm lichen Modul, das unter dem Chip das Sn-Pb Lot verwendet, eine mehr als doppelt so gute Zuverlässigkeit auf.

Im folgenden werden die elektrischen Eigenschaften des Moduls der vorliegenden Erfindung beschrieben. Das Modul soll große Ströme steuern, weshalb die induktiven Kompo nenten der Emitter-Verdrahtung soweit wie möglich gleich ausgelegt werden müssen.

Vom äußeren Anschluß des Moduls aus betrachtet konzen triert sich der elektrische Strom in einigen der Chips. Wenn die Induktivitätsunterschiede zwischen den Chips 10 nH überschreiten, streuen die Zündzeitpunkte der Chips deutlich. Somit kann es vorkommen, daß Chips zerstört werden. Daher müssen die Induktivitätsunterschiede zwi schen den Emitterschaltungen auf 10 nH oder weniger ein gestellt werden.

Da die Anschlüsse im Modul in Links-Rechts-Richtung nicht symmetrisch sind, wie bereits beschrieben worden ist, ist die Induktivität leicht unausgewogen. Die Differenz zwischen der linken Struktureinheit und der rechten Struktureinheit betrug ungefähr 5 nH. Bei den Kollektoren besitzt die linke Struktureinheit eine größere Induktivi tät, während bei den Emittern die rechte Struktureinheit eine größere Induktivität besitzt. Der Gesamtwert der Induktivität vom Kollektor zum Emitter ist jedoch beinahe gleich. Unter den drei Chips in der Struktureinheit bestand in den Emitter-Verdrahtungen eine Differenz von ungefähr 3 nH.

Wie bereits beschrieben worden ist wurden die Emitter- Verdrahtungen in gleichen Abständen von den Isolier schicht-Feldeffekttransistor-Chips 101 an beiden Enden angeordnet, wobei ein Ungleichgewicht klein gehalten werden konnte. Die Summe des Induktivitätsungleichge wichts in den Emitter-Verdrahtungen betrug höchstens ungefähr 8 nH.

Mehrere Module dieser Erfindung werden parallel und in Serie geschaltet um insgesamt ein großes Schaltsystem zu bilden. Wenn das ganze Schaltsystem nicht synchron ope riert, kann ein Fall auftreten, in dem der elektrische Strom auf einige der Chips konzentriert ist und diese Chips zerstört. Während in einem Gesamtsystem der unaus geglichene Strom in dem Teil, in dem ein großer Strom fließt, problematisch wird, wird die Unausgeglichenheit in dem Teil mit einem kleinen Stromwert relativ gut ver tragen.

Der Unterschied im elektrischen Strom zwischen den Struk tureinheiten, die im Vergleich zum Gesamtsystem relativ klein sind, sollte auf das 1,5fache oder weniger be schränkt werden, wobei der Unterschied im elektrischen Strom zwischen den Modulen ausgeglichen sein sollte. Es wurde die Ausgeglichenheit eines elektrischen Stroms zwischen den Struktureinheiten in der Zeitspanne vom Einschalten bis zu einem Zeitpunkt 10 µs später gemessen. Dabei betrug das Ungleichgewicht eines elektrischen Stroms zwischen der linken Struktureinheit und der rech ten Struktureinheit höchstens das 1,3fache. Wenn das System einen solchen Wert aufweist, wird bei dem System nicht ein Teil der Chips mit einer großen Last beauf schlagt, so daß das System in der Praxis verwendet werden kann. Wenn 10 µs verstrichen sind, wird ein Einfluß einer Induktivität vernachlässigbar klein, wobei das Ungleich gewicht des elektrischen Stroms zwischen den Strukturein heiten kein großes Problem ist. Obwohl in diesem Beispiel das Aluminiumnitrid-Substrat verwendet wurde, kann auch das Aluminiumoxid-Substrat verwendet werden.

Der Unterschied zwischen den Wärmeausdehnungskoeffizien ten von Molybdän und Aluminiumoxid ist beinahe der glei che wie derjenige zwischen den Wärmeausdehnungskoeffizi enten von Molybdän und Aluminiumnitrid. Somit ist auch der Absolutwert der thermischen Spannungsbelastung, die auf das (nicht gezeigte) Lot zwischen dem Aluminiumni trid-Substrat oder dem Aluminiumoxid-Substrat und dem Molybdän-Substrat ausgeübt wird, beinahe gleich. Außerdem ist Aluminiumoxid fester als Aluminiumnitrid, wobei im Substrat kaum Risse auftreten. Daher sind runde Formen an den Ecken des Aluminiumnitrid-Substrats 106 (1 mm Ra dius), runde Formen an den Ecken des Kupferschichtmusters 103 für die Kollektor-Verdrahtung, des Kupferschichtmu sters 104 für die Emitter-Verdrahtung und des Kupfer schichtmusters 105 für die Gate-Verdrahtung (0,1 mm Radius) , die in Fig. 8 gezeigt sind, nicht erforderlich.

Obwohl die Struktureinheit dieses Beispiels aus zwei Isolierschicht-Feldeffekttransistor-Chips 101 besteht, kann dieselbe selbstverständlich auf drei oder vier Isolierschicht-Feldeffekttransistor-Chips 101 angewendet werden.

Ein Beispiel, bei dem die Module mehrfach zusammenge schlossen sind, wird anhand von Fig. 2 erläutert, die ein Beispiel zeigt, bei dem Halbleitermodule der vorliegenden Erfindung mit den Isolierschicht-Feldeffekttransistoren für einen Umsetzer zur Erzeugung eines Dreiphasen-Wech selstroms aus einer Gleichstromquelle verwendet wurden. Die Gleichstromquelle ist mit dem Pluspol an den Gleich stromeingang 201 angeschlossen, während der Minuspol an den Gleichstromeingang 202 angeschlossen ist. Ein Drei phasen-Wechselstrom wird aus der U-Phase 203, der V-Phase 204 bzw. der W-Phase 205 entnommen.

Es wird eine Dämpfungsschaltung eingesetzt, so daß zum Schaltzeitpunkt kein übergroßer Strom zu den Isolier schicht-Feldeffekttransistoren fließt. Die Schaltung ist in dieser Figur zur Vereinfachung der Beschreibung wegge lassen. Wegen der geringen Strombelastbarkeit eines einzelnen Moduls sind im Umsetzer der Fig. 2 zwei Module parallel geschaltet. Da der Umsetzer drei Ebenen besitzt, sind vier Module in Serie geschaltet. Jedes Modul für sich operiert in Serienrichtung. Der Emitter des oberen Moduls und der Kollektor des unteren Moduls sind mit einer Klemmdiode verbunden, um einen Drei-Ebenen-Umsetzer zu schaffen, jedoch ist dies in der Figur weggelassen.

Um die in jedem Modul erzeugte Wärme abzuführen, sind die Metallplatten 212 an den Rückseiten der Module mit Wärme leitpaste an eine gemeinsame Wärmesenke 206 geschraubt. Der Kollektor-Anschluß 207, der Emitter-Anschluß 208, der Gate-Anschluß 209, der Hilfsemitter-Anschluß 210 sowie alle äußeren Anschlüsse sind auf der oberen Oberfläche des Harzgehäuses 211 des jeweiligen Moduls angeordnet. Der Kollektor-Anschluß 207 und der Emitter-Anschluß 208 sind nahezu auf der Mittellinie des Moduls angeordnet, während der Gate-Anschluß 209 und der Hilfsemitter-An schluß 210 zwischen den Hauptanschlüssen angeordnet sind. Somit überlappen eine Gate-Verdrahtung 213 zum Treiben des Gates und eine Hilfsemitter-Verdrahtung 214 nicht mit der plattenförmigen Verdrahtung 215. Diese Anordnung besitzt den Vorteil einer Verringerung der Störung einer Gate-Schaltung durch den Hauptstrom und einer guten Verarbeitbarkeit.

Wie oben erklärt worden ist, ist das Halbleitermodul der vorliegenden Erfindung einfach anzuwenden und besitzt eine gute Leistung, da die gruppierten Halbleitermodule so angeordnet sind, daß alle äußeren Anschlüsse auf der oberen Oberfläche der Module angeordnet sind, wobei ein Gate-Anschluß 209 und ein Hilfsemitter-Anschluß 210 zwischen dem Kollektor-Anschluß 207 und dem Emitter- Anschluß 208 angeordnet sind, wie in Fig. 2 gezeigt ist.

Gemäß diesem Beispiel der vorliegenden Erfindung werden Halbleitermodule geschaffen, auf denen Leistungshalblei terelemente wie z. B. Isolierschicht-Feldeffekttransisto ren und Dioden montiert sind. Die Module werden für eine Reihe von Modulen mit verschiedener Leistungsfähigkeit verwendet.

Beispiel 2

Das zweite Beispiel der vorliegenden Erfindung wird anhand der Fig. 5, 14a, 14b und 19 erläutert. Die Fig. 14a und 14b zeigen eine perspektivische Ansicht eines Moduls bzw. einen Querschnitt eines Herstellungs prozesses, der sich auf das zweite Beispiel dieser Erfin dung bezieht. Fig. 15 ist eine perspektivische Ansicht eines Moduls während des Herstellungsprozesse für das zweite Beispiel dieser Erfindung, wobei das Gehäuse deckelelement 1501 zur Erklärung durchsichtig gezeigt ist.

Im zweiten Beispiel dieser Erfindung sind drei Struk tureinheiten vorhanden, wobei jede Struktureinheit ein Aluminiumnitrid-Substrat 106 besitzt. Jede Strukturein heit entspricht der des ersten Beispiels. Die Anordnungen der Leistungshalbleiterchips und der Verdrahtungsmuster jeder Struktureinheit sind in Links-Rechts-Richtung und in Oben-Unten-Richtung asymmetrisch. Alle Struktureinhei ten sind wie beim ersten Beispiel in derselben Richtung ausgerichtet. Diese Anordnung der Chips und der Verdrah tungsmuster hat einen bedeutenden Vorteil.

Wie in Fig. 15 gezeigt, sind die drei Kollektor-Lötfahnen 1508 mit zueinander gleichem Abstand angeordnet. In ähnlicher Weise sind die Emitter-Lötfahnen 1601 ebenfalls mit zueinander gleichem Abstand angeordnet. Durch die Verwendung dieser Anordnung sind die linken und rechten Lötfahnen von der mittleren Lötfahne aus betrachtet mit den gleichen Abständen angeordnet. Die Induktivität der Verdrahtung wird durch die Länge der Verdrahtung direkt beeinflußt. Daher ist es schwierig, die Induktivität in den Parallelverbindungen von drei Anschlüssen einzustel len.

Bei der Anordnung dieses Beispiels sind zumindest die Induktivitäten zwischen den linken und rechten Lötfahnen von Beginn an eingestellt. Es reicht daher aus, daß nur das Einstellen der Induktivitäten zwischen der mittleren Lötfahne und den Lötfahnen der beiden Enden betrachtet wird. Dies ist ein großer Vorteil dieser Anordnung.

Das Einstellen der Induktivitäten zwischen der mittleren Lötfahne und den linken und rechten Lötfahnen, insbeson dere der Emitter-Lötfahne, wird anhand der Fig. 16 erläu tert. Auf der geraden Linie sind mit gleichem Abstand drei Emitter-Lötfahnen 1601 angeordnet. Um die Spannungs belastung aufgrund einer Temperaturveränderung zu besei tigen, sind an den Spitzen der Emitter-Lötfahnen gebogene Abschnitte 1602 ausgebildet.

Im folgenden wird ein Fall beschrieben, in dem ein elek trischer Strom durch den Emitter-Anschluß 1608 fließt. Der elektrische Strom wird in zwei Hälften aufgeteilt und fließt über die Emitter-Anschlußlötfahne 1607 in die Emitter-Induktivitätseinstellungs-Lötfahne 1604, die Emitter-Positionseinstellungs-Lötfahne 1606 sowie die Emitter-Anschlußlötfahne 1605.

Die Richtung eines elektrischen Stroms ist in der Figur durch einen dicken Pfeil gezeigt. Ein Drittel des gesam ten elektrischen Stroms fließt in die Emitter-Lötfahne 1601 am Ende, während ein Sechstel als Rest in die Emit ter-Verbindungslötfahne 1603 fließt. Der hier fließende elektrische Strom ist in der Figur durch einen dicken Pfeil gezeigt. Wie aus der Figur deutlich wird, ist die Richtung des Stromflusses in der Emitter-Induktivitäts einstellungs-Lötfahne 1604 entgegengesetzt zur Stromrich tung in der Emitter-Verbindungslötfahne 1603.

Wenn der Zwischenraum (M in der Figur) zwischen der Emitter-Induktivitätseinstellungs-Lötfahne 1604 und der Emitter-Verbindungslötfahne 1603 ausreichend groß ist, wird ein Weg zur mittleren Emitter-Lötfahne 1601 länger als ein weiterer Weg zu den Emitter-Lötfahnen 1601 an beiden Enden. Somit wird eine Induktivität für eine mittlere Emitter-Lötfahne 1601 größer als eine weitere Induktivität für die Emitter-Lötfahnen 1601 an beiden Enden.

Wenn einerseits M gleich 0 wird, wird die Abstandsbezie hung umgekehrt und die Induktivität zu einer mittleren Emitter-Lötfahne 1601 wird kleiner. M hat den Optimalwert 10 mm oder weniger, der von der Form des Moduls abhängt. Bei diesem Beispiel werden die Induktivität von der Emitter-Verbindungslötfahne 1605 zur Spitze der jeweili gen Lötfahne 1601 genau dann gleich, wenn M gleich 8 mm beträgt. Da der in der Emitter-Induktivitätseinstellungs- Lötfahne 1604 fließende Strom und der in der Emitter- Verbindungslötfahne 1603 fließende Strom in entgegenge setzte Richtungen fließen wird die Kopplungsinduktivität negativ. Da der Kollektor-Anschluß 1511 und der Emitter- Anschluß 1608 auf der Mittellinie des Moduls angeordnet sind, ist die Emitter-Positionseinstellungs-Lötfahne 1606 für den Emitter erforderlich. Daher tritt ein Ungleichge wicht in der Induktivität der linken und rechten Lötfah nen auf. Dies ist jedoch ein kleines Ungleichgewicht.

Die Induktivität zwischen der linken Emitter-Lötfahne 1601 und dem Emitter-Anschluß 1608 ist um 5 nH kleiner als diejenige zwischen der rechten Emitter-Lötfahne 1601 und dem Emitter-Anschluß 1608. Die Länge der Emitter- Positionseinstellungs-Lötfahne 1606 ist so kurz wie in dem Fall, in dem die Länge der Verbindung 20 mm beträgt, wobei der Abstand G in der Fig. 15 mm beträgt.

In dem Fall, in dem die Anzahl der Parallelverbindungen der Struktureinheiten durch eine Zahlenfolge mit dem gleichen gemeinsamen Verhältnis von zwei, deren Anfangs element zwei ist, dargestellt wird, werden Paare von Struktureinheiten gruppiert, wobei Paare von gruppierten Struktureinheiten in höheren Gruppen gruppiert werden. Auf diese Weise kann zwischen den Emitteranschlüssen und den Struktureinheiten eine hierarchische Struktur der Gruppe der Anschlußlötfahnen gebildet werden. Jedoch wird in diesem Fall die Anzahl nicht durch die obenerwähnte Verhältnisfolge ausgedrückt, wobei die hierarchische Struktur irgendwo gestört ist. Mit anderen Worten, es gibt einen Abschnitt, in dem drei Struktureinheiten parallel geschaltet sein sollten. In diesem Abschnitt tritt unvermeidlich ein Ungleichgewicht der Induktivitä ten auf.

Um dieses Ungleichgewicht zu vermeiden, ist in der Nähe des Abschnitts der Lötfahnen ein Abschnitt angeordnet, in dem ein Teil des elektrischen Stroms in umgekehrte Rich tung fließt. Der in umgekehrte Richtung fließende Strom verschiebt die Induktivität. Durch Einstellen der elek trischen Stromstärke, die in die entgegengesetzte Rich tung fließt, und einer Strecke, können die Induktivitäten zwischen den Emittern der drei Struktureinheiten nahe an den gleichen Wert herangebracht werden. Eines der Merk male dieses Beispiels ist die Verwendung eines Kupfer- Molybdän-Kupfer-Schichtsubstrats 1401 als Metallplatte.

Die Wirkung wird anhand der Fig. 17 erläutert, in der ein Element, das das Keramiksubstrat und die Siliciumchips enthält, als Wärmequelle 1701 vereinfacht ist. Fig. 17a zeigt ein erstes Beispiel, während Fig. 17b ein zweites Beispiel zeigt. Der Unterschied zwischen diesen beiden Beispielen wird im folgenden herausgestellt.

In Fig. 17a fließt die Wärme in einer sanften Linie, da das Molybdän-Substrat 1702 aus einem einzigen Material gefertigt ist. In dem in Fig. 17b gezeigten Beispiel ist jedoch eine obere Kupferschicht 1703 mit großer Wärme leitfähigkeit auf der Seite der Molybdänschicht 1704 mit kleiner Wärmeleitfähigkeit, auf der die Wärmequelle 1701 liegt, angeordnet, wobei die Wärme zwangsweise in dieser Schicht in Horizontalrichtung der Figur verteilt wird. Daher ist die Dichte der Wärmeströmung auf der unteren Oberfläche der unteren Kupferschicht 1705, die mit einer (nicht gezeigten) Wärmesenke in Kontakt steht, verrin gert.

Im allgemeinen wird auf die Wärmeverbindung, die mit der Wärmesenke in Kontakt steht, eine Wärmeleitpaste aufge tragen. Obwohl diese Paste eine größere Wärmeleitfähig keit besitzt als Luft, ist sie um ungefähr zwei Ziffern kleiner als diejenige von Metall. Daher ist die Dichte der Wärmeströmung einer Pastenschicht wesentlich. Wenn die Wärmeströmungsdichte auf der unteren Oberfläche der unteren Kupferschicht 1705 klein ist, kann der Tem peraturunterschied in der Paste klein gehalten werden. Somit kann der Gesamtwärmewiderstand einschließlich der Wärmesenke klein gehalten werden. Somit wird der Tempera turanstieg der Siliciumchips klein. Der Pastenabschnitt ist einer kleinen Temperaturbelastung ausgesetzt, so daß eine Erhöhung der lokalen Dicke der Paste, die durch eine Schwankung der Pastendicke aufgrund einer feinen Uneben heit der Wärmesenke und der Metallplatte erzeugt wird, kein Problem darstellt. Die Temperaturerhöhung im Pasten abschnitt aufgrund von Fehlstellen in der Paste wird klein, so daß die Temperaturerhöhung eines Siliciumchips klein gehalten werden kann.

Die untere Kupferschicht 1705 hat keinen Anteil an der thermischen Wirkung. Die untere Kupferschicht 1705 ver hindert im Zusammenwirken mit der oberen Kupferschicht 1703 einen Bimetalleffekt, d. h. ein Biegen der Platte aufgrund einer Temperaturveränderung. Der Bimetalleffekt tritt auf, wenn Molybdän und Kupfer, die verschiedene Wärmeausdehnungskoeffizienten besitzen, zusammengefügt werden. Die Dicken der oberen Kupferschicht 1703, der Molybdänschicht 1704 und der unteren Kupferschicht 1705 betragen jeweils 3 mm. Die Wärmeausdehnungskoeffizienten der drei Schichten in Horizontalrichtung (parallel zur Oberfläche der Platine) beträgt 10 ppm pro °C.

Obwohl der Unterschied in den Wärmeausdehnungskoeffizien ten zwischen der Metallplatte und dem Aluminiumnitrid- Substrat größer wird als beim ersten Beispiel, in dem die einzelne Molybdänplatte verwendet wurde, ist der Unter schied klein. Wenn der Wärmeausdehnungskoeffizient der Metallplatte 10 ppm pro °C überschreitet, wird die Zuver lässigkeit des Moduls verringert. Die Metallplatte hat folgende drei Funktionen zu erfüllen:

1) Mechanische Unterstützung
2) Wärmeübertragung nach außen
3) Abdichtung gegen Wasser.

Eine weitere wünschenswerte Eigenschaft ist die geringe thermische Spannungsbelastung am Lötabschnitt des Alumi niumnitrid- oder Aluminiumoxid-Substrats. Für die Metall platte ist ein Wärmeausdehnungskoeffizient von 10 ppm pro °C oder weniger wünschenswert. Die einzigen Materialien, die die diese Bedingungen erfüllen, sind Wolfram und Molybdän. Die Beschichtungsstruktur, die aus Materialien mit unterschiedlichen Wärmeleitfähigkeiten besteht, ist anzuraten. Einzelne Materialien sind nicht effektiv, da die Wärmeströmung in einer Richtung parallel zur Metall platte begünstigt wird und die Temperaturverteilung am Boden der Außenseite des Moduls bei einzelnen Materialien klein ist.

Die Materialien, die einen Wärmeausdehnungskoeffizienten entsprechend dieser Anforderung besitzen, nämlich 10 ppm pro °C oder weniger, sind z. B. folgende:
Dreischicht-Strukturen wie z. B. Kupfer-Wolfram-Kupfer, Wolfram-Kupfer-Wolfram, Kupfer-Molybdän-Kupfer und Mo lybdän-Kupfer-Molybdän. Der Grund für die Verwendung eines Dreischicht-Materials ist, einen Bimetalleffekt zu verhindern, d. h. das Biegen der Metallplatte aufgrund einer Temperaturveränderung.

Fig. 15 zeigt einen Gehäusedeckel 1501 mit zwei Merkma len, die sich von denjenigen des ersten Beispiels unter scheiden. Am Umfang des Gehäusedeckels sind Rillen 1502 ausgebildet, während im Gehäusedeckel eine Einspritzöff nung 1503 ausgebildet ist. Die Füllungsstruktur des Harzes in diesem Modul unterscheidet sich von derjenigen des ersten Beispiels. Dies wird anhand der Fig. 18 erläu tert, die das zweite Beispiel in dem Zustand zeigt, in dem der Herstellungsprozeß gegenüber der Fig. 15 weiter fortgeschritten ist. In dieser Figur ist das Gehäusedec kelelement 1501 undurchsichtig dargestellt, wobei zur Erläuterung eine Gehäusewand 1801 durchsichtig darge stellt ist. In dem Abschnitt, in dem sich der Gehäusedec kel 1501 und die Gehäusewand 1801 überlappen, ist die Gehäusewand 1801 durch eine dünne durchgezogene Linie dargestellt, während der verdeckte Abschnitt des Gehäuse deckels 1502 durch eine gestrichelte Linie dargestellt ist. Der Einfachheit halber sind in der linken Hälfte und in der rechten Hälfte der Figur verschiedene Zustände des Prozesses gezeigt.

Der Zustand des Prozesses nach dem Schritt der Fig. 15 ist in der linken Hälfte gezeigt, während in der rechten Hälfte der Zustand nach dem letzten Schritt, d. h. der fertiggestellte Zustand gezeigt ist. Der Gehäusedeckel 1501 dieses Beispiels besitzt eine Form, die in die Gehäusewand 1801 eingreift. Ein keilförmiger Vorsprung 1803 der oberen seitlichen Spitze der Gehäusewand 1801 wird in den Abschnitt der Rille 1502 am Umfang des Gehäu sedeckels 1501 eingesetzt. In diesen Abschnitt wird Epoxidharz 1805 eingespritzt, so daß der Gehäusedeckel 1501 und die Gehäusewand 1801 verklebt werden. In der rechten Hälfte der Fig. 8 wird in das Modul Silikongel 1804 eingefüllt. Ein Silikonharz wird durch das Ein spritzloch 1503 eingespritzt.

Zwischen der oberen Oberfläche des Silikongels 1804 und der unteren Oberfläche des Gehäusedeckelelements 1501 befindet sich ein Luftzwischenraum 1806. Abschließend wird das Einspritzloch 1503 mit einem Silikongummiver schluß 1802 verschlossen. Da das Silikongel 1804 einen großen Wärmeausdehnungskoeffizienten besitzt, tritt beim Herstellungsprozeß und bei der Verwendung des Moduls eine große Druckveränderung im Modul auf. Wenn eine Luftzwi schenschicht im Modul ausgebildet wird, deren Druckverän derung aufgrund der Ausdehnung und Schrumpfung kleiner ist als bei einer Flüssigkeit, kann der Druckbereich im Modul klein gehalten werden.

Im Fall einer Erwärmung auf z. B. 150°C steigt der Druck im Modul auf 0,5 bar an. In diesem Beispiel ist fast die gesamte Oberfläche des Silikongels 1804 mit der Luftzwi schenschicht bedeckt, so daß die Spannungsbelastung im Gel weitgehend unterdrückt werden kann und die Zuverläs sigkeit des Moduls verbessert werden kann. Fig. 5 zeigt einen Teil eines Querschnitts des Halbleitermoduls, das die Gehäusestruktur dieses Beispiels verwendet. In dieser Figur sind das Lot, die Kontaktierungsdrähte und die Lötfahnen etc. nicht gezeigt, da sie nicht in direkten Zusammenhang mit der Erläuterung stehen. Der Harzdeckel 502 soll die Lötfahnen halten. Der Harzdeckel 502 wird zum Zeitpunkt des Verlötens der Lötfahnen an der Metall platte 212 befestigt. Dann wird die Harzseitenwand 504 an der Metallplatte 212 befestigt, das Epoxidharz 425 in den Abschnitt eingespritzt, in dem der Harzdeckel 502 und die Harzwand 504 ineinandergreifen, und anschließend das Harz ausgehärtet.

Durch die Öffnung des Harzdeckels 502 wird ein Silikon harz eingespritzt und anschließend ausgehärtet, um ein Silikongel 424 zu erhalten. Die Einspritzmenge des Sili konharzes wird so eingestellt, daß im oberen Abschnitt eine Luftschicht 501 belassen wird. Schließlich wird der Silikongummiverschluß 503 eingepreßt. Da das Silikongel einen Wärmeausdehnungskoeffizienten von mehreren 100 ppm pro C besitzt, hängt die Zuverlässigkeit des Gehäuses davon ab, wie eine Druckveränderung im Gehäuse aufgrund der Ausdehnung und Schrumpfung verhindert werden kann. Die Haftung zwischen einem Gehäusematerial und einem Epoxidharz nimmt durch das Gas, das auf der Oberfläche des Gehäusematerials zum Zeitpunkt der Aushärtung des Silikonharzes auftritt, ab, wodurch die Zuverlässigkeit des Gehäuses verringert wird. Die Gehäusestruktur dieses Beispiels löst diese beiden Probleme.

Für eine Ausdehnung eines Silikongels wird durch Vorsehen der Luftschicht im Gehäuse eine ausre 46148 00070 552 001000280000000200012000285914603700040 0002019601372 00004 46029ichende Pufferwir kung erzielt. Hinsichtlich der Verschmutzung der Gehäuse oberfläche durch Gaserzeugung zum Zeitpunkt der Aushär tung des Silikonharzes ist es möglich, die Verschmutzung zu vermeiden, indem das Epoxidharz ausgehärtet wird, bevor das Silikonharz aushärtet. Wie aus der obigen Beschreibung deutlich wird, besitzt diese Gehäusestruktur einen Zwischenraum oberhalb des Silikongels, der die Klebeeigenschaften zwischen dem Epoxidharz und dem Ge häuse sicherstellt, so daß das Gehäuse eine hohe Zuver lässigkeit besitzt. Wie in Fig. 5 gezeigt, ist bei der Gehäusestruktur dieser Erfindung die Luftschicht 501 fast über der gesamten Oberfläche des Silikongels 424 im Modul vorhanden.

Gemäß der Spannungsberechnung beeinflußt das Volumen der Luftschicht 501 auf dem Silikongel 424 die Spannungsent lastung aufgrund der Ausdehnung und Schrumpfung des Silikongels 424. Es hat sich gezeigt, daß die Fläche der Luftschicht 501 auf der Oberfläche des Silikongels 424 mehr Einfluß hat als das Volumen.

Die Ausdehnung und Schrumpfung des Silikongels, auf dessen Oberfläche die Luftschicht liegt, wird hauptsäch lich in Aufwärts-Abwärts-Richtung bewirkt. Die Aufwärts- und Abwärtsbewegungen des in das Modul gefüllten Silikon gels, das nicht die Luftschicht 501 berührt, ist be schränkt, wobei in diesem Abschnitt eine große Spannungs belastung auftritt. Da das Gel 424 nach rechts und links sowie nach oben und unten verformt wird, tritt im Ver gleich zu einer perfekten Abdichtung eine geringe Span nungsbelastung auf. Da die Bewegung in Links-Rechts- Richtung und in Aufwärts-Abwärts-Richtung klein ist, wirkt sich die Fläche der Luftschicht 501 direkt auf die Zuverlässigkeit aus, selbst wenn das Volumen der Luft schicht 501 dasselbe ist. In diesem Sinn ist beinahe die gesamte Oberfläche des Silikongels 424 mit der Luft schicht 501 bedeckt, wobei eine wirksame Spannungsentla stung eintritt, um eine hochzuverlässige Gehäusestruktur zu schaffen.

Ein weiteres Strukturmerkmal dieses Beispiels ist eine in Fig. 15 gezeigte Beabstandung der Bohrungen 1402 für die Installation, die mit der Installationsbeabstandung des Aluminiumnitrid-Substrats 106 übereinstimmt. Da das Aluminiumnitrid-Substrat 106 spröde ist, sind an den vier Ecken Rundungen ausgebildet. In diesem Beispiel ist zwischen zwei Aluminiumnitrid-Substraten 106, die nicht kontaktiert sind, um ein Austreten von Lot zum Zeitpunkt des Verlötens des Aluminiumnitrid-Substrats 106 zu ver meiden, ein Zwischenraum von 2 mm ausgebildet, um die Paßgenauigkeit für die Lötvorrichtung sicherzustellen und eine gute Verarbeitbarkeit etc. zu erreichen.

In dem Abschnitt, der zwischen den beiden Aluminiumni trid-Substraten 106 liegt, sind in Aufwärts-Abwärts- Richtung kleine Freiräume ausgebildet. Somit können die Abmessungen des gesamten Moduls klein gehalten werden. Wie in Fig. 18 gezeigt, wird in den Zwischenraum zwischen den Aluminiumnitrid-Substraten 106 eine Gehäusewand 1801 eingeführt.

Im folgenden wird anhand der Fig. 19 der Herstellungspro zeß dieses Beispiels erläutert. Fig. 19 zeigt auf der linken Seite ein Flußdiagramm und auf der rechten Seite Querschnittsansichten nach Vollendung des jeweiligen Schritts.

1) Verlöten der Chips

Dieser Schritt ist der gleiche wie im ersten Beispiel.

2) Drahtkontaktierung

Dies ist der gleiche Schritt wie beim ersten Beispiel.

3) Verlöten des Aluminiumnitrid-Substrats

Dieser Schritt ist der gleiche wie im ersten Beispiel, mit der Ausnahme, daß die Metallplatte vom Molybdän- Substrat 107 in das Kupfer-Molybdän-Kupfer-Schichtsub strat 1401 geändert wurde.

4) Verlöten der Lötfahnen

Die Lötfahnen werden am Gehäusedeckelelement 1501 befe stigt. Der Gehäusedeckel 1501 besitzt am Umfang eine Rille 1502 sowie im Abschnitt nahe der Mitte eine Ein spritzbohrung 1503.

An der Spitze jeder Lötfahne ist ein gebogener Abschnitt 1602 ausgebildet, so daß die Spannungsbelastung aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten des Gehäusematerials, des Kupfer-Molybdän-Kupfer-Schichtsub strats 1401 und des Aluminiumnitrid-Substrats 106 gelin dert werden. Lotkörner mit 40 Gew.-% Blei und dem Rest Zinn wurde mit einem Lötflußmittel zu einer Paste verarbeitet. Die Lotpaste wurde auf die Spitzen aller Lötfahnen aufgetragen, woraufhin alle Lötfahnen gemeinsam verlötet wurden. Die Atmosphäre war Luft, wobei die Maximaltemperatur für das Löten 220°C betrug. Nach dem Löten wurde das überschüssige Flußmittel in Wasser abgewaschen.

5) Verkleben der Gehäusewand

Die Gehäusewand 1801 wurde mit einem wärmebeständigen Kleber bei 150°C in einer Luftatmosphäre an das Kupfer- Molybdän-Kupfer-Schichtsubstrat 107 geklebt. Zu diesem Zeitpunkt greift der keilförmige Vorsprung 1803 an der Spitze der Gehäusewand 1801 in die Rille 1502 am Umfang des Gehäusedeckelelements 1501 ein.

6) Vergießen und Aushärten des Epoxidharzes

Das Epoxidharz 1805 wurde in die Rille 1502 gegossen und in einer Luftatmosphäre bei 150°C ausgehärtet. Gleich zeitig wurden das Gehäusedeckelelement 1501 und die Gehäusewand 1801 verklebt.

7) Einspritzen und Aushärten des Silikonharzes

Im ersten Beispiel wurden das Silikonharz und das Epoxid harz 1202 vom Raum (ungefähr 20 mm breit) zwischen dem Gehäusedeckelelement 121 und der Gehäusewand 1201 einge spritzt. Bei diesem Beispiel gibt es im Gegensatz zum ersten Beispiel keinen Zwischenraum zwischen dem Gehäuse deckel und der Gehäusewand, da in die Rille 1502 ein keilförmiger Vorsprung 1803 eingesetzt wurde. Dementspre chend wurde die Einspritzbohrung 1503 für das Einspritzen des Silikonharzes verwendet. Das Silikonharz wurde bei 150°C in einer Luftatmosphäre ausgehärtet. Da im Sili konharz eine große Gasmenge enthalten ist, wurde vor dem Aushärten eine Entgasung in Vakuum durchgeführt. Das vom Silikonharz bei der Entgasung und Aushärtung erzeugte Gas kann die Innenseite einer Gehäusewand 1801 verunreinigen. Im verunreinigten Abschnitt ist die Haftung zwischen dem Epoxidharz 1805 und der Gehäusewand 1801 gestört. Bei diesem Beispiel wurde das Problem vermieden, indem die Verklebung mit dem Epoxidharz vor der Aushärtung des Silikonharzes bewirkt wurde. Das Silikongel 1804 wurde bis zu einem Pegel oberhalb des oberen Abschnitts der Kontaktierungsdrähte eingespritzt. Über dem Silikongel 1804 lag eine Luftschicht 1806.

8) Einsetzen des Silikongummiverschlusses

Abschließend wurde ein Silikongummiverschluß 1802 bei Raumtemperatur in die Einspritzbohrung 1503 eingepreßt und die Einspritzbohrung 1503 verschlossen. Damit war das Halbleitermodul dieses Beispiels fertiggestellt. Der Silikongummiverschluß 1802 kann einem Druckunterschied von 2 bar zwischen Innenseite und Außenseite des Moduls widerstehen.

Beispiel 3

Das dritte Beispiel der vorliegenden Erfindung wird anhand der Fig. 6, 20a, 20b, 21 und 22 erläutert. Die Fig. 20a und 20b zeigen eine perspektivische Ansicht eines Moduls bzw. einen Querschnitt des Moduls während des Herstellungsprozesses, der das dritte Beispiel dieser Erfindung betrifft. Fig. 21 zeigt ähnlich den Fig. 20a und 20b eine perspektivische Ansicht des Moduls während des Herstellungsprozesses, wobei zur Erläuterung das Gehäusedeckelelement 2101 durchsichtig gezeigt ist. Wie in den Fig. 20a und 20b gezeigt, besteht das Modul dieses Beispiels aus sechs Struktureinheiten. Wie in Fig. 21 gezeigt, sind drei Struktureinheiten parallel geschaltet und bilden zwei Modulreihen, wobei die Modulreihen in Serie geschaltet sind. Somit ist die Funktion dieses Moduls die gleiche, wie wenn zwei Module in Serie ge schaltet sind.

Alle Struktureinheiten sind in diesem Beispiel im Modul in derselben Richtung montiert. Dieses Beispiel verwendet ein Aluminiumoxid-Substrat 2001. Wie in Fig. 20b gezeigt, wurde die Kupferschicht 2002 für die Kontaktierung der Metallplatte ohne Zwischenmaterial direkt auf das Alumi niumoxid-Substrat 2001 gebondet. Das heißt, die Kupfer schicht wurde mittels Kupferoxids auf die Metallplatte gebondet. Auf ähnliche Weise sind das Kupferschichtmuster 204 für die Emitter-Verdrahtung, das Kupferschichtmuster 205 für die Gate-Verdrahtung und das Kupferschichtmuster 2006 für die Kollektor-Verdrahtung direkt auf das Alumi niumoxid-Substrat 2001 gebondet.

Da Aluminiumoxid eine größere Festigkeit besitzt als Aluminiumnitrid, ist es nicht erforderlich, an den Enden des Substrats Abrundungen auszubilden wie in den Beispie len 1 oder 2. Ferner ist es auch nicht erforderlich, an den Enden der Muster Abrundungen auszubilden. Dies ist ein Merkmal des Aluminiumoxid-Substrats 2001. In diesem Beispiel wurde ein Kupfer-Wolfram-Kupfer-Schichtsubstrat 2009 verwendet. Dieses Material hat im Vergleich zum Kupfer-Molybdän-Kupfer-Schichtsubstrat 1401, das im zweiten Beispiel verwendet worden ist, folgende Merkmale:

1) gute Wärmeleitfähigkeit in Richtung der Plattendicke
2) kleiner Wärmeausdehnungskoeffizient in der Richtung parallel zur Platte.

Diese Merkmale entspringen den Eigenschaften des Wolf rams. Molybdän besitzt eine Wärmeleitfähigkeit, die nur ein Drittel derjenigen von Kupfer entspricht, während Wolfram eine Wärmeleitfähigkeit besitzt, die ungefähr halb so groß ist wie diejenige von Kupfer.

Ein Wärmeausdehnungskoeffizient von Wolfram ist kleiner als derjenige von Molybdän. Das in diesem Beispiel ver wendete Kupfer-Wolfram-Kupfer-Schichtsubstrat 2009 be sitzt eine obere Kupferschicht und eine untere Kupfer schicht, die jeweils 1 mm dick sind, sowie eine Mittel schicht aus Wolfram mit einer Dicke von 1 mm.

Der Wärmeausdehnungskoeffizient in Richtung parallel zur Platte beträgt 9 ppm/°C, wobei die Wärmeleitfähigkeit in Richtung der Plattendicke 2,514 J/cm·s·°C beträgt. Das Kupfer-Wolfram-Kupfer-Schichtsubstrat 2009 übt auf das Lot 2003 für die Kontaktierung des Aluminiumoxid- Substrats keine thermische Spannungsbelastung aus, da der Wärmeausdehnungskoeffizient des Laminats ungefähr gleich demjenigen von Aluminiumoxid ist (7 ppm/°C). Da außerdem die Wolframplatte zwischen den Kupferplatten liegt, ergibt sich im Substrat kein Bimetalleffekt. Außerdem tritt zwischen dem Kupfer-Wolfram-Kupfer-Schichtsubstrat 2009 und dem Aluminiumoxid-Substrat 2001 kein Bimetallef fekt auf, da die Wärmeausdehnungskoeffizienten der beiden Materialien fast gleich sind. Folglich wird auf das Aluminiumoxid-Substrat 2001 nur eine geringe Biegespan nungsbelastung ausgeübt. Daher wird auch die thermische Spannungsbelastung klein, die auf das Lot 2007 unter dem Chip ausgeübt wird. Da jedoch der Wärmeausdehnungskoeffi zient von Silicium sich von demjenigen des Aluminiumoxids etwas unterscheidet, tritt im Lot 2007 unterhalb des Chips aufgrund des Unterschieds der Wärmeausdehnungskoef fizienten eine Schubspannungsbelastung auf.

Das Lot für diesen Abschnitt ist ein Lot mit 5 Gew.-% Sb und dem Rest Sn, wie in den ersten und zweiten Beispie len, so daß die Wärmedauerfestigkeit hoch ist. Da dieses Lot hart ist, wird durch das Aluminiumoxid-Substrat 2001 eine Schubspannungsbelastung auf das Lot 2003 ausgeübt. Dementsprechend tritt eine Beeinflussung einer thermi schen Spannungsbelastung, die am Lot 2007 unterhalb des Chips auftritt, am Lot 2003 für die Kontaktierung des Aluminiumoxid-Substrats unmittelbar unter dem Isolier schicht-Feldeffekttransistor-Chip 2008 und dem Freilauf dioden-Chip 2010 auf.

Wenn für das Lot 2003 zur Kontaktierung des Alumini umoxid-Substrats das Lot mit Zinn und 40 Gew.-% Blei- Anteil verwendet wird, das eine gute Biegsamkeit und ausgezeichnete Wärmespannungswiderstandsfähigkeit be sitzt, kann die thermische Spannungsbelastung vom Lot 2003 absorbiert werden. In diesem Beispiel werden zwei Arten von Lot, nämlich das Zinn-Antimon-Lot und das Zinn- Blei-Lot geeignet eingesetzt. Da die Wärmeleitfähigkeit in Dickenrichtung des Kupfer-Wolfram-Kupfer-Schichtsub strats 2009 größer ist als diejenige des Molybdäns oder des Kupfer-Molybdän-Kupfer-Schichtsubstrats, kann der Wärmewiderstand des gesamten Moduls auf 0,01 °C/W gedrückt werden, was der gleiche Wert wie in den vorherigen Beispielen ist, selbst wenn das Aluminiumoxid- Substrat eine kleinere Wärmeleitfähigkeit besitzt als das Aluminiumnitrid-Substrat.

Es ist möglich, anstelle des Kupfer-Wolfram-Kupfer- Schichtsubstrats, das in diesem Beispiel verwendet wird, ein Wolfram-Kupfer-Wolfram-Schichtsubstrat zu verwenden, wobei die gleichen Wirkungen erhalten werden. Wie in Fig. 21 gezeigt, besteht das Modul dieses Beispiels aus sechs Struktureinheiten. Drei Struktureinheiten sind parallel geschaltet, wobei zwei der kombinierten Einhei ten in diesem Beispiel in Serie geschaltet sind.

Der Fall, in dem drei Struktureinheiten parallel geschal tet sind, ist der gleiche wie im zweiten Beispiel. Daher wird die Erklärung für diesen Fall weggelassen. Die externen Anschlüsse für die obere Struktureinheit, die den Kollektor-Anschluß 2102, den Emitter-Anschluß 2103, den Gate-Anschluß 2106 sowie den Hilfsemitter-Anschluß 2107 umfassen, sind die gleichen wie die Anschlüsse der unteren Struktureinheit, die den Kollektor-Anschluß 2104, den Emitter-Anschluß 2105, den Gate-Anschluß 2108 sowie den Hilfsemitter-Anschluß 2109 umfassen. Da in diesem Beispiel die Module mit der Serienverbindungsschiene 2132 in Serie geschaltet sind, kann bei dessen Verwendung die externe Hauptschaltung der Module die doppelte Spannungs widerstandsfähigkeit besitzen.

Wenn die Serienverbindungsschiene 2132 abnehmbar ist, ist klar, daß zwei Module unabhängig voneinander betrieben werden können. Dies wird anhand von Fig. 6 genauer er klärt. Fig. 6 zeigt, daß zwei der in Fig. 3(b) gezeigten Struktureinheiten in Serie geschaltet sind. Durch Hinzu fügen nur einer Lötfahne 601 für die Serienschaltung der Anordnung der in Fig. 3(b) gezeigten Struktureinheit können drei Parallelverbindungen und zwei Serienverbin dungen ausgeführt werden.

Wenn wie in Fig. 6 gezeigt die Struktureinheiten in der gleichen Richtung ausgerichtet sind, können leicht Paral lel- oder Serienschaltungen von zwei oder mehr Struk tureinheiten verwirklicht werden. Das Merkmal dieses Beispiels ist, daß wie in Fig. 21 gezeigt, der obere Typwiderstand 2130 unterhalb der oberen Hilfsemitter- Lötfahne 2123 angeordnet ist, während der untere Chipwi derstand 2131 unterhalb der oberen Hilfsemitter-Lötfahne 2125 angeordnet ist. Im allgemeinen ist der Serienwider stand einer Gateschaltung zwischen den Gatedraht 2012 jedes Chips und dem Kupferschichtmuster 2005 für die Gate-Verdrahtung eingesetzt. Um die Streuung der Eigen schaften der jeweiligen Chips einzustellen und die Fehlanpassung der Induktivitäten zwischen den jeweiligen Chips und der Emitter-Verdrahtung zu verringern, ist das Einsetzen eines Serienwiderstands zweckmäßig.

In diesem Beispiel ist der Serienwiderstand, d. h. der obere Chipwiderstand 2130 oder der untere Chipwiderstand 2131 zwischen der oberen Hilfsemitter-Lötfahne 2123 oder der unteren Hilfsemitter-Lötfahne 2125 und dem Kupfer schichtmuster 2004 für die Emitter-Verdrahtung angeord net.

Der Vorteil dieser Struktur wird anhand der Fig. 22 erläutert. In Fig. 22 werden für die Erklärung zwei Struktureinheiten verwendet. Es sei angenommen, daß der Hauptstrom unmittelbar nach dem Einschalten aufgrund einer Fehlanpassung einer Induktivität mehr in der linken Struktureinheit fließt als in der rechten Strukturein heit. In Fig. 22 ist der linke Emitter-Hauptstrom 2201 durch zwei Pfeile gezeigt, während der rechte Emitter- Hauptstrom 2202 durch nur einen Pfeil dargestellt ist, so daß die Anzahl der Pfeile die Stromstärke des Hauptstroms angibt. Die dicke schwarze Linie stellt die Emitter- Hauptverdrahtung 2203 dar. Folglich wird das elektrische Potential (E1) des Kupferschichtmusters 2004 für die Emitter-Verdrahtung der linken Struktureinheit höher als das elektrische Potential (E2) des Kupferschichtmuster 2004 für die Emitter-Verdrahtung der rechten Strukturein heit.

Eine weiße Linie, die neben der Emitterhauptverdrahtung 2203 gezeigt ist und die Hilfsemitter-Verdrahtung 2204 darstellt, ist direkt mit dem Kupferschichtmuster 2004 für die Emitter-Verdrahtung verbunden. Da E1 größer ist als E2 (d. h. E1 < E2), fließt ein Teil des Hauptstroms, d. h. der Hauptstrom 2205 in der Hilfsemitter-Verdrah tung, in der Hilfsemitter-Verdrahtung 2204 von der linken Struktureinheit zur rechten Struktureinheit.

Dieser Strom kann unter Umständen die Hilfsemitter-Ver bindungsleitung 2127 zwischen den oberen Struktureinhei ten oder die Hilfsemitter-Verbindungsleitung 2129 zwi schen den unteren Struktureinheiten zerstören. Selbst wenn ein solch extremer Fall nicht eintritt, tritt in der Hilfsemitter-Verdrahtung ein unnötiger Spannungsabfall aufgrund des Hauptstroms 2205 auf, wobei eine Spannungs schwankung zwischen den Gates und den Emittern auftreten kann. Um den schädlichen Hauptstrom 2205 in der Hilfs emitter-Verdrahtung zu kontrollieren und den Hilfsemit ter-Verbindungsdraht 2127 für die oberen Struktureinhei ten sowie den Hilfsemitter-Verbindungsdraht 2129 für die unteren Struktureinheiten zu schützen, sind wie obener wähnt der obere Chipwiderstand 2131 und der untere Chip widerstand 2131 vorgesehen.

In dem Fall, in dem viele Module in Serie und parallel geschaltet werden, ist es relativ einfach, jedem Gate ein Schaltsignal zuzuführen, da der Isolierschicht-Feldef fekttransistor ein spannungsgesteuertes Bauteil ist, im Gegensatz zu Schaltelementen des stromgesteuerten Typs, wie z. B. Thyristoren und Transistoren. Das heißt, an der Schaltquelle liegt keine große Last an. Die Verdrahtung der Gate-Treiberschaltung kann relativ grob ausgeführt werden.

Wenn die Impedanz auf dem Halbweg hoch ist, mischt sich das Rauschen vom Hauptstrom mit dem Rauschen von der Verdrahtung für den Gateantrieb, so daß eine Fehlfunktion verursacht wird. Wenn die Impedanz der Gateschaltung verringert wird, beeinflußt ein Treiben der Gates ein Ungleichgewicht der Eigenschaften der Chips und eine Fehlanpassung der Induktivitäten der Emitter-Verdrahtun gen, in denen der Hauptstrom fließt, direkt die Gate- Treiberspannung, so daß sich eine Streuung der Schalt zeitpunkte ergibt.

Um diese notwendigerweise nicht gleichzeitig zulässigen Eigenschaften zu kompensieren, wird im allgemeinen in die Gate-Schaltung für jeden Chip oder jede Struktureinheit ein Widerstand eingefügt. Wenn unter den Struktureinhei ten ein Ungleichgewicht auftritt, kann zwischen den Hilfsemittern der Struktureinheiten eine elektrische Potentialdifferenz auftreten, wobei die Möglichkeit besteht, daß der Hauptstrom in der Hilfsemitter-Schaltung fließt. Daher wird in die Hilfsemitter-Schaltung ein Widerstand eingefügt.

Es ist wünschenswert, daß der Chipwiderstand zwischen die Spitzen der Lötfahnen und dem metallisierten Kupfer auf dem Aluminiumnitrid-Substrat oder Aluminiumoxid-Substrat eingesetzt wird, wobei der Chipwiderstand und die Löt fahne verlötet werden. Wenn zusätzlich zu dem obenerwähn ten Verfahren ein allgemeines Verfahren verwendet wird, bei dem ein Gate-Widerstand separat in jeden Chip des Isolierschicht-Feldeffekttransistors eingesetzt wird, wird die Stabilitätswirkung weiter verbessert. Ferner ist es nützlich, daß zusätzlich zu den obenerwähnten Verfah ren ein Verfahren verwendet wird, bei dem ein Gate-Wider stand zum Sammeln außerhalb des Moduls eingesetzt wird.

Beispiel 4

Fig. 20 zeigt ein viertes Beispiel der vorliegenden Erfindung. Fig. 20 zeigt eine Ansicht für den Herstel lungsprozeß des vierten Beispiels dieser Erfindung. Das Gehäusedeckelelement 2313 ist wie bei den anderen Bei spielen durchsichtig dargestellt. Dieses Beispiel unter scheidet sich von den ersten bis dritten Beispielen in den folgenden vier Punkten:

1) eine Struktur zum Kleinhalten der Induktivität des Hauptanschlusses
2) ein Widerstand, der in jeden Isolierschicht-Feldef fekttransistor-Chip eingesetzt ist
3) die Verbindungen der Gate-Verdrahtung und der Hilfse mitter-Verdrahtung mit der Metallplatte, die die gleichen sind wie die diejenigen für die Hauptan schlüsse
4) die Verwendung eines Aluminiumoxid-Substrats und eines Kupfer-Substrats.

Dieses Beispiel wird im folgenden erklärt. Zuerst wird die Struktur des Hauptanschlusses erläutert. Während in den Beispielen 1, 2 und 3 verschiedene Modifizierungen in bezug auf einen Ausgleich einer Induktivität unter dem Aspekt der Struktur verwendet wurden, wird bei diesem Beispiel eine Modifizierung für die Verringerung des Absolutwertes der Induktivität verwendet.

Die Grundstruktur des Hauptanschlusses ist nahezu die gleiche wie diejenige des in Fig. 15 gezeigten zweiten Beispiels. Es ist jedoch ein Abschnitt vorhanden, in dem die Kollektor-Verdrahtung und die Emitter-Verdrahtung einander sehr nahe kommen. Das heißt, der Emitterzufüh rungsabschnitt 2302 und der Kollektorzuführungsabschnitt 2305 liegen nahe beieinander.

Da der Strom in den Abschnitten 2302 und 2305 in entge gengesetzte Richtungen fließt, wird eine Gesamtinduktivi tät kleiner, wenn sich diese Abschnitte näher kommen. Die Induktivitäten heben sich durch die Kopplungsinduktivität auf, wobei ausgenützt wird, daß die Ströme zwischen einem Abschnitt, der auf der Seite des Kollektor-Anschlusses 2301 herausgeführt ist, und einem zum Kollektor paralle len Leistungsabschnitt 2303 sowie zwischen einem Ab schnitt, der auf der Seite des Kollektor-Anschlusses 2304 aus dem Modul herausgeführt ist, und einem zum Emitter parallelen Leistungsabschnitt 2306 in entgegengesetzte Richtungen fließen. Der Abstand zwischen dem Emitter- Annäherungsabschnitt 2302 und dem Kollektor-Annäherungs abschnitt 2305 beträgt bei diesem Beispiel ungefähr 8 mm, wodurch die Induktivität auf ungefähr 10 nH verringert werden kann.

Im folgenden wird der Gate-Widerstand erläutert. Bei diesem Beispiel ist bei jedem Isolierschicht-Feldeffekt transistor-Chip 2008 ein Chipwiderstand 2314 eingefügt. Der Vorteil dieser Struktur liegt darin, daß eine Abwei chung des Zündungszeitpunkts aufgrund der Streuung der Eigenschaften unter den Chips auf ein Minimum reduziert werden kann. Anschließend werden die Gate-Verdrahtung und die Hilfsemitter-Verdrahtung zwischen den Struktureinhei ten erläutert. In diesem Beispiel sind die Strukturein heiten auf die gleiche Weise mit den Metallplatten ver bunden wie die Hauptanschlüsse.

Die Platten sind eine Gate-Verbindungsplatte 2308 und eine Hilfsemitter-Verbindungsplatte 2311 zwischen den Struktureinheiten. Der Vorteil dieser Struktur liegt darin, daß sie weniger Verbindungsabschnitte besitzt als diejenigen der bereits beschriebenen Beispiele. Da in dem bisher beschriebenen Beispiel der mit einem fluorhaltigen Harz beschichtete Bleidraht für die Verdrahtung zwischen den Struktureinheiten verwendet wurde, wird ein Verlöten überflüssig, wobei die Zuverlässigkeit des Moduls weiter verbessert werden kann. Da außerdem das Verlöten des Bleidrahts nicht erforderlich ist, kann das Beschich tungsmaterial für die Oberfläche der Gate-Lötfahne 2309 und der Hilfsemitter-Lötfahne 2312 frei gewählt werden. In diesem Beispiel können alle Lötfahnen mit Nickel beschichtet werden, wobei das Verlöten gleichzeitig durchgeführt werden kann. Im folgenden wird eine Kombina tion des Aluminiumoxid-Substrats und des Kupfer-Substrats erläutert.

Als Material, das die Grundplatte des Moduls bildet, ist hinsichtlich der Wärmeleitfähigkeit, der Steifigkeit und der Kosten Kupfer geeignet. Da der Wärmeausdehnungskoef fizient von Kupfer groß ist, kann eine Fehlanpassung der Induktivitäten zwischen Kupfer und Silicium auftreten. Um die Fehlanpassung der Induktivität zu lindern, wird zwischen den Siliciumchip und die Kupferplatte eine Aluminiumschicht eingefügt, die einen Wärmeausdehnungs koeffizienten zwischen denjenigen des Siliciums und des Kupfers besitzt. Der Grund dafür, daß Aluminiumoxid anstelle von Aluminiumnitrid gewählt wird, liegt darin, daß der Unterschied zwischen den Wärmeausdehnungskoeffi zienten von Silicium und Kupfer groß ist, so daß das spröde Aluminiumnitrid die thermische Spannungsbelastung kaum aufnehmen kann. Da außerdem der Wärmeausdehnungs koeffizient von Aluminiumnitrid nicht in der Mitte, sondern näher an demjenigen von Silicium liegt, tritt die Spannungsbelastung in einem Punkt des Kontaktierungsab schnitts des Kupfers und des Aluminiumnitrids auf, wo durch die Zuverlässigkeit des gesamten Moduls verringert wird. Da die thermische Spannungsbelastung, die zwischen den Isolierschicht-Feldeffekttransistor-Chip 2008 und dem Aluminiumoxid-Substrat 2315 auftritt, ungefähr gleich derjenigen des dritten Beispiels ist, kann die thermische Spannungsbelastung von einem Lot mit 5 Gew.-% Antimon und dem Rest Zinn absorbiert werden, das eine große Wärmedau erfestigkeit besitzt.

Ein Zuverlässigkeitsproblem kann bei diesem Beispiel durch eine Fehlanpassung der Wärmeausdehnung zwischen einem Aluminiumoxid-Substrat 2315 und einem Kupfer- Substrat 2316 auftreten. In diesem Abschnitt wurde ein Lot mit 40 Gew.-% Pb und dem Rest Sn verwendet, da dieses Lot eine große Biegsamkeit aufweist, wobei seine Dicke bei 200 µm gehalten wurde, so daß die Zuverlässigkeit sichergestellt werden konnte.

Die Dicke des Lots dieses Abschnitts betrug in den Bei spielen 1, 2 und 3 ungefähr 100 µm. Der Bimetalleffekt tritt bei ungleichmäßiger Wärmeausdehnung zwischen dem Aluminiumoxid-Substrat 2315 und dem Kupfer-Substrat 2316 auf. Auf das Lot mit 5 Gew.-% Sb und dem Rest Sn zwischen den Isolierschicht-Feldeffekttransistor-Chip 2008 und dem Aluminiumoxid-Substrat 2315 wird eine Biegespannung ausgeübt.

Da die Dicke des obenerwähnten Lots 200 µm oder mehr betrug, konnte die Beeinflussung auf ein Minimum redu ziert werden. Da der Wärmeausdehnungskoeffizient des Kupfer-Substrats nahe bei demjenigen des (nicht gezeig ten) Harzgehäuses und des Deckelelements 2313 liegt, ergibt sich der Vorteil, daß eine Fehlanpassung der Wärmeausdehnungskoeffizienten für das gesamte Modul klein ist. Außerdem ist der Wärmeausdehnungskoeffizient von Kupfer größer als derjenige von Wolfram, Molybdän und kombinierten Materialen aus Kupfer und diesen Materia lien, liegt jedoch näher an demjenigen des Materials einer (nicht gezeigten) Wärmesenke (im allgemeinen Alumi nium). Das Kupfer-Substrat hat daher, wenn es auf der Wärmesenke montiert ist, den Vorteil, daß durch die Wirkung der unterschiedlichen Wärmeausdehnung kaum Wärme leitpaste ausgeschlossen wird.

Beispiel 5

Im folgenden wird anhand der Fig. 24 bis 27 das fünfte Beispiel der vorliegenden Erfindung beschrieben. Fig. 25 zeigt eine Ansicht des Moduls während des Herstellungs prozesses, der das fünfte Beispiel dieser Erfindung betrifft. Dieses Beispiel der vorliegenden Erfindung besitzt wie das erste Beispiel zwei Struktureinheiten. Im Gegensatz zu den ersten bis vierten Beispielen umfaßt jedoch jede Struktureinheit zwei Aluminiumnitrid- Substrate.

Jedes Strukturelement besteht aus einem ersten Aluminium nitrid-Substrat 2406, auf dem der Isolierschicht-Feldef fekttransistor-Chip 2401 montiert ist, sowie ein zweites Aluminiumnitrid-Substrat 2409, auf dem der Freilaufdi oden-Chip 2402 montiert ist. Eine Ansicht jeder Struk tureinheit wird anhand der Fig. 24 erläutert, die eine Ansicht während eines Herstellungsprozesses vor dem Schritt der Fig. 25 zeigt.

Auf dem ersten Aluminiumnitrid-Substrat 2406, das im oberen Abschnitt der Fig. 24 angeordnet ist, sind drei Isolierschicht- Feldeffekttransistor-Chips 2401 montiert. Auf dem zweiten Aluminiumnitrid-Substrat 2409, das im unteren Abschnitt dargestellt ist, ist ein Freilaufdi oden-Chip 2402. montiert. Die Isolierschicht-Feldeffekt transistor-Chips 2401 und der Freilaufdioden-Chip 2402 besitzen die gleichen Außenabmessungen von 10 mm im Quadrat. Die Isolierschicht-Feldeffekttransistor-Chips 2401 auf dem ersten Aluminiumnitrid-Substrat 2406 sind so angeordnet, daß ein mittlerer Chip leicht nach links verschoben ist, um einen Winkel zu bilden.

Gemäß dieser Anordnung kann der Streckenunterschied von der Emitter-Lötfahne 2604 zum jeweiligen Isolierschicht- Feldeffekttransistor-Chip 2401 klein gehalten werden, wie in Fig. 26 gezeigt ist, wobei die Induktivität einge stellt werden kann. In Fig. 26 sind eine Verbin dungsstruktur für den Hilfsgate-Anschluß und den Hilfs emitter-Anschluß zur Vereinfachung weggelassen. Außerdem können mit der Winkelanordnung die Flächen für das Verlö ten der Emitter-Lötfahnen 2604 sowie der Kollektor-Löt fahnen 2601 und 2602 unterhalb der Kollektor-Lötfahne si chergestellt werden.

Der Grund dafür, daß die Kollektor-Lötfahnen in obere Kollektor-Lötfahne 2601 und untere Kollektor-Lötfahne 2602 aufgeteilt sind, liegt in der Einstellung der Induk tivitäten der Kollektor-Verdrahtung. Die Kollektor-Ver bindungsschiene 2606 dient zur Verbindung der zwei Kol lektor-Lötfahnen. Für ein leichteres Verständnis ist die Kollektor-Verbindungsschiene 2606 mit einer Schraffur markiert. Infolge der Aufteilung des Aluminiumnitrid- Substrats in zwei Elemente, wird die Anzahl der Lötfahnen erhöht.

Die Anzahl der Lötfahnen für jede Struktureinheit beträgt 5. Es ist eine Verbindung innerhalb der Struktureinheit erforderlich. In diesem Beispiel entsprechen die Kollek tor-Kathodenverbindungsschiene 2607 und die Emitter- Anodenverbindungsschiene 2608 der Kollektor-Verbindungs schiene 2606. Für ein leichteres Verständnis sind diese in der Zeichnung mit einer Schraffur markiert.

Die Emitter-Anodenverbindungsschiene 2608 verbindet den Emitter und die Anode an Stellen mit genau dem gleichen Abstand von den rechten und linken Emitter-Lötfahnen 2604 zur Anodenlötfahne 2605, um die Induktivitäten einzustel len. Jedoch sind die Kollektor-Verbindungsschiene 2606 und die Kathoden-Kollektor-Verbindungsschiene 2607 so angeordnet, daß sie die Emitter-Schaltung nicht stören. Hierbei wird ein Vorteil der Aufteilung des Aluminium nitrid-Substrats in zwei Elemente deutlich. Der Vorteil liegt in einer Verkleinerung der Aluminiumnitrid- Substrate.

In diesem Beispiel beträgt die Längsseitenabmessung des Aluminiumnitrid-Substrats 106, d. h. die Längsabmessung in der Anordnung der Fig. 8, 58 mm. Da in diesem Beispiel das Substrat in zwei Elementen ausgeführt ist, wird die Längsabmessung des ersten Aluminiumnitrid-Substrats 2406 auf 46 mm und die Längsabmessung des zweiten Aluminiumni trid-Substrats 2409 auf 28 mm verringert, was weniger ist als beim ersten Beispiel. Selbstverständlich ist die Summe der beiden Substrate größer als die Abmessung des einzelnen Substrats im ersten Beispiel. Die Breite der Substrate beträgt wie im ersten Beispiel jeweils 42 mm.

Die maximale thermische Spannungsbelastung kann als im wesentlichen proportional zur maximalen Abmessung der mittels Verlötens verbundenen Abschnitte betrachtet werden. In diesem Fall entspricht das Diagonalmaß des Aluminiumnitrid-Substrats der maximalen Abmessung. Das Diagonalmaß des größeren ersten Aluminiumnitrid-Substrats 2406 beträgt 62,3 mm, wobei die maximale thermische Spannungsbelastung das 0,87fache des ersten Beispiels beträgt.

Die Diagonalabmessung des kleineren zweiten Aluminiumni trid-Substrats 2409 beträgt 50,5 mm, wobei die maximale thermische Spannungsbelastung das 0,7fache des ersten Beispiels beträgt. In jedem Fall werden die maximalen thermischen Spannungsbelastungen kleiner.

Im allgemeinen besteht eine Beziehung zwischen der wie derholten Spannungsbelastung, die auf die Metallplatte ausgeübt wird, und der Wiederholungsanzahl bis zur Zer störung der Metallplatte, wie in Fig. 27 gezeigt ist. Die obenerwähnte Beziehung gilt auch für das Lot, obwohl hier in Abhängigkeit vom Material ein kleiner Unterschied in der Steigung besteht. Aus Fig. 27 wird deutlich, daß eine Wärmedauerfestigkeit stark zunimmt, wenn eine Spannungs belastung um lediglich ungefähr 10% abnimmt. Somit ist klar, daß bei diesem Beispiel die Wärmedauerfestigkeit verbessert ist.

Da eine Substratabmessung verringert ist, wird eine Spannungsbelastung aufgrund des Unterschieds in der Wärmeausdehnung des Aluminiumnitrid-Substrats und des Kupferschichtmusters klein, wobei ebenfalls die Wärmedau erfestigkeit des Aluminiumnitrid-Substrats verbessert wird.

1) Verdrahtung innerhalb der Struktureinheit

Das Kontaktieren des Kollektors des Isolierschicht-Feld effekttransistors und der Kathode der Freilaufdiode wird mittels Lötens bewerkstelligt, während das Kontaktieren der Anode des Emitters und des Gates des Isolierschicht- Feldeffekttransistors und der Anode der Freilaufdiode durch Kontaktieren mit einem Aluminiumdraht bewerkstel ligt wird. Da die Stromaufnahmefähigkeit groß sein soll, beträgt der Durchmesser des Aluminiumdrahts 0,3 mm oder mehr.

In dem Fall, in dem eine Struktureinheit aus zwei Alumi niumnitrid-Substraten besteht, kann die Verdrahtung, die die zwei Substrate verbindet, eine Drahtkontaktierung mit Aluminiumdraht verwenden. Selbstverständlich können Löt fahnen aus Kupfer verwendet werden, die das Mittel für das Verbinden der äußeren Anschlüsse darstellen.

2) Verdrahtung zwischen den Struktureinheiten

Das Hauptmittel für die Verwirklichung ist das Verlöten der Lötfahnen aus Kupfer mit dem metallisierten Muster der Aluminiumnitrid-Oberfläche. Ein weiteres Mittel ist die Verwendung der gleichen Struktur wie bei der Verdrah tung zwischen den Verdrahtungsplatten in den Strukturein heiten. Diese Struktur verwendet Drahtkontaktierung mit Aluminiumdraht oder Verlöten der Kupferschicht. Jedoch müssen die Verbindungsstellen jeder Struktureinheit und die Verbindungsmittel für jede Struktureinheit gleich sein, um die elektrischen Eigenschaften zu vereinheitli chen.

In dem Fall, in dem die Struktureinheit aus einem Substrat besteht, ist keine Verdrahtung innerhalb der Struktureinheit vorhanden. Da Aluminiumnitrid spröde ist, sollte eine Größe des Substrats so klein wie möglich sein. Die diagonale Länge der Aluminiumnitrid-Platte beträgt vorzugsweise 100 mm oder weniger. Wenn jede Struktureinheit aus mehreren Aluminiumnitrid-Substraten besteht, wird die Verdrahtung zwischen den Substraten in der Struktureinheit kompliziert, weshalb drei oder mehr Substrate unpraktisch sind. Daher sollte die Anzahl der Aluminiumnitrid-Substrate eins oder zwei betragen.

Aluminiumoxid ist bei einem mechanischen Stoß fester als Aluminiumnitrid, weshalb die Größe des Substrats nicht so stark beschränkt ist. Es gibt keine Begrenzung der Substratgröße und der Anzahl der Substrate in der Struk tureinheit.

Beispiel 6

Das sechste Beispiel der vorliegenden Erfindung wird anhand der Fig. 28 erläutert. Fig. 28 zeigt einen Fall, in dem die Emitter-Lötfahne aus dem Modul des sechsten Beispiels entnommen wurde. Im Modul des sechsten Bei spiels beträgt ähnlich dem zweiten Beispiel die Anzahl der Struktureinheiten drei, wobei die Einheiten parallel geschaltet sind. Daher besitzt die Emitter-Lötfahne drei Spitzen 2806, die in gleichen Abständen angeordnet sind.

Dieses Beispiel ist gekennzeichnet durch einen gebogenen Abschnitt 2806 an den Spitzen der Lötfahnen.

Wie in Fig. 28 gezeigt, sind wenigstens drei gebogene Abschnitte einschließlich eines ersten gebogenen Ab schnitts 2801, eines zweiten gebogenen Abschnitts 2802 sowie eines dritten gebogenen Abschnitts 2803 an den Spitzen 2808 der Lötfahnen vorhanden. Diese gebogenen Abschnitte schützen den Lötabschnitt der Lötfahnenspitzen 2808 vor einer Spannungsbelastung aufgrund einer Wärme ausdehnung.

Da der erste gebogene Abschnitt 2801 eine Biegeachse in Links-Rechts-Richtung der Zeichnung besitzt, absorbiert der gebogene Abschnitt eine Verformung in einer Richtung (Vorne-Hinten-Richtung), die fast senkrecht zur Zeich nungsebene ist.

Der zweite gebogene Abschnitt 2802, der eine Biegeachse in Oben-Unten-Richtung besitzt, absorbiert eine Verfor mung in Links-Rechts-Richtung, die senkrecht zu den Biegerichtungen verläuft. Die Verformung in Oben-Unten- Richtung wird mit dem Träger 2809 zwischen den zweiten gebogenen Abschnitt 2802 und dem dritten gebogenen Ab schnitt 2803 absorbiert. Auf diese Weise sind die Lötfah nen mit wenigstens drei gebogenen Abschnitten versehen, die einen rechten Winkel bilden können, wobei einer von diesen eine Biegeachse parallel zur Oberfläche des Substrats besitzt.

Wenigstens einer der übrigen gebogenen Abschnitte besitzt eine Biegachse senkrecht zur Oberfläche des Substrats. Somit sind Lötfahnen mit drei Biegeachsen verwirklicht worden, die in jeweils drei aufeinander senkrecht stehen den Richtungen biegsam sind. Das heißt, es wurde eine Lötfahne mit drei zueinander senkrechten Achsenrichtungen geschaffen.

An den Spitzen des Lötfahnenspitzenabschnitts 2806 an beiden Enden ist ein vierter gebogener Abschnitt 2807 vorhanden. Mit diesem gebogenen Abschnitt nimmt die Biegsamkeit weiter zu, wobei dieser gebogene Abschnitt jedoch nicht immer erforderlich ist. Da die Kupferlötfah nen am Deckelelement aus Harz befestigt sind, nehmen die Lötfahnen eine Spannungsbelastung durch die Wärmeausdeh nung des Harzgehäuses auf. Aus Gründen der Zuverlässig keit des Moduls werden ein Material mit einem Wärmeaus dehnungskoeffizienten, der auf denjenigen von Metallmate rialien eingestellt ist, und ein Harzmaterial verwendet, dessen Wärmeausdehnungskoeffizient klein ist. Jedoch ist der Wärmeausdehnungskoeffizient des Harzes relativ groß, wobei der Unterschied in den Wärmeausdehnungskoeffizien ten größer ist als derjenige von Metallen.

Aluminiumnitrid oder Aluminiumoxid besitzen Koeffizien ten, die deutlich kleiner sind als diejenigen von Metal len wie z. B. Kupfer, Aluminium, Eisen etc. Daher tritt in Horizontalrichtung des Lötabschnitts einer Lötfahnen spitze eine große thermische Spannungsbelastung auf. Da außerdem das aus Harz gefertigte Deckelelement mit dem aus Harz gefertigten Gehäuse verklebt ist, wird der Unterschied in der Wärmeausdehnung des Harzes (des Gehäu ses) und des Kupfers (der Lötfahne) in Oben-Unten- Richtung beobachtet. Daher ist die thermische Spannungs belastung, die im Lötabschnitt auftritt, kompliziert in drei Dimensionen ausgebildet, d. h. in Links-Rechts- Richtung und in Oben-Unten-Richtung.

Um diesen Unterschied zu Absorbieren, ist es möglich, die Kupferschicht vom Aluminiumnitrid bis unmittelbar unter den Lötabschnitt oder die Oberfläche des Aluminiumoxid- Substrats aufzufüllen. Da der Fall existiert, in dem eine Verschiebung oder Verformungsgröße manchmal 10 µm über schreitet, sind an den Lötfahnen gebogene Abschnitte vorgesehen. Es wird im voraus eine Wärmebehandlung durch geführt, um das Material der Lötfahnen weich zu machen. Um die dreidimensionale relative Verschiebung zu absor bieren, sind dreidimensional gebogene Abschnitte an den Spitzen der Lötfahnen vorgesehen.

Beispiel 7

Das siebte Beispiel der vorliegenden Erfindung wird anhand der Fig. 29 erläutert. Fig. 29 zeigt eine Ausfüh rungsform zum Zeitpunkt der Fertigstellung des siebten Beispiels. Auf der Oberfläche des Moduls 2901 sind zwei Hauptanschlüsse angeordnet. Im oberen Abschnitt befindet sich der Kollektor-Anschluß 2902, während sich im unteren Abschnitt der Emitter-Anschluß 2903 befindet. Ein Hilfs anschluß, nämlich der Hilfsemitter-Anschluß 2904, und der Gate-Anschluß 2905 sind zwischen den Hauptanschlüssen angeordnet.

Diese Anschlußanordnung hat den Vorteil, daß dann, wenn mehrere Module in Serie oder parallel angeordnet werden, die Verdrahtung für die Gates einfach ist. Außerdem besitzt dieses Beispiel das Merkmal, daß der Hilfsgate- Anschluß 2906 auf der Oberfläche des Moduls angeordnet ist. Dieser Anschluß ist elektrisch nicht mit dem Inneren des Moduls verbunden.

Wie in der Figur gezeigt, dienen die Anschlüsse für die Installation des äußeren Widerstands 2907 bei der Ver drahtung für das Gate. Der äußere Widerstand ist vorgese hen, um eine Impedanzeinstellung der Gate-Verdrahtung vorzunehmen. Nahe jedem Modul wird eine Verdrahtung mit niedriger Impedanz verwendet, um elektrische Störungen zu vermeiden. Wenn zu den Modulen eine Verdrahtung mit niedriger Impedanz verwendet wird, ist es jedoch unmög lich, eine Empfindlichkeitsdifferenz zwischen den Modulen einzustellen. Daher wird zur Einstellung der Impedanz ein außen angebrachter Widerstand 2907 verwendet.

In diesem Beispiel wurde als Widerstandswert 0,5 Ω verwendet. Wie im vierten Beispiel erläutert, wurde bei dem Modul zur Einstellung der Streuung der Empfindlich keit jedes Chips in jeden (nicht gezeigten) Chip ein Gate-Widerstand eingefügt. Der Widerstandswert des in das Modul eingefügten Widerstands beträgt 6 Ω pro Isolier schicht-Feldeffekttransistor-Chip.

Wie bereits erläutert worden ist, absorbiert der in jedem Modul installierte äußere Widerstand 2907 die Leistungs streuung unter den Modulen und steuert die Verschiebung des Schaltzeitpunkts für jedes Modul. Die Anordnung des Hilfsgate-Anschlusses 2906 dieses Beispiels hat den Vorteil, daß die Montage des Gate-Widerstands an jedem Modul erleichtert wird. Die Hauptanschlüsse sind äußere Anschlüsse, über die der Hauptstrom fließt. Die Hilfsan schlüsse sind äußere Anschlüsse, nämlich die Hilfsemitteranschlüsse und die Gateanschlüsse. Die An schlüsse sind mit den Emittern verdrahtet, um einen Einfluß eines Spannungsabfalls (Schwankung) durch einen Hauptstrom für eine Gate-Steuerung zu verhindern. Um die Module in Serie und/oder parallel zu schalten, ist es wie bereits beschrieben notwendig, daß alle äußeren An schlüsse auf der Oberseite der Module angeordnet sind, d. h. auf der der Metallplatte gegenüberliegenden Ober fläche. Das Anordnen der Hilfsanschlüsse zwischen den Hauptanschlüssen kann vorteilhaft sein.

Wenn die Streuung der Schaltzeitpunkte durch Einfügen eines Serienwiderstands in das Gate verringert wird, kann der Serienwiderstand nicht nur im Modul, sondern auch außerhalb des Moduls angeordnet sein. Somit kann der Betrieb des Moduls weiter stabilisiert werden. Im Modul ist ein Hilfsgate-Anschluß vorgesehen. Dies ist eine Lösung für eine Stabilisierung des Schaltvorgangs.

Claims

1. Halbleitermodul, gekennzeichnet durch
mehrere Leistungshalbleiterbauelemente (101, 102), die auf einem Substrat (106) angebracht sind, und
eine Metallschicht (103) für die Verdrahtung, die auf dem Substrat (106) in der Weise angebracht ist, daß sich eine asymmetrische Anordnung der Einheiten von Halbleiterbauelementen ergibt, wobei
jede Einheit auf dem Substrat (106) im wesentli chen in der gleichen Richtung angeordnet ist,
jede Einheit mit Elektrodenanschlüssen (108, 110) elektrisch verbunden ist, die ihrerseits mit einem Ver bindungsanschluß elektrisch verbunden sind, und
die Elektrodenanschlüsse (108, 110) in bestimmten Abstandsintervallen angeordnet sind.

2. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß die asymmetrische Anordnung in Links-Rechts- Richtung und/oder in Oben-Unten-Richtung asymmetrisch ist.

3. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Einheiten drei beträgt.

4. Halbleitermodul nach Anspruch 1, gekennzeichnet durch Ausgangsanschlüsse (207, 208, 209, 210), die auf der Oberseite der Halbleiterbauelemente angeordnet sind.

5. Halbleitermodul nach Anspruch 4, dadurch gekennzeichnet, daß die Ausgangsanschlüsse Hauptanschlüsse (207, 208), durch die der Hauptstrom der Halbleiterbauelemente fließt, Steueranschlüsse (209) zum Steuern der Leistungs halbleiterbauelemente sowie einen Hilfsanschluß (210) umfassen, wobei die Steueranschlüsse (209) und der Hilfs anschluß (210) zwischen den Hauptanschlüssen (207, 208) angeordnet sind.

6. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß der Verbindungsanschluß mit einem Induktivitäts einstell-Anschluß versehen ist.

7. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß der Elektrodenanschluß (108, 110) auf den Einhei ten auf Seiten der Einheit mit einem gebogenen Abschnitt (109, 111) versehen ist.

8. Halbleitermodul nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (106) aus Aluminiumnitrid oder Aluminiumoxid gefertigt ist.

9. Halbleitermodul nach Anspruch 8, dadurch gekennzeichnet, daß das Substrat (106) mit einer Kupferschicht (803) versehen ist, die mittels Silberlots (802) am Substrat (106) befestigt ist, wobei die Halbleiterbauelemente mittels eines Zinn-Antimon-Lots (801) an der Kupfer schicht (103) befestigt sind.

10. Halbleitermodul nach Anspruch 9, dadurch gekennzeichnet, daß das Lot 4 bis 6 Gew.-% Antimon enthält.

11. Halbleitermodul nach Anspruch 9, gekennzeichnet durch eine Metallplatte (107), die am Substrat (106) angebracht und mit einer mit Nickel beschichteten Kupfer schicht (803) versehen ist, wobei das Aluminiumnitrid- Substrat oder Aluminiumoxid-Substrat (106) mittels Sil berlots (802) an der Kupferschicht (803) befestigt ist.

12. Halbleitermodul nach Anspruch 11, gekennzeichnet durch
eine Harzwand (1201), die die Einheiten umgibt, und
ein Harzdeckelelement (121), das oberhalb der Metallplatte (107) mit der Harzwand (1201) in Eingriff ist, wobei
ein von der Metallplatte (107), der Harzwand (1201) und dem Harzdeckel (121) gebildeter Hohlraum eine Silikonschicht (424) und eine Luftschicht (501) enthält.

13. Halbleitermodul nach Anspruch 12, dadurch gekennzeichnet, daß der Eingriffabschnitt der Harzwand (504) und des Harzdeckels (502) einen Zwischenraum aufweist, der ein Epoxidharz (425) enthält.