WO2019230292A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2019230292A1
WO2019230292A1 PCT/JP2019/017815 JP2019017815W WO2019230292A1 WO 2019230292 A1 WO2019230292 A1 WO 2019230292A1 JP 2019017815 W JP2019017815 W JP 2019017815W WO 2019230292 A1 WO2019230292 A1 WO 2019230292A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
block
connection
plate
circuit block
Prior art date
Application number
PCT/JP2019/017815
Other languages
English (en)
French (fr)
Inventor
紗矢香 山本
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to DE112019000178.7T priority Critical patent/DE112019000178T5/de
Priority to JP2020521806A priority patent/JP7060094B2/ja
Priority to CN201980005944.9A priority patent/CN111386604B/zh
Publication of WO2019230292A1 publication Critical patent/WO2019230292A1/ja
Priority to US16/882,548 priority patent/US11373988B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present invention relates to a semiconductor device.
  • Patent Document 1 Japanese Translation of PCT Publication No. 2016-9497
  • the imbalance of the current flowing through each of the plurality of semiconductor chips is eliminated.
  • a semiconductor device in a first aspect of the present invention, may include a first circuit block having a plurality of first circuit units connected in parallel.
  • the semiconductor device may include a second circuit block having a plurality of second circuit units connected in parallel.
  • the semiconductor device may include an inter-block connection unit that electrically connects the first circuit block and the second circuit block.
  • the inter-block connection unit may include a resistance adjustment unit that increases a resistance value in a current path from the first circuit block to the second circuit unit arranged closest to the first circuit block in the second circuit block. .
  • the plurality of first circuit units may be arranged side by side in the first direction.
  • the plurality of second circuit units may be arranged side by side in the first direction.
  • the first circuit block and the second circuit block may be arranged side by side in the first direction.
  • the resistance adjustment unit may increase the resistance value in the current path from the second circuit block to the first circuit unit arranged closest to the second circuit block in the first circuit block.
  • the inter-block connection part may have a plate-like part.
  • the resistance adjusting unit may be a slit provided in the plate-like portion.
  • the inter-block connection portion may be provided for each first circuit portion, and may have a first connection end portion that protrudes from the end side of the plate-like portion and is connected to the first circuit portion.
  • the inter-block connection portion may be provided for each second circuit portion, and may have a second connection end portion that protrudes from the end side of the plate-like portion and is connected to the second circuit portion.
  • the resistance adjusting portion is located between the first connection end disposed closest to the second connection end and the second connection end disposed closest to the first connection end on the edge of the plate-like portion. And may have an end slit extending from the end side to the inside of the plate-like portion.
  • the resistance adjusting portion may be provided in connection with the end side slit in the plate-like portion, and may have a first internal slit extending toward the first connection end portion side along the end side.
  • the resistance adjusting portion may be provided in connection with the end side slit in the plate-like portion, and may have a second internal slit extending toward the second connecting end portion along the end side.
  • the first internal slit may be provided so as to extend outward from at least one first connection end.
  • the second internal slit may be provided so as to extend outward from at least one second connection end.
  • the semiconductor device may include a third circuit block that is arranged side by side with the second circuit block in a second direction perpendicular to the first direction and is electrically connected to the second circuit block.
  • the semiconductor device includes a fourth circuit block that is arranged side by side with the first circuit block in the second direction and that is arranged side by side with the third circuit block in the first direction and is electrically connected to the first circuit block. You may prepare.
  • the third circuit block may include a plurality of third circuit units that are electrically connected in parallel and arranged in the first direction.
  • the fourth circuit block may include a plurality of fourth circuit units that are electrically connected in parallel and arranged in the first direction.
  • the semiconductor device may include a first intra-block connection portion electrically connected to the third circuit block.
  • the first in-block connecting portion may have a plate-like portion provided with a slit.
  • the first intra-block connection part may have an external connection end provided so as to protrude from the plate-like part.
  • the first intra-block connection portion may be provided for each third circuit portion, and may have a third connection end portion that protrudes from the end side of the plate-like portion and is connected to the third circuit portion.
  • a slit may be provided so as to cross a straight line connecting the third connection end disposed on the most fourth circuit block side among the third connection ends and the external connection end.
  • the semiconductor device may include a second intra-block connection portion electrically connected to the fourth circuit block.
  • the second intra-block connection portion may include a plate-like portion.
  • the connection part in the 2nd block may be provided with the external connection edge part protruded and provided from the plate-shaped part.
  • the second intra-block connection portion may be provided for each fourth circuit portion, and may have a fourth connection end portion that protrudes from the end side of the plate-like portion and connects to the fourth circuit portion.
  • the external connection end portion of the first intra-block connection portion may be disposed closer to the fourth circuit block than the center in the first direction in the plate-like portion.
  • the external connection end of the second intra-block connection portion may be disposed on the opposite side of the third circuit block from the center of the plate-like portion in the first direction.
  • the plate-like portion of the second block connecting portion need not be provided with a slit that crosses each straight line connecting each fourth connecting end and the external connecting end.
  • FIG. 1 shows an example of a perspective view of a semiconductor device 100 according to one embodiment of the present invention.
  • 1 is an example of a plan view of a semiconductor device 100 according to a first embodiment.
  • 2 is a diagram illustrating an example of a circuit configuration in an internal circuit of a semiconductor device 100.
  • FIG. It is a figure explaining the outline
  • connection part 202 It is a figure which shows the example of a shape of the connection part 202 between blocks. It is a figure which shows the example of a shape of the connection part 204 in a 1st block. It is a figure which shows the example of a shape of the connection part 206 in a 2nd block. It is a figure which shows the example of a shape of the connection part 209 in a 4th block. It is a figure which shows the example of a shape of the connection part 208 in a 3rd block. It is a figure which shows typically the resistance of the connection part 202 between blocks between each circuit part, and the connection part in a block. The example of arrangement
  • FIG. 12 is a diagram illustrating an example of a circuit configuration of an internal circuit of the semiconductor device 100 illustrated in FIG. 11. It is a figure explaining the outline
  • one side in a direction parallel to the depth direction of the semiconductor substrate included in the semiconductor chip is referred to as “upper” and the other side is referred to as “lower”.
  • the upper surface is referred to as the upper surface and the other surface is referred to as the lower surface.
  • the directions of “upper”, “lower”, “front”, and “back” are not limited to the direction of gravity or the direction of mounting on a substrate or the like when the semiconductor device is mounted.
  • a plane parallel to the upper surface of the semiconductor chip is defined as an XY plane, and an axis perpendicular to the XY plane is defined as a Z axis.
  • the distance, the resistance value, the current magnitude, and the like are equal.
  • the case where these are equal is not limited to the case where they are completely the same, and may be different within a range not departing from the invention described in this specification. For example, equality allows an error within 10%.
  • FIG. 1 shows an example of a perspective view of a semiconductor device 100 according to one embodiment of the present invention.
  • the semiconductor device 100 includes a case unit 110, a base unit 120, and a plurality of terminals.
  • the semiconductor device 100 is used in a power conditioner (PCS: Power Conditioning Subsystem).
  • PCS Power Conditioning Subsystem
  • the case unit 110 accommodates internal circuits such as semiconductor chips and wiring.
  • Case portion 110 is molded of an insulating resin.
  • the case part 110 is provided on the base part 120.
  • the case part 110 may be provided with a notch part 112 for increasing the creeping distance and enhancing the insulation.
  • the base part 120 is fixed to the case part 110 with an adhesive or the like on the upper surface side.
  • the base unit 120 may be set to a ground potential.
  • the base portion may be fixed to a heat radiating member such as a fin with screws or the like on the lower surface side.
  • the base part 120 has a main surface in the XY plane.
  • the base part 120 and the case part 110 may have two sets of opposing sides in a top view as viewed from the Z-axis direction.
  • the base portion 120 and the case portion 110 of this example have long sides along the Y axis and short sides along the X axis.
  • the terminal arrangement surface 114 is a surface where a plurality of terminals are exposed on the upper surface side of the case portion 110. Each terminal electrically connects an internal circuit accommodated in the case unit 110 and an external device.
  • the terminal arrangement surface 114 is provided with a first auxiliary terminal ts1 to an eleventh auxiliary terminal ts11.
  • the terminal arrangement surface 114 has a protrusion 116 protruding in the Z-axis direction.
  • the convex portion 116 is provided near the center of the terminal arrangement surface 114 in a top view.
  • the convex portion 116 of this example is arranged to extend along the Y-axis direction at the center in the X-axis direction of the terminal arrangement surface 114.
  • a first external connection terminal tm1 to a fifth external connection terminal tm5 are provided on the convex portion 116.
  • the first external connection terminal tm1 to the fifth external connection terminal tm5 are arranged in order along the Y-axis direction in the convex portion 116, but the arrangement of the external connection terminals is not limited to this.
  • the first external connection terminal tm1 (P) is a terminal to which a positive terminal of a DC power source provided outside the semiconductor device 100 is connected.
  • the fourth external connection terminal tm4 (N) is a terminal to which a negative terminal of an external DC power supply is connected.
  • the first external connection terminal tm 1 (P) and the fourth external connection terminal tm 4 (N) function as power supply terminals P and N in the internal circuit of the semiconductor device 100.
  • the fifth external connection terminal tm5 (U) functions as an AC output terminal U in the internal circuit of the semiconductor device 100.
  • the second external connection terminal tm2 (M1) and the third external connection terminal tm3 (M2) are connected to a predetermined connection point in the internal circuit of the semiconductor device 100.
  • the second external connection terminal tm2 (M1) and the third external connection terminal tm3 (M2) function as intermediate terminals M1 and M2 that clamp a voltage at a predetermined connection point in the internal circuit of the semiconductor device 100.
  • the first auxiliary terminal ts1 to the fifth auxiliary terminal ts5 are arranged along one end side (long side in this example) of the terminal arrangement surface 114 along the Y axis.
  • the sixth auxiliary terminal ts6 to the eleventh auxiliary terminal ts11 are arranged along the other end side of the terminal arrangement surface 114 along the Y-axis direction.
  • the first auxiliary terminal ts1 (T4P) outputs a collector voltage of a transistor T4 described later.
  • the second auxiliary terminal ts2 (T4G) is a gate terminal that supplies the gate voltage of the transistor T4.
  • the third auxiliary terminal ts3 (T4E) outputs the emitter voltage of the transistor T4.
  • the fourth auxiliary terminal ts4 (T3G) is a gate terminal that supplies a gate voltage of a transistor T3 described later.
  • the fifth auxiliary terminal ts5 (T3E) outputs the emitter voltage of the transistor T3.
  • the sixth auxiliary terminal ts6 (T1E) outputs an emitter voltage of a transistor T1 described later.
  • the seventh auxiliary terminal ts7 (T1G) is a gate terminal that supplies the gate voltage of the transistor T1.
  • the eighth auxiliary terminal ts8 (T2E) outputs an emitter voltage of a transistor T2, which will be described later.
  • the ninth auxiliary terminal ts9 (T2G) is a gate terminal that supplies the gate voltage of the transistor T2.
  • the tenth auxiliary terminal ts10 (TH2) and the eleventh auxiliary terminal ts11 (TH1) are terminals for the thermistor connected to the thermistor that detects the internal temperature of the case part 110.
  • the thermistor is embedded in the case portion 110 below the tenth auxiliary terminal ts10 (TH2) and the eleventh auxiliary terminal ts11 (TH1).
  • FIG. 2 is an example of a plan view of the semiconductor device 100 according to the first embodiment. This figure shows an example of the arrangement of internal circuits provided on the base portion 120 inside the case portion 110.
  • the internal circuit of this example is a three-level power converter (inverter) circuit, but the internal circuit is not limited to this.
  • the semiconductor device 100 of this example includes six insulating substrates 50a to 50f on the base portion 120.
  • the six insulating substrates 50a, b, c, d, e, and f in this example are arranged in this order along the Y-axis direction.
  • the insulating substrate 50 is bonded to the base part 120.
  • the insulating substrate 50 has conductive patterns on both surfaces of a ceramic (for example, alumina) substrate having good heat conductivity.
  • the insulating substrate 50 is a DCB (Direct Copper Bonding) substrate in which a copper circuit board is directly bonded on a ceramic substrate.
  • DCB Direct Copper Bonding
  • Each of the insulating substrates 50 may be provided with one or more transistors T.
  • Each transistor T may be an insulated gate bipolar transistor (IGBT) or a field effect transistor (FET).
  • FIG. 2 shows a semiconductor chip provided with a transistor T.
  • the semiconductor device 100 of this example includes a plurality of transistors connected in parallel to each other. In the example of FIG. 2, three transistors T1 are connected in parallel. Similarly, three transistors T2 are connected in parallel, three transistors T3 are connected in parallel, and three transistors T4 are connected in parallel.
  • a plurality of transistors Tk (k is an integer) connected in parallel may be collectively referred to as a transistor Tk.
  • the plurality of transistors Tk connected in parallel may be arranged side by side along a predetermined first direction (Y-axis direction in FIG. 2).
  • the plurality of transistors T1 and the plurality of transistors T2 are arranged along one long side of the base portion 120, and the plurality of transistors T3 and the plurality of transistors T4 are arranged on the other side of the base portion 120. Arranged along the long side.
  • the transistors T1 and T4 may be mounted on the same insulating substrate 50.
  • the transistors T2 and T3 may be mounted on the same insulating substrate 50.
  • the insulating substrates 50a to 50c are insulating substrates on which the transistors T4 and T1 are mounted, respectively.
  • the insulating substrates 50d to 50f are insulating substrates on which the transistors T3 and T2 are mounted, respectively.
  • each insulating substrate 50 may be provided with a diode Dk.
  • the diode Dk may be a free wheel diode (Free Wheel Diode) connected in antiparallel with the transistor Tk.
  • the diode Dk is provided for each transistor Tk.
  • the diode Dk may be provided for some of the transistors Tk.
  • the transistors and diodes of this example are provided in different semiconductor chips, but may be reverse conducting IGBTs (RC-IBGTs) provided in the same semiconductor chip.
  • the region where the insulating substrate 50 is provided in the top view is divided into four circuit blocks CB1 to CB4.
  • the first circuit block CB1 is a region in which a plurality of transistors T1 provided in parallel is provided
  • the second circuit block CB2 is a region in which a plurality of transistors T2 provided in parallel is provided.
  • the circuit block CB3 is a region in which a plurality of transistors T3 provided in parallel is provided
  • the fourth circuit block CB4 is a region in which a plurality of transistors T4 provided in parallel is provided.
  • Each circuit block CBk may be provided with a diode Dk.
  • the circuit blocks CB1 to CB4 in this example are divided by a virtual center line L1 and a center line L2.
  • the center line L2 divides the region where the insulating substrates 50a, b, c are provided and the region where the insulating substrates 50d, e, f are provided.
  • the center line L2 in this example is a straight line parallel to the X axis that passes between the insulating substrate 50c and the insulating substrate 50d.
  • the center line L1 divides the insulating substrates 50a, b, and c into a region where a plurality of transistors T1 are provided and a region where a plurality of transistors T4 are provided.
  • the center line L1 divides the insulating substrates 50d, e, and f into a region where a plurality of transistors T2 are provided and a region where a plurality of transistors T3 are provided.
  • the center line L1 in this example is a straight line that passes through the center in the X-axis direction of the region where the insulating substrate 50 is provided and is parallel to the Y-axis.
  • the semiconductor device 100 has a plurality of conductive patterns 36 provided on the insulating substrate 50.
  • the conductive pattern 36 is formed of a conductive material such as copper.
  • the semiconductor device 100 includes a plurality of connection members 90 that electrically connect each member in the internal circuit.
  • the connection member 90 is a wiring provided above the insulating substrate 50 such as a wire or a lead frame.
  • the connecting member 90 is indicated by a solid line.
  • connection points between the connection member 90 and other members are indicated by black circles.
  • the connection member 90 is connected to another member at the connection point by direct bonding or soldering.
  • the conductive pattern 36a is provided at one end in the X-axis direction in each of the insulating substrates 50a to 50c.
  • the conductive pattern 36a electrically connects the corresponding emitter pad of the transistor T4 and the anode pad of the diode D4 to the third auxiliary terminal ts3 (T4E).
  • the conductive pattern 36b is provided at one end in the X-axis direction in each of the insulating substrates 50a to 50c.
  • the conductive pattern 36b electrically connects the gate pad of the corresponding transistor T4 and the second auxiliary terminal ts2 (T4G).
  • the conductive patterns 36a and 36b in this example are wirings that are arranged in the fourth circuit block CB4 and have a length in the Y-axis direction.
  • the conductive pattern 36c is provided on each of the insulating substrates 50a to 50c.
  • a transistor T4 and a diode D4 are provided on the conductive pattern 36c of this example.
  • the conductive pattern 36c is connected to the collector electrode of the transistor T4 and the cathode electrode of the diode D4 via solder or the like.
  • Each conductive pattern 36c is electrically connected to the first auxiliary terminal ts1 (T4P).
  • the conductive pattern 36d is provided on each of the insulating substrates 50a to 50c.
  • the conductive pattern 36d of this example electrically connects the emitter pad of the transistor T4 and the anode pad of the diode D4 to the conductive pattern 36b.
  • the conductive patterns 36c and 36d are arranged in the fourth circuit block CB4.
  • the conductive pattern 36h is provided at one end in the X-axis direction in each of the insulating substrates 50a to 50c.
  • the conductive pattern 36h electrically connects the emitter pad of the corresponding transistor T1 and the anode pad of the diode D1 to the sixth auxiliary terminal ts6 (T1E).
  • the conductive pattern 36g is provided at one end in the X-axis direction in each of the insulating substrates 50a to 50c.
  • the conductive pattern 36g electrically connects the gate pad of the corresponding transistor T1 and the seventh auxiliary terminal ts7 (T1G).
  • the conductive patterns 36h and 36g in this example are wirings that are arranged in the first circuit block CB1 and have a length in the Y-axis direction.
  • the conductive pattern 36f is provided on each of the insulating substrates 50a to 50c.
  • a transistor T1 and a diode D1 are provided on the conductive pattern 36f of this example.
  • the conductive pattern 36f is connected to the collector electrode of the transistor T1 and the cathode electrode of the diode D1 through solder or the like.
  • the conductive pattern 36f of this example is provided continuously with the conductive pattern 36d. Thereby, the collector pad of the transistor T1 and the emitter pad of the transistor T4 are electrically connected to each other.
  • the conductive pattern 36e is provided on each of the insulating substrates 50a to 50c.
  • the conductive pattern 36e of this example electrically connects the emitter pad of the transistor T1 and the anode pad of the diode D1 to the conductive pattern 36h.
  • the conductive patterns 36f and 36e are arranged in the first circuit block CB1.
  • the conductive pattern 36i is provided at one end in the X-axis direction in each of the insulating substrates 50d to 50f.
  • the conductive pattern 36i electrically connects the corresponding emitter pad of the transistor T3 and the anode pad of the diode D3 to the fifth auxiliary terminal ts5 (T3E).
  • the conductive pattern 36j is provided at one end in the X-axis direction in each of the insulating substrates 50d to 50f.
  • the conductive pattern 36j electrically connects the gate pad of the corresponding transistor T3 and the fourth auxiliary terminal ts4 (T3G).
  • the conductive patterns 36i and 36j in this example are wirings that are arranged in the third circuit block CB3 and have a length in the Y-axis direction.
  • the conductive pattern 36k is provided on each of the insulating substrates 50d to 50f.
  • a transistor T3 and a diode D3 are provided on the conductive pattern 36k of this example.
  • the conductive pattern 36k is connected to the collector electrode of the transistor T3 and the cathode electrode of the diode D3 via solder or the like.
  • the conductive pattern 36l is provided on each of the insulating substrates 50d to 50f.
  • the conductive pattern 36l electrically connects the emitter pad of the transistor T3 and the anode pad of the diode D3 to the conductive pattern 36i.
  • the conductive patterns 36k and 36l are arranged in the third circuit block CB3.
  • the conductive pattern 36o is provided at one end in the X-axis direction in each of the insulating substrates 50d to 50f.
  • the conductive pattern 36o electrically connects the corresponding emitter pad of the transistor T2 and anode pad of the diode D2 to the eighth auxiliary terminal ts8 (T2E).
  • the conductive pattern 36n is provided at one end in the X-axis direction in each of the insulating substrates 50d to 50f.
  • the conductive pattern 36n electrically connects the gate pad of the corresponding transistor T2 and the ninth auxiliary terminal ts9 (T2G).
  • the conductive patterns 36o and 36n in this example are wirings that are arranged in the second circuit block CB2 and have a length in the Y-axis direction.
  • the conductive pattern 36m is provided on each of the insulating substrates 50d to 50f.
  • a transistor T2 and a diode D2 are provided on the conductive pattern 36m of this example.
  • the conductive pattern 36m is connected to the collector electrode of the transistor T2 and the cathode electrode of the diode D2 via solder or the like.
  • the conductive pattern 36p is provided on each of the insulating substrates 50d to 50f.
  • the conductive pattern 36p of this example electrically connects the emitter pad of the transistor T2 and the anode pad of the diode D2 to the conductive pattern 36o.
  • the conductive patterns 36m and 36p are arranged in the second circuit block CB2.
  • the conductive pattern 36p of this example is provided continuously with the conductive pattern 36k. As a result, the collector pad of the transistor T3 and the emitter pad of the transistor T2 are electrically connected to each other.
  • the semiconductor device 100 of this example includes an inter-block connection unit 202, a first intra-block connection unit 204, a second intra-block connection unit 206, a third intra-block connection unit 208, and a fourth intra-block connection unit 209.
  • the inter-block connection unit 202 electrically connects the two circuit blocks CB.
  • the inter-block connection unit 202 in this example electrically connects the first circuit block CB1 and the second circuit block CB2.
  • the inter-block connection unit 202 is electrically connected to any circuit element in each circuit block CB.
  • the inter-block connecting portion 202 of this example is connected to the plurality of conductive patterns 36e of the first circuit block CB1 and the plurality of conductive patterns 36m of the second circuit block CB2.
  • Each in-block connecting portion is electrically connected to a plurality of circuit elements in one circuit block CB.
  • the first intra-block connection portion 204 in this example is connected to the plurality of conductive patterns 36l of the third circuit block CB3.
  • the second intra-block connecting portion 206 in this example is connected to the plurality of conductive patterns 36c of the fourth circuit block CB4.
  • the third intra-block connection portion 208 of this example is connected to the plurality of conductive patterns 36f of the first circuit block CB1.
  • the fourth intra-block connection portion 209 in this example is connected to the plurality of conductive patterns 36p of the second circuit block CB2.
  • the inter-block connecting portion 202 and the intra-block connecting portion may be plate-like conductive members disposed above the insulating substrate 50. At least some of the plate-like portions of the inter-block connection portion 202 and the intra-block connection portion may be arranged perpendicular to the insulating substrate 50.
  • the inter-block connection part 202 and the intra-block connection part may be formed of a conductive material such as copper or aluminum. In FIG. 2, a region connected to the inter-block connection portion 202 or the intra-block connection portion in each conductive pattern 36 is shown as a connection region 210.
  • FIG. 3 is a diagram illustrating an example of a circuit configuration in the internal circuit of the semiconductor device 100.
  • the internal circuit of this example is a circuit for one phase (U phase) among the three phases (U phase, V phase, W phase) of the three-level power conversion (inverter) circuit.
  • a transistor T4, a transistor T1, a transistor T2, and a transistor T3 are connected in series in this order between the first external connection terminal tm1 (P) and the fourth external connection terminal tm4 (N).
  • Each of the transistors Tk is connected in parallel as described in FIG. 2, but is shown as one transistor in the circuit of FIG.
  • the plurality of transistors T4 are connected in parallel to each other, the plurality of transistors T1 are connected to each other in parallel, and the plurality of transistors T4 and the plurality of transistors T1 are connected in series.
  • a diode Dk is connected in antiparallel to each transistor Tk.
  • connection point between the emitter terminal of the transistor T1 and the collector terminal of the transistor T2 is a connection point C1.
  • the connection point C1 is connected to a fifth external connection terminal tm5 (U) as an AC output terminal.
  • the collector terminal of the transistor T1 and the emitter terminal of the transistor T2 are connected via two diodes D5 and D6 provided in series.
  • the diodes D5 and D6 are arranged such that the direction from the emitter terminal of the transistor T2 toward the collector terminal of the transistor T1 is the forward direction.
  • the diodes D5 and D6 are omitted in FIG.
  • the diodes D5 and D6 may be provided on the conductive pattern 36, may be provided at the first intra-block connection portion 204 or the second intra-block connection portion 206, and may be provided at another location. .
  • connection point between the diodes D5 and D6 is a connection point C2.
  • the connection point C2 is connected to the second external connection terminal tm2 (M1) and the third external connection terminal tm3 (M2).
  • FIG. 4A is a diagram for explaining the outline of each circuit block CB.
  • the first circuit block CB1 has a plurality of first circuit portions 211 connected in parallel.
  • Each first circuit portion 211 of this example includes a conductive pattern 36-e and a conductive pattern 36-f, and a transistor T1 and a diode D1 disposed on these conductive patterns.
  • the second circuit block CB2 includes a plurality of second circuit units 212 connected in parallel.
  • Each second circuit portion 212 of this example includes a conductive pattern 36-m and a conductive pattern 36-p, and a transistor T2 and a diode D2 arranged on these conductive patterns.
  • the third circuit block CB3 includes a plurality of third circuit units 213 connected in parallel.
  • Each third circuit portion 213 in this example includes a conductive pattern 36-k and a conductive pattern 36-l, and a transistor T3 and a diode D3 arranged on these conductive patterns.
  • the fourth circuit block CB4 includes a plurality of fourth circuit units 214 connected in parallel.
  • Each fourth circuit portion 214 of this example includes a conductive pattern 36-c and a conductive pattern 36-d, and a transistor T4 and a diode D4 arranged on these conductive patterns.
  • the first circuit block CB1 and the second circuit block CB2 of this example are arranged side by side along the first direction (Y-axis direction).
  • the third circuit block CB3 and the fourth circuit block CB4 are arranged side by side along the first direction (Y-axis direction).
  • the first circuit block CB1 and the fourth circuit block CB4 are arranged side by side along the second direction (X-axis direction).
  • the second circuit block CB2 and the third circuit block CB3 are arranged side by side along the second direction (X-axis direction).
  • the first direction (Y-axis direction) is a direction parallel to the long side of the base portion 120.
  • the second direction (X-axis direction) is a direction parallel to the short side of the base portion 120.
  • the plurality of circuit units in each circuit block CB are arranged side by side along the first direction (Y-axis direction).
  • the first circuit units 211-1, 211-2, and 211-3 are arranged side by side along the first direction.
  • that the circuit units are arranged side by side along the first direction indicates that the positions of the circuit units in the first direction are different.
  • the circuit units may be disposed at the same position or may be displaced.
  • Each circuit unit may have a portion overlapping a straight line parallel to the first direction.
  • the inter-block connection unit 202 connects the first circuit block CB1 and the second circuit block CB2. That is, the inter-block connection unit 202 is connected to each of the plurality of first circuit units 211 and the plurality of second circuit units 212.
  • FIG. 4B is a diagram illustrating an example of the first circuit unit 211 arranged in the first direction.
  • the positions of the first circuit portions 211 in the first direction are different.
  • the position of each first circuit portion 211 the position of the center of gravity of the shape on the XY plane of the conductive pattern provided with the connection region 210 may be used.
  • the positions of the first circuit portions 211 on the X axis are the same.
  • FIG. 4C is a diagram illustrating another example of the first circuit unit 211 arranged in the first direction.
  • the positions of the first circuit portions 211 in the first direction are different.
  • the first circuit portions 211 are arranged at different positions in the X-axis direction.
  • Such a form is also included in the present specification that are arranged along the first direction.
  • each 1st circuit part 211 of this example is arrange
  • at least one first circuit unit 211 may be arranged so that the conductive pattern 36 does not overlap the straight line 201.
  • FIG. 4D is a diagram illustrating another example of the first circuit unit 211 arranged in the first direction. Also in this example, the positions of the first circuit portions 211 in the first direction (Y-axis) are different. In this example, at least one first circuit unit 211 has a portion that overlaps the other first circuit unit 211 in the X-axis direction. Such a form is also included in the present specification that are arranged along the first direction.
  • FIG. 4B to FIG. 4D the first circuit unit 211 has been described, but the same applies to other circuit units.
  • the same applies to the circuit block CB. 4B to 4D illustrate the case where they are arranged along the first direction, the same applies to the case where they are arranged along other directions.
  • FIG. 5 is a diagram illustrating an example of the shape of the inter-block connection unit 202.
  • the inter-block connection portion 202 includes a plate-like portion 220, a plurality of first connection end portions 231, and a plurality of second connection end portions 232.
  • the plate-like portion 220 is disposed at the other end from above the first circuit portion 211-3 disposed at one end of the first circuit portion 211 and the second circuit portion 212 disposed side by side in the Y-axis direction. Further, it may be a plate-like member that extends to above the second circuit portion 212-1.
  • the plate-like portion 220 may be provided perpendicular to the XY plane.
  • the plate-like portion 220 has an end side 224 that faces the circuit block CB, and an end side 226 opposite to the end side 224.
  • the first connection end 231 is provided for each first circuit unit 211.
  • the first connection end 231 is provided so as to protrude from the end side 224 of the plate-like portion 220 toward the first circuit portion 211, and is connected to the first circuit portion 211 through the connection region 210.
  • the second connection end 232 is provided for each second circuit unit 212.
  • the second connection end 232 is provided so as to protrude from the end side 224 of the plate-like portion 220 toward the second circuit portion 212, and is connected to the second circuit portion 212 at the connection region 210.
  • the first connection end 231 and the second connection end 232 are schematically shown. Each connection end may have a portion extending parallel to the XY plane, or may have a curved portion.
  • a current may flow between the first circuit block CB1 and the second circuit block CB2 via the inter-block connection unit 202.
  • a short-circuit state in which the transistors T1 and T2 are simultaneously turned on current may flow between the transistors T1 and T2.
  • the plurality of second circuit portions 212 of the second circuit block CB2 are arranged along the Y-axis direction. For this reason, the lengths of the current paths between the respective second circuit sections 212 and the first circuit block CB1 are different. Since the electrical resistance is determined according to the length of the current path, there may be variations in the magnitude of the current flowing through each second circuit portion 212. When the current varies among the plurality of circuit units provided in parallel, the withstand voltage of the semiconductor device 100 decreases. For example, the peak value of the short circuit current flowing through the semiconductor device 100 may increase.
  • the resistance adjuster is a slit provided in the plate-like portion 220.
  • the slit is a groove penetrating the plate-like portion 220 in the X-axis direction, bypasses the current flowing through at least one second circuit portion 212, and increases the current path length.
  • the resistance adjusting unit may increase the resistance value of the current path, and is not limited to the slit.
  • the plate-like portion 220 and a part of each connection end may be provided with a resistance adjustment portion using a material having a higher resistivity than the other portions, and the thickness in the X-axis direction is smaller than the other portions.
  • the resistance adjusting unit may be provided, or a resistance adjusting unit having a mesh region with a plurality of through holes may be provided.
  • a member using a high resistance material may be provided instead of the slit at a position where the slit shown in FIG. 5 is provided, and a region with a small thickness may be provided instead of the slit.
  • An area may be provided.
  • the inter-block connection unit 202 of this example includes at least a resistance adjustment unit that increases the resistance value in the current path 230 from the first circuit block CB1 to the second circuit unit 212-3.
  • the second circuit unit 212-3 is the second circuit unit 212 disposed closest to the first circuit block CB1 in the second circuit block CB2. Since the current is most likely to concentrate on the second circuit unit 212-3 closest to the first circuit unit block CB1, the current path 230 with respect to the second circuit unit 212-3 is lengthened, so that the breakdown voltage of the semiconductor device 100 can be efficiently increased. Can be improved.
  • the resistance adjustment unit may increase the resistance value in the current path from the second circuit block CB2 to the first circuit unit 211-1.
  • the first circuit unit 211-1 is the first circuit unit 211 disposed closest to the second circuit block CB 2 in the first circuit block CB 1. Since the current is most likely to concentrate in the first circuit unit 211-1, the breakdown voltage of the semiconductor device 100 can be efficiently improved by lengthening the current path for the first circuit unit 211-1.
  • the resistance adjustment unit of this example may be a T-shaped slit as shown in FIG. It has an end slit 242, a first internal slit 244-1, and a second internal slit 244-2.
  • the end side slit 242 is provided between the first connection end 231-1 and the second connection end 232-3 on the end side 224 of the plate-like portion 220, and extends from the end side 224 to the plate-like portion 220. It extends to the inside.
  • the first connection end portion 231-1 is the first connection end portion 231 that is disposed closest to the second connection end portion 232 among the plurality of first connection end portions 231.
  • the second connection end 232-3 is the second connection end 232 that is disposed closest to the first connection end 231 among the plurality of second connection ends 232.
  • the end slit 242 may be disposed at the center between the first connection end 231-1 and the second connection end 232-3.
  • the end side slit 242 may be provided extending from the end side 224 in parallel with the Z-axis direction.
  • the first internal slit 244-1 is provided in the plate-like portion 220 so as to be connected to the end slit 242 and is provided along the end side 224 toward the first connection end 231 side.
  • the first internal slit 244-1 may be provided in parallel with the end side 224, and may be provided with an inclination with respect to the end side 224.
  • the first internal slit 244-1 may be provided so as to extend to the outside of at least the first connection end 231-1.
  • the outside refers to the side away from the end slit 242 in the Y axis.
  • the first internal slit 244-1 of this example may extend to the first connection end 231-2 disposed at the center in the Y-axis direction among the plurality of first connection ends 231.
  • the first internal slit 244-1 may not extend to a position facing the first connection end 231-3 disposed on the outermost side among the plurality of first connection ends 231 in the Z-axis direction. .
  • the second internal slit 244-2 is provided in the plate-like portion 220 so as to be connected to the end slit 242 and is provided along the end side 224 toward the second connection end 232 side.
  • the second internal slit 244-2 may be provided in parallel with the end side 224, and may be provided with an inclination with respect to the end side 224.
  • the first internal slit 244-1 and the second internal slit 244-2 are arranged away from the end side 224 in the Z-axis direction.
  • the first internal slit 244-1 and the second internal slit 244-2 are connected to the upper end in the Z-axis direction of the end slit 242 and may be provided by extending in the Y-axis direction.
  • the second internal slit 244-2 may be provided to extend outward from at least the second connection end 232-3.
  • the second internal slit 244-2 of this example may extend to the second connection end portion 232-2 arranged at the center in the Y-axis direction among the plurality of second connection end portions 232, and the second connection end It may extend to the outside of the part 232-2. With such an arrangement, the lengths of the current paths corresponding to the respective second connection ends 232 can be averaged.
  • the second internal slit 244-2 may not extend to a position facing the second connection end portion 232-1 arranged on the outermost side among the plurality of second connection end portions 232 in the Z-axis direction. .
  • the external connection end portion 222 is provided in the inter-block connection portion 202 in this example.
  • the external connection end 222 may protrude upward from the end side 226.
  • the external connection end 222 in this example functions as a fifth external connection terminal tm5 (U).
  • the plate-like portion 220 of the present example may have a narrow region 228 whose width W1 in the Z-axis direction is smaller than other regions.
  • the narrow region 228 is disposed in a region where the convex portion 116 in FIG. 1 is not provided, and the plate-like portion 220 other than the narrow region 228 is disposed below the convex portion 116. That is, the plate-like portion 220 may be provided with a narrow region 228 depending on the shape of the case portion 110 and the like.
  • the width W2 of the plate-like portion 220 between the internal slit 244 and the end side 224 may be the same as the width W1 of the narrow region 228 or may be smaller than the width W1.
  • a current may flow in a U shape or a C shape between the plurality of circuit blocks CB.
  • the fourth circuit block CB4 the first circuit block CB1, and the second circuit block CB2 are used.
  • the current flows in a U shape in the order of the third circuit block CB3.
  • the second external connection terminal tm2 (M1) and the fourth external connection terminal tm4 (N) are short-circuited, the order of the first circuit block CB1, the second circuit block CB2, and the third circuit block CB3.
  • Current flows in a C-shape.
  • the current path for the circuit portion arranged on the circuit center side of the current is more than the current path for the circuit unit arranged away from the circuit center. It tends to be shorter.
  • the current path of the circuit unit arranged near the circuit center can be increased, so that the overall balance of the current path length can be improved.
  • the 5 has the first internal slit 244-1 and the second internal slit 244-2, but in other examples, the first internal slit 244-1 and the second internal slit 244-2 are included. Any one of the slits 244-2 may be provided. Even in this case, the internal slit 244 is connected to the end slit 242.
  • FIG. 6 is a diagram illustrating an example of the shape of the first intra-block connection unit 204.
  • the first intra-block connection portion 204 includes a plate-like portion 250, a plurality of third connection end portions 254, and an external connection end portion 251.
  • the plate-like portion 250 includes a third circuit disposed at the other end from above the third circuit portion 213-1 disposed at one end among the plurality of third circuit portions 213 disposed side by side in the Y-axis direction. It may be a plate-like member that extends to above the portion 213-3.
  • the plate-like portion 250 may be provided perpendicular to the XY plane.
  • the plate-like portion 250 has an end side 252 that faces the third circuit block CB3, and an end side 253 opposite to the end side 252.
  • the third connection end 254 is provided for each third circuit portion 213.
  • the third connection end 254 is provided to protrude from the end side 252 of the plate-like portion 250 toward the third circuit portion 213 and is connected to the third circuit portion 213.
  • the third connection end 254 is schematically shown.
  • the third connection end 254 may have a portion extending in parallel with the XY plane, or may have a curved portion.
  • the external connection end 251 may protrude upward from the end side 253.
  • the external connection end 251 in this example functions as the fourth external connection terminal tm4 (N).
  • a slit 256 is provided in the plate-like portion 250 of this example.
  • the slit 256 is provided so as to cross the shortest straight line 258 connecting the third connection end portion 254-3 arranged closest to the fourth circuit block CB4 in the third connection end portion 254 and the external connection end portion 251. It has been.
  • the slit 256 can lengthen the current path between the external connection end 251 and the third connection end 254-3 and increase the resistance value of the current path with respect to the third connection end 254-3. it can. For this reason, it is possible to suppress the current to the third circuit unit 213-3 disposed on the current circulation center side.
  • the slit 256 of this example is provided so as to cross the shortest straight line connecting the third connection end portion 254-2 and the external connection end portion 251.
  • the slit 256 is, for example, a linear slit.
  • the ends of the slits 256 are provided so as to extend from either end side of the plate-like portion 250 into the plate-like portion 250.
  • the slit 256 in this example is provided on the end side 255 closest to the third connection end 254-3 among the end sides parallel to the Z axis of the plate-like portion 250.
  • a slit 257 is provided in the plate-like portion 250 of this example.
  • the slit 257 is provided so as to cross the shortest straight line 259 connecting the end in the Y-axis direction of the slit 256 inside the plate-like portion 250 and the third connection end 254-3.
  • the slit 257 is not disposed between the end portion of the slit 256 in the Y-axis direction and the third connection end portion 254-2. Thereby, the resistance value of the current path with respect to the third connection end 254 disposed on the inner side can be further increased.
  • the slit 257 is an L-shaped slit as an example.
  • the slit 257 is provided so as to extend from the end side 252 between the third connection end portion 254-2 and the third connection end portion 254-3 into the plate-like portion 250.
  • the slit 257 in this example is provided so as to extend from the end side 252 in the Z-axis direction and further extend in the Y-axis direction on the third connection end portion 254-3 side.
  • the portion of the slit 257 that extends in the Y-axis direction extends from the third connection end 254-3 to the end 255 side where the slit 256 is provided.
  • the external connection end 251 is disposed on the fourth circuit block CB4 side from the center Yc in the first direction (Y-axis direction) in the plate-like portion 250.
  • the external connection end 251 may be provided at the end on the end side 255 side in the end side 253 of the plate-like portion 250.
  • FIG. 7 is a diagram showing an example of the shape of the second block internal connection portion 206.
  • the second intra-block connection portion 206 includes a plate-like portion 260, a plurality of fourth connection end portions 264, and an external connection end portion 261.
  • the plate-like portion 260 is a fourth circuit disposed at the other end from above the fourth circuit portion 214-1 disposed at one end among the plurality of fourth circuit portions 214 disposed side by side in the Y-axis direction. It may be a plate-like member that extends to above the portion 214-3.
  • the plate-like portion 260 may be provided perpendicular to the XY plane.
  • the plate-like portion 260 has an end side 262 facing the fourth circuit block CB4, and an end side 263 opposite to the end side 262.
  • the fourth connection end 264 is provided for each fourth circuit unit 214.
  • the fourth connection end portion 264 is provided so as to protrude from the end side 262 of the plate-like portion 260 toward the fourth circuit portion 214, and is connected to the fourth circuit portion 214.
  • the fourth connection end 264 is schematically shown.
  • the fourth connection end 264 may have a portion extending in parallel with the XY plane, or may have a curved portion.
  • the external connection end 261 may protrude upward from the end side 263.
  • the external connection end 261 in this example functions as the first external connection terminal tm1 (P).
  • the external connection end 261 is disposed on the opposite side of the third circuit block CB3 from the center Yc of the plate-like portion 250 in the first direction (Y-axis direction).
  • the external connection end 261 may be provided at the end on the opposite side to the third circuit block CB3 on the end side 263 of the plate-like portion 260.
  • the plate-like portion 260 of the second intra-block connecting portion 206 is not provided with a slit that crosses each straight line 268 that connects the fourth connecting end portion 264 and the external connecting end portion 261.
  • the resistance value from the external connection end 261 to the inner fourth connection end 264-1 is equal to the outer fourth connection end 264-. It is larger than the resistance value up to 3.
  • the resistance value of the current path with respect to the circuit unit arranged in the vicinity of the current circulation center can be increased, and the variation of the resistance value of the current path can be suppressed as a whole circuit.
  • the second intra-block connecting portion 206 may be provided with a slit as in the first intra-block connecting portion 204.
  • the resistance value of the current path in the entire circuit is adjusted by adjusting whether or not the slit is provided in the connection portion in the block according to the position of the external connection terminal. Can be suppressed.
  • FIG. 8 is a diagram illustrating a shape example of the fourth intra-block connection portion 209.
  • the fourth intra-block connection portion 209 includes a plate-like portion 270, a plurality of fifth connection end portions 274, and an external connection end portion 271.
  • the plate-like portion 270 is a second circuit disposed at the other end from above the second circuit portion 212-1 disposed at one end among the plurality of second circuit portions 212 disposed side by side in the Y-axis direction. It may be a plate-like member that extends to above the portion 212-3.
  • the plate-like portion 270 may be provided perpendicular to the XY plane.
  • the plate-like portion 270 has an end side 272 that faces the second circuit block CB2, and an end side 273 opposite to the end side 272.
  • the fifth connection end 274 is provided for each second circuit unit 212.
  • the fifth connection end portion 274 is provided so as to protrude from the end side 272 of the plate-like portion 270 toward the second circuit portion 212 and is connected to the second circuit portion 212.
  • the fifth connection end 274 is schematically shown.
  • the fifth connection end 274 may have a portion extending parallel to the XY plane, or may have a curved portion.
  • the external connection end 271 may protrude upward from the end side 273.
  • the external connection end 271 of this example functions as the third external connection terminal tm3 (M2).
  • the slit may be provided in the plate-like part 270 of the connection part 209 in the 4th block, and it does not need to be provided.
  • the plate-like portion 270 may be provided with the same slit as the plate-like portion 250 shown in FIG.
  • FIG. 9 is a diagram showing an example of the shape of the third intra-block connecting portion 208.
  • the third intra-block connection portion 208 has a plate-like portion 280, a plurality of sixth connection end portions 284, and an external connection end portion 281.
  • the plate-like portion 280 includes a first circuit disposed at the other end from above the first circuit portion 211-1 disposed at one end among the plurality of first circuit portions 211 disposed side by side in the Y-axis direction. It may be a plate-like member that extends to above the portion 211-3.
  • the plate-like portion 280 may be provided perpendicular to the XY plane.
  • the plate-like portion 280 has an end side 282 that faces the first circuit block CB1 and an end side 283 opposite to the end side 282.
  • the sixth connection end 284 is provided for each first circuit unit 211.
  • the sixth connection end portion 284 is provided so as to protrude from the end side 282 of the plate-like portion 280 toward the first circuit portion 211 and is connected to the first circuit portion 211.
  • the sixth connection end 284 is schematically shown.
  • the sixth connection end 284 may have a portion extending parallel to the XY plane, or may have a curved portion.
  • the external connection end 281 may protrude upward from the end side 283.
  • the external connection end 281 in this example functions as the second external connection terminal tm2 (M1).
  • a slit may be provided in the plate-like portion 280 of the third block inner connecting portion 208, and it may not be provided.
  • the plate-like portion 280 may be provided with a slit similar to the plate-like portion 250 shown in FIG. In the example shown in FIG. 9, the current path between the external connection end 281 and the sixth connection end 284-2 is the shortest.
  • the slit may be provided across a straight line connecting the external connection end 281 and the sixth connection end 284-2.
  • FIG. 10 is a diagram schematically showing the resistance of the inter-block connection section 202 and the intra-block connection section between the respective circuit sections.
  • the resistance increased by providing the slits in the inter-block connecting portion 202 and the first intra-block connecting portion 204 is indicated by Rs.
  • the resistance increased by providing the narrow region is indicated by Rt.
  • a resistor Rs can be added to the first circuit unit 211-1 and the second circuit unit 212-3 by providing a slit in the inter-block connection unit 202. Thereby, the resistance value of the current path between the plurality of first circuit units 211 and the plurality of second circuit units 212 can be made uniform. Further, by providing a slit in the first block connecting portion 204, the resistor Rs can be added to the third circuit portion 213-3. Thereby, the resistance value of the current path between the fourth external connection terminal tm4 (N) and each of the third circuit portions 213 can be made uniform. Further, by adding the resistor Rs, when the current flows in a U-shape or C-shape, the current can be made uniform between the inner circuit portion and the outer circuit portion.
  • FIG. 11 shows an arrangement example of internal circuits according to the second embodiment.
  • the internal circuit of this example does not include the diodes D1 and D2.
  • the arrangement of the inter-block connection portions and the intra-block connection portions is different from that of the first embodiment shown in FIGS. Other structures are the same as those of the first embodiment.
  • the semiconductor device 100 of this example includes an inter-block connection unit 202 and an inter-block connection unit 203.
  • the inter-block connection unit 202 connects the first circuit block CB1 and the second circuit block CB2.
  • the inter-block connecting portion 202 in this example is connected to the plurality of conductive patterns 36f and the plurality of conductive patterns 36p.
  • the inter-block connection unit 202 functions as the fifth external connection terminal tm5 (U), similarly to the inter-block connection unit 202 shown in the first embodiment.
  • the inter-block connection unit 203 connects the first circuit block CB1 and the second circuit block CB2.
  • the inter-block connecting portion 203 is connected to the plurality of conductive patterns 36e and the plurality of conductive patterns 36m. Similar to the third intra-block connection unit 208 and the fourth intra-block connection unit 209 illustrated in FIG. 2, the inter-block connection unit 203 includes the second external connection terminal tm2 (M1) and the third external connection terminal tm3 ( Functions as M2).
  • the semiconductor device 100 of this example includes a first intra-block connection unit 204 and a second intra-block connection unit 206.
  • the connection between the first intra-block connection section 204 and the second intra-block connection section 206 to the circuit block CB is the same as the first intra-block connection section 204 and the second intra-block connection section 206 shown in the first embodiment.
  • the shapes of the first intra-block connecting portion 204 and the second intra-block connecting portion 206 may be the same as the first intra-block connecting portion 204 and the second intra-block connecting portion 206 shown in the first embodiment. .
  • FIG. 12 is a diagram showing an example of the circuit configuration of the internal circuit of the semiconductor device 100 shown in FIG.
  • the internal circuit of this example is a circuit for one phase (U phase) among the three phases (U phase, V phase, W phase) of the three-level power conversion (inverter) circuit.
  • the internal circuit of this example is a T-type three-level power conversion circuit in which four transistors T are connected in a T shape.
  • the transistor T4 and the transistor T3 are connected in series in this order between the first external connection terminal tm1 (P) and the fourth external connection terminal tm4 (N).
  • a connection point between the emitter terminal of the transistor T4 and the collector terminal of the transistor T3 is defined as a connection point C1.
  • the connection point C1 is connected to a fifth external connection terminal tm5 (U) as an AC output terminal.
  • the bidirectional switch element 12 is provided between the connection point C1, the second external connection terminal tm2 (M1), and the third external connection terminal tm3 (M2).
  • the bidirectional switch element 12 includes transistors T1 and T2.
  • the transistors T1 and T2 forming the bidirectional switch element 12 may be reverse blocking IGBTs (RB-IGBTs).
  • the emitter terminal of the transistor T1 is connected to the collector terminal of the transistor T2, and the collector terminal of the transistor T1 is connected to the emitter terminal of the transistor T2.
  • a connection point C2 between the emitter terminal of the transistor T1 and the collector terminal of the transistor T2 is connected to the second external connection terminal tm2 (M1) and the third external connection terminal tm3 (M2).
  • FIG. 13 is a diagram for explaining the outline of each circuit block CB in the semiconductor device 100 shown in FIG.
  • the arrangement of each circuit block CB is the same as the example shown in FIG. 4A.
  • a current may flow in a U shape between the plurality of circuit blocks CB.
  • the transistors T3 and T4 are simultaneously turned on and the first external connection terminal tm1 (P) and the fourth external connection terminal tm4 (N) are short-circuited, the transistors T4, A current flows in the order of the conductive pattern 36d, the conductive pattern 36f, the inter-block connection portion 202, the conductive pattern 36p, the conductive pattern 36k, and the transistor T3.
  • the current path to the circuit unit arranged on the circuit center side becomes the current path to the circuit unit arranged away from the circuit center. It tends to be shorter.
  • the current path of the circuit unit arranged near the circuit center can be increased, so that the overall balance of the current path length can be improved.
  • FIG. 14 is a diagram showing an example of the shape of the inter-block connecting portion 203.
  • the inter-block connection portion 203 of this example includes a plate-shaped portion 290, a plurality of fifth connection end portions 274, a plurality of sixth connection end portions 284, an external connection end portion 271, and an external connection end portion 281.
  • the plate-like portion 290 is formed from the top of the first circuit portion 211-3 disposed at one end of the plurality of first circuit portions 211 and the plurality of second circuit portions 212 arranged side by side in the Y-axis direction. It may be a plate-like member that extends to above the second circuit portion 212-1 disposed at the end.
  • the plate-like portion 290 may be provided perpendicular to the XY plane.
  • the plate-shaped portion 290 has an end side 292 facing the first circuit block CB1 and the second circuit block CB2, and an end side 293 opposite to the end side 292.
  • the fifth connection end 274 is provided for each second circuit unit 212.
  • the fifth connection end portion 274 is provided so as to protrude from the end side 292 of the plate-like portion 290 to the second circuit portion 212 side, and is connected to the second circuit portion 212.
  • the sixth connection end 284 is provided for each first circuit unit 211.
  • the sixth connection end portion 284 is provided so as to protrude from the end side 292 of the plate-like portion 290 to the first circuit portion 211 side, and is connected to the first circuit portion 211.
  • the fifth connection end 274 and the sixth connection end 284 are schematically shown.
  • the fifth connection end 274 and the sixth connection end 284 may have a portion extending parallel to the XY plane, or may have a curved portion.
  • the external connection end 271 and the external connection end 281 may protrude upward from the end side 293.
  • the external connection end 271 of this example functions as the third external connection terminal tm3 (M2).
  • the external connection end 281 functions as the second external connection terminal tm2 (M1).
  • the plate-like portion 290 may be provided with a slit or may not be provided. When the slit is provided, the plate-like portion 290 may be provided with a slit similar to the plate-like portion 250 shown in FIG.
  • the plate-shaped portion 290 includes an end slit 242 provided between the fifth connection end 274-3 and the sixth connection end 284-1, and a first internal slit 244 connected to the end slit 242. 1 and a second internal slit 244-2.
  • FIG. 15 is a diagram schematically showing the resistance of the inter-block connecting portion and the intra-block connecting portion in the second embodiment.
  • the resistance increased by providing the slits in the inter-block connecting portion 202 and the first intra-block connecting portion 204 is indicated by Rs.
  • the resistance increased by providing the narrow region is indicated by Rt.
  • a resistor Rs can be added to the third circuit unit 213-3 and the fourth circuit unit 214-1 by providing a slit in the inter-block connection unit 202. Thereby, the resistance value of the current path between the plurality of third circuit units 213 and the plurality of fourth circuit units 214 can be made uniform. Further, by providing a slit in the first block connecting portion 204, the resistor Rs can be added to the third circuit portion 213-3. Thereby, the resistance value of the current path between the fourth external connection terminal tm4 (N) and each of the third circuit portions 213 can be made uniform. Further, by adding the resistor Rs, when the current flows in a U-shape, the current can be made uniform between the inner circuit portion and the outer circuit portion.

Abstract

電流経路の抵抗値のバラツキを抑制した半導体装置を提供する。並列に接続された複数の第１回路部を有する第１回路ブロックと、並列に接続された複数の第２回路部を有する第２回路ブロックと、第１回路ブロックと第２回路ブロックとを電気的に接続するブロック間接続部とを備え、ブロック間接続部は、第１回路ブロックから、第２回路ブロックにおいて最も第１回路ブロックの近くに配置された第２回路部までの電流経路における抵抗値を増大させる抵抗調整部を有する半導体装置を提供する。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来、複数の半導体チップを有し、複数の半導体チップのそれぞれに電流が流れる半導体装置が知られている（例えば、特許文献１参照）。
　特許文献１　特表２０１６－９４９６号公報
解決しようとする課題
　半導体装置では、複数の半導体チップのそれぞれに流れる電流の不均衡が解消されることが好ましい。
一般的開示
　本発明の第１の態様においては、半導体装置を提供する。半導体装置は、並列に接続された複数の第１回路部を有する第１回路ブロックを備えてよい。半導体装置は、並列に接続された複数の第２回路部を有する第２回路ブロックを備えてよい。半導体装置は、第１回路ブロックと第２回路ブロックとを電気的に接続するブロック間接続部を備えてよい。ブロック間接続部は、第１回路ブロックから、第２回路ブロックにおいて最も第１回路ブロックの近くに配置された第２回路部までの電流経路における抵抗値を増大させる抵抗調整部を有してよい。
　複数の第１回路部は、第１方向に並んで配置されていてよい。複数の第２回路部は、第１方向に並んで配置されていてよい。第１回路ブロックおよび第２回路ブロックは、第１方向に並んで配置されていてよい。
　抵抗調整部は、第２回路ブロックから、第１回路ブロックにおいて最も第２回路ブロックの近くに配置された第１回路部までの電流経路における抵抗値を増大させてよい。
　ブロック間接続部は、板状部分を有していてよい。抵抗調整部は、板状部分に設けられたスリットであってよい。
　ブロック間接続部は、第１回路部毎に設けられ、板状部分の端辺から突出して第１回路部と接続する第１接続端部を有してよい。ブロック間接続部は、第２回路部毎に設けられ、板状部分の端辺から突出して第２回路部と接続する第２接続端部を有してよい。抵抗調整部は、板状部分の端辺において、最も第２接続端部側に配置された第１接続端部と、最も第１接続端部側に配置された第２接続端部との間に設けられ、端辺から板状部分の内部まで延伸する端辺スリットを有してよい。抵抗調整部は、板状部分において端辺スリットに接続して設けられ、端辺に沿って第１接続端部側に延伸する第１内部スリットを有してよい。抵抗調整部は、板状部分において端辺スリットに接続して設けられ、端辺に沿って第２接続端部側に延伸する第２内部スリットを有してよい。
　第１内部スリットは、少なくとも一つの第１接続端部よりも外側まで延伸して設けられていてよい。第２内部スリットは、少なくとも一つの第２接続端部よりも外側まで延伸して設けられていてよい。
　半導体装置は、第１方向と垂直な第２方向において第２回路ブロックと並んで配置され、第２回路ブロックと電気的に接続された第３回路ブロックを備えてよい。半導体装置は、第２方向において第１回路ブロックと並んで配置され、且つ、第１方向において第３回路ブロックと並んで配置され、第１回路ブロックと電気的に接続された第４回路ブロックを備えてよい。第３回路ブロックは、電気的に並列に接続され、且つ、第１方向に並んで配置された複数の第３回路部を有してよい。第４回路ブロックは、電気的に並列に接続され、且つ、第１方向に並んで配置された複数の第４回路部を有してよい。
　半導体装置は、第３回路ブロックに電気的に接続された第１ブロック内接続部を備えてよい。第１ブロック内接続部は、スリットが設けられた板状部分を有してよい。第１ブロック内接続部は、板状部分から突出して設けられた外部接続端部を有してよい。第１ブロック内接続部は、第３回路部毎に設けられ、板状部分の端辺から突出して第３回路部と接続する第３接続端部を有してよい。第３接続端部のうち最も第４回路ブロック側に配置された第３接続端部と、外部接続端部とを結ぶ直線を横切るように、スリットが設けられていてよい。
　半導体装置は、第４回路ブロックに電気的に接続された第２ブロック内接続部を備えてよい。第２ブロック内接続部は、板状部分を備えてよい。第２ブロック内接続部は、板状部分から突出して設けられた外部接続端部を備えてよい。第２ブロック内接続部は、第４回路部毎に設けられ、板状部分の端辺から突出して第４回路部と接続する第４接続端部を有してよい。第１ブロック内接続部の外部接続端部は、板状部分における第１方向の中央よりも第４回路ブロック側に配置されていてよい。第２ブロック内接続部の外部接続端部は、板状部分における第１方向の中央よりも第３回路ブロックとは逆側に配置されていてよい。第２ブロック内接続部の板状部分には、それぞれの第４接続端部と、外部接続端部とを結ぶ各直線を横切るスリットが設けられていなくてよい。
　なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施例に係る半導体装置１００の斜視図の一例を示す。 第１実施例に係る半導体装置１００の平面図の一例である。 半導体装置１００の内部回路における回路構成の一例を示す図である。 それぞれの回路ブロックＣＢの概要を説明する図である。 第１方向に沿って並んだ第１回路部２１１の一例を示す図である。 第１方向に沿って並んだ第１回路部２１１の他の例を示す図である。 第１方向に沿って並んだ第１回路部２１１の他の例を示す図である。 ブロック間接続部２０２の形状例を示す図である。 第１ブロック内接続部２０４の形状例を示す図である。 第２ブロック内接続部２０６の形状例を示す図である。 第４ブロック内接続部２０９の形状例を示す図である。 第３ブロック内接続部２０８の形状例を示す図である。 それぞれの回路部間における、ブロック間接続部２０２およびブロック内接続部の抵抗を模式的に示す図である。 第２実施例に係る内部回路の配置例を示す。 図１１に示した半導体装置１００の内部回路の回路構成の一例を示す図である。 図１１に示した半導体装置１００における、それぞれの回路ブロックＣＢの概要を説明する図である。 ブロック間接続部２０３の形状例を示す図である。 第２実施例における、ブロック間接続部およびブロック内接続部の抵抗を模式的に示す図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　本明細書においては、半導体チップが有する半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
　本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体チップの上面と平行な面をＸＹ面とし、ＸＹ面と垂直な軸をＺ軸とする。
　また、本明細書において、距離、抵抗値、電流の大きさ等について、等しいと説明する場合がある。これらが等しい場合とは、完全に同一である場合に限られず、本明細書に記載の発明を逸脱しない範囲で異なっていてもよい。例えば等しいとは、１０％以内の誤差を許容する。
　図１は、本発明の一つの実施例に係る半導体装置１００の斜視図の一例を示す。半導体装置１００は、ケース部１１０と、ベース部１２０と、複数の端子とを備える。一例において、半導体装置１００は、パワーコンディショナー（ＰＣＳ：Ｐｏｗｅｒ　Ｃｏｎｄｉｔｉｏｎｉｎｇ　Ｓｕｂｓｙｓｔｅｍ）に用いられる。
　ケース部１１０は、半導体チップおよび配線等の内部回路を収容する。ケース部１１０は、絶縁性の樹脂で成型されている。ケース部１１０は、ベース部１２０上に設けられる。ケース部１１０には、沿面距離を増大させて絶縁性を高めるための切込部１１２が設けられてよい。
　ベース部１２０は、上面側において、接着剤等によりケース部１１０に固定されている。ベース部１２０は、接地電位に設定されてよい。ベース部は、下面側において、ねじ等によりフィン等の放熱部材に固定されてよい。ベース部１２０は、ＸＹ平面に主面を有する。ベース部１２０およびケース部１１０は、Ｚ軸方向から見た上面視において、２組の対向する辺を有してよい。本例のベース部１２０およびケース部１１０は、Ｙ軸に沿って長辺を有し、Ｘ軸に沿って短辺を有する。
　端子配置面１１４は、ケース部１１０の上面側において、複数の端子が露出する面である。それぞれの端子は、ケース部１１０が収容した内部回路と、外部の装置とを電気的に接続する。端子配置面１１４には、第１の補助端子ｔｓ１～第１１の補助端子ｔｓ１１が設けられている。端子配置面１１４は、Ｚ軸方向に突出する凸部１１６を有する。
　凸部１１６は、上面視において端子配置面１１４の中央付近に設けられる。本例の凸部１１６は、端子配置面１１４のＸ軸方向における中央において、Ｙ軸方向に沿って延伸して配置されている。凸部１１６上には、第１の外部接続端子ｔｍ１～第５の外部接続端子ｔｍ５が設けられている。第１の外部接続端子ｔｍ１～第５の外部接続端子ｔｍ５は、凸部１１６において、Ｙ軸方向に沿って順番に配列されているが、外部接続端子の配置はこれに限られない。
　第１の外部接続端子ｔｍ１（Ｐ）は、半導体装置１００の外部に設けられる直流電源の正側端子が接続される端子である。第４の外部接続端子ｔｍ４（Ｎ）は、外部の直流電源の負側端子が接続される端子である。第１の外部接続端子ｔｍ１（Ｐ）および第４の外部接続端子ｔｍ４（Ｎ）は、半導体装置１００の内部回路における電源端子Ｐ、Ｎとして機能する。
　第５の外部接続端子ｔｍ５（Ｕ）は、半導体装置１００の内部回路における交流出力端子Ｕとして機能する。第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）は、半導体装置１００の内部回路における所定の接続点に接続されている。例えば第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）は、半導体装置１００の内部回路における所定の接続点の電圧をクランプする中間端子Ｍ１、Ｍ２として機能する。
　第１の補助端子ｔｓ１～第５の補助端子ｔｓ５は、端子配置面１１４のＹ軸に沿った一方の端辺（本例では長辺）に沿って配置されている。第６の補助端子ｔｓ６～第１１の補助端子ｔｓ１１は、端子配置面１１４のＹ軸方向に沿った他方の端辺に沿って配置されている。
　第１の補助端子ｔｓ１（Ｔ４Ｐ）は、後述するトランジスタＴ４のコレクタ電圧を出力する。第２の補助端子ｔｓ２（Ｔ４Ｇ）は、トランジスタＴ４のゲート電圧を供給するゲート端子である。第３の補助端子ｔｓ３（Ｔ４Ｅ）は、トランジスタＴ４のエミッタ電圧を出力する。
　第４の補助端子ｔｓ４（Ｔ３Ｇ）は、後述するトランジスタＴ３のゲート電圧を供給するゲート端子である。第５の補助端子ｔｓ５（Ｔ３Ｅ）は、トランジスタＴ３のエミッタ電圧を出力する。
　第６の補助端子ｔｓ６（Ｔ１Ｅ）は、後述するトランジスタＴ１のエミッタ電圧を出力する。第７の補助端子ｔｓ７（Ｔ１Ｇ）は、トランジスタＴ１のゲート電圧を供給するゲート端子である。
　第８の補助端子ｔｓ８（Ｔ２Ｅ）は、後述するトランジスタＴ２のエミッタ電圧を出力する。第９の補助端子ｔｓ９（Ｔ２Ｇ）は、トランジスタＴ２のゲート電圧を供給するゲート端子である。
　第１０補助端子ｔｓ１０（ＴＨ２）および第１１の補助端子ｔｓ１１（ＴＨ１）は、ケース部１１０の内部温度を検出するサーミスタに接続されたサーミスタ用の端子である。例えばサーミスタは、第１０補助端子ｔｓ１０（ＴＨ２）および第１１の補助端子ｔｓ１１（ＴＨ１）の下方においてケース部１１０内に埋設されている。
（第１実施例）
　図２は、第１実施例に係る半導体装置１００の平面図の一例である。同図は、ケース部１１０の内部において、ベース部１２０上に設けられた内部回路の配置例を示す。本例の内部回路は、３レベル電力変換装置（インバータ）回路であるが、内部回路はこれに限定されない。
　本例の半導体装置１００は、ベース部１２０上に、６枚の絶縁基板５０ａ～絶縁基板５０ｆを備える。本例の６枚の絶縁基板５０ａ、ｂ、ｃ、ｄ、ｅ、ｆは、Ｙ軸方向に沿ってこの順番で並んでいる。絶縁基板５０は、ベース部１２０に接合されている。絶縁基板５０は、伝熱性の良いセラミックス（例えばアルミナ）基板の両面に導体性のパターンを有する。例えば、絶縁基板５０は、セラミックス基板上に銅回路板を直接接合したＤＣＢ（Ｄｉｒｅｃｔ　Ｃｏｐｐｅｒ　Ｂｏｎｄｉｎｇ）基板である。
　それぞれの絶縁基板５０には、１つ以上のトランジスタＴが配置されていてよい。それぞれのトランジスタＴは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や電界効果トランジスタ（ＦＥＴ）であってよい。図２では、トランジスタＴが設けられた半導体チップを示している。本例の半導体装置１００は、互いに並列に接続された複数のトランジスタを備える。図２の例では、３つのトランジスタＴ１が並列に接続されている。同様に、３つのトランジスタＴ２が並列に接続され、３つのトランジスタＴ３が並列に接続され、３つのトランジスタＴ４が並列に接続されている。本明細書では、並列に接続された複数のトランジスタＴｋ（ｋは整数）を、まとめてトランジスタＴｋと称する場合がある。
　並列に接続された複数のトランジスタＴｋは、所定の第１方向（図２ではＹ軸方向）に沿って並んで配置されていてよい。本例では、複数のトランジスタＴ１および複数のトランジスタＴ２が、ベース部１２０の一方の長辺に沿って並んで配置されており、複数のトランジスタＴ３および複数のトランジスタＴ４が、ベース部１２０の他方の長辺に沿って並んで配置されている。
　また、トランジスタＴ１およびＴ４が同一の絶縁基板５０に実装されてよい。トランジスタＴ２およびＴ３が同一の絶縁基板５０に実装されてよい。絶縁基板５０ａ～５０ｃは、それぞれ、トランジスタＴ４およびＴ１を実装した絶縁基板である。絶縁基板５０ｄ～５０ｆは、それぞれ、トランジスタＴ３およびＴ２を実装した絶縁基板である。
　また、それぞれの絶縁基板５０には、ダイオードＤｋが設けられてよい。ダイオードＤｋは、トランジスタＴｋと逆並列に接続された還流ダイオード（Ｆｒｅｅ　Ｗｈｅｅｌ　Ｄｉｏｄｅ）であってよい。本例では、それぞれのトランジスタＴｋに対して、ダイオードＤｋが設けられているが、他の例では一部のトランジスタＴｋに対してダイオードＤｋが設けられていてもよい。また、本例のトランジスタおよびダイオードは、それぞれ別の半導体チップに設けられているが、同一の半導体チップに設けられた逆導通型ＩＧＢＴ（ＲＣ－ＩＢＧＴ）等でもよい。
　本例では、上面視において絶縁基板５０が設けられた領域を、４つの回路ブロックＣＢ１～４に分割する。第１回路ブロックＣＢ１は、並列に設けられた複数のトランジスタＴ１が設けられた領域であり、第２回路ブロックＣＢ２は、並列に設けられた複数のトランジスタＴ２が設けられた領域であり、第３回路ブロックＣＢ３は、並列に設けられた複数のトランジスタＴ３が設けられた領域であり、第４回路ブロックＣＢ４は、並列に設けられた複数のトランジスタＴ４が設けられた領域である。回路ブロックＣＢｋには、それぞれダイオードＤｋが設けられてもよい。
　本例の回路ブロックＣＢ１～４は、仮想的な中央線Ｌ１および中央線Ｌ２によって分割されている。中央線Ｌ２は、絶縁基板５０ａ、ｂ、ｃが設けられた領域と、絶縁基板５０ｄ、ｅ、ｆが設けられた領域とを分割する。本例の中央線Ｌ２は、絶縁基板５０ｃと、絶縁基板５０ｄとの間を通るＸ軸に平行な直線である。
　中央線Ｌ１は、絶縁基板５０ａ、ｂ、ｃを、複数のトランジスタＴ１が設けられた領域と、複数のトランジスタＴ４が設けられた領域とに分割する。また、中央線Ｌ１は、絶縁基板５０ｄ、ｅ、ｆを、複数のトランジスタＴ２が設けられた領域と、複数のトランジスタＴ３が設けられた領域とに分割する。本例の中央線Ｌ１は、絶縁基板５０が設けられた領域のＸ軸方向における中央を通る、Ｙ軸に平行な直線である。
　半導体装置１００は、絶縁基板５０の上に設けられた複数の導電性パターン３６を有する。導電性パターン３６は、銅等の導電材料で形成されている。また、半導体装置１００は、内部回路における各部材を電気的に接続する複数の接続部材９０を有する。接続部材９０は、例えばワイヤーまたはリードフレーム等の、絶縁基板５０の上方に設けられた配線である。図２においては、接続部材９０を実線で示している。また、接続部材９０と、他の部材との接続点を黒丸で示している。接続部材９０は、接続点において、直接接合または、はんだ等により他の部材に接続されている。
　導電性パターン３６ａは、絶縁基板５０ａ～５０ｃの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ａは、対応するトランジスタＴ４のエミッタパッドおよびダイオードＤ４のアノードパッドと、第３の補助端子ｔｓ３（Ｔ４Ｅ）とを電気的に接続する。
　導電性パターン３６ｂは、絶縁基板５０ａ～５０ｃの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｂは、対応するトランジスタＴ４のゲートパッドと、第２の補助端子ｔｓ２（Ｔ４Ｇ）とを電気的に接続する。本例の導電性パターン３６ａおよび３６ｂは、第４回路ブロックＣＢ４に配置され、Ｙ軸方向に長手を有する配線である。
　導電性パターン３６ｃは、絶縁基板５０ａ～５０ｃの各々に設けられる。本例の導電性パターン３６ｃの上には、トランジスタＴ４およびダイオードＤ４が設けられている。導電性パターン３６ｃは、トランジスタＴ４のコレクタ電極およびダイオードＤ４のカソード電極と、はんだ等を介して接続されている。また、それぞれの導電性パターン３６ｃは、第１の補助端子ｔｓ１（Ｔ４Ｐ）と電気的に接続されている。
　導電性パターン３６ｄは、絶縁基板５０ａ～５０ｃの各々に設けられる。本例の導電性パターン３６ｄは、トランジスタＴ４のエミッタパッドおよびダイオードＤ４のアノードパッドと、導電性パターン３６ｂを電気的に接続する。導電性パターン３６ｃおよび３６ｄは、第４回路ブロックＣＢ４に配置されている。
　導電性パターン３６ｈは、絶縁基板５０ａ～５０ｃの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｈは、対応するトランジスタＴ１のエミッタパッドおよびダイオードＤ１のアノードパッドと、第６の補助端子ｔｓ６（Ｔ１Ｅ）とを電気的に接続する。
　導電性パターン３６ｇは、絶縁基板５０ａ～５０ｃの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｇは、対応するトランジスタＴ１のゲートパッドと、第７の補助端子ｔｓ７（Ｔ１Ｇ）とを電気的に接続する。本例の導電性パターン３６ｈおよび３６ｇは、第１回路ブロックＣＢ１に配置され、Ｙ軸方向に長手を有する配線である。
　導電性パターン３６ｆは、絶縁基板５０ａ～５０ｃの各々に設けられる。本例の導電性パターン３６ｆの上には、トランジスタＴ１およびダイオードＤ１が設けられている。導電性パターン３６ｆは、トランジスタＴ１のコレクタ電極およびダイオードＤ１のカソード電極と、はんだ等を介して接続されている。本例の導電性パターン３６ｆは、導電性パターン３６ｄと連続して設けられている。これにより、トランジスタＴ１のコレクタパッドと、トランジスタＴ４のエミッタパッドとが互いに電気的に接続されている。
　導電性パターン３６ｅは、絶縁基板５０ａ～５０ｃの各々に設けられる。本例の導電性パターン３６ｅは、トランジスタＴ１のエミッタパッドおよびダイオードＤ１のアノードパッドと、導電性パターン３６ｈを電気的に接続する。導電性パターン３６ｆおよび３６ｅは、第１回路ブロックＣＢ１に配置されている。
　導電性パターン３６ｉは、絶縁基板５０ｄ～５０ｆの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｉは、対応するトランジスタＴ３のエミッタパッドおよびダイオードＤ３のアノードパッドと、第５の補助端子ｔｓ５（Ｔ３Ｅ）とを電気的に接続する。
　導電性パターン３６ｊは、絶縁基板５０ｄ～５０ｆの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｊは、対応するトランジスタＴ３のゲートパッドと、第４の補助端子ｔｓ４（Ｔ３Ｇ）とを電気的に接続する。本例の導電性パターン３６ｉおよび３６ｊは、第３回路ブロックＣＢ３に配置され、Ｙ軸方向に長手を有する配線である。
　導電性パターン３６ｋは、絶縁基板５０ｄ～５０ｆの各々に設けられる。本例の導電性パターン３６ｋの上には、トランジスタＴ３およびダイオードＤ３が設けられている。導電性パターン３６ｋは、トランジスタＴ３のコレクタ電極およびダイオードＤ３のカソード電極と、はんだ等を介して接続されている。
　導電性パターン３６ｌは、絶縁基板５０ｄ～５０ｆの各々に設けられる。本例の導電性パターン３６ｌは、トランジスタＴ３のエミッタパッドおよびダイオードＤ３のアノードパッドと、導電性パターン３６ｉを電気的に接続する。導電性パターン３６ｋおよび３６ｌは、第３回路ブロックＣＢ３に配置されている。
　導電性パターン３６ｏは、絶縁基板５０ｄ～５０ｆの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｏは、対応するトランジスタＴ２のエミッタパッドおよびダイオードＤ２のアノードパッドと、第８の補助端子ｔｓ８（Ｔ２Ｅ）とを電気的に接続する。
　導電性パターン３６ｎは、絶縁基板５０ｄ～５０ｆの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｎは、対応するトランジスタＴ２のゲートパッドと、第９の補助端子ｔｓ９（Ｔ２Ｇ）とを電気的に接続する。本例の導電性パターン３６ｏおよび３６ｎは、第２回路ブロックＣＢ２に配置され、Ｙ軸方向に長手を有する配線である。
　導電性パターン３６ｍは、絶縁基板５０ｄ～５０ｆの各々に設けられる。本例の導電性パターン３６ｍの上には、トランジスタＴ２およびダイオードＤ２が設けられている。導電性パターン３６ｍは、トランジスタＴ２のコレクタ電極およびダイオードＤ２のカソード電極と、はんだ等を介して接続されている。
　導電性パターン３６ｐは、絶縁基板５０ｄ～５０ｆの各々に設けられる。本例の導電性パターン３６ｐは、トランジスタＴ２のエミッタパッドおよびダイオードＤ２のアノードパッドと、導電性パターン３６ｏを電気的に接続する。導電性パターン３６ｍおよび３６ｐは、第２回路ブロックＣＢ２に配置されている。本例の導電性パターン３６ｐは、導電性パターン３６ｋと連続して設けられている。これにより、トランジスタＴ３のコレクタパッドと、トランジスタＴ２のエミッタパッドとが互いに電気的に接続されている。
　本例の半導体装置１００は、ブロック間接続部２０２、第１ブロック内接続部２０４、第２ブロック内接続部２０６、第３ブロック内接続部２０８および第４ブロック内接続部２０９を備える。ブロック間接続部２０２は、２つの回路ブロックＣＢを電気的に接続する。本例のブロック間接続部２０２は、第１回路ブロックＣＢ１と、第２回路ブロックＣＢ２とを電気的に接続する。
　ブロック間接続部２０２は、それぞれの回路ブロックＣＢにおける、いずれかの回路要素と電気的に接続されている。本例のブロック間接続部２０２は、第１回路ブロックＣＢ１の複数の導電性パターン３６ｅと、第２回路ブロックＣＢ２の複数の導電性パターン３６ｍと接続されている。
　それぞれのブロック内接続部は、一つの回路ブロックＣＢ内の複数の回路要素と電気的に接続されている。本例の第１ブロック内接続部２０４は、第３回路ブロックＣＢ３の複数の導電性パターン３６ｌと接続されている。本例の第２ブロック内接続部２０６は、第４回路ブロックＣＢ４の複数の導電性パターン３６ｃと接続されている。本例の第３ブロック内接続部２０８は、第１回路ブロックＣＢ１の複数の導電性パターン３６ｆと接続されている。本例の第４ブロック内接続部２０９は、第２回路ブロックＣＢ２の複数の導電性パターン３６ｐと接続されている。
　ブロック間接続部２０２およびブロック内接続部は、絶縁基板５０の上方に配置された板状の導電部材であってよい。ブロック間接続部２０２およびブロック内接続部の少なくとも一部の板状部分は、絶縁基板５０に対して垂直に配置されていてよい。ブロック間接続部２０２およびブロック内接続部は、銅、アルミニウム等の導電材料で形成されてよい。図２では、それぞれの導電性パターン３６においてブロック間接続部２０２またはブロック内接続部と接続される領域を、接続領域２１０として示している。
　図３は、半導体装置１００の内部回路における回路構成の一例を示す図である。本例の内部回路は、３レベル電力変換（インバータ）回路の３相（Ｕ相、Ｖ相、Ｗ相）のうちの、１相分（Ｕ相）の回路である。
　第１の外部接続端子ｔｍ１（Ｐ）と、第４の外部接続端子ｔｍ４（Ｎ）との間に、トランジスタＴ４、トランジスタＴ１、トランジスタＴ２およびトランジスタＴ３がこの順番で直列に接続されている。それぞれのトランジスタＴｋは、図２において説明したように並列に複数接続されているが、図３の回路では一つのトランジスタとして示している。例えば、複数のトランジスタＴ４が互いに並列に接続されており、複数のトランジスタＴ１が互いに並列に接続されており、且つ、複数のトランジスタＴ４と複数のトランジスタＴ１とが直列に接続されている。それぞれのトランジスタＴｋには、ダイオードＤｋが逆並列に接続されている。
　トランジスタＴ１のエミッタ端子と、トランジスタＴ２のコレクタ端子との接続点を、接続点Ｃ１とする。接続点Ｃ１は、交流出力端子としての第５の外部接続端子ｔｍ５（Ｕ）に接続されている。
　トランジスタＴ１のコレクタ端子と、トランジスタＴ２のエミッタ端子とは、直列に設けられた２つのダイオードＤ５、Ｄ６を介して接続されている。ダイオードＤ５およびＤ６は、トランジスタＴ２のエミッタ端子から、トランジスタＴ１のコレクタ端子に向かう方向が順方向となるように配置されている。なおダイオードＤ５、Ｄ６は、図２においては省略している。ダイオードＤ５、Ｄ６は、導電性パターン３６上に設けられていてよく、第１ブロック内接続部２０４または第２ブロック内接続部２０６に設けられていてよく、他の場所に設けられていてもよい。
　ダイオードＤ５およびＤ６の間の接続点を接続点Ｃ２とする。接続点Ｃ２は、第２の外部接続端子ｔｍ２（Ｍ１）と、第３の外部接続端子ｔｍ３（Ｍ２）に接続されている。このような構成により、内部回路は、４つのトランジスタＴが直列に接続されたＩ型の３レベル電力変換回路として動作する。
　図４Ａは、それぞれの回路ブロックＣＢの概要を説明する図である。第１回路ブロックＣＢ１は、並列に接続された複数の第１回路部２１１を有する。本例の各第１回路部２１１は、導電性パターン３６－ｅおよび導電性パターン３６－ｆと、これらの導電性パターン上に配置されたトランジスタＴ１およびダイオードＤ１を含む。
　第２回路ブロックＣＢ２は、並列に接続された複数の第２回路部２１２を有する。本例の各第２回路部２１２は、導電性パターン３６－ｍおよび導電性パターン３６－ｐと、これらの導電性パターン上に配置されたトランジスタＴ２およびダイオードＤ２を含む。
　第３回路ブロックＣＢ３は、並列に接続された複数の第３回路部２１３を有する。本例の各第３回路部２１３は、導電性パターン３６－ｋおよび導電性パターン３６－ｌと、これらの導電性パターン上に配置されたトランジスタＴ３およびダイオードＤ３を含む。
　第４回路ブロックＣＢ４は、並列に接続された複数の第４回路部２１４を有する。本例の各第４回路部２１４は、導電性パターン３６－ｃおよび導電性パターン３６－ｄと、これらの導電性パターン上に配置されたトランジスタＴ４およびダイオードＤ４を含む。
　本例の第１回路ブロックＣＢ１および第２回路ブロックＣＢ２は、第１方向（Ｙ軸方向）に沿って並んで配置されている。同様に、第３回路ブロックＣＢ３および第４回路ブロックＣＢ４は、第１方向（Ｙ軸方向）に沿って並んで配置されている。また、第１回路ブロックＣＢ１および第４回路ブロックＣＢ４は、第２方向（Ｘ軸方向）に沿って並んで配置されている。同様に、第２回路ブロックＣＢ２および第３回路ブロックＣＢ３は、第２方向（Ｘ軸方向）に沿って並んで配置されている。なお、図２のように、本例において、第１方向（Ｙ軸方向）は、ベース部１２０の長辺と平行な方向である。また、本例において、第２方向（Ｘ軸方向）は、ベース部１２０の短辺と平行な方向である。
　また、それぞれの回路ブロックＣＢにおける複数の回路部は、第１方向（Ｙ軸方向）に沿って並んで配置されている。例えば第１回路部２１１－１、２１１－２、２１１－３は、第１方向に沿って並んで配置されている。なお、回路部が、第１方向に沿って並んで配置されているとは、それぞれの回路部の第１方向における位置が異なっていることを指す。第１方向と垂直な方向（本例ではＸ軸方向）においては、各回路部は、同一の位置に配置されていてよく、ずれて配置されていてもよい。各回路部は、第１方向と平行な直線と重なる部分を有していてよい。
　上述したように、ブロック間接続部２０２は、第１回路ブロックＣＢ１と、第２回路ブロックＣＢ２とを接続している。つまり、ブロック間接続部２０２は、複数の第１回路部２１１と、複数の第２回路部２１２のそれぞれと接続している。
　図４Ｂは、第１方向に沿って並んだ第１回路部２１１の一例を示す図である。それぞれの第１回路部２１１の第１方向（Ｙ軸）における位置が異なっている。なお、それぞれの第１回路部２１１の位置として、接続領域２１０が設けられた導電性パターンの、ＸＹ面における形状の重心位置を用いてよい。本例では、それぞれの第１回路部２１１のＸ軸における位置は同一である。
　図４Ｃは、第１方向に沿って並んだ第１回路部２１１の他の例を示す図である。本例においても、それぞれの第１回路部２１１の第１方向（Ｙ軸）における位置が異なっている。本例では、それぞれの第１回路部２１１は、Ｘ軸方向における位置が異なって配置されている。このような形態も、本明細書では第１方向に沿って並んでいるものに含める。なお、本例の各第１回路部２１１は、それぞれの第１回路部２１１の導電性パターン３６を通過する第１方向と平行な直線２０１が存在するように配置されている。他の例では、少なくとも一つの第１回路部２１１は、導電性パターン３６が直線２０１と重ならないように配置されていてもよい。
　図４Ｄは、第１方向に沿って並んだ第１回路部２１１の他の例を示す図である。本例においても、それぞれの第１回路部２１１の第１方向（Ｙ軸）における位置が異なっている。本例では、少なくとも一つの第１回路部２１１は、他の第１回路部２１１に対して、Ｘ軸方向において重なる部分を有している。このような形態も、本明細書では第１方向に沿って並んでいるものに含める。
　図４Ｂから図４Ｄにおいては、第１回路部２１１を用いて説明したが、他の回路部についても同様である。また、回路ブロックＣＢについても同様である。図４Ｂから図４Ｄにおいては、第１方向に沿って並んだ場合を説明しているが、他の方向に並んでいる場合も同様である。
　図５は、ブロック間接続部２０２の形状例を示す図である。ブロック間接続部２０２は、板状部分２２０、複数の第１接続端部２３１、および、複数の第２接続端部２３２を有する。板状部分２２０は、Ｙ軸方向に並んで配置された第１回路部２１１および第２回路部２１２のうち、一端に配置された第１回路部２１１－３の上方から、他端に配置された第２回路部２１２－１の上方まで延伸する板状部材であってよい。板状部分２２０は、ＸＹ面に垂直に設けられてよい。板状部分２２０は、回路ブロックＣＢと対向する端辺２２４と、端辺２２４とは逆側の端辺２２６とを有する。
　第１接続端部２３１は、第１回路部２１１毎に設けられる。第１接続端部２３１は、板状部分２２０の端辺２２４から第１回路部２１１側に突出して設けられ、第１回路部２１１と接続領域２１０で接続する。第２接続端部２３２は、第２回路部２１２毎に設けられる。第２接続端部２３２は、板状部分２２０の端辺２２４から第２回路部２１２側に突出して設けられ、第２回路部２１２と接続領域２１０で接続する。図５においては、第１接続端部２３１および第２接続端部２３２を模式的に示している。各接続端部は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。
　半導体装置１００においては、第１回路ブロックＣＢ１と、第２回路ブロックＣＢ２との間で、ブロック間接続部２０２を介して電流が流れる場合がある。例えば図３に示した回路において、トランジスタＴ１およびＴ２が同時にオンになる短絡状態になると、トランジスタＴ１およびＴ２の間で電流が流れてしまう場合がある。
　第２回路ブロックＣＢ２の複数の第２回路部２１２は、Ｙ軸方向に沿って並んでいる。このため、それぞれの第２回路部２１２と、第１回路ブロックＣＢ１の間の電流経路の長さは異なる。電気抵抗は、電流経路の長さに応じて定まるので、それぞれの第２回路部２１２に流れる電流の大きさにバラツキが生じてしまう場合がある。並列に設けられた複数の回路部の間で電流にバラツキが生じると、半導体装置１００の耐圧が低下してしまう。例えば、半導体装置１００に流れる短絡電流のピーク値が大きくなってしまう場合がある。
　本例のブロック間接続部２０２には、少なくとも一つの第２回路部２１２に対する電流経路における抵抗値を増大させる抵抗調整部が設けられている。図５の例において、抵抗調整部は、板状部分２２０に設けられたスリットである。スリットは、板状部分２２０をＸ軸方向に貫通した溝であり、少なくとも一つの第２回路部２１２に流れる電流を迂回させて、電流経路長を増大させる。これにより、スリットを入れない場合に対して、電流経路の抵抗値を増大する。ただし抵抗調整部は、電流経路の抵抗値を増大させればよく、スリットに限定されない。一例として、板状部分２２０および各接続端部の一部において、他の部分よりも抵抗率の高い材料を用いた抵抗調整部を設けてよく、他の部分よりもＸ軸方向の厚みを小さくした抵抗調整部を設けてもよく、複数の貫通孔で網目領域とした抵抗調整部を設けてもよい。例えば図５に示したスリットが設けられた位置に、スリットに代えて高抵抗材料を用いた部材を設けてよく、スリットに代えて厚みの小さい領域を設けてもよく、複数の貫通孔で網目領域を設けてもよい。
　本例のブロック間接続部２０２は、少なくとも、第１回路ブロックＣＢ１から第２回路部２１２－３までの電流経路２３０における抵抗値を増大させる抵抗調整部を有する。第２回路部２１２－３は、第２回路ブロックＣＢ２において最も第１回路ブロックＣＢ１の近くに配置された第２回路部２１２である。第１回路部ブロックＣＢ１に最も近い第２回路部２１２－３に電流が最も集中しやすいので、第２回路部２１２－３に対する電流経路２３０を長くすることで、半導体装置１００の耐圧を効率よく向上できる。
　また、抵抗調整部は、第２回路ブロックＣＢ２から第１回路部２１１－１までの電流経路における抵抗値を増大させてもよい。第１回路部２１１－１は、第１回路ブロックＣＢ１において最も第２回路ブロックＣＢ２の近くに配置された第１回路部２１１である。第１回路部２１１－１に電流が最も集中しやすいので、第１回路部２１１－１に対する電流経路を長くすることで、半導体装置１００の耐圧を効率よく向上できる。
　本例の抵抗調整部は、図５のようにＴ字形状のスリットであってよい。端辺スリット２４２、第１内部スリット２４４－１および第２内部スリット２４４－２を有する。端辺スリット２４２は、板状部分２２０の端辺２２４において、第１接続端部２３１－１と、第２接続端部２３２－３との間に設けられ、端辺２２４から板状部分２２０の内部まで延伸して設けられている。第１接続端部２３１－１は、複数の第１接続端部２３１のうち、最も第２接続端部２３２側に配置された第１接続端部２３１である。第２接続端部２３２－３は、複数の第２接続端部２３２のうち、最も第１接続端部２３１側に配置された第２接続端部２３２である。端辺スリット２４２は、第１接続端部２３１－１と、第２接続端部２３２－３との間の中央に配置されていてよい。端辺スリット２４２は、端辺２２４から、Ｚ軸方向と平行に延伸して設けられてよい。
　第１内部スリット２４４－１は、板状部分２２０において端辺スリット２４２に接続して設けられ、端辺２２４に沿って第１接続端部２３１側に延伸して設けられている。第１内部スリット２４４－１は、端辺２２４と平行に設けられていてよく、端辺２２４に対して傾きを有して設けられていてもよい。第１内部スリット２４４－１は、少なくとも第１接続端部２３１－１よりも外側まで延伸して設けられてよい。外側とは、Ｙ軸において端辺スリット２４２から離れる側を指す。本例の第１内部スリット２４４－１は、複数の第１接続端部２３１のうち、Ｙ軸方向において中央に配置された第１接続端部２３１－２まで延伸してよく、第１接続端部２３１－２よりも外側まで延伸していてもよい。このような配置により、それぞれの第１接続端部２３１に対応する電流経路の長さを平均化できる。第１内部スリット２４４－１は、複数の第１接続端部２３１のうち最も外側に配置された第１接続端部２３１－３と、Ｚ軸方向において対向する位置までは延伸していなくてよい。
　第２内部スリット２４４－２は、板状部分２２０において端辺スリット２４２に接続して設けられ、端辺２２４に沿って第２接続端部２３２側に延伸して設けられている。第２内部スリット２４４－２は、端辺２２４と平行に設けられていてよく、端辺２２４に対して傾きを有して設けられていてもよい。第１内部スリット２４４－１および第２内部スリット２４４－２は、端辺２２４からはＺ軸方向に離れて配置されている。一例として第１内部スリット２４４－１および第２内部スリット２４４－２は、端辺スリット２４２のＺ軸方向の上端と接続されており、それぞれＹ軸方向に延伸して設けられていてよい。
　第２内部スリット２４４－２は、少なくとも第２接続端部２３２－３よりも外側まで延伸して設けられてよい。本例の第２内部スリット２４４－２は、複数の第２接続端部２３２のうち、Ｙ軸方向において中央に配置された第２接続端部２３２－２まで延伸してよく、第２接続端部２３２－２よりも外側まで延伸していてもよい。このような配置により、それぞれの第２接続端部２３２に対応する電流経路の長さを平均化できる。第２内部スリット２４４－２は、複数の第２接続端部２３２のうち最も外側に配置された第２接続端部２３２－１と、Ｚ軸方向において対向する位置までは延伸していなくてよい。
　このような構造により、内側に配置された第１回路部２１１－１および第２回路部２１２－３等に対する電流経路の長さを増大させることができる。このため、これらの電流経路の電気抵抗値を増大させることができる。
　本例のブロック間接続部２０２には、外部接続端部２２２が設けられている。外部接続端部２２２は、端辺２２６から上方に突出していてよい。本例の外部接続端部２２２は、第５の外部接続端子ｔｍ５（Ｕ）として機能する。
　本例の板状部分２２０は、Ｚ軸方向の幅Ｗ１が、他の領域よりも小さい幅狭領域２２８を有してよい。例えば幅狭領域２２８は、図１における凸部１１６が設けられていない領域に配置されており、幅狭領域２２８以外の板状部分２２０は、凸部１１６の下方に配置されている。つまり板状部分２２０には、ケース部１１０の形状等に応じて、幅狭領域２２８を設ける場合がある。内部スリット２４４と、端辺２２４との間の板状部分２２０の幅Ｗ２は、幅狭領域２２８の幅Ｗ１と同一であってよく、幅Ｗ１より小さくてもよい。幅Ｗ２をこのように設定することで、幅狭領域２２８が電流経路に含まれる第２回路部２１２－１の電流経路と、他の第２回路部２１２の電流経路との抵抗値のバラツキを抑制できる。
　また、半導体装置１００においては、複数の回路ブロックＣＢの間で、Ｕ字またはＣ字状に電流が流れる場合がある。例えば、第１の外部接続端子ｔｍ１（Ｐ）と、第４の外部接続端子ｔｍ４（Ｎ）との間が短絡すると、第４回路ブロックＣＢ４、第１の回路ブロックＣＢ１、第２の回路ブロックＣＢ２、第３の回路ブロックＣＢ３の順番に電流がＵ字状に流れる。また、第２の外部接続端子ｔｍ２（Ｍ１）と、第４の外部接続端子ｔｍ４（Ｎ）との間が短絡すると、第１回路ブロックＣＢ１、第２回路ブロックＣＢ２、第３回路ブロックＣＢ３の順番に電流がＣ字状に流れる。また、第３の外部接続端子ｔｍ３（Ｍ２）と、第１の外部接続端子ｔｍ１（Ｐ）との間が短絡すると、第２回路ブロックＣＢ２、第１回路ブロックＣＢ１、第４回路ブロックＣＢ４の順番に電流がＣ字状に流れる。
　電流が、Ｕ字またはＣ字のように内部回路を回って流れると、電流の周回中心側に配置された回路部に対する電流経路が、周回中心から離れて配置された回路部に対する電流経路よりも短くなりやすい。本例のブロック間接続部２０２によれば、周回中心の近くに配置された回路部の電流経路を増大させることができるので、全体的な電流経路の長さのバランスも改善できる。
　なお、図５のブロック間接続部２０２は、第１内部スリット２４４－１および第２内部スリット２４４－２を有していたが、他の例では、第１内部スリット２４４－１および第２内部スリット２４４－２のいずれか一方を有していてもよい。この場合においても、内部スリット２４４は、端辺スリット２４２に接続されている。
　図６は、第１ブロック内接続部２０４の形状例を示す図である。第１ブロック内接続部２０４は、板状部分２５０、複数の第３接続端部２５４、および、外部接続端部２５１を有する。板状部分２５０は、Ｙ軸方向に並んで配置された複数の第３回路部２１３のうち、一端に配置された第３回路部２１３－１の上方から、他端に配置された第３回路部２１３－３の上方まで延伸する板状部材であってよい。板状部分２５０は、ＸＹ面に垂直に設けられてよい。板状部分２５０は、第３回路ブロックＣＢ３と対向する端辺２５２と、端辺２５２とは逆側の端辺２５３とを有する。
　第３接続端部２５４は、第３回路部２１３毎に設けられる。第３接続端部２５４は、板状部分２５０の端辺２５２から第３回路部２１３側に突出して設けられ、第３回路部２１３と接続する。図６においては、第３接続端部２５４を模式的に示している。第３接続端部２５４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。
　外部接続端部２５１は、端辺２５３から上方に突出していてよい。本例の外部接続端部２５１は、第４の外部接続端子ｔｍ４（Ｎ）として機能する。
　本例の板状部分２５０には、スリット２５６が設けられている。スリット２５６は、第３接続端部２５４のうち最も第４回路ブロックＣＢ４側に配置された第３接続端部２５４－３と、外部接続端部２５１とを結ぶ最短の直線２５８を横切るように設けられている。これによりスリット２５６は、外部接続端部２５１と第３接続端部２５４－３との間の電流経路を長くして、第３接続端部２５４－３に対する電流経路の抵抗値を増大させることができる。このため、電流の周回中心側に配置された第３回路部２１３－３への電流を抑制できる。本例のスリット２５６は、第３接続端部２５４－２と、外部接続端部２５１とを結ぶ最短の直線も横切るように設けられている。
　スリット２５６は、一例として、直線形状のスリットである。スリット２５６の端部は、板状部分２５０のいずれかの端辺から、板状部分２５０の内部に延伸して設けられている。本例のスリット２５６は、板状部分２５０のＺ軸と平行な端辺のうち、第３接続端部２５４－３と最も近い端辺２５５に設けられている。
　本例の板状部分２５０には、スリット２５７が設けられている。スリット２５７は、板状部分２５０の内部におけるスリット２５６のＹ軸方向の端部と、第３接続端部２５４－３とを結ぶ最短の直線２５９を横切るように設けられている。一方で、スリット２５７は、スリット２５６のＹ軸方向の端部と、第３接続端部２５４－２との間には配置されていない。これにより、より内側に配置された第３接続端部２５４に対する電流経路の抵抗値を、より増大させることができる。
　スリット２５７は、一例として、Ｌ字形状のスリットである。スリット２５７は、第３接続端部２５４－２と、第３接続端部２５４－３との間における端辺２５２から、板状部分２５０の内部に延伸して設けられている。本例のスリット２５７は、端辺２５２からＺ軸方向に延伸して、更に、第３接続端部２５４－３の側にＹ軸方向に延伸して設けられている。スリット２５７のＹ軸方向に延伸する部分は、第３接続端部２５４－３よりも、スリット２５６が設けられた端辺２５５側まで延伸している。
　本例では、外部接続端部２５１は、板状部分２５０における第１方向（Ｙ軸方向）の中央Ｙｃよりも第４回路ブロックＣＢ４側に配置されている。外部接続端部２５１は、板状部分２５０の端辺２５３において、端辺２５５側の端部に設けられていてよい。
　図７は、第２ブロック内接続部２０６の形状例を示す図である。第２ブロック内接続部２０６は、板状部分２６０、複数の第４接続端部２６４、および、外部接続端部２６１を有する。板状部分２６０は、Ｙ軸方向に並んで配置された複数の第４回路部２１４のうち、一端に配置された第４回路部２１４－１の上方から、他端に配置された第４回路部２１４－３の上方まで延伸する板状部材であってよい。板状部分２６０は、ＸＹ面に垂直に設けられてよい。板状部分２６０は、第４回路ブロックＣＢ４と対向する端辺２６２と、端辺２６２とは逆側の端辺２６３とを有する。
　第４接続端部２６４は、第４回路部２１４毎に設けられる。第４接続端部２６４は、板状部分２６０の端辺２６２から第４回路部２１４側に突出して設けられ、第４回路部２１４と接続する。図７においては、第４接続端部２６４を模式的に示している。第４接続端部２６４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。
　外部接続端部２６１は、端辺２６３から上方に突出していてよい。本例の外部接続端部２６１は、第１の外部接続端子ｔｍ１（Ｐ）として機能する。
　本例では、外部接続端部２６１は、板状部分２５０における第１方向（Ｙ軸方向）の中央Ｙｃよりも、第３回路ブロックＣＢ３とは逆側に配置されている。外部接続端部２６１は、板状部分２６０の端辺２６３において、第３回路ブロックＣＢ３とは逆側の端部に設けられていてよい。
　本例では、第２ブロック内接続部２０６の板状部分２６０には、それぞれの第４接続端部２６４と、外部接続端部２６１とを結ぶ各直線２６８を横切るスリットが設けられていない。本例では、外部接続端部２６１が外側に配置されているので、外部接続端部２６１から、内側の第４接続端部２６４－１までの抵抗値は、外側の第４接続端部２６４－３までの抵抗値よりも大きい。これにより、電流の周回中心の近傍に配置された回路部に対する電流経路の抵抗値を増大させることができ、回路全体として、電流経路の抵抗値のバラツキを抑制できる。ただし、第２ブロック内接続部２０６にも、第１ブロック内接続部２０４と同様にスリットを設けてもよい。
　図６および図７に示したブロック内接続部の外部接続端子の位置は、ケース部１１０の形状、および、外部装置の配置等によって制限される。これに対して、図６および図７に示したように、外部接続端子の位置に応じて、ブロック内接続部にスリットを設けるか否かを調整することで、回路全体における電流経路の抵抗値のバラツキを抑制できる。
　図８は、第４ブロック内接続部２０９の形状例を示す図である。第４ブロック内接続部２０９は、板状部分２７０、複数の第５接続端部２７４、および、外部接続端部２７１を有する。板状部分２７０は、Ｙ軸方向に並んで配置された複数の第２回路部２１２のうち、一端に配置された第２回路部２１２－１の上方から、他端に配置された第２回路部２１２－３の上方まで延伸する板状部材であってよい。板状部分２７０は、ＸＹ面に垂直に設けられてよい。板状部分２７０は、第２回路ブロックＣＢ２と対向する端辺２７２と、端辺２７２とは逆側の端辺２７３とを有する。
　第５接続端部２７４は、第２回路部２１２毎に設けられる。第５接続端部２７４は、板状部分２７０の端辺２７２から第２回路部２１２側に突出して設けられ、第２回路部２１２と接続する。図８においては、第５接続端部２７４を模式的に示している。第５接続端部２７４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。
　外部接続端部２７１は、端辺２７３から上方に突出していてよい。本例の外部接続端部２７１は、第３の外部接続端子ｔｍ３（Ｍ２）として機能する。
　第４ブロック内接続部２０９の板状部分２７０にはスリットが設けられていてよく、設けられていなくてもよい。スリットを設ける場合、板状部分２７０には、図６に示した板状部分２５０と同様のスリットを設けてよい。
　図９は、第３ブロック内接続部２０８の形状例を示す図である。第３ブロック内接続部２０８は、板状部分２８０、複数の第６接続端部２８４、および、外部接続端部２８１を有する。板状部分２８０は、Ｙ軸方向に並んで配置された複数の第１回路部２１１のうち、一端に配置された第１回路部２１１－１の上方から、他端に配置された第１回路部２１１－３の上方まで延伸する板状部材であってよい。板状部分２８０は、ＸＹ面に垂直に設けられてよい。板状部分２８０は、第１回路ブロックＣＢ１と対向する端辺２８２と、端辺２８２とは逆側の端辺２８３とを有する。
　第６接続端部２８４は、第１回路部２１１毎に設けられる。第６接続端部２８４は、板状部分２８０の端辺２８２から第１回路部２１１側に突出して設けられ、第１回路部２１１と接続する。図９においては、第６接続端部２８４を模式的に示している。第６接続端部２８４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。
　外部接続端部２８１は、端辺２８３から上方に突出していてよい。本例の外部接続端部２８１は、第２の外部接続端子ｔｍ２（Ｍ１）として機能する。
　第３ブロック内接続部２０８の板状部分２８０にはスリットが設けられていてよく、設けられていなくてもよい。スリットを設ける場合、板状部分２８０には、図６に示した板状部分２５０と同様のスリットを設けてよい。図９に示した例においては、外部接続端部２８１と、第６の接続端部２８４－２との間の電流経路が最短となる。当該スリットは、外部接続端部２８１と、第６の接続端部２８４－２とを結ぶ直線を横切って設けられてよい。
　図１０は、それぞれの回路部間における、ブロック間接続部２０２およびブロック内接続部の抵抗を模式的に示す図である。図１０においては、ブロック間接続部２０２および第１ブロック内接続部２０４においてスリットを設けたことにより増大した抵抗をＲｓで示している。また、幅狭領域を設けたことにより増大した抵抗をＲｔで示している。
　図１０に示すように、ブロック間接続部２０２にスリットを設けたことで、第１回路部２１１－１および第２回路部２１２－３に対して抵抗Ｒｓを追加できる。これにより、複数の第１回路部２１１と、複数の第２回路部２１２との間の電流経路の抵抗値を均一化できる。また、第１ブロック内接続部２０４にスリットを設けたことで、第３回路部２１３－３に対して抵抗Ｒｓを追加できる。これにより、第４の外部接続端子ｔｍ４（Ｎ）と、それぞれの第３回路部２１３との間の電流経路の抵抗値を均一化できる。また、抵抗Ｒｓを追加することで、電流がＵ字またはＣ字状に流れる場合に、内側の回路部と外側の回路部とで、電流を均一化できる。
（第２実施例）
　図１１は、第２実施例に係る内部回路の配置例を示す。本例の内部回路は、ダイオードＤ１およびＤ２を備えない。また、ブロック間接続部と、ブロック内接続部の配置が図２から図１０に示した第１実施例と異なる。他の構造は、第１実施例と同様である。
　本例の半導体装置１００は、ブロック間接続部２０２と、ブロック間接続部２０３とを有する。ブロック間接続部２０２は、第１回路ブロックＣＢ１と第２回路ブロックＣＢ２とを接続する。ただし本例のブロック間接続部２０２は、複数の導電性パターン３６ｆと、複数の導電性パターン３６ｐに接続されている。ブロック間接続部２０２は、第１実施例に示したブロック間接続部２０２と同様に、第５の外部接続端子ｔｍ５（Ｕ）として機能する。
　ブロック間接続部２０３は、第１回路ブロックＣＢ１と第２回路ブロックＣＢ２とを接続する。ブロック間接続部２０３は、複数の導電性パターン３６ｅと、複数の導電性パターン３６ｍに接続されている。ブロック間接続部２０３は、図２に示した第３ブロック内接続部２０８および第４ブロック内接続部２０９と同様に、第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）として機能する。
　本例の半導体装置１００は、第１ブロック内接続部２０４と、第２ブロック内接続部２０６とを備える。第１ブロック内接続部２０４と、第２ブロック内接続部２０６の回路ブロックＣＢに対する接続は、第１実施例に示した第１ブロック内接続部２０４および第２ブロック内接続部２０６と同様である。第１ブロック内接続部２０４と、第２ブロック内接続部２０６との形状は、第１実施例に示した第１ブロック内接続部２０４と、第２ブロック内接続部２０６と同一であってよい。
　図１２は、図１１に示した半導体装置１００の内部回路の回路構成の一例を示す図である。本例の内部回路は、３レベル電力変換（インバータ）回路の３相（Ｕ相、Ｖ相、Ｗ相）のうちの、１相分（Ｕ相）の回路である。本例の内部回路は、４つのトランジスタＴがＴ字状に接続されたＴ型の３レベル電力変換回路である。
　第１の外部接続端子ｔｍ１（Ｐ）と、第４の外部接続端子ｔｍ４（Ｎ）との間に、トランジスタＴ４およびトランジスタＴ３がこの順番で直列に接続されている。トランジスタＴ４のエミッタ端子と、トランジスタＴ３のコレクタ端子との接続点を、接続点Ｃ１とする。接続点Ｃ１は、交流出力端子としての第５の外部接続端子ｔｍ５（Ｕ）に接続されている。
　接続点Ｃ１と、第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）との間には、双方向スイッチ素子１２が設けられている。双方向スイッチ素子１２は、トランジスタＴ１およびＴ２を有する。双方向スイッチ素子１２を形成するトランジスタＴ１およびＴ２は、逆阻止ＩＧＢＴ（ＲＢ‐ＩＧＢＴ）であってよい。トランジスタＴ１のエミッタ端子がトランジスタＴ２のコレクタ端子に接続され、トランジスタＴ１のコレクタ端子がトランジスタＴ２のエミッタ端子に接続されている。トランジスタＴ１のエミッタ端子とトランジスタＴ２のコレクタ端子の接続点Ｃ２が、第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）に接続されている。
　図１３は、図１１に示した半導体装置１００における、それぞれの回路ブロックＣＢの概要を説明する図である。それぞれの回路ブロックＣＢの配置は、図４Ａに示した例と同一である。
　図１３におけるブロック間接続部２０２は、図５に示したブロック間接続部２０２と同様の構造を有する。これにより、第１回路ブロックＣＢ１と第２回路ブロックＣＢ２との間で電流が流れる場合に、それぞれの回路部に対する電流経路の抵抗値のバラツキを抑制できる。
　本例の半導体装置１００においても、複数の回路ブロックＣＢの間で、Ｕ字状に電流が流れる場合がある。例えば図１２において示した回路において、トランジスタＴ３およびＴ４が同時にオン状態になり、第１の外部接続端子ｔｍ１（Ｐ）および第４の外部接続端子ｔｍ４（Ｎ）が短絡状態になると、トランジスタＴ４、導電性パターン３６ｄ、導電性パターン３６ｆ、ブロック間接続部２０２、導電性パターン３６ｐ、導電性パターン３６ｋ、および、トランジスタＴ３の順番で電流が流れる。上述したように、第１の外部接続端子ｔｍ１（Ｐ）および第４の外部接続端子ｔｍ４（Ｎ）が短絡状態になると、第４回路ブロックＣＢ４、第１の回路ブロックＣＢ１、第２の回路ブロックＣＢ２、第３の回路ブロックＣＢ３の順番に電流がＵ字状に流れる。
　上述したように、電流がＵ字状のように所定の周回中心を回って流れると、周回中心側に配置された回路部に対する電流経路が、周回中心から離れて配置された回路部に対する電流経路よりも短くなりやすい。本例のブロック間接続部２０２によれば、周回中心の近くに配置された回路部の電流経路を増大させることができるので、全体的な電流経路の長さのバランスも改善できる。
　図１４は、ブロック間接続部２０３の形状例を示す図である。本例のブロック間接続部２０３は、板状部分２９０、複数の第５接続端部２７４、複数の第６接続端部２８４、外部接続端部２７１、および、外部接続端部２８１を有する。板状部分２９０は、Ｙ軸方向に並んで配置された複数の第１回路部２１１および複数の第２回路部２１２のうち、一端に配置された第１回路部２１１－３の上方から、他端に配置された第２回路部２１２－１の上方まで延伸する板状部材であってよい。板状部分２９０は、ＸＹ面に垂直に設けられてよい。板状部分２９０は、第１回路ブロックＣＢ１および第２回路ブロックＣＢ２と対向する端辺２９２と、端辺２９２とは逆側の端辺２９３とを有する。
　第５接続端部２７４は、第２回路部２１２毎に設けられる。第５接続端部２７４は、板状部分２９０の端辺２９２から第２回路部２１２側に突出して設けられ、第２回路部２１２と接続する。第６接続端部２８４は、第１回路部２１１毎に設けられる。第６接続端部２８４は、板状部分２９０の端辺２９２から第１回路部２１１側に突出して設けられ、第１回路部２１１と接続する。図１４においては、第５接続端部２７４および第６接続端部２８４を模式的に示している。第５接続端部２７４および第６接続端部２８４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。
　外部接続端部２７１および外部接続端部２８１は、端辺２９３から上方に突出していてよい。本例の外部接続端部２７１は、第３の外部接続端子ｔｍ３（Ｍ２）として機能する。外部接続端部２８１は、第２の外部接続端子ｔｍ２（Ｍ１）として機能する。
　板状部分２９０にはスリットが設けられていてよく、設けられていなくてもよい。スリットを設ける場合、板状部分２９０には、図６に示した板状部分２５０と同様のスリットを設けてよい。板状部分２９０は、第５接続端部２７４－３と第６接続端部２８４－１との間に設けられた端辺スリット２４２と、端辺スリット２４２に接続された第１内部スリット２４４－１と、第２内部スリット２４４－２とを有してよい。
　図１５は、第２実施例における、ブロック間接続部およびブロック内接続部の抵抗を模式的に示す図である。図１５においては、ブロック間接続部２０２および第１ブロック内接続部２０４においてスリットを設けたことにより増大した抵抗をＲｓで示している。また、幅狭領域を設けたことにより増大した抵抗をＲｔで示している。
　図１５に示すように、ブロック間接続部２０２にスリットを設けたことで、第３回路部２１３－３および第４回路部２１４－１に対して抵抗Ｒｓを追加できる。これにより、複数の第３回路部２１３と、複数の第４回路部２１４との間の電流経路の抵抗値を均一化できる。また、第１ブロック内接続部２０４にスリットを設けたことで、第３回路部２１３－３に対して抵抗Ｒｓを追加できる。これにより、第４の外部接続端子ｔｍ４（Ｎ）と、それぞれの第３回路部２１３との間の電流経路の抵抗値を均一化できる。また、抵抗Ｒｓを追加することで、電流がＵ字状に流れる場合に、内側の回路部と外側の回路部とで、電流を均一化できる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１２・・・双方向スイッチ素子、３６・・・導電性パターン、５０・・・絶縁基板、９０・・・接続部材、１００・・・半導体装置、１１０・・・ケース部、１１２・・・切込部、１１４・・・端子配置面、１１６・・・凸部、１２０・・・ベース部、２０１・・・直線、２０２・・・ブロック間接続部、２０３・・・ブロック間接続部、２０４・・・第１ブロック内接続部、２０６・・・第２ブロック内接続部、２０８・・・第３ブロック内接続部、２０９・・・第４ブロック内接続部、２１０・・・接続領域、２１１・・・第１回路部、２１２・・・第２回路部、２１３・・・第３回路部、２１４・・・第４回路部、２２０・・・板状部分、２２２・・・外部接続端部、２２４・・・端辺、２２６・・・端辺、２２８・・・幅狭領域、２３０・・・電流経路、２３１・・・第１接続端部、２３２・・・第２接続端部、２４２・・・端辺スリット、２４４・・・内部スリット、２５０・・・板状部分、２５１・・・外部接続端部、２５２・・・端辺、２５３・・・端辺、２５４・・・第３接続端部、２５５・・・端辺、２５６・・・スリット、２５７・・・スリット、２５８・・・直線、２５９・・・直線、２６０・・・板状部分、２６１・・・外部接続端部、２６２・・・端辺、２６３・・・端辺、２６４・・・第４接続端部、２６８・・・直線、２７０・・・板状部分、２７１・・・外部接続端部、２７２・・・端辺、２７３・・・端辺、２７４・・・第５接続端部、２８０・・・板状部分、２８１・・・外部接続端部、２８２・・・端辺、２８３・・・端辺、２８４・・・第６接続端部、２９０・・・板状部分、２９２・・・端辺、２９３・・・端辺

Claims (9)

  1. 　並列に接続された複数の第１回路部を有する第１回路ブロックと、
    　並列に接続された複数の第２回路部を有する第２回路ブロックと、
    　前記第１回路ブロックと前記第２回路ブロックとを電気的に接続するブロック間接続部と
    　を備え、
    　前記ブロック間接続部は、前記第１回路ブロックから、前記第２回路ブロックにおいて最も前記第１回路ブロックの近くに配置された第２回路部までの電流経路における抵抗値を増大させる抵抗調整部を有する半導体装置。
  2. 　前記複数の第１回路部は、第１方向に並んで配置されており、
    　前記複数の第２回路部は、前記第１方向に並んで配置されており、
    　前記第１回路ブロックおよび前記第２回路ブロックは、前記第１方向に並んで配置されている
    　請求項１に記載の半導体装置。
  3. 　前記抵抗調整部は、前記第２回路ブロックから、前記第１回路ブロックにおいて最も前記第２回路ブロックの近くに配置された第１回路部までの電流経路における抵抗値を増大させる
    　請求項２に記載の半導体装置。
  4. 　前記ブロック間接続部は、板状部分を有しており、
    　前記抵抗調整部は、前記板状部分に設けられたスリットである
    　請求項２または３に記載の半導体装置。
  5. 　前記ブロック間接続部は、
    　第１回路部毎に設けられ、前記板状部分の端辺から突出して前記第１回路部と接続する第１接続端部と、
    　第２回路部毎に設けられ、前記板状部分の前記端辺から突出して前記第２回路部と接続する第２接続端部と
    　を有し、
    　前記抵抗調整部は、
    　前記板状部分の前記端辺において、最も前記第２接続端部側に配置された前記第１接続端部と、最も前記第１接続端部側に配置された前記第２接続端部との間に設けられ、前記端辺から前記板状部分の内部まで延伸する端辺スリットと、
    　前記板状部分において前記端辺スリットに接続して設けられ、前記端辺に沿って前記第１接続端部側に延伸する第１内部スリットと、
    　前記板状部分において前記端辺スリットに接続して設けられ、前記端辺に沿って前記第２接続端部側に延伸する第２内部スリットと
    　を有する請求項４に記載の半導体装置。
  6. 　前記第１内部スリットは、少なくとも一つの前記第１接続端部よりも外側まで延伸して設けられており、
    　前記第２内部スリットは、少なくとも一つの前記第２接続端部よりも外側まで延伸して設けられている
    　請求項５に記載の半導体装置。
  7. 　前記第１方向と垂直な第２方向において前記第２回路ブロックと並んで配置され、前記第２回路ブロックと電気的に接続された第３回路ブロックと、
    　前記第２方向において前記第１回路ブロックと並んで配置され、且つ、前記第１方向において前記第３回路ブロックと並んで配置され、前記第１回路ブロックと電気的に接続された第４回路ブロックと
    　を備え、
    　前記第３回路ブロックは、電気的に並列に接続され、且つ、前記第１方向に並んで配置された複数の第３回路部を有し、
    　前記第４回路ブロックは、電気的に並列に接続され、且つ、前記第１方向に並んで配置された複数の第４回路部を有する
    　請求項２から６のいずれか一項に記載の半導体装置。
  8. 　前記第３回路ブロックに電気的に接続された第１ブロック内接続部を備え、
    　前記第１ブロック内接続部は、
    　スリットが設けられた板状部分と、
    　前記板状部分から突出して設けられた外部接続端部と、
    　第３回路部毎に設けられ、前記板状部分の端辺から突出して前記第３回路部と接続する第３接続端部と
    　を有し、
    　前記第３接続端部のうち最も前記第４回路ブロック側に配置された第３接続端部と、前記外部接続端部とを結ぶ直線を横切るように、前記スリットが設けられている
    　請求項７に記載の半導体装置。
  9. 　前記第４回路ブロックに電気的に接続された第２ブロック内接続部を備え、
    　前記第２ブロック内接続部は、
    　板状部分と、
    　前記板状部分から突出して設けられた外部接続端部と、
    　第４回路部毎に設けられ、前記板状部分の端辺から突出して前記第４回路部と接続する第４接続端部と
    　を有し、
    　前記第１ブロック内接続部の前記外部接続端部は、前記板状部分における前記第１方向の中央よりも前記第４回路ブロック側に配置されており、
    　前記第２ブロック内接続部の前記外部接続端部は、前記板状部分における前記第１方向の中央よりも前記第３回路ブロックとは逆側に配置されており、
    　前記第２ブロック内接続部の前記板状部分には、それぞれの前記第４接続端部と、前記外部接続端部とを結ぶ各直線を横切るスリットが設けられていない
    　請求項８に記載の半導体装置。
PCT/JP2019/017815 2018-06-01 2019-04-25 半導体装置 WO2019230292A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112019000178.7T DE112019000178T5 (de) 2018-06-01 2019-04-25 Halbleitervorrichtung
JP2020521806A JP7060094B2 (ja) 2018-06-01 2019-04-25 半導体装置
CN201980005944.9A CN111386604B (zh) 2018-06-01 2019-04-25 半导体装置
US16/882,548 US11373988B2 (en) 2018-06-01 2020-05-25 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-106515 2018-06-01
JP2018106515 2018-06-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/882,548 Continuation US11373988B2 (en) 2018-06-01 2020-05-25 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2019230292A1 true WO2019230292A1 (ja) 2019-12-05

Family

ID=68697578

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/017815 WO2019230292A1 (ja) 2018-06-01 2019-04-25 半導体装置

Country Status (5)

Country Link
US (1) US11373988B2 (ja)
JP (1) JP7060094B2 (ja)
CN (1) CN111386604B (ja)
DE (1) DE112019000178T5 (ja)
WO (1) WO2019230292A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022009556A1 (ja) * 2020-07-09 2022-01-13 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060126A (ja) * 1998-08-11 2000-02-25 Hitachi Ltd 電力変換器の主回路構造
JP2002125381A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp 電力変換装置
JP2002353407A (ja) * 2001-05-30 2002-12-06 Fuji Electric Co Ltd 半導体素子の並列接続用導体
WO2013179547A1 (ja) * 2012-06-01 2013-12-05 パナソニック株式会社 パワー半導体装置
JP2017118816A (ja) * 2013-02-06 2017-06-29 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249735A (ja) 1994-03-08 1995-09-26 Hitachi Ltd 半導体素子の並列接続方法
JP3269745B2 (ja) 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
US8330489B2 (en) * 2009-04-28 2012-12-11 International Business Machines Corporation Universal inter-layer interconnect for multi-layer semiconductor stacks
US8785246B2 (en) * 2012-08-03 2014-07-22 Plx Technology, Inc. Multiple seal-ring structure for the design, fabrication, and packaging of integrated circuits
WO2014192118A1 (ja) 2013-05-30 2014-12-04 三菱電機株式会社 半導体装置
DE112014006352T5 (de) * 2014-02-11 2016-10-27 Mitsubishi Electric Corporation Leistungshalbleitermodul
KR101629961B1 (ko) 2014-06-20 2016-06-13 네이버 주식회사 온라인 대화를 이용한 거래 방법 및 시스템
US10002858B2 (en) 2014-07-15 2018-06-19 Hitachi, Ltd. Power transistor module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060126A (ja) * 1998-08-11 2000-02-25 Hitachi Ltd 電力変換器の主回路構造
JP2002125381A (ja) * 2000-10-13 2002-04-26 Mitsubishi Electric Corp 電力変換装置
JP2002353407A (ja) * 2001-05-30 2002-12-06 Fuji Electric Co Ltd 半導体素子の並列接続用導体
WO2013179547A1 (ja) * 2012-06-01 2013-12-05 パナソニック株式会社 パワー半導体装置
JP2017118816A (ja) * 2013-02-06 2017-06-29 富士電機株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022009556A1 (ja) * 2020-07-09 2022-01-13 富士電機株式会社 半導体装置及び半導体装置の製造方法
JPWO2022009556A1 (ja) * 2020-07-09 2022-01-13
DE112021000211T5 (de) 2020-07-09 2022-08-18 Fuji Electric Co., Ltd. Halbleitervorrichtung Und Verfahren Zum Herstellen Derselben
JP7428254B2 (ja) 2020-07-09 2024-02-06 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
DE112019000178T5 (de) 2020-09-03
US11373988B2 (en) 2022-06-28
JPWO2019230292A1 (ja) 2020-12-17
US20200286877A1 (en) 2020-09-10
JP7060094B2 (ja) 2022-04-26
CN111386604A (zh) 2020-07-07
CN111386604B (zh) 2023-12-19

Similar Documents

Publication Publication Date Title
JP6852834B2 (ja) 半導体装置
US11270984B2 (en) Semiconductor module
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US10784214B2 (en) Semiconductor module, electric automobile and power control unit
US10854589B2 (en) Semiconductor device
US9762140B2 (en) Semiconductor device
US10797036B2 (en) Semiconductor device
JP4532303B2 (ja) 半導体モジュール
US11456238B2 (en) Semiconductor device including a semiconductor chip connected with a plurality of main terminals
US11101241B2 (en) Semiconductor device having terminals and semiconductor elements electrically connected to a respective side surface of the terminals
JP6245377B2 (ja) 半導体装置及びバスバー
JP6745991B2 (ja) 半導体パワーモジュール
US20210407875A1 (en) Semiconductor device
CN114846600A (zh) 具有改进的电气特性和热特性的功率模块
WO2019230292A1 (ja) 半導体装置
JP7428017B2 (ja) 半導体モジュール
JP2015053410A (ja) 半導体モジュール
JP2021064674A (ja) 半導体装置
JP7428019B2 (ja) 半導体モジュール
US20240030211A1 (en) Semiconductor module
JP7192235B2 (ja) 半導体装置
JP2023129107A (ja) 半導体モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19812004

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020521806

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19812004

Country of ref document: EP

Kind code of ref document: A1