WO2022009556A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
WO2022009556A1
WO2022009556A1 PCT/JP2021/020530 JP2021020530W WO2022009556A1 WO 2022009556 A1 WO2022009556 A1 WO 2022009556A1 JP 2021020530 W JP2021020530 W JP 2021020530W WO 2022009556 A1 WO2022009556 A1 WO 2022009556A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit pattern
semiconductor device
joined
divided
legs
Prior art date
Application number
PCT/JP2021/020530
Other languages
English (en)
French (fr)
Inventor
太一 伊藤
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2022534946A priority Critical patent/JP7428254B2/ja
Priority to DE112021000211.2T priority patent/DE112021000211T5/de
Priority to CN202180007987.8A priority patent/CN114902389A/zh
Publication of WO2022009556A1 publication Critical patent/WO2022009556A1/ja
Priority to US17/855,162 priority patent/US20220330429A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/607—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of mechanical vibrations, e.g. ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20509—Multiple-component heat spreaders; Multi-component heat-conducting support plates; Multi-component non-closed heat-conducting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10856—Divided leads, e.g. by slot in length direction of lead, or by branching of the lead

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • the semiconductor device includes, for example, semiconductor elements such as an IGBT (Insulated Gate Bipolar Transistor) and a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • the semiconductor device includes a heat sink and a ceramic circuit board provided with a semiconductor element bonded to the heat sink. Further, in the semiconductor device, the circuit patterns of the ceramic circuit boards are electrically connected by lead frames.
  • the lead frame has a main body portion, a plurality of external connection terminals connected to the main body portion, and a plurality of leg portions connected to the main body portion. The main body is extended so as to pass over a plurality of ceramic circuit boards.
  • the external connection terminal is electrically connected to an external device or the like.
  • the external connection terminal inputs a current to the main body or outputs a current conducting the main body to the outside.
  • the legs are L-shaped when viewed from the side. Such legs are connected to the main body along the main body passing over the plurality of ceramic circuit boards. The legs are electrically joined to the circuit pattern of each ceramic circuit board to electrically connect each ceramic circuit board to the main body. At this time, the legs are bonded to the circuit pattern of the ceramic circuit board by ultrasonic bonding.
  • Such lead frames are made of, for example, copper or a copper alloy.
  • the legs of the lead frame are bonded to the circuit pattern of the main body by ultrasonic bonding.
  • the legs When joining, the legs may be misaligned from the planned joining location depending on the vibration direction.
  • ultrasonic bonding of the legs is performed in order from the leg located at one end of the main body along the extending direction of the main body, the other end of the opposite end of the main body is formed.
  • the misalignment of the legs with respect to the circuit pattern becomes large.
  • the lead frame to which the legs are joined in this way has a large dimensional tolerance with respect to the ceramic circuit board, which may make it impossible to manufacture a semiconductor device.
  • the present invention has been made in view of such a point, and an object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device in which the positional deviation of the joint portion of the leg portion of the lead frame is prevented.
  • a semiconductor chip an insulating circuit board having an insulating plate and a circuit pattern provided on the insulating plate and electrically connected to the semiconductor chip, and the circuit pattern bonded to one end thereof.
  • a wiring member including a leg portion to be formed and having an external connection terminal at the other end thereof, and the leg portion includes a vertical portion extending in a vertical direction with respect to the circuit pattern and a circuit pattern side of the vertical portion.
  • the first divided portion joined to the circuit pattern by bending in a predetermined direction from the branch portion at the lower end of the circuit and extending parallel to the circuit pattern, and the branch portion bent in the opposite direction to the predetermined direction.
  • a semiconductor device comprising a second split portion that extends parallel to the circuit pattern and is joined to the circuit pattern.
  • an insulated circuit board having an insulating plate and a circuit pattern provided on the insulating plate, and a leg portion joined to the circuit pattern at one end are included, and an external connection is made at the other end.
  • the leg portion is provided with a terminal, and the leg portion is bent in a predetermined direction from a vertical portion extending in the vertical direction with respect to the circuit pattern and a branch portion of the lower end portion of the vertical portion on the circuit pattern side to the circuit pattern.
  • a first divided portion that is stretched in parallel and joined to the circuit pattern, and a first split portion that is bent in the opposite direction of the predetermined direction from the branch portion and stretched in parallel to the circuit pattern and joined to the circuit pattern.
  • the first division portion and the second division portion of the leg portion are arranged in the circuit pattern, and the first division portion and the first division portion are arranged.
  • a method for manufacturing a semiconductor device which comprises an ultrasonic joining step of simultaneously joining a second divided portion to the circuit pattern by ultrasonic joining.
  • the positional deviation of the joint portion of the leg portion of the lead frame is prevented with respect to the circuit pattern, and the semiconductor device can be appropriately manufactured.
  • the "front surface” and the “upper surface” represent the surface facing upward in the semiconductor device 10 of FIG. Similarly, “upper” refers to the upper direction in the semiconductor device 10 of FIG.
  • the “back surface” and the “bottom surface” represent a surface facing downward in the semiconductor device 10 of FIG.
  • “bottom” represents the direction of the lower side in the semiconductor device 10 of FIG.
  • Other drawings mean the same direction as needed.
  • the "front surface”, “upper surface”, “upper”, “back surface”, “lower surface”, “lower”, and “side surface” are merely expedient expressions for specifying the relative positional relationship, and are the present invention. It does not limit the technical idea of. For example, “top” and “bottom” do not necessarily mean vertical to the ground. That is, the “up” and “down” directions are not limited to the direction of gravity.
  • FIG. 1 is a plan view of the inside of the semiconductor device of the first embodiment
  • FIG. 2 is a diagram for explaining the semiconductor device of the first embodiment. Note that FIG. 1 shows a plan view when the case 20 is removed from the semiconductor device 10 of FIG. 2 (A) shows a plan view of the semiconductor device 10, and FIG. 2 (B) shows a side view of the semiconductor device 10 of FIG. 2 (A) from the lower side in the drawing.
  • the semiconductor device 10 includes a heat dissipation base plate 30, a plurality of ceramic circuit boards 40a to 40f provided on the heat dissipation base plate 30, and control wiring units 50a to 50f.
  • the ceramic circuit boards 40a to 40f are referred to as ceramic circuit boards 40 when they are not distinguished from each other.
  • the control wiring units 50a to 50f are referred to as control wiring units 50 when they are not distinguished from each other.
  • the semiconductor device 10 is provided with lead frames 60a to 60c for positive electrodes, negative electrodes, and outputs electrically connected to each ceramic circuit board 40, respectively.
  • the lead frames 60a to 60c for the positive electrode, the negative electrode, and the output are referred to as lead frames 60 when they are not distinguished from each other.
  • a case 20 is mounted on a heat dissipation base plate 30 (see FIG. 2).
  • the ceramic circuit board 40 and the control wiring unit 50 on the heat dissipation base plate 30 are covered with a case 20.
  • the ceramic circuit boards 40a to 40f are arranged in a row on the front surface of the heat dissipation base plate 30 along the long side of the heat dissipation base plate 30.
  • the ceramic circuit board 40 is joined to the front surface of the heat dissipation base plate 30 via, for example, solder or silver wax.
  • the ceramic circuit boards 40a to 40f are bonded to the first semiconductor chips 45a and 46a and the second semiconductor chips 45b and 46b, which will be described later, and are electrically connected by bonding wires.
  • the bonding wire is made of a material having excellent conductivity.
  • the material is composed of, for example, gold, silver, copper, aluminum, or an alloy containing at least one of these.
  • the diameter of the bonding wire is, for example, 100 ⁇ m or more and 500 ⁇ m or less.
  • the control wiring units 50a, 50c, 50e are located on the heat dissipation base plate 30 and above the ceramic circuit boards 40a, 40c, 40e in FIG.
  • the control wiring units 50b, 50d, and 50f are located on the heat dissipation base plate 30 and below the ceramic circuit boards 40a, 40d, and 40e in FIG.
  • Such a control wiring unit 50 has an insulating plate 51, a circuit pattern 52 provided on the insulating plate 51, and a control lead frame 60d joined on the circuit pattern 52.
  • the control wiring unit 50f is formed with a circuit pattern 52 and a control lead frame 60d. In the other control wiring unit 50, two sets of the circuit pattern 52 and the control lead frame 60d are formed.
  • the insulating plate 51 is made of ceramics having good thermal conductivity. Such ceramics are composed of, for example, a composite material containing aluminum oxide and zirconium oxide added to the aluminum oxide as a main component, or a material containing silicon nitride as a main component.
  • the thickness of the insulating plate 51 is 0.5 mm or more and 2.0 mm or less.
  • the insulating plate 51 has a rectangular shape in a plan view. Further, the corners may be chamfered into an R shape or a C shape.
  • the plurality of circuit patterns 52 are made of a metal having excellent conductivity. Such metals are, for example, silver, copper, nickel, or alloys containing at least one of these.
  • the thickness of the plurality of circuit patterns 52 is 0.5 mm or more and 1.5 mm or less.
  • the surfaces of the plurality of circuit patterns 52 may be plated in order to improve the corrosion resistance. At this time, the plating material used is, for example, nickel, nickel-phosphorus alloy, nickel-boron alloy.
  • the plurality of circuit patterns 52 for the insulating plate 51 are obtained by forming a metal plate on the front surface of the insulating plate 51 and performing a treatment such as etching on the metal plate.
  • a plurality of circuit patterns 52 cut out from the metal plate in advance may be crimped to the front surface of the insulating plate 51.
  • the plurality of circuit patterns 52 shown in FIG. 1 are an example. If necessary, the number, shape, size, etc. of the circuit pattern 52 may be appropriately selected.
  • the control lead frame 60d is made of a metal having excellent conductivity. Such metals are, for example, silver, copper, nickel, or alloys containing at least one of these.
  • the surface of the control lead frame 60d may be plated to improve corrosion resistance. At this time, the plating material used is, for example, nickel, nickel-phosphorus alloy, nickel-boron alloy.
  • a control external connection terminal 62d is provided at the tip of the control lead frame 60d.
  • the positive electrode, negative electrode, and output lead frames 60a to 60c may also be made of a metal having excellent conductivity and may be plated. Further, the positive electrode lead frame 60a is connected to two positive electrode external connection terminals 62a. The negative electrode lead frame 60b is connected to two negative electrode external connection terminals 62b. One output external connection terminal 62c is connected to the output lead frame 60c.
  • the heat dissipation base plate 30 is made of a metal having excellent thermal conductivity. Such metals are, for example, aluminum, iron, silver, copper, or alloys containing at least one of these.
  • the surface of the heat dissipation base plate 30 may be plated in order to improve corrosion resistance. At this time, the plating material used is, for example, nickel, nickel-phosphorus alloy, nickel-boron alloy.
  • a cooler (not shown) may be attached to the back surface of the heat dissipation base plate 30 of the semiconductor device 10 via thermal grease. This also makes it possible to improve heat dissipation.
  • the thermal grease is, for example, silicone mixed with a metal oxide filler.
  • the cooler in this case is made of, for example, aluminum, iron, silver, copper, or an alloy containing at least one of these, which has excellent thermal conductivity.
  • fins a heat sink composed of a plurality of fins, a water-cooled cooling device, or the like can be applied.
  • the heat dissipation base plate 30 may be integrally configured with such a cooler. In that case, it is composed of aluminum, iron, silver, copper, or an alloy containing at least one of these, which has excellent thermal conductivity.
  • a material such as nickel may be formed on the surface of the heat dissipation base plate 30 integrated with the cooler by a plating treatment or the like.
  • nickel there are nickel-phosphorus alloys, nickel-boron alloys and the like.
  • the case 20 includes a lower storage portion 21 and an upper storage portion 22.
  • the lower storage portion 21 has a rectangular shape in a plan view and has a box shape.
  • the upper storage portion 22 is also rectangular in a plan view, and has a box shape smaller than that of the lower storage portion 21.
  • the lower storage portion 21 and the upper storage portion 22 are integrally connected to each other, and the inside is hollow.
  • the ceramic circuit board 40, the positive electrode, the negative electrode, the output, the control lead frames 60a to 60d, and the like are housed in the cavity of the case 20.
  • Such a case 20 is made of a thermoplastic resin. Examples of such a resin include polyphenylene sulfide resin, polybutylene terephthalate resin, polybutylene succinate resin, polyamide resin, acrylonitrile butadiene styrene resin and the like.
  • Control terminal areas 21a, 21c, 21e recessed on the back surface side of the case 20 are provided on the front surface of the lower storage portion 21 along one long side. From the control terminal areas 21a, 21c, 21e, the control external connection terminals 62d of the control lead frame 60d are represented, respectively. Control terminal areas 21b, 21d, 21f recessed on the back surface side of the case 20 are provided on the front surface of the lower storage portion 21 along the other long side. From the control terminal areas 21b, 21d, 21f, the control external connection terminals 62d of the control lead frame 60d are represented, respectively.
  • an output external connection terminal 62c From the front surface of the upper storage portion 22, along the long side, an output external connection terminal 62c, a positive electrode external connection terminal 62a, a negative electrode external connection terminal 62b, a positive electrode external connection terminal 62a, and a negative electrode external connection The terminals 62b and the terminals 62b are respectively exposed.
  • the output external connection terminal 62c has a flat plate shape, extends vertically upward from one long side of the front surface of the upper storage portion 22, and is folded back toward the front surface side.
  • the positive electrode external connection terminal 62a, the negative electrode external connection terminal 62b, the positive electrode external connection terminal 62a, and the negative electrode external connection terminal 62b are all flat, and are from the other long side of the front surface of the upper storage portion 22. It extends vertically upward and is folded back toward the front surface.
  • FIG. 3 is a plan view of a ceramic circuit board included in the semiconductor device of the first embodiment. Although the ceramic circuit board 40a is shown in FIG. 3, other ceramic circuit boards have the same configuration.
  • the ceramic circuit board 40a is arranged with the first semiconductor chips 45a and 46a and the second semiconductor chips 45b and 46b, and is electrically connected by a bonding wire (not shown).
  • the first semiconductor chips 45a and 46a are switching elements made of silicon or silicon carbide.
  • the switching element is, for example, an IGBT or a power MOSFET.
  • a collector electrode is provided as a main electrode on the back surface
  • a gate electrode is provided as a control electrode
  • an emitter electrode is provided as a main electrode on the front surface.
  • the second semiconductor chips 45b and 46b are diode elements made of silicon or silicon carbide.
  • the diode element is, for example, an FWD (Free Wheeling Diode) such as an SBD (Schottky Barrier Diode) or a PiN (P-intrinsic-N) diode.
  • FWD Free Wheeling Diode
  • SBD Schottky Barrier Diode
  • PiN PiN diode.
  • Such second semiconductor chips 45b and 46b are provided with a cathode electrode as a main electrode on the back surface and an anode electrode as a main electrode on the front surface.
  • soldering (not shown).
  • Lead-free solder is used as the solder.
  • the lead-free solder may be, for example, at least one of an alloy consisting of tin-silver-copper, an alloy consisting of tin-zinc-bismuth, an alloy consisting of tin-copper, and an alloy consisting of tin-silver-indium-bismuth. It is the main component.
  • the solder may contain additives. Additives are, for example, nickel, germanium, cobalt or silicon.
  • the thicknesses of the first semiconductor chips 45a and 46a and the second semiconductor chips 45b and 46b are, for example, 180 ⁇ m or more and 220 ⁇ m or less, and the average is about 200 ⁇ m.
  • the ceramic circuit board 40a has an insulating plate 41 and a metal plate 43 (see FIG. 5) formed on the back surface of the insulating plate 41. Further, the ceramic circuit board 40a has circuit patterns 42a to 42e formed on the front surface of the insulating plate 41, respectively. In the following, when the circuit patterns 42a to 42e are not particularly distinguished, they are referred to as circuit patterns 42.
  • the insulating plate 41 is the same as the insulating plate 51, and is made of high thermal conductive ceramics such as aluminum oxide, aluminum nitride, and silicon nitride, which have excellent thermal conductivity.
  • the metal plate 43 is made of a metal such as aluminum, iron, silver, copper, or an alloy containing at least one of these, which has excellent thermal conductivity.
  • the circuit patterns 42a to 42e are the same as the circuit pattern 52, and are made of a metal such as copper or a copper alloy having excellent conductivity. Then, in order to improve the corrosion resistance, for example, a material such as nickel may be formed on the surface by a plating treatment or the like. Specifically, in addition to nickel, there are nickel-phosphorus alloys, nickel-boron alloys and the like. The thickness of the circuit patterns 42a to 42e is, for example, 0.1 mm or more and 1 mm or less.
  • a DCB (Direct Copper Bonding) substrate or an AMB (Active Metal Brazing) substrate can be used as the ceramic circuit board 40a having such a configuration.
  • the ceramic circuit board 40a can conduct the heat generated by the first and second semiconductor chips 45a and 45b to the heat dissipation base plate 30 via the circuit patterns 42a and 42b, the insulating plate 41 and the metal plate 43.
  • the circuit pattern 42a constitutes the collector pattern of the first arm portion A.
  • collector electrodes formed on the back surfaces of the first and second semiconductor chips 45a and 45b are joined via solder.
  • the circuit pattern 42a has a substantially rectangular shape, and a portion to which the leg portion 64 of the positive electrode lead frame 60a is joined protrudes from the lower side in FIG.
  • the circuit pattern 42d constitutes the control pattern of the first arm portion A.
  • the bonding wire 47a connected to the gate electrode of the first semiconductor chip 45a is connected.
  • the circuit pattern 42d is electrically connected to the control wiring unit 50b by a bonding wire (not shown).
  • the circuit pattern 42b constitutes the emitter pattern of the first arm portion A and the collector pattern of the second arm portion B.
  • the circuit pattern 42b is connected to a bonding wire 47b connected to an output electrode (emitter electrode) of the first and second semiconductor chips 45a and 45b on the circuit pattern 42a. Further, in the circuit pattern 42b, collector electrodes formed on the back surfaces of the first and second semiconductor chips 46a and 46b are joined via solder.
  • the circuit pattern 42b has a substantially rectangular shape, and the upper portion in FIG. 3 is projected.
  • the circuit pattern 42b is arranged side by side with the circuit pattern 42a. Further, the circuit pattern 42b is electrically connected to the control wiring unit 50a by a bonding wire (not shown).
  • the circuit pattern 42e constitutes the control pattern of the second arm portion B.
  • the circuit pattern 42e is connected to the bonding wire 47c connected to the gate electrode of the first semiconductor chip 46a.
  • the circuit pattern 42c constitutes the emitter pattern of the second arm portion B.
  • the circuit pattern 42c is connected to the bonding wire 47d connected to the output electrode (emitter electrode) of the second semiconductor chip 46b.
  • the circuit pattern 42c is arranged on the lower side in FIG. 3 of the circuit pattern 42b. In such a circuit pattern 42c, the leg portion 64 of the negative electrode lead frame 60b is joined.
  • FIG. 4 is a plan view of a plurality of ceramic circuit boards connected by a lead frame included in the semiconductor device of the first embodiment.
  • FIG. 4 is a plan view of a plurality of ceramic circuit boards connected by a lead frame included in the semiconductor device of the first embodiment.
  • FIG. 5 is a side view of a plurality of ceramic circuit boards connected by a lead frame included in the semiconductor device of the first embodiment.
  • the description of the heat dissipation base plate 30 is omitted.
  • FIG. 5 shows the side surface of the positive electrode lead frame 60a only. Further, FIG. 5 shows a part of the upper storage portion 22 of the case 20.
  • the positive electrode lead frame 60a includes a main body portion 61, a positive electrode external connection terminal 62a, a linking portion 63, and a leg portion 64.
  • the positive electrode lead frame 60a is provided with a leg portion 64 (and a linking portion 63) at a position corresponding to the ceramic circuit board 40 to be connected to the main body portion 61.
  • the positive electrode lead frame 60a is provided with a positive electrode external connection terminal 62a with respect to the main body 61 according to the position exposed from the case 20.
  • the lead frames 60b and 60c for the negative electrode and the output are also provided with the leg portions 64 (and the linking portion 63) at positions corresponding to the ceramic circuit board 40 to be connected to the main body portion 61.
  • the lead frames 60b and 60c for the negative electrode and the output are for the negative electrode, which are not shown in FIGS. 4 and 5, depending on the positions exposed from the case 20 with respect to the main body 61 as shown in FIG. It is provided with external connection terminals 62b and 62c for output.
  • the main body 61 has a flat plate shape, and as shown in FIGS. 4 and 5, a plurality of ceramic circuit boards 40 arranged in one direction are extended from the front surface to a predetermined height in the wiring direction. It is provided.
  • the positive electrode, negative electrode, and output external connection terminals 62a to 62c are flat plates, project vertically with respect to the front surface of the ceramic circuit board 40, and are integrally connected to the main body 61. ..
  • the positive electrode, negative electrode, and output external connection terminals 62a to 62c are provided so as to face the front surface of the upper storage portion 22 of the case 20, respectively.
  • the positive electrode, negative electrode, and output external connection terminals 62a to 62c extend vertically from the front surface of the upper storage portion 22 of the case 20.
  • the external connection terminals 62a to 62c for the positive electrode, the negative electrode, and the output extending from the front surface of the upper storage portion 22 of the case 20, as shown in FIG. 2, the positive electrode, the negative electrode, and the output
  • the main surface of the external connection terminals 62a to 62c is exposed on the front surface of the upper storage portion 22.
  • the leg portions 64 are electrically connected to the circuit patterns 42a to 42c of each ceramic circuit board 40 for each of the positive electrode, negative electrode, and output lead frames 60a to 60c. The details of the leg portion 64 will be described later.
  • the linking portion 63 is integrally connected to the main body portion 61 and the leg portion 64. Therefore, the linking portion 63 electrically connects the main body portion 61 and the leg portion 64.
  • FIG. 6 is a perspective view of a leg portion of a lead frame included in the semiconductor device of the first embodiment. Note that FIG. 6 shows the leg portion 64 (lower end portion side) of the lead frame 60, which is joined to the circuit pattern 42. In the lead frame 60, the main body portion 61 and the linking portion 63 are not shown.
  • the leg portion 64 includes a vertical portion 64a and a split portion 64b, 64c.
  • the width of the leg portion 64 is uniform in the vertical portion 64a and the divided portions 64b, 64c.
  • the thickness of the divided portions 64b and 64c is approximately half the thickness of the vertical portion 64a, respectively. That is, the thickness of the vertical portion 64a is obtained by matching the thicknesses of the divided portions 64b and 64c.
  • the vertical portion 64a extends in the vertical direction with respect to the circuit pattern 42.
  • the vertical portion 64a is connected to the linking portion 63 at the stretching destination.
  • the split portion 64b further includes a continuation portion 64b1 and a parallel portion 64b2.
  • the continuation portion 64b1 bends in a predetermined direction from the branch portion 64a1 at the lower end portion of the vertical portion 64a on the circuit pattern 42 side.
  • the predetermined direction is the thickness direction.
  • the predetermined direction is divided so as to be split from a rift formed so as to cross the other end in parallel with the width direction at the other end of the sandwiched one end (vertical portion 64a) as described later.
  • the parallel portion 64b2 is continuously extended from the continuation portion 64b1 in parallel with the circuit pattern 42, and is joined to the circuit pattern 42 by the circuit pattern joining region 64b3 on the back surface.
  • the split portion 64c is provided on the opposite side of the split portion 64b and includes a continuation portion 64c1 and a parallel portion 64c2.
  • the continuation portion 64c1 bends from the branch portion 64a1 at the lower end portion of the vertical portion 64a on the circuit pattern 42 side to the opposite side in a predetermined direction.
  • the parallel portion 64c2 is continuously extended from the continuation portion 64c1 in parallel with the circuit pattern 42, and is joined to the circuit pattern 42 by the circuit pattern joining region 64c3 on the back surface.
  • Such a leg portion 64 is attached to the circuit pattern 42 via a linking portion 63 with respect to the main body portion 61 so that a predetermined direction in the divided portions 64b and 64c is parallel to the wiring direction of the main body portion 61. ..
  • the length from the branch portion 64a1 of the split portion 64b to the tip portion in the predetermined direction is equal to the length from the branch portion 64a1 of the split portion 64c to the tip portion on the opposite side in the predetermined direction.
  • the widths of the divided portions 64b and 64c are the same, the areas of the divided portions 64b and 64c are equal, and in particular, the areas of the parallel portions 64b2 and 64c2 are equal.
  • such a leg portion 64 sandwiches and fixes one end portion (vertical portion 64a) of a rectangular and plate-shaped conductive plate, and crosses the width parallel to the other end portion in the width direction.
  • Form a rift It is obtained by dividing the crevice so as to be split and bending the divided pieces in opposite directions. Therefore, the thickness of the vertical portion 64a is the total thickness of the divided portions 64b and 64c. At this time, it is desirable that the thickness of the divided portions 64b and 64c is half the thickness of the vertical portions 64a, respectively.
  • the divided portions 64b and 64c are joined to the circuit pattern 42. As will be described later, the divided portions 64b and 64c are bonded to the circuit pattern 42 by ultrasonic bonding.
  • the leg portion 64 is stably joined to the circuit pattern 42.
  • the vertical portion 64a is reliably and stably supported by the split portions 64b and 64c on the front surface side and the back surface side, respectively.
  • the continuation portions 64b1 and 64c1 are not joined to the circuit pattern 42, and elasticity is exhibited between the vertical portion 64a and the division portions 64b and 64c. Therefore, the continuation portions 64b1 and 64c1 can alleviate the impact from the outside on the leg portions 64. Therefore, deformation, misalignment, and the like of the vertical portion 64a are prevented, and the lead frame 60 can be maintained at a predetermined joint location.
  • FIG. 7 is a flowchart showing a method of manufacturing the semiconductor device according to the first embodiment.
  • FIG. 8 is a diagram for explaining an ultrasonic bonding step included in the method for manufacturing a semiconductor device according to the first embodiment.
  • Step S10 in FIG. 7 a preparation step of preparing a case 20, a heat dissipation base plate 30, a ceramic circuit board 40, control wiring units 50a to 50e, first semiconductor chips 45a and 46a and second semiconductor chips 45b and 46b, a lead frame 60, and the like is performed ( Step S10 in FIG. 7).
  • the lead frame 60 is formed with the leg portion 64 shown in FIG. 6 in advance.
  • step S11 in FIG. 7 The ceramic circuit board 40 and the control wiring units 50a to 50e are placed on the front surface of the heat dissipation base plate 30 via solder. Further, the first semiconductor chips 45a and 46a and the second semiconductor chips 45b and 46b are placed on the circuit pattern 42 of the ceramic circuit board 40 via solder, respectively.
  • step S11 step S12 in FIG. 7
  • it is heated to melt the solder.
  • the solder After the solder has melted, it is cooled to solidify the solder, so that the ceramic circuit board 40 and the control wiring units 50a to 50e are joined to the heat dissipation base plate 30 by solder, respectively.
  • the first semiconductor chips 45a and 46a and the second semiconductor chips 45b and 46b are joined to the circuit pattern 42 of the ceramic circuit board 40 by soldering, respectively.
  • a wiring step is performed in which the ceramic circuit board 40 is electrically connected to the first semiconductor chips 45a, 46a and the second semiconductor chips 45b, 46b by a bonding wire, and wiring is performed (step S13 in FIG. 7). ).
  • an ultrasonic bonding step of bonding the leg portion 64 of the lead frame 60 to the circuit pattern 42 of the ceramic circuit board 40 by ultrasonic bonding is performed (step S14 in FIG. 7). Ultrasonic bonding is performed by an ultrasonic bonding device.
  • the ultrasonic bonding apparatus includes an ultrasonic generator and an ultrasonic tool 70, which is shown in FIG. 8, for propagating ultrasonic waves generated from the ultrasonic generator.
  • the circuit pattern joining regions 64b3 and 64c3 of the parallel portions 64b2 and 64c2 of the leg portions 64 are arranged at the joining portions of the circuit pattern 42.
  • Two ultrasonic tools 70 of the ultrasonic bonding device are set in parallel portions 64b2 and 64c2 of the leg portion 64, respectively, as shown in FIG.
  • the ultrasonic tool 70 has an L-shape and includes a pressing portion 71 and a propagation portion 72 connected to the pressing portion 71.
  • the pressing portion 71 includes a flat surface abutting on the front side of the parallel portions 64b2 and 64c2 of the leg portion 64.
  • the propagation portion 72 is provided with a pressing portion 71 on one end side thereof, and the other end side is connected to the ultrasonic wave generator.
  • the propagation unit 72 propagates the ultrasonic vibration generated from the ultrasonic wave generator to the pressing unit 71.
  • the pressing portion 71 of the ultrasonic tool 70 presses the parallel portions 64b2, 64c2 of the leg portion 64 while simultaneously vibrating against the circuit pattern 42. Then, the parallel portions 64b2 and 64c2 are simultaneously deformed by ultrasonic vibration and parallel to the vibration direction (for example, the bending direction of the divided portions 64b and 64c) (for example, the arrow direction of the broken line in FIG. 8). That is, since the parallel portions 64b2 and 64c2 are similarly deformed along the vibration direction, the parallel portions 64b2 and 64c2 can be joined to the circuit pattern 42 without the vertical portions 64a being displaced.
  • the lead frame 60 is appropriately bonded to a predetermined bonding portion of the plurality of ceramic circuit boards 40.
  • the parallel portions 64b2 and 64c2 of the leg portions 64 may be pressed and joined by the pressing portion 71 of the ultrasonic tool 70 as follows. That is, in the lead frame 60 provided with the plurality of leg portions 64, the parallel portions 64b2, 64c2 are provided along the main end portion 61 from the leg portion 64 at one end to the leg portion 64 at the other end by the ultrasonic tool 71. It may be alternately ultrasonically bonded to the ceramic circuit substrate 40.
  • the parallel portion 64b2 of the leg portion 64 at the end of the positive electrode lead frame 60a is bonded to the ceramic circuit board 40a by ultrasonic bonding, and the parallel portion 64c2 of the leg portion 64 is bonded to the ceramic circuit board 40a by ultrasonic bonding.
  • the parallel portion 64b2 of the leg portion 64 adjacent to the leg portion 64 at the end of the positive electrode lead frame 60a is bonded to the ceramic circuit board 40b by ultrasonic bonding
  • the parallel portion 64c2 of the leg portion 64 is bonded to the ceramic circuit. It is bonded to the substrate 40b by ultrasonic bonding.
  • the leg portions 64 are joined to the ceramic circuit board 40 in the order of parallel portions 64b and 64c2 along the main body portion 61.
  • the parallel portion 64b2 of the leg portion 64 at the final end of the positive electrode lead frame 60a is bonded to the ceramic circuit board 40f by ultrasonic bonding, and the parallel portion 64c2 of the leg portion 64 is ultrasonically bonded to the ceramic circuit board 40f. Bond by. It should be noted that not only when the parallel portions 64b2, 64c2 of the plurality of leg portions 64 are alternately joined along the main body portion 61 of the lead frame 60, the parallel portions 64c2, 64b2 of the plurality of leg portions 64 along the main body portion 61 are not limited. May be joined alternately.
  • the legs 64 provided on the lead frame 60 are joined in order from the ceramic circuit board 40a toward the ceramic circuit board 40f, as in the case where the parallel portions 64b2 and 64c2 of the legs 64 are joined at the same time.
  • the misalignment of the leg portion 64 of the lead frame 60 does not increase as it approaches the ceramic circuit board 40f. Therefore, the lead frame 60 is appropriately bonded to a predetermined bonding portion of the plurality of ceramic circuit boards 40.
  • the positive electrode, negative electrode, output, and control external connection terminals 62a to 62d are exposed from each position of the case 20, and the case 20 is attached to the heat dissipation base plate 30 with an adhesive (step S15 in FIG. 7). .. As a result, the semiconductor device 10 shown in FIG. 2 is obtained.
  • the semiconductor device 10 is provided on the first semiconductor chips 45a, 46a, the second semiconductor chips 45b, 46b, the insulating plate 41, and the insulating plate 41, and the first semiconductor chips 45a, 46a and the second semiconductor chips 45b, 46b.
  • a ceramic circuit board 40 having a circuit pattern 42 electrically connected to and.
  • the semiconductor device 10 includes a lead frame 60 having a leg portion 64 to which a circuit pattern 42 is bonded at one end and external connection terminals 62a to 62c for positive electrodes, negative electrodes, and outputs at the other end.
  • the leg portion 64 further includes a vertical portion 64a and a split portion 64b, 64c.
  • the vertical portion 64a extends in the vertical direction with respect to the circuit pattern 42.
  • the split portion 64b is bent in a predetermined direction from the branch portion 64a1 at the lower end of the vertical portion 64a on the circuit pattern 42 side, extends parallel to the circuit pattern 42, and is joined to the circuit pattern 42.
  • the divided portion 64c is bent from the branched portion 64a1 in the opposite direction in a predetermined direction, extends in parallel with the circuit pattern 42, and is joined to the circuit pattern 42.
  • leg portion 64 In such a leg portion 64, the vertical portion 64a is reliably supported by the front surface side and the back surface side by the divided portions 64b and 64c, respectively. Therefore, the leg portion 64 is stably joined to the circuit pattern 42. Further, since the leg portion 64 is divided in the thickness direction, the divided portions 64b and 64c are thinner than the vertical portion 64a, and the joint portions 64b3 between the parallel portions 64b and 64c and the circuit pattern 42 are formed. Ultrasonic vibration is easily transmitted to 64c3, and it is possible to bond more firmly. Further, such leg portions 64 are simultaneously joined to the circuit pattern 42 by dividing portions 64b and 64c by ultrasonic vibration.
  • the semiconductor device 10 can be appropriately manufactured.
  • FIG. 9 is a perspective view of a leg portion of a lead frame included in the semiconductor device of the second embodiment. Note that FIG. 9 shows only the leg portion 64. The leg portion 64 of the second embodiment is provided in place of the leg portion 64 of the lead frame 60 of the first embodiment. Therefore, other configurations of the semiconductor device of the second embodiment have the same configuration as that of the semiconductor device 10 of the first embodiment.
  • the leg portion 64 shown in FIG. 9 includes a vertical portion 64a and a split portion 64b, 64c.
  • the vertical portion 64a extends in the vertical direction with respect to the circuit pattern 42.
  • the vertical portion 64a is connected to the linking portion 63 at the stretching destination.
  • the divided portions 64b and 64c are cut and divided at one place perpendicular to the vertical portion 64a with respect to the width direction of the vertical portion 64a. Therefore, the combined width of the divided portions 64b and 64c corresponds to the width of the vertical portion 64a.
  • the split portion 64b further includes a continuation portion 64b1 and a parallel portion 64b2.
  • the continuation portion 64b1 bends in a predetermined direction from the branch portion 64a1 at the lower end portion of the vertical portion 64a on the circuit pattern 42 side, as in the first embodiment.
  • the parallel portion 64b2 is continuously extended from the continuation portion 64b1 in parallel with the circuit pattern 42, and is joined to the circuit pattern 42 by the circuit pattern joining region 64b3 on the back surface.
  • the split portion 64c is provided on the opposite side of the split portion 64b and includes a continuation portion 64c1 and a parallel portion 64c2.
  • the continuation portion 64c1 bends from the branch portion 64a1 at the lower end portion of the vertical portion 64a on the circuit pattern 42 side to the opposite side in a predetermined direction.
  • the parallel portion 64c2 is continuously extended from the continuation portion 64c1 in parallel with the circuit pattern 42, and is joined to the circuit pattern 42 by the circuit pattern joining region 64c3 on the back surface. Further, in such a leg portion 64, as in the first embodiment, the parallel portion 64b2, 64c2 of the leg portion 64 is first implemented with respect to the circuit pattern 42 by the pressing portion 71 of the ultrasonic tool 70. It can be joined by pressing while vibrating at the same time or alternately vibrating in the same manner as in the above form.
  • Such a leg portion 64 is also attached to the circuit pattern 42 so that a predetermined direction in the divided portions 64b and 64c is parallel to the wiring direction of the main body portion 61 via the linking portion 63 with respect to the main body portion 61.
  • the length from the branch portion 64a1 of the split portion 64b to the tip portion in the predetermined direction is equal to the length from the branch portion 64a1 of the split portion 64c to the tip portion on the opposite side in the predetermined direction.
  • the divided portions 64b and 64c are divided at the center of the width of the vertical portion 64a, the respective widths are the same, so that the areas of the divided portions 64b and 64c are the same, and in particular, the areas of the parallel portions 64b2 and 64c2. Are equal.
  • FIG. 10 is a diagram for explaining another leg of a lead frame included in the semiconductor device of the second embodiment.
  • 10 (A) shows a perspective view of the leg portion 64
  • FIG. 10 (B) shows a plan view of the leg portion 64.
  • the divided portion 64c is not shown, but is arranged on the back side of the vertical portion 64a.
  • the leg portion 64 shown in FIG. 10 includes a vertical portion 64a and a divided portion 64b to 64e.
  • the vertical portion 64a extends in the vertical direction with respect to the circuit pattern 42.
  • the vertical portion 64a is connected to the linking portion 63 at the stretching destination.
  • the divided portions 64b to 64e are perpendicular to the vertical portion 64a with respect to the width direction of the vertical portion 64a and are cut and divided at three points at equal intervals. Therefore, the combined width of the divided portions 64b to 64e corresponds to the width of the vertical portion 64a. That is, the leg portion 64 shown in FIG. 10 includes two sets of the divided portions 64b and 64c of the leg portion 64 shown in FIG.
  • the leg portion 64 shown in FIG. 10 is not limited to the case where two sets of the leg portions 64 shown in FIG. 9 are included, and may include three or more sets.
  • the split portion 64b further includes a continuation portion 64b1 and a parallel portion 64b2.
  • the continuation portion 64b1 bends in a predetermined direction from the branch portion 64a1 at the lower end portion of the vertical portion 64a on the circuit pattern 42 side.
  • the parallel portion 64b2 is continuously extended from the continuation portion 64b1 in parallel with the circuit pattern 42, and is joined to the circuit pattern 42 by the circuit pattern joining region 64b3 on the back surface.
  • the divided portion 64d also includes a continuous portion 64d1 and a parallel portion 64d2.
  • the continuation portion 64d1 bends in a predetermined direction from the branch portion 64a1 at the lower end portion of the vertical portion 64a on the circuit pattern 42 side.
  • the parallel portion 64d2 is continuously extended from the continuation portion 64d1 in parallel with the circuit pattern 42, and is joined to the circuit pattern 42 by the circuit pattern joining region 64d3 on the back surface.
  • the divided portion 64c is provided on the opposite side of the divided portions 64b and 64d of the vertical portion 64a, and includes a continuous portion 64c1 and a parallel portion 64c2 (see FIG. 9).
  • the continuation portion 64c1 bends from the branch portion 64a1 at the lower end portion of the vertical portion 64a on the circuit pattern 42 side to the opposite side of the continuation portion 64b1.
  • the parallel portion 64c2 is continuously extended from the continuation portion 64c1 in parallel with the circuit pattern 42, and is joined to the circuit pattern 42 by the circuit pattern joining region 64c3 on the back surface.
  • the split portion 64e is provided on the opposite side of the split portions 64b and 64d of the vertical portion 64a, and includes a continuation portion 64e1 and a parallel portion 64e2.
  • the continuation portion 64e1 bends from the branch portion 64a1 at the lower end portion of the vertical portion 64a on the circuit pattern 42 side to the opposite side in a predetermined direction.
  • the parallel portion 64e2 is continuously extended from the continuation portion 64e1 in parallel with the circuit pattern 42, and is joined to the circuit pattern 42 by the circuit pattern joining region 64e3 on the back surface.
  • Such a leg portion 64 is also attached to the circuit pattern 42 via a linking portion 63 with respect to the main body portion 61 so that a predetermined direction in the divided portions 64b to 64e is parallel to the wiring direction of the main body portion 61.
  • the length from the branch portion 64a1 of the split portion 64b to the tip portion in the predetermined direction, the length from the branch portion 64a1 of the split portion 64c to the tip portion on the opposite side in the predetermined direction, and the branch portion of the split portion 64d is equal to the length from the branch portion 64a1 of the split portion 64e to the tip on the opposite side in the predetermined direction.
  • the divided portions 64b to 64e are divided into three at equal intervals with respect to the width of the vertical portion 6a, and since the respective widths are the same, the areas of the divided portions 64b to 64e are the same, and in particular, the parallel portions 64b2 to 64e2. The areas are equal.
  • Such a leg portion 64 can also be joined to the circuit pattern 42 by the pressing portion 71 of the ultrasonic tool 70, as in the first embodiment.
  • the ultrasonic tool 70 is prepared corresponding to the divided portions 64b to 64e of the leg portion 64, and the divided portions 64b to 64e are joined by simultaneously vibrating and pressing against the circuit pattern 42. Can be done.
  • the vertical portion 64a is surely divided into the front surface side and the back surface side by the divided portions 64b and 64c (64b to 64e), respectively. Be supported. Therefore, the leg portion 64 is stably joined to the circuit pattern 42. Further, such leg portions 64 are simultaneously joined to the circuit pattern 42 by dividing portions 64b and 64c (64b to 64e) by ultrasonic vibration. Then, since the divided portions 64b and 64c (64b to 64e) are similarly deformed in parallel with the bending direction, the vertical portion 64a does not shift in position. Therefore, the positional deviation of the vertical portion 64a is prevented, and the lead frame 60 can be maintained at a predetermined joint location. As a result, the semiconductor device can be appropriately manufactured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

リードフレームの脚部の接合箇所の位置ずれを防止する。　脚部（６４）は、垂直部（６４ａ）と分割部（６４ｂ，６４ｃ）とをさらに備える。垂直部（６４ａ）は、回路パターン（４２）に対して鉛直方向に延伸する。分割部（６４ｂ）は、垂直部（６４ａ）の回路パターン（４２）側の下端部の分岐部（６４ａ１）から所定方向に屈曲し回路パターン（４２）に対して平行に延伸して、回路パターン（４２）に接合される。分割部（６４ｃ）は、分岐部（６４ａ１）から所定方向の反対方向に屈曲し回路パターン（４２）に対して平行に延伸して、回路パターン（４２）に接合される。このような脚部（６４）では、垂直部（６４ａ）がおもて面側、裏面側がそれぞれ分割部（６４ｂ，６４ｃ）で確実に支持される。

Description

半導体装置及び半導体装置の製造方法
　本発明は、半導体装置及び半導体装置の製造方法に関する。
　半導体装置は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）といった半導体素子を含んでいる。半導体装置は、放熱板と、当該放熱板上にそれぞれ接合された、半導体素子が設けられたセラミック回路基板とを備える。さらに、半導体装置では、各セラミック回路基板の回路パターンがリードフレームによりそれぞれ電気的に接続されている。リードフレームは、本体部と本体部に接続された複数の外部接続端子と本体部に接続された複数の脚部とを有する。本体部は複数のセラミック回路基板上を通過するように延伸している。外部接続端子は外部機器等に電気的に接続されている。外部接続端子は、本体部に対して電流を入力または本体部を導通する電流を外部に出力する。脚部は側面視でＬ字形を成している。このような脚部は、複数のセラミック回路基板上を通過する本体部に沿って、本体部にそれぞれ接続されている。脚部は、各セラミック回路基板の回路パターンに電気的に接合されて、各セラミック回路基板と本体部とを電気的に接続する。この際、脚部は、セラミック回路基板の回路パターンに超音波接合により接合される。このようなリードフレームは、例えば、銅または銅合金により構成されている。
国際公開第２０１９／２３０２９２号
　リードフレームの脚部は超音波接合により本体部の回路パターンに接合される。接合される際、脚部は振動方向に応じて接合予定箇所から位置ずれして接合されてしまう場合がある。複数の脚部のうち、本体部の一端部に位置する脚部から本体部の延伸方向に沿って順に脚部の超音波接合を行うと、本体部の一端部の反対側の他端側に連れて、回路パターンに対する脚部の位置ずれが大きくなってしまう。このようにして脚部が接合されたリードフレームはセラミック回路基板に対して寸法公差が大きくなってしまい、半導体装置を製造できなくなってしまう場合がある。
　本発明は、このような点に鑑みてなされたものであり、リードフレームの脚部の接合箇所の位置ずれが防止された半導体装置及び半導体装置の製造方法を提供することを目的とする。
　本発明の一観点によれば、半導体チップと、絶縁板と前記絶縁板に設けられ、前記半導体チップと電気的に接続される回路パターンとを有する絶縁回路基板と、一端に前記回路パターンが接合される脚部を含み、他端に外部接続端子を備える配線部材と、を備え、前記脚部は、前記回路パターンに対して鉛直方向に延伸する垂直部と、前記垂直部の前記回路パターン側の下端部の分岐部から所定方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第１分割部と、前記分岐部から前記所定方向の反対方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第２分割部と、を備える、半導体装置が提供される。
　また、本発明の一観点によれば、絶縁板と前記絶縁板に設けられた回路パターンとを有する絶縁回路基板と、一端に前記回路パターンに接合される脚部を含み、他端に外部接続端子を備え、前記脚部は、前記回路パターンに対して鉛直方向に延伸する垂直部と、前記垂直部の前記回路パターン側の下端部の分岐部から所定方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第１分割部と、前記分岐部から前記所定方向の反対方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第２分割部とを備える配線部材と、を用意する用意工程と、前記回路パターンに前記脚部の前記第１分割部及び前記第２分割部を配置して、前記第１分割部及び前記第２分割部を前記回路パターンに超音波接合により同時に接合する超音波接合工程と、を有する半導体装置の製造方法が提供される。
　開示の技術によれば、回路パターンに対してリードフレームの脚部の接合箇所の位置ずれが防止され、半導体装置を適切に製造することができる。
　本発明の上記及び他の目的、特徴及び利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態の半導体装置の内部の平面図である。 第１の実施の形態の半導体装置を説明するための図である。 第１の実施の形態の半導体装置に含まれるセラミック回路基板の平面図である。 第１の実施の形態の半導体装置に含まれるリードフレームで接続された複数のセラミック回路基板の平面図である。 第１の実施の形態の半導体装置に含まれるリードフレームで接続された複数のセラミック回路基板の側面図である。 第１の実施の形態の半導体装置に含まれるリードフレームの脚部の斜視図である。 第１の実施の形態の半導体装置の製造方法を示すフローチャートである。 第１の実施の形態の半導体装置の製造方法に含まれる超音波接合工程を説明するための図である。 第２の実施の形態の半導体装置に含まれるリードフレームの脚部の斜視図である。 第２の実施の形態の半導体装置に含まれるリードフレームの別の脚部を説明するための図である。
　以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図２の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図２の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図２の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図２の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
　［第１の実施の形態］
　第１の実施の形態の半導体装置１０について図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の内部の平面図であり、図２は、第１の実施の形態の半導体装置を説明するための図である。なお、図１は、図２の半導体装置１０からケース２０を取り外したときの平面図を表している。また、図２（Ａ）は、半導体装置１０の平面図、図２（Ｂ）は図２（Ａ）の半導体装置１０を図中下側からの側面図をそれぞれ表している。
　半導体装置１０は、図１に示されるように、放熱ベース板３０と放熱ベース板３０上に設けられた複数のセラミック回路基板４０ａ～４０ｆ及び制御配線ユニット５０ａ～５０ｆとを含む。なお、セラミック回路基板４０ａ～４０ｆは、それぞれを区別しない場合には、セラミック回路基板４０と表す。また、制御配線ユニット５０ａ～５０ｆは、それぞれを区別しない場合には、制御配線ユニット５０と表す。そして、半導体装置１０は、各セラミック回路基板４０に電気的に接続された正極用，負極用，出力用リードフレーム６０ａ～６０ｃがそれぞれ設けられている。なお、正極用，負極用，出力用リードフレーム６０ａ～６０ｃは、それぞれ区別しない場合には、リードフレーム６０と表す。このような、半導体装置１０は、放熱ベース板３０上にケース２０が取り付けられている（図２を参照）。放熱ベース板３０上のセラミック回路基板４０及び制御配線ユニット５０はケース２０により覆われている。
　セラミック回路基板４０ａ～４０ｆは、放熱ベース板３０のおもて面に、放熱ベース板３０の長辺に沿って一列にそれぞれ配置されている。セラミック回路基板４０は、放熱ベース板３０のおもて面に対して、例えば、はんだまたは銀ろう等を介して接合されている。セラミック回路基板４０ａ～４０ｆは、後述する第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂが接合され、ボンディングワイヤにより電気的に接続されている。ボンディングワイヤは、導電性に優れた材質により構成されている。当該材質として、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの一種を含む合金により構成されている。また、ボンディングワイヤの径は、例えば、１００μｍ以上、５００μｍ以下である。なお、セラミック回路基板４０並びに第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂの詳細については後述する。
　制御配線ユニット５０ａ，５０ｃ，５０ｅは、放熱ベース板３０上であって、図１中、セラミック回路基板４０ａ，４０ｃ，４０ｅの上方に配置されている。制御配線ユニット５０ｂ，５０ｄ，５０ｆは、放熱ベース板３０上であって、図１中、セラミック回路基板４０ａ，４０ｄ，４０ｅの下方に配置されている。このような制御配線ユニット５０は、絶縁板５１と絶縁板５１上に設けられた回路パターン５２と回路パターン５２上に接合された制御用リードフレーム６０ｄとを有している。なお、制御配線ユニット５０のうち、制御配線ユニット５０ｆは、回路パターン５２及び制御用リードフレーム６０ｄが一組形成されている。他の制御配線ユニット５０は、回路パターン５２及び制御用リードフレーム６０ｄが二組形成されている。
　絶縁板５１は、熱伝導性のよいセラミックスにより構成されている。このようなセラミックスは、例えば、酸化アルミニウムと当該酸化アルミニウムに添加された酸化ジルコニウムとを主成分とする複合材料、または、窒化珪素を主成分とする材料により構成されている。また、絶縁板５１の厚さは、０．５ｍｍ以上、２．０ｍｍ以下である。絶縁板５１は、平面視で、矩形状である。また、角部がＲ形状や、Ｃ形状に面取りされていてもよい。
　複数の回路パターン５２は、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。また、複数の回路パターン５２の厚さは、０．５ｍｍ以上、１．５ｍｍ以下である。複数の回路パターン５２の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。絶縁板５１に対する複数の回路パターン５２は、絶縁板５１のおもて面に金属板を形成し、この金属板に対してエッチング等の処理を行って得られる。または、あらかじめ金属板から切り出した複数の回路パターン５２を絶縁板５１のおもて面に圧着させてもよい。なお、図１に示す複数の回路パターン５２は一例である。必要に応じて、回路パターン５２の個数、形状、大きさ等を適宜選択してもよい。
　制御用リードフレーム６０ｄは、導電性に優れた金属により構成されている。このような金属は、例えば、銀、銅、ニッケル、または、少なくともこれらの一種を含む合金である。制御用リードフレーム６０ｄの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。また、制御用リードフレーム６０ｄの先端部には、制御用外部接続端子６２ｄが設けられている。
　正極用，負極用，出力用リードフレーム６０ａ～６０ｃもまた、制御用リードフレーム６０ｄと同様に、導電性に優れた金属により構成されて、めっき処理が行われてもよい。また、正極用リードフレーム６０ａは、二つの正極用外部接続端子６２ａが接続されている。負極用リードフレーム６０ｂは、二つの負極用外部接続端子６２ｂが接続されている。出力用リードフレーム６０ｃは、一つの出力用外部接続端子６２ｃが接続されている。
　放熱ベース板３０は、熱伝導性に優れた金属により構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。放熱ベース板３０の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。なお、このような半導体装置１０の放熱ベース板３０の裏面に冷却器（図示を省略）を、サーマルグリースを介して取りつけてもよい。これにより放熱性を向上させることも可能である。なお、サーマルグリースは、例えば、金属酸化物のフィラーが混入されたシリコーンである。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱ベース板３０は、このような冷却器と一体的に構成されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱ベース板３０の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。
　ケース２０は、下部収納部２１と上部収納部２２とを含んでいる。下部収納部２１は平面視で矩形状であって、箱型を成している。上部収納部２２もまた平面視で矩形状であって、下部収納部２１よりも小さい箱型を成している。下部収納部２１と上部収納部２２とは一体的に接続されており、内部が空洞になっている。ケース２０の空洞内に、セラミック回路基板４０、正極用，負極用，出力用，制御用リードフレーム６０ａ～６０ｄ等が収納される。このようなケース２０は、熱可塑性樹脂により構成されている。このような樹脂として、ポリフェニレンサルファイド樹脂、ポリブチレンテレフタレート樹脂、ポリブチレンサクシネート樹脂、ポリアミド樹脂、または、アクリロニトリルブタジエンスチレン樹脂等が挙げられる。
　下部収納部２１のおもて面に一方の長辺に沿って、ケース２０の裏面側に窪んだ制御端子領域２１ａ，２１ｃ，２１ｅが設けられている。制御端子領域２１ａ，２１ｃ，２１ｅから、制御用リードフレーム６０ｄの制御用外部接続端子６２ｄがそれぞれ表出されている。下部収納部２１のおもて面に他方の長辺に沿って、ケース２０の裏面側に窪んだ制御端子領域２１ｂ，２１ｄ，２１ｆが設けられている。制御端子領域２１ｂ，２１ｄ，２１ｆから、制御用リードフレーム６０ｄの制御用外部接続端子６２ｄがそれぞれ表出されている。上部収納部２２のおもて面からは、長辺に沿って、出力用外部接続端子６２ｃと正極用外部接続端子６２ａと負極用外部接続端子６２ｂと正極用外部接続端子６２ａと負極用外部接続端子６２ｂとがそれぞれ表出されている。なお、出力用外部接続端子６２ｃは、平板状であって、上部収納部２２のおもて面の一方の長辺側から鉛直上方に延出して、おもて面側に折り返されている。正極用外部接続端子６２ａと負極用外部接続端子６２ｂと正極用外部接続端子６２ａと負極用外部接続端子６２ｂとも平板状であって、上部収納部２２のおもて面の他方の長辺側から鉛直上方に延出して、おもて面側に折り返されている。
　次に、セラミック回路基板４０について図３を用いて説明する。図３は、第１の実施の形態の半導体装置に含まれるセラミック回路基板の平面図である。なお、図３では、セラミック回路基板４０ａを示しているものの、他のセラミック回路基板も同様の構成を成している。
　セラミック回路基板４０ａは、第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂが配置され、図示を省略するボンディングワイヤにより電気的に接続されている。第１半導体チップ４５ａ，４６ａは、シリコンまたは炭化シリコンにより構成されたスイッチング素子である。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴである。第１半導体チップ４５ａ，４６ａがＩＧＢＴである場合には、裏面に主電極としてコレクタ電極を、おもて面に、制御電極としてゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。第１半導体チップ４５ａ，４６ａがパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を、おもて面に、制御電極としてゲート電極及び主電極としてソース電極をそれぞれ備えている。また、第２半導体チップ４５ｂ，４６ｂは、シリコンまたは炭化シリコンにより構成されたダイオード素子である。ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。このような第２半導体チップ４５ｂ，４６ｂは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂは、その裏面側が所定の回路パターン４２ａ，４２ｂ上にはんだ（図示を省略）により接合されている。はんだは、鉛フリーはんだが用いられる。鉛フリーはんだは、例えば、錫－銀－銅からなる合金、錫－亜鉛－ビスマスからなる合金、錫－銅からなる合金、錫－銀－インジウム－ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする。さらに、はんだには、添加物が含まれてもよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルトまたはシリコンである。はんだは、添加物が含まれることで、濡れ性、光沢、結合強度が向上し、信頼性の向上を図ることができる。はんだに代わり、金属焼結体を用いてもよい。また、第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂの厚さは、例えば、１８０μｍ以上、２２０μｍ以下であって、平均は、２００μｍ程度である。
　セラミック回路基板４０ａは、絶縁板４１と絶縁板４１の裏面に形成された金属板４３（図５を参照）とを有している。さらに、セラミック回路基板４０ａは、絶縁板４１のおもて面に形成された回路パターン４２ａ～４２ｅをそれぞれ有している。なお、以下では、回路パターン４２ａ～４２ｅを特に区別しない場合には、回路パターン４２と表す。絶縁板４１は、絶縁板５１と同様であって、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスにより構成されている。金属板４３は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等の金属により構成されている。回路パターン４２ａ～４２ｅは、回路パターン５２と同様であって、導電性に優れた銅あるいは銅合金等の金属により構成されている。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。また、回路パターン４２ａ～４２ｅの厚さは、例えば、０．１ｍｍ以上、１ｍｍ以下である。このような構成を有するセラミック回路基板４０ａとして、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。セラミック回路基板４０ａは、第１，第２半導体チップ４５ａ，４５ｂで発生した熱を回路パターン４２ａ，４２ｂ、絶縁板４１及び金属板４３を介して、放熱ベース板３０に伝導させることができる。
　回路パターン４２ａは、第１アーム部Ａのコレクタパターンを構成する。回路パターン４２ａは、第１，第２半導体チップ４５ａ，４５ｂの裏面に形成されたコレクタ電極がはんだを介して接合されている。回路パターン４２ａは、略矩形状を成しており、図３中下側に正極用リードフレーム６０ａの脚部６４が接合される部分が突出している。回路パターン４２ｄは、第１アーム部Ａの制御パターンを構成する。回路パターン４２ｄは、第１半導体チップ４５ａのゲート電極と接続されたボンディングワイヤ４７ａが接続される。さらに、回路パターン４２ｄは、制御配線ユニット５０ｂとボンディングワイヤ（図示を省略）により電気的に接続される。
　回路パターン４２ｂは、第１アーム部Ａのエミッタパターン及び第２アーム部Ｂのコレクタパターンを構成する。回路パターン４２ｂは、回路パターン４２ａ上の第１，第２半導体チップ４５ａ，４５ｂの出力電極（エミッタ電極）と接続されたボンディングワイヤ４７ｂが接続されている。また、回路パターン４２ｂは、第１，第２半導体チップ４６ａ，４６ｂの裏面に形成されたコレクタ電極がはんだを介して接合されている。回路パターン４２ｂは、略矩形状を成しており、図３中上側の部分が突出している。回路パターン４２ｂは、回路パターン４２ａと並んで、配置される。さらに、回路パターン４２ｂは、制御配線ユニット５０ａとボンディングワイヤ（図示を省略）により電気的に接続される。回路パターン４２ｅは、第２アーム部Ｂの制御パターンを構成する。回路パターン４２ｅは、第１半導体チップ４６ａのゲート電極と接続されたボンディングワイヤ４７ｃが接続されている。
　回路パターン４２ｃは、第２アーム部Ｂのエミッタパターンを構成する。回路パターン４２ｃは、第２半導体チップ４６ｂの出力電極（エミッタ電極）と接続されたボンディングワイヤ４７ｄが接続されている。回路パターン４２ｃは、回路パターン４２ｂの図３中下側に配置されている。このような回路パターン４２ｃは、負極用リードフレーム６０ｂの脚部６４が接合される。
　半導体装置１０では、このような第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂが接合されたセラミック回路基板４０が放熱ベース板３０のおもて面に放熱ベース板３０の長手方向に沿って複数配置されている。さらに、複数のセラミック回路基板４０に適宜電気的に接続される正極用，負極用，出力用リードフレーム６０ａ～６０ｃが設けられている。このような、複数のセラミック回路基板４０及び正極用，負極用，出力用リードフレーム６０ａ～６０ｃについて、図４及び図５を用いて説明する。図４は、第１の実施の形態の半導体装置に含まれるリードフレームで接続された複数のセラミック回路基板の平面図である。図５は、第１の実施の形態の半導体装置に含まれるリードフレームで接続された複数のセラミック回路基板の側面図である。なお、図４では、放熱ベース板３０の記載は省略している。図５は、正極用リードフレーム６０ａのみの側面を示している。また、図５では、ケース２０のうち上部収納部２２の一部を示している。
　図４及び図５に示されるように、一方向に配置されたセラミック回路基板４０ａ～４０ｆに対して、正極用，負極用，出力用リードフレーム６０ａ～６０ｃが適宜電気的に接合されている。正極用リードフレーム６０ａは、本体部６１と正極用外部接続端子６２ａと連係部６３と脚部６４とを含んでいる。正極用リードフレーム６０ａは、本体部６１に対して、接続されるセラミック回路基板４０に応じた位置に脚部６４（並びに連係部６３）を備えている。正極用リードフレーム６０ａは、本体部６１に対して、ケース２０から表出する位置に応じて、正極用外部接続端子６２ａを備えている。また、負極用，出力用リードフレーム６０ｂ，６０ｃもまた、本体部６１に対して、接続されるセラミック回路基板４０に応じた位置に脚部６４（並びに連係部６３）を備えている。負極用，出力用リードフレーム６０ｂ，６０ｃは、本体部６１に対して、図２で示したようにケース２０から表出する位置に応じて、図４及び図５で図示を省略する負極用，出力用外部接続端子６２ｂ，６２ｃを備えている。
　本体部６１は、平板状であって、図４及び図５に示されるように、一方向に複数配置されたセラミック回路基板４０のおもて面から所定の高さにおいて配線方向に延伸して設けられている。正極用，負極用，出力用外部接続端子６２ａ～６２ｃは、平板状であって、セラミック回路基板４０のおもて面に対して鉛直方向に突出して本体部６１に一体的に接続されている。なお、正極用，負極用，出力用外部接続端子６２ａ～６２ｃは、それぞれ、ケース２０の上部収納部２２のおもて面に対向するように設けられている。ケース２０が放熱ベース板３０に取り付けられると、正極用，負極用，出力用外部接続端子６２ａ～６２ｃがケース２０の上部収納部２２のおもて面から鉛直方向に延出する。ケース２０の上部収納部２２のおもて面から延出する正極用，負極用，出力用外部接続端子６２ａ～６２ｃを折り曲げることで、図２に示されるように、正極用，負極用，出力用外部接続端子６２ａ～６２ｃの主面が上部収納部２２のおもて面に表出される。
　脚部６４は、正極用，負極用，出力用リードフレーム６０ａ～６０ｃごとに、各セラミック回路基板４０の回路パターン４２ａ～４２ｃに接合されて電気的に接続されている。なお、脚部６４の詳細については後述する。連係部６３は、本体部６１と脚部６４とに一体的に接続されている。よって、連係部６３は本体部６１と脚部６４とを電気的に接続する。
　次に、正極用，負極用，出力用リードフレーム６０ａ～６０ｃの脚部６４の詳細について、図６を用いて説明する。図６は、第１の実施の形態の半導体装置に含まれるリードフレームの脚部の斜視図である。なお、図６では、回路パターン４２に接合されている、リードフレーム６０の脚部６４（の下端部側）を示している。リードフレーム６０において本体部６１及び連係部６３の図示を省略している。
　脚部６４は、垂直部６４ａと分割部６４ｂ，６４ｃとを含んでいる。脚部６４の幅は、垂直部６４ａ及び分割部６４ｂ，６４ｃにおいて均一である。なお、後述するように、分割部６４ｂ，６４ｃの厚さは、それぞれ、垂直部６４ａの厚さの略半分であることが望ましい。すなわち、分割部６４ｂ，６４ｃの厚さを合わせることで垂直部６４ａの厚さとなる。垂直部６４ａは、回路パターン４２に対して鉛直方向に延伸する。垂直部６４ａは延伸先で連係部６３と接続される。分割部６４ｂは、さらに、継続部６４ｂ１と平行部６４ｂ２とを備える。継続部６４ｂ１は、垂直部６４ａの回路パターン４２側の下端部の分岐部６４ａ１から所定方向に屈曲する。所定方向とは、厚さ方向である。または、所定方向とは、後述するように挟持された一端部（垂直部６４ａ）に対する他端部に幅方向に対して平行に他端部を横切るように形成された裂け目から割くように分割する方向である。平行部６４ｂ２は、継続部６４ｂ１から継続して回路パターン４２に対して平行に延伸して、裏面の回路パターン接合領域６４ｂ３により回路パターン４２に接合されている。他方、分割部６４ｃは、分割部６４ｂの反対側に設けられ、継続部６４ｃ１と平行部６４ｃ２とを備える。継続部６４ｃ１は、垂直部６４ａの回路パターン４２側の下端部の分岐部６４ａ１から所定方向の反対側に屈曲する。平行部６４ｃ２は、継続部６４ｃ１から継続して回路パターン４２に対して平行に延伸して、裏面の回路パターン接合領域６４ｃ３により回路パターン４２に接合されている。
　このような脚部６４は、本体部６１に対して連係部６３を介して、分割部６４ｂ，６４ｃにおける所定方向が本体部６１の配線方向に平行になるように回路パターン４２に取り付けられている。脚部６４において、分割部６４ｂの分岐部６４ａ１から所定方向の先端部までの長さと、分割部６４ｃの分岐部６４ａ１から所定方向の反対側の先端部までの長さとが等しい。また、分割部６４ｂ，６４ｃの幅は等しいため、分割部６４ｂ，６４ｃの面積は等しく、特に、平行部６４ｂ２，６４ｃ２の面積が等しい。
　また、このような脚部６４は、矩形状であって板状の導電板の一端部（垂直部６４ａ）を挟持して固定し、他端部に幅方向に対して平行に当該幅を横切る裂け目を形成する。当該裂け目から割くように分割し、分割したものをそれぞれ反対方向に屈曲させて得られる。このため、垂直部６４ａの厚さは、分割部６４ｂ，６４ｃを合わせた厚さである。なお、この際、分割部６４ｂ，６４ｃの厚さは、それぞれ、垂直部６４ａの厚さの半分であることが望ましい。このようにして得られた脚部６４では、分割部６４ｂ，６４ｃが回路パターン４２に接合される。後述するように、分割部６４ｂ，６４ｃは、回路パターン４２に超音波接合で接合されている。このため、分割部６４ｂ，６４ｃと回路パターン４２との間には、接合部材がなく、直接接合されている。したがって、脚部６４は、回路パターン４２に対して安定して接合されるようになる。また、垂直部６４ａはおもて面側、裏面側がそれぞれ分割部６４ｂ，６４ｃで確実にかつ安定して支持される。さらに、継続部６４ｂ１，６４ｃ１は回路パターン４２に接合されておらず、垂直部６４ａと分割部６４ｂ，６４ｃとの間で弾性を発現する。このため、継続部６４ｂ１，６４ｃ１は脚部６４に対する外部からの衝撃を緩和することができる。したがって、垂直部６４ａの変形、位置ずれ等が防止され、リードフレーム６０を所定の接合箇所に維持することができる。
　次に、このように回路パターン４２に接合された脚部６４を含む半導体装置１０の製造方法について、図７及び図８を用いて説明する。図７は、第１の実施の形態の半導体装置の製造方法を示すフローチャートである。図８は、第１の実施の形態の半導体装置の製造方法に含まれる超音波接合工程を説明するための図である。
　まず、ケース２０、放熱ベース板３０、セラミック回路基板４０、制御配線ユニット５０ａ～５０ｅ、第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂ、リードフレーム６０等を用意する用意工程を行う（図７のステップＳ１０）。この際、リードフレーム６０は、予め、図６に示した脚部６４が形成されている。
　次いで、以下の載置工程を行う（図７のステップＳ１１）。放熱ベース板３０のおもて面の所定箇所に、セラミック回路基板４０、制御配線ユニット５０ａ～５０ｅをはんだを介してそれぞれ載置する。さらに、セラミック回路基板４０の回路パターン４２に第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂをはんだを介してそれぞれ載置する。
　次いで、ステップＳ１１の状態で以下のはんだ接合工程を行う（図７のステップＳ１２）。まず、加熱してはんだを溶融させる。はんだが溶融した後、冷却してはんだを固化することで、放熱ベース板３０に、セラミック回路基板４０、制御配線ユニット５０ａ～５０ｅをそれぞれはんだにより接合する。そして、セラミック回路基板４０の回路パターン４２に第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂをそれぞれはんだにより接合する。
　次いで、ボンディングワイヤにより、セラミック回路基板４０と第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂとの間を電気的に接続して、配線を行う配線工程を行う（図７のステップＳ１３）。次いで、リードフレーム６０の脚部６４をセラミック回路基板４０の回路パターン４２に超音波接合により接合する超音波接合工程を行う（図７のステップＳ１４）。超音波接合は超音波接合装置により行われる。超音波接合装置は、超音波発生装置と超音波発生装置から発生された超音波を伝搬させる、図８に示される、超音波ツール７０とを含む。まず、脚部６４の平行部６４ｂ２，６４ｃ２の回路パターン接合領域６４ｂ３，６４ｃ３を回路パターン４２の接合箇所に配置する。超音波接合装置の２つの超音波ツール７０を、図８に示されるように、脚部６４の平行部６４ｂ２，６４ｃ２にそれぞれセットする。超音波ツール７０は、Ｌ字状を成しており、押圧部７１と押圧部７１に接続された伝搬部７２とを含む。押圧部７１は、脚部６４の平行部６４ｂ２，６４ｃ２のおもて側に当接される平面を含んでいる。伝搬部７２は、その一端側に押圧部７１を備え、他端側が超音波発生装置に接続されている。伝搬部７２は、超音波発生装置から発生された超音波振動を押圧部７１に伝搬する。
　このような超音波ツール７０の押圧部７１により、脚部６４の平行部６４ｂ２，６４ｃ２を回路パターン４２に対して同時に振動させながら押圧する。すると、平行部６４ｂ２，６４ｃ２は超音波振動により同時かつ振動方向（例えば、分割部６４ｂ，６４ｃの屈曲方向）に対して平行に変形してしまう（例えば、図８中の破線の矢印方向）。すなわち、平行部６４ｂ２，６４ｃ２が同様に振動方向に沿って変形するために、垂直部６４ａが位置ずれすることなく、平行部６４ｂ２，６４ｃ２を回路パターン４２に接合することができる。このようにして、リードフレーム６０に設けられている各脚部６４をセラミック回路基板４０ａからセラミック回路基板４０ｆに向けて順に接合しても、リードフレーム６０の脚部６４はセラミック回路基板４０ｆに近づくに連れて位置ずれが大きくなることはない。したがって、リードフレーム６０を複数のセラミック回路基板４０の所定の接合箇所に対して適切に接合される。
　また、超音波ツール７０の押圧部７１によって脚部６４の平行部６４ｂ２，６４ｃ２を次のように押圧して接合してもよい。すなわち、複数の脚部６４が設けられたリードフレーム６０において、本端部６１に沿って一端部の脚部６４から他端部の脚部６４まで、超音波ツール７１により平行部６４ｂ２，６４ｃ２を交互にセラミック回路基板４０に対して超音波接合してもよい。
　例えば、正極用リードフレーム６０ａの場合について説明する（図４及び図５を参照）。まず、正極用リードフレーム６０ａの最端部の脚部６４の平行部６４ｂ２をセラミック回路基板４０ａに超音波接合により接合し、当該脚部６４の平行部６４ｃ２をセラミック回路基板４０ａに超音波接合により接合する。次いで、正極用リードフレーム６０ａの当該最端部の脚部６４の隣の脚部６４の平行部６４ｂ２をセラミック回路基板４０ｂに超音波接合により接合し、当該脚部６４の平行部６４ｃ２をセラミック回路基板４０ｂに超音波接合により接合する。このように正極用リードフレーム６０ａにおいて本体部６１に沿って脚部６４をセラミック回路基板４０に対して平行部６４ｂ，６４ｃ２の順に接合していく。最終的に、正極用リードフレーム６０ａの最終端の脚部６４の平行部６４ｂ２をセラミック回路基板４０ｆに超音波接合により接合し、当該脚部６４の平行部６４ｃ２をセラミック回路基板４０ｆに超音波接合により接合する。なお、リードフレーム６０の本体部６１に沿って複数の脚部６４の平行部６４ｂ２，６４ｃ２を交互に接合する場合に限らず、本体部６１に沿って複数の脚部６４の平行部６４ｃ２，６４ｂ２を交互に接合してもよい。これらの場合でも、脚部６４の平行部６４ｂ２，６４ｃ２を同時に接合した場合と同様に、リードフレーム６０に設けられている各脚部６４をセラミック回路基板４０ａからセラミック回路基板４０ｆに向けて順に接合しても、リードフレーム６０の脚部６４はセラミック回路基板４０ｆに近づくに連れて位置ずれが大きくなることはない。したがって、リードフレーム６０を複数のセラミック回路基板４０の所定の接合箇所に対して適切に接合される。
　次いで、ケース２０の各箇所から正極用，負極用，出力用，制御用外部接続端子６２ａ～６２ｄを表出させて、ケース２０を放熱ベース板３０に接着剤により取り付ける（図７のステップＳ１５）。以上により、図２に示した半導体装置１０が得られる。
　上記の半導体装置１０は、第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂと、絶縁板４１と絶縁板４１に設けられ、第１半導体チップ４５ａ，４６ａ及び第２半導体チップ４５ｂ，４６ｂと電気的に接続される回路パターン４２とを有するセラミック回路基板４０と、を含む。さらに、半導体装置１０は、一端に回路パターン４２が接合される脚部６４を含み、他端に正極用，負極用，出力用外部接続端子６２ａ～６２ｃを備えるリードフレーム６０を含む。この際、脚部６４は、垂直部６４ａと分割部６４ｂ，６４ｃとをさらに備える。垂直部６４ａは、回路パターン４２に対して鉛直方向に延伸する。分割部６４ｂは、垂直部６４ａの回路パターン４２側の下端部の分岐部６４ａ１から所定方向に屈曲し回路パターン４２に対して平行に延伸して、回路パターン４２に接合される。分割部６４ｃは、分岐部６４ａ１から所定方向の反対方向に屈曲し回路パターン４２に対して平行に延伸して、回路パターン４２に接合される。
　このような脚部６４では、垂直部６４ａがおもて面側、裏面側がそれぞれ分割部６４ｂ，６４ｃで確実に支持される。このため、脚部６４は回路パターン４２に対して安定して接合されるようになる。また、このような脚部６４は厚さ方向に分割されているのでそれぞれの分割部６４ｂ，６４ｃが垂直部６４ａより薄くなっており、平行部６４ｂ，６４ｃと回路パターン４２との接合部６４ｂ３，６４ｃ３に超音波振動が伝わり易く、より強固に接合することができる。また、このような脚部６４を回路パターン４２に対して、分割部６４ｂ，６４ｃを超音波振動により同時に接合する。すると、分割部６４ｂ，６４ｃが屈曲方向に対して平行に同様に変形するため、垂直部６４ａが位置ずれすることがない。したがって、垂直部６４ａの位置ずれ等が防止され、リードフレーム６０を所定の接合箇所に維持することができる。この結果、半導体装置１０を適切に製造することができる。
　［第２の実施の形態］
　第２の実施の形態では、第１の実施の形態とは異なる脚部について、図９を用いて説明する。図９は、第２の実施の形態の半導体装置に含まれるリードフレームの脚部の斜視図である。なお、図９は、脚部６４のみを示している。第２の実施の形態の脚部６４は、第１の実施の形態のリードフレーム６０の脚部６４に代わって設けられるものである。したがって、第２の実施の形態の半導体装置のその他の構成は、第１の実施の形態の半導体装置１０と同様の構成を成している。
　図９に示される脚部６４は、垂直部６４ａと分割部６４ｂ，６４ｃとを含んでいる。垂直部６４ａは、回路パターン４２に対して鉛直方向に延伸する。垂直部６４ａは延伸先で連係部６３と接続される。分割部６４ｂ，６４ｃは、第１の実施の形態と異なり、垂直部６４ａの幅方向に対して、垂直部６４ａに垂直に１か所で切断されて分割されている。したがって、分割部６４ｂ，６４ｃを合わせた幅は、垂直部６４ａの幅に相当する。分割部６４ｂは、さらに、継続部６４ｂ１と平行部６４ｂ２とを備える。継続部６４ｂ１は、垂直部６４ａの回路パターン４２側の下端部の分岐部６４ａ１から、第１の実施の形態と同様に、所定方向に屈曲する。平行部６４ｂ２は、継続部６４ｂ１から継続して回路パターン４２に対して平行に延伸して、裏面の回路パターン接合領域６４ｂ３により回路パターン４２に接合されている。他方、分割部６４ｃは、分割部６４ｂの反対側に設けられ、継続部６４ｃ１と平行部６４ｃ２とを備える。継続部６４ｃ１は、垂直部６４ａの回路パターン４２側の下端部の分岐部６４ａ１から所定方向の反対側に屈曲する。平行部６４ｃ２は、継続部６４ｃ１から継続して回路パターン４２に対して平行に延伸して、裏面の回路パターン接合領域６４ｃ３により回路パターン４２に接合されている。また、このような脚部６４も、第１の実施の形態と同様に、超音波ツール７０の押圧部７１により、脚部６４の平行部６４ｂ２，６４ｃ２を回路パターン４２に対して第１の実施の形態と同様に同時に振動させながら、または、交互に振動させながら押圧することで接合することができる。
　このような脚部６４もまた、本体部６１に対して連係部６３を介して、分割部６４ｂ，６４ｃにおける所定方向が本体部６１の配線方向に平行になるように回路パターン４２に取り付けられている。脚部６４において、分割部６４ｂの分岐部６４ａ１から所定方向の先端部までの長さと、分割部６４ｃの分岐部６４ａ１から所定方向の反対側の先端部までの長さとが等しい。また、分割部６４ｂ，６４ｃは垂直部６４ａの幅の中央で分割されている場合には、それぞれの幅が等しいため、分割部６４ｂ，６４ｃの面積は等しく、特に、平行部６４ｂ２，６４ｃ２の面積が等しい。
　また、第２の実施の形態の別の脚部について、図１０を用いて説明する。図１０は、第２の実施の形態の半導体装置に含まれるリードフレームの別の脚部を説明するための図である。なお、図１０（Ａ）は、脚部６４の斜視図を、図１０（Ｂ）は、脚部６４の平面図をそれぞれ示している。図１０（Ａ）では、分割部６４ｃは図示されていないものの、垂直部６４ａの裏側に配置されている。
　図１０に示される脚部６４は、垂直部６４ａと分割部６４ｂ～６４ｅとを含んでいる。垂直部６４ａは、回路パターン４２に対して鉛直方向に延伸する。垂直部６４ａは延伸先で連係部６３と接続される。分割部６４ｂ～６４ｅは、第１の実施の形態と異なり、垂直部６４ａの幅方向に対して、垂直部６４ａに垂直であって等間隔に３か所で切断されて分割されている。したがって、分割部６４ｂ～６４ｅを合わせた幅は、垂直部６４ａの幅に相当する。すなわち、図１０に示される脚部６４は、図９に示した脚部６４の分割部６４ｂ，６４ｃを二組含んでいる。なお、図１０に示される脚部６４は、図９に示した脚部６４を二組含んでいる場合に限らず、三組以上含んでもよい。
　分割部６４ｂは、さらに、継続部６４ｂ１と平行部６４ｂ２とを備える。継続部６４ｂ１は、垂直部６４ａの回路パターン４２側の下端部の分岐部６４ａ１から所定方向に屈曲する。平行部６４ｂ２は、継続部６４ｂ１から継続して回路パターン４２に対して平行に延伸して、裏面の回路パターン接合領域６４ｂ３により回路パターン４２に接合されている。また、分割部６４ｄもまた、さらに、継続部６４ｄ１と平行部６４ｄ２とを備える。継続部６４ｄ１は、垂直部６４ａの回路パターン４２側の下端部の分岐部６４ａ１から所定方向に屈曲する。平行部６４ｄ２は、継続部６４ｄ１から継続して回路パターン４２に対して平行に延伸して、裏面の回路パターン接合領域６４ｄ３により回路パターン４２に接合されている。
　他方、分割部６４ｃは、垂直部６４ａの分割部６４ｂ，６４ｄの反対側に設けられ、継続部６４ｃ１と平行部６４ｃ２とを備える（図９を参照）。継続部６４ｃ１は、垂直部６４ａの回路パターン４２側の下端部の分岐部６４ａ１から継続部６４ｂ１の反対側に屈曲する。平行部６４ｃ２は、継続部６４ｃ１から継続して回路パターン４２に対して平行に延伸して、裏面の回路パターン接合領域６４ｃ３により回路パターン４２に接合されている。また、分割部６４ｅは、垂直部６４ａの分割部６４ｂ，６４ｄの反対側に設けられ、継続部６４ｅ１と平行部６４ｅ２とを備える。継続部６４ｅ１は、垂直部６４ａの回路パターン４２側の下端部の分岐部６４ａ１から所定方向の反対側に屈曲する。平行部６４ｅ２は、継続部６４ｅ１から継続して回路パターン４２に対して平行に延伸して、裏面の回路パターン接合領域６４ｅ３により回路パターン４２に接合されている。
　このような脚部６４もまた、本体部６１に対して連係部６３を介して、分割部６４ｂ～６４ｅにおける所定方向が本体部６１の配線方向に平行になるように回路パターン４２に取り付けられている。脚部６４において、分割部６４ｂの分岐部６４ａ１から所定方向の先端部までの長さと、分割部６４ｃの分岐部６４ａ１から所定方向の反対側の先端部までの長さと、分割部６４ｄの分岐部６４ａ１から所定方向の反対側の先端部までの長さと、分割部６４ｅの分岐部６４ａ１から所定方向の反対側の先端部までの長さとが等しい。また、分割部６４ｂ～６４ｅは垂直部６ａの幅に対して等間隔に３分割されており、それぞれの幅が等しいため、分割部６４ｂ～６４ｅの面積は等しく、特に、平行部６４ｂ２～６４ｅ２の面積が等しい。
　このような脚部６４も、第１の実施の形態と同様に、回路パターン４２に対して超音波ツール７０の押圧部７１により接合することができる。但し、この場合は、超音波ツール７０を脚部６４の分割部６４ｂ～６４ｅに対応して用意し、分割部６４ｂ～６４ｅを回路パターン４２に対して同時に振動させながら押圧することで接合することができる。
　このような第２の実施の形態の脚部６４でも、第１の実施の形態と同様に、垂直部６４ａはおもて面側、裏面側がそれぞれ分割部６４ｂ，６４ｃ（６４ｂ～６４ｅ）で確実に支持される。このため、脚部６４は回路パターン４２に対して安定して接合されるようになる。また、このような脚部６４を回路パターン４２に対して、分割部６４ｂ，６４ｃ（６４ｂ～６４ｅ）を超音波振動により同時に接合する。すると、分割部６４ｂ，６４ｃ（６４ｂ～６４ｅ）が屈曲方向に対して平行に同様に変形するため、垂直部６４ａが位置ずれすることがない。したがって、垂直部６４ａの位置ずれ等が防止され、リードフレーム６０を所定の接合箇所に維持することができる。この結果、半導体装置を適切に製造することができる。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成及び応用例に限定されるものではなく、対応するすべての変形例及び均等物は、添付の請求項及びその均等物による本発明の範囲とみなされる。
　１０　半導体装置
　２０　ケース
　２１　下部収納部
　２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ　制御端子領域
　２２　上部収納部
　３０　放熱ベース板
　４０，４０ａ～４０ｆ　セラミック回路基板
　４１，５１　絶縁板
　４２，４２ａ～４２ｅ，５２　回路パターン
　４３　金属板
　４５ａ，４６ａ　第１半導体チップ
　４５ｂ，４６ｂ　第２半導体チップ
　４７ａ～４７ｄ　ボンディングワイヤ
　５０，５０ａ～５０ｆ　制御配線ユニット
　６０　リードフレーム
　６０ａ　正極用リードフレーム
　６０ｂ　負極用リードフレーム
　６０ｃ　出力用リードフレーム
　６０ｄ　制御用リードフレーム
　６１　本体部
　６２ａ　正極用外部接続端子
　６２ｂ　負極用外部接続端子
　６２ｃ　出力用外部接続端子
　６２ｄ　制御用外部接続端子
　６３　連係部
　６４　脚部
　６４ａ　垂直部
　６４ａ１　分岐部
　６４ｂ～６４ｅ　分割部
　６４ｂ１，６４ｃ１，６４ｄ１，６４ｅ１　継続部
　６４ｂ２，６４ｃ２，６４ｄ２，６４ｅ２　平行部
　６４ｂ３，６４ｃ３，６４ｄ３，６４ｅ３　回路パターン接合領域
　７０　超音波ツール
　７１　押圧部
　７２　伝搬部

Claims (14)

  1. 　半導体チップと、
    　絶縁板と前記絶縁板に設けられ、前記半導体チップと電気的に接続される回路パターンとを有する絶縁回路基板と、
    　一端に前記回路パターンが接合される脚部を含み、他端に外部接続端子を備える配線部材と、
    　を備え、
    　前記脚部は、前記回路パターンに対して鉛直方向に延伸する垂直部と、前記垂直部の前記回路パターン側の下端部の分岐部から所定方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第１分割部と、前記分岐部から前記所定方向の反対方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第２分割部と、を備える、
    　半導体装置。
  2. 　前記脚部は、板状であって、前記第１分割部及び前記第２分割部は厚さ方向において互いに反対側にそれぞれ分割されている、
    　請求項１に記載の半導体装置。
  3. 　前記第１分割部の第１厚さと前記第２分割部の第２厚さとは、前記垂直部の第３厚さから２分割されている、
    　請求項２に記載の半導体装置。
  4. 　前記第１分割部の第１幅と前記第２分割部の第２幅とは、前記垂直部の第３幅から２分割されている、
    　請求項２に記載の半導体装置。
  5. 　前記脚部は、一組の前記第１分割部及び前記第２分割部が複数組分割されている、
    　請求項４に記載の半導体装置。
  6. 　平面視における前記第１分割部の第１面積と前記第２分割部の第２面積とは等しい、
    　請求項４または５に記載の半導体装置。
  7. 　前記分岐部から前記第１分割部の前記所定方向の第１先端部までの長さと、前記分岐部から前記第２分割部の前記所定方向の反対方向の第２先端部までの長さとが同一である、
    　請求項１乃至６のいずれかに記載の半導体装置。
  8. 　前記配線部材は、前記脚部を複数含み、さらに、前記脚部の前記下端部の反対側の上端部がそれぞれ接続される本体部を備える、
    　請求項１乃至７のいずれかに記載の半導体装置。
  9. 　前記本体部は、さらに、所定の配線方向に延伸し、前記脚部が前記配線方向に沿って並んで配置されている、
    　請求項８に記載の半導体装置。
  10. 　前記脚部は、前記本体部に対して、前記所定方向が前記配線方向に平行を成してそれぞれ接続されている、
    　請求項９に記載の半導体装置。
  11. 　放熱板をさらに備え、
    　前記放熱板上に、前記絶縁回路基板が前記配線方向に複数配置され、
    　前記配線部材は、前記本体部が前記絶縁回路基板を跨って前記配線方向に延伸され、前記脚部が前記絶縁回路基板にそれぞれ接合されて、配置されている、
    　請求項９または１０に記載の半導体装置。
  12. 　絶縁板と前記絶縁板に設けられた回路パターンとを有する絶縁回路基板と、
    　一端に前記回路パターンに接合される脚部を含み、他端に外部接続端子を備え、前記脚部は、前記回路パターンに対して鉛直方向に延伸する垂直部と、前記垂直部の前記回路パターン側の下端部の分岐部から所定方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第１分割部と、前記分岐部から前記所定方向の反対方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第２分割部とを備える配線部材と、を用意する用意工程と、
    　前記回路パターンに前記脚部の前記第１分割部及び前記第２分割部を配置して、前記第１分割部及び前記第２分割部を前記回路パターンに超音波接合により同時に接合する超音波接合工程と、
    　を有する半導体装置の製造方法。
  13. 　前記配線部材は複数の前記脚部を備えており、複数の前記絶縁回路基板の前記回路パターンに対して前記脚部をそれぞれ接合する、
    　請求項１２に記載の半導体装置の製造方法。
  14. 　絶縁板と前記絶縁板に設けられた回路パターンとをそれぞれ有し、一方向に配列された複数の絶縁回路基板と、
    　一端に、前記複数の絶縁回路基板にそれぞれ対応し、前記回路パターンに接合される複数の脚部を含み、他端に外部接続端子を備え、前記複数の脚部は、前記回路パターンに対して鉛直方向に延伸する垂直部と、前記垂直部の前記回路パターン側の下端部の分岐部から所定方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第１分割部と、前記分岐部から前記所定方向の反対方向に屈曲し前記回路パターンに対して平行に延伸して、前記回路パターンに接合される第２分割部とをそれぞれ備える配線部材と、を用意する用意工程と、
    　前記回路パターンに前記複数の脚部の前記第１分割部及び前記第２分割部をそれぞれ配置して、前記一方向に沿って、前記複数の脚部ごとに前記第１分割部を前記回路パターンに超音波接合により接合し、前記第２分割部を前記回路パターンに前記超音波接合により接合する超音波接合工程と、
    　を有する半導体装置の製造方法。
PCT/JP2021/020530 2020-07-09 2021-05-28 半導体装置及び半導体装置の製造方法 WO2022009556A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022534946A JP7428254B2 (ja) 2020-07-09 2021-05-28 半導体装置及び半導体装置の製造方法
DE112021000211.2T DE112021000211T5 (de) 2020-07-09 2021-05-28 Halbleitervorrichtung Und Verfahren Zum Herstellen Derselben
CN202180007987.8A CN114902389A (zh) 2020-07-09 2021-05-28 半导体装置以及半导体装置的制造方法
US17/855,162 US20220330429A1 (en) 2020-07-09 2022-06-30 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020118648 2020-07-09
JP2020-118648 2020-07-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/855,162 Continuation US20220330429A1 (en) 2020-07-09 2022-06-30 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2022009556A1 true WO2022009556A1 (ja) 2022-01-13

Family

ID=79552333

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/020530 WO2022009556A1 (ja) 2020-07-09 2021-05-28 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220330429A1 (ja)
JP (1) JP7428254B2 (ja)
CN (1) CN114902389A (ja)
DE (1) DE112021000211T5 (ja)
WO (1) WO2022009556A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031020A1 (ja) * 2014-08-28 2016-03-03 三菱電機株式会社 半導体装置
WO2019230292A1 (ja) * 2018-06-01 2019-12-05 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016031020A1 (ja) * 2014-08-28 2016-03-03 三菱電機株式会社 半導体装置
WO2019230292A1 (ja) * 2018-06-01 2019-12-05 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2022009556A1 (ja) 2022-01-13
DE112021000211T5 (de) 2022-08-18
CN114902389A (zh) 2022-08-12
US20220330429A1 (en) 2022-10-13
JP7428254B2 (ja) 2024-02-06

Similar Documents

Publication Publication Date Title
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
JP4438489B2 (ja) 半導体装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US11088042B2 (en) Semiconductor device and production method therefor
KR20120127535A (ko) 프레스 피트 단자 및 반도체 장치
CN110610920A (zh) 半导体装置、引线框架以及半导体装置的制造方法
US9076782B2 (en) Semiconductor device and method of manufacturing same
WO2013065464A1 (ja) 半導体装置
JP7201106B2 (ja) 半導体装置
JP2020136449A (ja) 半導体装置の製造方法
JP2009141288A (ja) 電力用半導体モジュール
WO2022009556A1 (ja) 半導体装置及び半導体装置の製造方法
JP6380561B2 (ja) 半導体モジュール
JP4586508B2 (ja) 半導体装置およびその製造方法
JP2021090030A (ja) 半導体装置及び半導体装置の製造方法
JP7031185B2 (ja) ウェッジツール及びウェッジボンディング方法
JP7476540B2 (ja) 半導体装置
JP7459465B2 (ja) 半導体装置及び半導体装置の製造方法
JP2019083292A (ja) 半導体装置
JP4797492B2 (ja) 半導体装置
CN113224022A (zh) 半导体模块和半导体模块的制造方法
JPWO2022009556A5 (ja)
JP2021044452A (ja) 半導体装置
WO2022137811A1 (ja) 半導体ユニット及び半導体装置
WO2020166283A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21838264

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022534946

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21838264

Country of ref document: EP

Kind code of ref document: A1