JPWO2019230292A1 - 半導体装置 - Google Patents

Abstract

電流経路の抵抗値のバラツキを抑制した半導体装置を提供する。並列に接続された複数の第１回路部を有する第１回路ブロックと、並列に接続された複数の第２回路部を有する第２回路ブロックと、第１回路ブロックと第２回路ブロックとを電気的に接続するブロック間接続部とを備え、ブロック間接続部は、第１回路ブロックから、第２回路ブロックにおいて最も第１回路ブロックの近くに配置された第２回路部までの電流経路における抵抗値を増大させる抵抗調整部を有する半導体装置を提供する。

Description

本発明は、半導体装置に関する。

従来、複数の半導体チップを有し、複数の半導体チップのそれぞれに電流が流れる半導体装置が知られている（例えば、特許文献１参照）。
特許文献１ 特表２０１６−９４９６号公報

解決しようとする課題

半導体装置では、複数の半導体チップのそれぞれに流れる電流の不均衡が解消されることが好ましい。

一般的開示

本発明の第１の態様においては、半導体装置を提供する。半導体装置は、並列に接続された複数の第１回路部を有する第１回路ブロックを備えてよい。半導体装置は、並列に接続された複数の第２回路部を有する第２回路ブロックを備えてよい。半導体装置は、第１回路ブロックと第２回路ブロックとを電気的に接続するブロック間接続部を備えてよい。ブロック間接続部は、第１回路ブロックから、第２回路ブロックにおいて最も第１回路ブロックの近くに配置された第２回路部までの電流経路における抵抗値を増大させる抵抗調整部を有してよい。

複数の第１回路部は、第１方向に並んで配置されていてよい。複数の第２回路部は、第１方向に並んで配置されていてよい。第１回路ブロックおよび第２回路ブロックは、第１方向に並んで配置されていてよい。

抵抗調整部は、第２回路ブロックから、第１回路ブロックにおいて最も第２回路ブロックの近くに配置された第１回路部までの電流経路における抵抗値を増大させてよい。

ブロック間接続部は、板状部分を有していてよい。抵抗調整部は、板状部分に設けられたスリットであってよい。

ブロック間接続部は、第１回路部毎に設けられ、板状部分の端辺から突出して第１回路部と接続する第１接続端部を有してよい。ブロック間接続部は、第２回路部毎に設けられ、板状部分の端辺から突出して第２回路部と接続する第２接続端部を有してよい。抵抗調整部は、板状部分の端辺において、最も第２接続端部側に配置された第１接続端部と、最も第１接続端部側に配置された第２接続端部との間に設けられ、端辺から板状部分の内部まで延伸する端辺スリットを有してよい。抵抗調整部は、板状部分において端辺スリットに接続して設けられ、端辺に沿って第１接続端部側に延伸する第１内部スリットを有してよい。抵抗調整部は、板状部分において端辺スリットに接続して設けられ、端辺に沿って第２接続端部側に延伸する第２内部スリットを有してよい。

第１内部スリットは、少なくとも一つの第１接続端部よりも外側まで延伸して設けられていてよい。第２内部スリットは、少なくとも一つの第２接続端部よりも外側まで延伸して設けられていてよい。

半導体装置は、第１方向と垂直な第２方向において第２回路ブロックと並んで配置され、第２回路ブロックと電気的に接続された第３回路ブロックを備えてよい。半導体装置は、第２方向において第１回路ブロックと並んで配置され、且つ、第１方向において第３回路ブロックと並んで配置され、第１回路ブロックと電気的に接続された第４回路ブロックを備えてよい。第３回路ブロックは、電気的に並列に接続され、且つ、第１方向に並んで配置された複数の第３回路部を有してよい。第４回路ブロックは、電気的に並列に接続され、且つ、第１方向に並んで配置された複数の第４回路部を有してよい。

半導体装置は、第３回路ブロックに電気的に接続された第１ブロック内接続部を備えてよい。第１ブロック内接続部は、スリットが設けられた板状部分を有してよい。第１ブロック内接続部は、板状部分から突出して設けられた外部接続端部を有してよい。第１ブロック内接続部は、第３回路部毎に設けられ、板状部分の端辺から突出して第３回路部と接続する第３接続端部を有してよい。第３接続端部のうち最も第４回路ブロック側に配置された第３接続端部と、外部接続端部とを結ぶ直線を横切るように、スリットが設けられていてよい。

半導体装置は、第４回路ブロックに電気的に接続された第２ブロック内接続部を備えてよい。第２ブロック内接続部は、板状部分を備えてよい。第２ブロック内接続部は、板状部分から突出して設けられた外部接続端部を備えてよい。第２ブロック内接続部は、第４回路部毎に設けられ、板状部分の端辺から突出して第４回路部と接続する第４接続端部を有してよい。第１ブロック内接続部の外部接続端部は、板状部分における第１方向の中央よりも第４回路ブロック側に配置されていてよい。第２ブロック内接続部の外部接続端部は、板状部分における第１方向の中央よりも第３回路ブロックとは逆側に配置されていてよい。第２ブロック内接続部の板状部分には、それぞれの第４接続端部と、外部接続端部とを結ぶ各直線を横切るスリットが設けられていなくてよい。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の一つの実施例に係る半導体装置１００の斜視図の一例を示す。 第１実施例に係る半導体装置１００の平面図の一例である。 半導体装置１００の内部回路における回路構成の一例を示す図である。 それぞれの回路ブロックＣＢの概要を説明する図である。 第１方向に沿って並んだ第１回路部２１１の一例を示す図である。 第１方向に沿って並んだ第１回路部２１１の他の例を示す図である。 第１方向に沿って並んだ第１回路部２１１の他の例を示す図である。 ブロック間接続部２０２の形状例を示す図である。 第１ブロック内接続部２０４の形状例を示す図である。 第２ブロック内接続部２０６の形状例を示す図である。 第４ブロック内接続部２０９の形状例を示す図である。 第３ブロック内接続部２０８の形状例を示す図である。 それぞれの回路部間における、ブロック間接続部２０２およびブロック内接続部の抵抗を模式的に示す図である。 第２実施例に係る内部回路の配置例を示す。 図１１に示した半導体装置１００の内部回路の回路構成の一例を示す図である。 図１１に示した半導体装置１００における、それぞれの回路ブロックＣＢの概要を説明する図である。 ブロック間接続部２０３の形状例を示す図である。 第２実施例における、ブロック間接続部およびブロック内接続部の抵抗を模式的に示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては、半導体チップが有する半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体チップの上面と平行な面をＸＹ面とし、ＸＹ面と垂直な軸をＺ軸とする。

また、本明細書において、距離、抵抗値、電流の大きさ等について、等しいと説明する場合がある。これらが等しい場合とは、完全に同一である場合に限られず、本明細書に記載の発明を逸脱しない範囲で異なっていてもよい。例えば等しいとは、１０％以内の誤差を許容する。

図１は、本発明の一つの実施例に係る半導体装置１００の斜視図の一例を示す。半導体装置１００は、ケース部１１０と、ベース部１２０と、複数の端子とを備える。一例において、半導体装置１００は、パワーコンディショナー（ＰＣＳ：Ｐｏｗｅｒ Ｃｏｎｄｉｔｉｏｎｉｎｇ Ｓｕｂｓｙｓｔｅｍ）に用いられる。

ケース部１１０は、半導体チップおよび配線等の内部回路を収容する。ケース部１１０は、絶縁性の樹脂で成型されている。ケース部１１０は、ベース部１２０上に設けられる。ケース部１１０には、沿面距離を増大させて絶縁性を高めるための切込部１１２が設けられてよい。

ベース部１２０は、上面側において、接着剤等によりケース部１１０に固定されている。ベース部１２０は、接地電位に設定されてよい。ベース部は、下面側において、ねじ等によりフィン等の放熱部材に固定されてよい。ベース部１２０は、ＸＹ平面に主面を有する。ベース部１２０およびケース部１１０は、Ｚ軸方向から見た上面視において、２組の対向する辺を有してよい。本例のベース部１２０およびケース部１１０は、Ｙ軸に沿って長辺を有し、Ｘ軸に沿って短辺を有する。

端子配置面１１４は、ケース部１１０の上面側において、複数の端子が露出する面である。それぞれの端子は、ケース部１１０が収容した内部回路と、外部の装置とを電気的に接続する。端子配置面１１４には、第１の補助端子ｔｓ１〜第１１の補助端子ｔｓ１１が設けられている。端子配置面１１４は、Ｚ軸方向に突出する凸部１１６を有する。

凸部１１６は、上面視において端子配置面１１４の中央付近に設けられる。本例の凸部１１６は、端子配置面１１４のＸ軸方向における中央において、Ｙ軸方向に沿って延伸して配置されている。凸部１１６上には、第１の外部接続端子ｔｍ１〜第５の外部接続端子ｔｍ５が設けられている。第１の外部接続端子ｔｍ１〜第５の外部接続端子ｔｍ５は、凸部１１６において、Ｙ軸方向に沿って順番に配列されているが、外部接続端子の配置はこれに限られない。

第１の外部接続端子ｔｍ１（Ｐ）は、半導体装置１００の外部に設けられる直流電源の正側端子が接続される端子である。第４の外部接続端子ｔｍ４（Ｎ）は、外部の直流電源の負側端子が接続される端子である。第１の外部接続端子ｔｍ１（Ｐ）および第４の外部接続端子ｔｍ４（Ｎ）は、半導体装置１００の内部回路における電源端子Ｐ、Ｎとして機能する。

第５の外部接続端子ｔｍ５（Ｕ）は、半導体装置１００の内部回路における交流出力端子Ｕとして機能する。第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）は、半導体装置１００の内部回路における所定の接続点に接続されている。例えば第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）は、半導体装置１００の内部回路における所定の接続点の電圧をクランプする中間端子Ｍ１、Ｍ２として機能する。

第１の補助端子ｔｓ１〜第５の補助端子ｔｓ５は、端子配置面１１４のＹ軸に沿った一方の端辺（本例では長辺）に沿って配置されている。第６の補助端子ｔｓ６〜第１１の補助端子ｔｓ１１は、端子配置面１１４のＹ軸方向に沿った他方の端辺に沿って配置されている。

第１の補助端子ｔｓ１（Ｔ４Ｐ）は、後述するトランジスタＴ４のコレクタ電圧を出力する。第２の補助端子ｔｓ２（Ｔ４Ｇ）は、トランジスタＴ４のゲート電圧を供給するゲート端子である。第３の補助端子ｔｓ３（Ｔ４Ｅ）は、トランジスタＴ４のエミッタ電圧を出力する。

第４の補助端子ｔｓ４（Ｔ３Ｇ）は、後述するトランジスタＴ３のゲート電圧を供給するゲート端子である。第５の補助端子ｔｓ５（Ｔ３Ｅ）は、トランジスタＴ３のエミッタ電圧を出力する。

第６の補助端子ｔｓ６（Ｔ１Ｅ）は、後述するトランジスタＴ１のエミッタ電圧を出力する。第７の補助端子ｔｓ７（Ｔ１Ｇ）は、トランジスタＴ１のゲート電圧を供給するゲート端子である。

第８の補助端子ｔｓ８（Ｔ２Ｅ）は、後述するトランジスタＴ２のエミッタ電圧を出力する。第９の補助端子ｔｓ９（Ｔ２Ｇ）は、トランジスタＴ２のゲート電圧を供給するゲート端子である。

第１０補助端子ｔｓ１０（ＴＨ２）および第１１の補助端子ｔｓ１１（ＴＨ１）は、ケース部１１０の内部温度を検出するサーミスタに接続されたサーミスタ用の端子である。例えばサーミスタは、第１０補助端子ｔｓ１０（ＴＨ２）および第１１の補助端子ｔｓ１１（ＴＨ１）の下方においてケース部１１０内に埋設されている。

（第１実施例）
図２は、第１実施例に係る半導体装置１００の平面図の一例である。同図は、ケース部１１０の内部において、ベース部１２０上に設けられた内部回路の配置例を示す。本例の内部回路は、３レベル電力変換装置（インバータ）回路であるが、内部回路はこれに限定されない。

本例の半導体装置１００は、ベース部１２０上に、６枚の絶縁基板５０ａ〜絶縁基板５０ｆを備える。本例の６枚の絶縁基板５０ａ、ｂ、ｃ、ｄ、ｅ、ｆは、Ｙ軸方向に沿ってこの順番で並んでいる。絶縁基板５０は、ベース部１２０に接合されている。絶縁基板５０は、伝熱性の良いセラミックス（例えばアルミナ）基板の両面に導体性のパターンを有する。例えば、絶縁基板５０は、セラミックス基板上に銅回路板を直接接合したＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板である。

それぞれの絶縁基板５０には、１つ以上のトランジスタＴが配置されていてよい。それぞれのトランジスタＴは、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）や電界効果トランジスタ（ＦＥＴ）であってよい。図２では、トランジスタＴが設けられた半導体チップを示している。本例の半導体装置１００は、互いに並列に接続された複数のトランジスタを備える。図２の例では、３つのトランジスタＴ１が並列に接続されている。同様に、３つのトランジスタＴ２が並列に接続され、３つのトランジスタＴ３が並列に接続され、３つのトランジスタＴ４が並列に接続されている。本明細書では、並列に接続された複数のトランジスタＴｋ（ｋは整数）を、まとめてトランジスタＴｋと称する場合がある。

並列に接続された複数のトランジスタＴｋは、所定の第１方向（図２ではＹ軸方向）に沿って並んで配置されていてよい。本例では、複数のトランジスタＴ１および複数のトランジスタＴ２が、ベース部１２０の一方の長辺に沿って並んで配置されており、複数のトランジスタＴ３および複数のトランジスタＴ４が、ベース部１２０の他方の長辺に沿って並んで配置されている。

また、トランジスタＴ１およびＴ４が同一の絶縁基板５０に実装されてよい。トランジスタＴ２およびＴ３が同一の絶縁基板５０に実装されてよい。絶縁基板５０ａ〜５０ｃは、それぞれ、トランジスタＴ４およびＴ１を実装した絶縁基板である。絶縁基板５０ｄ〜５０ｆは、それぞれ、トランジスタＴ３およびＴ２を実装した絶縁基板である。

また、それぞれの絶縁基板５０には、ダイオードＤｋが設けられてよい。ダイオードＤｋは、トランジスタＴｋと逆並列に接続された還流ダイオード（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）であってよい。本例では、それぞれのトランジスタＴｋに対して、ダイオードＤｋが設けられているが、他の例では一部のトランジスタＴｋに対してダイオードＤｋが設けられていてもよい。また、本例のトランジスタおよびダイオードは、それぞれ別の半導体チップに設けられているが、同一の半導体チップに設けられた逆導通型ＩＧＢＴ（ＲＣ−ＩＢＧＴ）等でもよい。

本例では、上面視において絶縁基板５０が設けられた領域を、４つの回路ブロックＣＢ１〜４に分割する。第１回路ブロックＣＢ１は、並列に設けられた複数のトランジスタＴ１が設けられた領域であり、第２回路ブロックＣＢ２は、並列に設けられた複数のトランジスタＴ２が設けられた領域であり、第３回路ブロックＣＢ３は、並列に設けられた複数のトランジスタＴ３が設けられた領域であり、第４回路ブロックＣＢ４は、並列に設けられた複数のトランジスタＴ４が設けられた領域である。回路ブロックＣＢｋには、それぞれダイオードＤｋが設けられてもよい。

本例の回路ブロックＣＢ１〜４は、仮想的な中央線Ｌ１および中央線Ｌ２によって分割されている。中央線Ｌ２は、絶縁基板５０ａ、ｂ、ｃが設けられた領域と、絶縁基板５０ｄ、ｅ、ｆが設けられた領域とを分割する。本例の中央線Ｌ２は、絶縁基板５０ｃと、絶縁基板５０ｄとの間を通るＸ軸に平行な直線である。

中央線Ｌ１は、絶縁基板５０ａ、ｂ、ｃを、複数のトランジスタＴ１が設けられた領域と、複数のトランジスタＴ４が設けられた領域とに分割する。また、中央線Ｌ１は、絶縁基板５０ｄ、ｅ、ｆを、複数のトランジスタＴ２が設けられた領域と、複数のトランジスタＴ３が設けられた領域とに分割する。本例の中央線Ｌ１は、絶縁基板５０が設けられた領域のＸ軸方向における中央を通る、Ｙ軸に平行な直線である。

半導体装置１００は、絶縁基板５０の上に設けられた複数の導電性パターン３６を有する。導電性パターン３６は、銅等の導電材料で形成されている。また、半導体装置１００は、内部回路における各部材を電気的に接続する複数の接続部材９０を有する。接続部材９０は、例えばワイヤーまたはリードフレーム等の、絶縁基板５０の上方に設けられた配線である。図２においては、接続部材９０を実線で示している。また、接続部材９０と、他の部材との接続点を黒丸で示している。接続部材９０は、接続点において、直接接合または、はんだ等により他の部材に接続されている。

導電性パターン３６ａは、絶縁基板５０ａ〜５０ｃの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ａは、対応するトランジスタＴ４のエミッタパッドおよびダイオードＤ４のアノードパッドと、第３の補助端子ｔｓ３（Ｔ４Ｅ）とを電気的に接続する。

導電性パターン３６ｂは、絶縁基板５０ａ〜５０ｃの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｂは、対応するトランジスタＴ４のゲートパッドと、第２の補助端子ｔｓ２（Ｔ４Ｇ）とを電気的に接続する。本例の導電性パターン３６ａおよび３６ｂは、第４回路ブロックＣＢ４に配置され、Ｙ軸方向に長手を有する配線である。

導電性パターン３６ｃは、絶縁基板５０ａ〜５０ｃの各々に設けられる。本例の導電性パターン３６ｃの上には、トランジスタＴ４およびダイオードＤ４が設けられている。導電性パターン３６ｃは、トランジスタＴ４のコレクタ電極およびダイオードＤ４のカソード電極と、はんだ等を介して接続されている。また、それぞれの導電性パターン３６ｃは、第１の補助端子ｔｓ１（Ｔ４Ｐ）と電気的に接続されている。

導電性パターン３６ｄは、絶縁基板５０ａ〜５０ｃの各々に設けられる。本例の導電性パターン３６ｄは、トランジスタＴ４のエミッタパッドおよびダイオードＤ４のアノードパッドと、導電性パターン３６ｂを電気的に接続する。導電性パターン３６ｃおよび３６ｄは、第４回路ブロックＣＢ４に配置されている。

導電性パターン３６ｈは、絶縁基板５０ａ〜５０ｃの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｈは、対応するトランジスタＴ１のエミッタパッドおよびダイオードＤ１のアノードパッドと、第６の補助端子ｔｓ６（Ｔ１Ｅ）とを電気的に接続する。

導電性パターン３６ｇは、絶縁基板５０ａ〜５０ｃの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｇは、対応するトランジスタＴ１のゲートパッドと、第７の補助端子ｔｓ７（Ｔ１Ｇ）とを電気的に接続する。本例の導電性パターン３６ｈおよび３６ｇは、第１回路ブロックＣＢ１に配置され、Ｙ軸方向に長手を有する配線である。

導電性パターン３６ｆは、絶縁基板５０ａ〜５０ｃの各々に設けられる。本例の導電性パターン３６ｆの上には、トランジスタＴ１およびダイオードＤ１が設けられている。導電性パターン３６ｆは、トランジスタＴ１のコレクタ電極およびダイオードＤ１のカソード電極と、はんだ等を介して接続されている。本例の導電性パターン３６ｆは、導電性パターン３６ｄと連続して設けられている。これにより、トランジスタＴ１のコレクタパッドと、トランジスタＴ４のエミッタパッドとが互いに電気的に接続されている。

導電性パターン３６ｅは、絶縁基板５０ａ〜５０ｃの各々に設けられる。本例の導電性パターン３６ｅは、トランジスタＴ１のエミッタパッドおよびダイオードＤ１のアノードパッドと、導電性パターン３６ｈを電気的に接続する。導電性パターン３６ｆおよび３６ｅは、第１回路ブロックＣＢ１に配置されている。

導電性パターン３６ｉは、絶縁基板５０ｄ〜５０ｆの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｉは、対応するトランジスタＴ３のエミッタパッドおよびダイオードＤ３のアノードパッドと、第５の補助端子ｔｓ５（Ｔ３Ｅ）とを電気的に接続する。

導電性パターン３６ｊは、絶縁基板５０ｄ〜５０ｆの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｊは、対応するトランジスタＴ３のゲートパッドと、第４の補助端子ｔｓ４（Ｔ３Ｇ）とを電気的に接続する。本例の導電性パターン３６ｉおよび３６ｊは、第３回路ブロックＣＢ３に配置され、Ｙ軸方向に長手を有する配線である。

導電性パターン３６ｋは、絶縁基板５０ｄ〜５０ｆの各々に設けられる。本例の導電性パターン３６ｋの上には、トランジスタＴ３およびダイオードＤ３が設けられている。導電性パターン３６ｋは、トランジスタＴ３のコレクタ電極およびダイオードＤ３のカソード電極と、はんだ等を介して接続されている。

導電性パターン３６ｌは、絶縁基板５０ｄ〜５０ｆの各々に設けられる。本例の導電性パターン３６ｌは、トランジスタＴ３のエミッタパッドおよびダイオードＤ３のアノードパッドと、導電性パターン３６ｉを電気的に接続する。導電性パターン３６ｋおよび３６ｌは、第３回路ブロックＣＢ３に配置されている。

導電性パターン３６ｏは、絶縁基板５０ｄ〜５０ｆの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｏは、対応するトランジスタＴ２のエミッタパッドおよびダイオードＤ２のアノードパッドと、第８の補助端子ｔｓ８（Ｔ２Ｅ）とを電気的に接続する。

導電性パターン３６ｎは、絶縁基板５０ｄ〜５０ｆの各々において、Ｘ軸方向の一端に設けられる。導電性パターン３６ｎは、対応するトランジスタＴ２のゲートパッドと、第９の補助端子ｔｓ９（Ｔ２Ｇ）とを電気的に接続する。本例の導電性パターン３６ｏおよび３６ｎは、第２回路ブロックＣＢ２に配置され、Ｙ軸方向に長手を有する配線である。

導電性パターン３６ｍは、絶縁基板５０ｄ〜５０ｆの各々に設けられる。本例の導電性パターン３６ｍの上には、トランジスタＴ２およびダイオードＤ２が設けられている。導電性パターン３６ｍは、トランジスタＴ２のコレクタ電極およびダイオードＤ２のカソード電極と、はんだ等を介して接続されている。

導電性パターン３６ｐは、絶縁基板５０ｄ〜５０ｆの各々に設けられる。本例の導電性パターン３６ｐは、トランジスタＴ２のエミッタパッドおよびダイオードＤ２のアノードパッドと、導電性パターン３６ｏを電気的に接続する。導電性パターン３６ｍおよび３６ｐは、第２回路ブロックＣＢ２に配置されている。本例の導電性パターン３６ｐは、導電性パターン３６ｋと連続して設けられている。これにより、トランジスタＴ３のコレクタパッドと、トランジスタＴ２のエミッタパッドとが互いに電気的に接続されている。

本例の半導体装置１００は、ブロック間接続部２０２、第１ブロック内接続部２０４、第２ブロック内接続部２０６、第３ブロック内接続部２０８および第４ブロック内接続部２０９を備える。ブロック間接続部２０２は、２つの回路ブロックＣＢを電気的に接続する。本例のブロック間接続部２０２は、第１回路ブロックＣＢ１と、第２回路ブロックＣＢ２とを電気的に接続する。

ブロック間接続部２０２は、それぞれの回路ブロックＣＢにおける、いずれかの回路要素と電気的に接続されている。本例のブロック間接続部２０２は、第１回路ブロックＣＢ１の複数の導電性パターン３６ｅと、第２回路ブロックＣＢ２の複数の導電性パターン３６ｍと接続されている。

それぞれのブロック内接続部は、一つの回路ブロックＣＢ内の複数の回路要素と電気的に接続されている。本例の第１ブロック内接続部２０４は、第３回路ブロックＣＢ３の複数の導電性パターン３６ｌと接続されている。本例の第２ブロック内接続部２０６は、第４回路ブロックＣＢ４の複数の導電性パターン３６ｃと接続されている。本例の第３ブロック内接続部２０８は、第１回路ブロックＣＢ１の複数の導電性パターン３６ｆと接続されている。本例の第４ブロック内接続部２０９は、第２回路ブロックＣＢ２の複数の導電性パターン３６ｐと接続されている。

ブロック間接続部２０２およびブロック内接続部は、絶縁基板５０の上方に配置された板状の導電部材であってよい。ブロック間接続部２０２およびブロック内接続部の少なくとも一部の板状部分は、絶縁基板５０に対して垂直に配置されていてよい。ブロック間接続部２０２およびブロック内接続部は、銅、アルミニウム等の導電材料で形成されてよい。図２では、それぞれの導電性パターン３６においてブロック間接続部２０２またはブロック内接続部と接続される領域を、接続領域２１０として示している。

図３は、半導体装置１００の内部回路における回路構成の一例を示す図である。本例の内部回路は、３レベル電力変換（インバータ）回路の３相（Ｕ相、Ｖ相、Ｗ相）のうちの、１相分（Ｕ相）の回路である。

第１の外部接続端子ｔｍ１（Ｐ）と、第４の外部接続端子ｔｍ４（Ｎ）との間に、トランジスタＴ４、トランジスタＴ１、トランジスタＴ２およびトランジスタＴ３がこの順番で直列に接続されている。それぞれのトランジスタＴｋは、図２において説明したように並列に複数接続されているが、図３の回路では一つのトランジスタとして示している。例えば、複数のトランジスタＴ４が互いに並列に接続されており、複数のトランジスタＴ１が互いに並列に接続されており、且つ、複数のトランジスタＴ４と複数のトランジスタＴ１とが直列に接続されている。それぞれのトランジスタＴｋには、ダイオードＤｋが逆並列に接続されている。

トランジスタＴ１のエミッタ端子と、トランジスタＴ２のコレクタ端子との接続点を、接続点Ｃ１とする。接続点Ｃ１は、交流出力端子としての第５の外部接続端子ｔｍ５（Ｕ）に接続されている。

トランジスタＴ１のコレクタ端子と、トランジスタＴ２のエミッタ端子とは、直列に設けられた２つのダイオードＤ５、Ｄ６を介して接続されている。ダイオードＤ５およびＤ６は、トランジスタＴ２のエミッタ端子から、トランジスタＴ１のコレクタ端子に向かう方向が順方向となるように配置されている。なおダイオードＤ５、Ｄ６は、図２においては省略している。ダイオードＤ５、Ｄ６は、導電性パターン３６上に設けられていてよく、第１ブロック内接続部２０４または第２ブロック内接続部２０６に設けられていてよく、他の場所に設けられていてもよい。

ダイオードＤ５およびＤ６の間の接続点を接続点Ｃ２とする。接続点Ｃ２は、第２の外部接続端子ｔｍ２（Ｍ１）と、第３の外部接続端子ｔｍ３（Ｍ２）に接続されている。このような構成により、内部回路は、４つのトランジスタＴが直列に接続されたＩ型の３レベル電力変換回路として動作する。

図４Ａは、それぞれの回路ブロックＣＢの概要を説明する図である。第１回路ブロックＣＢ１は、並列に接続された複数の第１回路部２１１を有する。本例の各第１回路部２１１は、導電性パターン３６−ｅおよび導電性パターン３６−ｆと、これらの導電性パターン上に配置されたトランジスタＴ１およびダイオードＤ１を含む。

第２回路ブロックＣＢ２は、並列に接続された複数の第２回路部２１２を有する。本例の各第２回路部２１２は、導電性パターン３６−ｍおよび導電性パターン３６−ｐと、これらの導電性パターン上に配置されたトランジスタＴ２およびダイオードＤ２を含む。

第３回路ブロックＣＢ３は、並列に接続された複数の第３回路部２１３を有する。本例の各第３回路部２１３は、導電性パターン３６−ｋおよび導電性パターン３６−ｌと、これらの導電性パターン上に配置されたトランジスタＴ３およびダイオードＤ３を含む。

第４回路ブロックＣＢ４は、並列に接続された複数の第４回路部２１４を有する。本例の各第４回路部２１４は、導電性パターン３６−ｃおよび導電性パターン３６−ｄと、これらの導電性パターン上に配置されたトランジスタＴ４およびダイオードＤ４を含む。

本例の第１回路ブロックＣＢ１および第２回路ブロックＣＢ２は、第１方向（Ｙ軸方向）に沿って並んで配置されている。同様に、第３回路ブロックＣＢ３および第４回路ブロックＣＢ４は、第１方向（Ｙ軸方向）に沿って並んで配置されている。また、第１回路ブロックＣＢ１および第４回路ブロックＣＢ４は、第２方向（Ｘ軸方向）に沿って並んで配置されている。同様に、第２回路ブロックＣＢ２および第３回路ブロックＣＢ３は、第２方向（Ｘ軸方向）に沿って並んで配置されている。なお、図２のように、本例において、第１方向（Ｙ軸方向）は、ベース部１２０の長辺と平行な方向である。また、本例において、第２方向（Ｘ軸方向）は、ベース部１２０の短辺と平行な方向である。

また、それぞれの回路ブロックＣＢにおける複数の回路部は、第１方向（Ｙ軸方向）に沿って並んで配置されている。例えば第１回路部２１１−１、２１１−２、２１１−３は、第１方向に沿って並んで配置されている。なお、回路部が、第１方向に沿って並んで配置されているとは、それぞれの回路部の第１方向における位置が異なっていることを指す。第１方向と垂直な方向（本例ではＸ軸方向）においては、各回路部は、同一の位置に配置されていてよく、ずれて配置されていてもよい。各回路部は、第１方向と平行な直線と重なる部分を有していてよい。

上述したように、ブロック間接続部２０２は、第１回路ブロックＣＢ１と、第２回路ブロックＣＢ２とを接続している。つまり、ブロック間接続部２０２は、複数の第１回路部２１１と、複数の第２回路部２１２のそれぞれと接続している。

図４Ｂは、第１方向に沿って並んだ第１回路部２１１の一例を示す図である。それぞれの第１回路部２１１の第１方向（Ｙ軸）における位置が異なっている。なお、それぞれの第１回路部２１１の位置として、接続領域２１０が設けられた導電性パターンの、ＸＹ面における形状の重心位置を用いてよい。本例では、それぞれの第１回路部２１１のＸ軸における位置は同一である。

図４Ｃは、第１方向に沿って並んだ第１回路部２１１の他の例を示す図である。本例においても、それぞれの第１回路部２１１の第１方向（Ｙ軸）における位置が異なっている。本例では、それぞれの第１回路部２１１は、Ｘ軸方向における位置が異なって配置されている。このような形態も、本明細書では第１方向に沿って並んでいるものに含める。なお、本例の各第１回路部２１１は、それぞれの第１回路部２１１の導電性パターン３６を通過する第１方向と平行な直線２０１が存在するように配置されている。他の例では、少なくとも一つの第１回路部２１１は、導電性パターン３６が直線２０１と重ならないように配置されていてもよい。

図４Ｄは、第１方向に沿って並んだ第１回路部２１１の他の例を示す図である。本例においても、それぞれの第１回路部２１１の第１方向（Ｙ軸）における位置が異なっている。本例では、少なくとも一つの第１回路部２１１は、他の第１回路部２１１に対して、Ｘ軸方向において重なる部分を有している。このような形態も、本明細書では第１方向に沿って並んでいるものに含める。

図４Ｂから図４Ｄにおいては、第１回路部２１１を用いて説明したが、他の回路部についても同様である。また、回路ブロックＣＢについても同様である。図４Ｂから図４Ｄにおいては、第１方向に沿って並んだ場合を説明しているが、他の方向に並んでいる場合も同様である。

図５は、ブロック間接続部２０２の形状例を示す図である。ブロック間接続部２０２は、板状部分２２０、複数の第１接続端部２３１、および、複数の第２接続端部２３２を有する。板状部分２２０は、Ｙ軸方向に並んで配置された第１回路部２１１および第２回路部２１２のうち、一端に配置された第１回路部２１１−３の上方から、他端に配置された第２回路部２１２−１の上方まで延伸する板状部材であってよい。板状部分２２０は、ＸＹ面に垂直に設けられてよい。板状部分２２０は、回路ブロックＣＢと対向する端辺２２４と、端辺２２４とは逆側の端辺２２６とを有する。

第１接続端部２３１は、第１回路部２１１毎に設けられる。第１接続端部２３１は、板状部分２２０の端辺２２４から第１回路部２１１側に突出して設けられ、第１回路部２１１と接続領域２１０で接続する。第２接続端部２３２は、第２回路部２１２毎に設けられる。第２接続端部２３２は、板状部分２２０の端辺２２４から第２回路部２１２側に突出して設けられ、第２回路部２１２と接続領域２１０で接続する。図５においては、第１接続端部２３１および第２接続端部２３２を模式的に示している。各接続端部は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。

半導体装置１００においては、第１回路ブロックＣＢ１と、第２回路ブロックＣＢ２との間で、ブロック間接続部２０２を介して電流が流れる場合がある。例えば図３に示した回路において、トランジスタＴ１およびＴ２が同時にオンになる短絡状態になると、トランジスタＴ１およびＴ２の間で電流が流れてしまう場合がある。

第２回路ブロックＣＢ２の複数の第２回路部２１２は、Ｙ軸方向に沿って並んでいる。このため、それぞれの第２回路部２１２と、第１回路ブロックＣＢ１の間の電流経路の長さは異なる。電気抵抗は、電流経路の長さに応じて定まるので、それぞれの第２回路部２１２に流れる電流の大きさにバラツキが生じてしまう場合がある。並列に設けられた複数の回路部の間で電流にバラツキが生じると、半導体装置１００の耐圧が低下してしまう。例えば、半導体装置１００に流れる短絡電流のピーク値が大きくなってしまう場合がある。

本例のブロック間接続部２０２には、少なくとも一つの第２回路部２１２に対する電流経路における抵抗値を増大させる抵抗調整部が設けられている。図５の例において、抵抗調整部は、板状部分２２０に設けられたスリットである。スリットは、板状部分２２０をＸ軸方向に貫通した溝であり、少なくとも一つの第２回路部２１２に流れる電流を迂回させて、電流経路長を増大させる。これにより、スリットを入れない場合に対して、電流経路の抵抗値を増大する。ただし抵抗調整部は、電流経路の抵抗値を増大させればよく、スリットに限定されない。一例として、板状部分２２０および各接続端部の一部において、他の部分よりも抵抗率の高い材料を用いた抵抗調整部を設けてよく、他の部分よりもＸ軸方向の厚みを小さくした抵抗調整部を設けてもよく、複数の貫通孔で網目領域とした抵抗調整部を設けてもよい。例えば図５に示したスリットが設けられた位置に、スリットに代えて高抵抗材料を用いた部材を設けてよく、スリットに代えて厚みの小さい領域を設けてもよく、複数の貫通孔で網目領域を設けてもよい。

本例のブロック間接続部２０２は、少なくとも、第１回路ブロックＣＢ１から第２回路部２１２−３までの電流経路２３０における抵抗値を増大させる抵抗調整部を有する。第２回路部２１２−３は、第２回路ブロックＣＢ２において最も第１回路ブロックＣＢ１の近くに配置された第２回路部２１２である。第１回路部ブロックＣＢ１に最も近い第２回路部２１２−３に電流が最も集中しやすいので、第２回路部２１２−３に対する電流経路２３０を長くすることで、半導体装置１００の耐圧を効率よく向上できる。

また、抵抗調整部は、第２回路ブロックＣＢ２から第１回路部２１１−１までの電流経路における抵抗値を増大させてもよい。第１回路部２１１−１は、第１回路ブロックＣＢ１において最も第２回路ブロックＣＢ２の近くに配置された第１回路部２１１である。第１回路部２１１−１に電流が最も集中しやすいので、第１回路部２１１−１に対する電流経路を長くすることで、半導体装置１００の耐圧を効率よく向上できる。

本例の抵抗調整部は、図５のようにＴ字形状のスリットであってよい。端辺スリット２４２、第１内部スリット２４４−１および第２内部スリット２４４−２を有する。端辺スリット２４２は、板状部分２２０の端辺２２４において、第１接続端部２３１−１と、第２接続端部２３２−３との間に設けられ、端辺２２４から板状部分２２０の内部まで延伸して設けられている。第１接続端部２３１−１は、複数の第１接続端部２３１のうち、最も第２接続端部２３２側に配置された第１接続端部２３１である。第２接続端部２３２−３は、複数の第２接続端部２３２のうち、最も第１接続端部２３１側に配置された第２接続端部２３２である。端辺スリット２４２は、第１接続端部２３１−１と、第２接続端部２３２−３との間の中央に配置されていてよい。端辺スリット２４２は、端辺２２４から、Ｚ軸方向と平行に延伸して設けられてよい。

第１内部スリット２４４−１は、板状部分２２０において端辺スリット２４２に接続して設けられ、端辺２２４に沿って第１接続端部２３１側に延伸して設けられている。第１内部スリット２４４−１は、端辺２２４と平行に設けられていてよく、端辺２２４に対して傾きを有して設けられていてもよい。第１内部スリット２４４−１は、少なくとも第１接続端部２３１−１よりも外側まで延伸して設けられてよい。外側とは、Ｙ軸において端辺スリット２４２から離れる側を指す。本例の第１内部スリット２４４−１は、複数の第１接続端部２３１のうち、Ｙ軸方向において中央に配置された第１接続端部２３１−２まで延伸してよく、第１接続端部２３１−２よりも外側まで延伸していてもよい。このような配置により、それぞれの第１接続端部２３１に対応する電流経路の長さを平均化できる。第１内部スリット２４４−１は、複数の第１接続端部２３１のうち最も外側に配置された第１接続端部２３１−３と、Ｚ軸方向において対向する位置までは延伸していなくてよい。

第２内部スリット２４４−２は、板状部分２２０において端辺スリット２４２に接続して設けられ、端辺２２４に沿って第２接続端部２３２側に延伸して設けられている。第２内部スリット２４４−２は、端辺２２４と平行に設けられていてよく、端辺２２４に対して傾きを有して設けられていてもよい。第１内部スリット２４４−１および第２内部スリット２４４−２は、端辺２２４からはＺ軸方向に離れて配置されている。一例として第１内部スリット２４４−１および第２内部スリット２４４−２は、端辺スリット２４２のＺ軸方向の上端と接続されており、それぞれＹ軸方向に延伸して設けられていてよい。

第２内部スリット２４４−２は、少なくとも第２接続端部２３２−３よりも外側まで延伸して設けられてよい。本例の第２内部スリット２４４−２は、複数の第２接続端部２３２のうち、Ｙ軸方向において中央に配置された第２接続端部２３２−２まで延伸してよく、第２接続端部２３２−２よりも外側まで延伸していてもよい。このような配置により、それぞれの第２接続端部２３２に対応する電流経路の長さを平均化できる。第２内部スリット２４４−２は、複数の第２接続端部２３２のうち最も外側に配置された第２接続端部２３２−１と、Ｚ軸方向において対向する位置までは延伸していなくてよい。

このような構造により、内側に配置された第１回路部２１１−１および第２回路部２１２−３等に対する電流経路の長さを増大させることができる。このため、これらの電流経路の電気抵抗値を増大させることができる。

本例のブロック間接続部２０２には、外部接続端部２２２が設けられている。外部接続端部２２２は、端辺２２６から上方に突出していてよい。本例の外部接続端部２２２は、第５の外部接続端子ｔｍ５（Ｕ）として機能する。

本例の板状部分２２０は、Ｚ軸方向の幅Ｗ１が、他の領域よりも小さい幅狭領域２２８を有してよい。例えば幅狭領域２２８は、図１における凸部１１６が設けられていない領域に配置されており、幅狭領域２２８以外の板状部分２２０は、凸部１１６の下方に配置されている。つまり板状部分２２０には、ケース部１１０の形状等に応じて、幅狭領域２２８を設ける場合がある。内部スリット２４４と、端辺２２４との間の板状部分２２０の幅Ｗ２は、幅狭領域２２８の幅Ｗ１と同一であってよく、幅Ｗ１より小さくてもよい。幅Ｗ２をこのように設定することで、幅狭領域２２８が電流経路に含まれる第２回路部２１２−１の電流経路と、他の第２回路部２１２の電流経路との抵抗値のバラツキを抑制できる。

また、半導体装置１００においては、複数の回路ブロックＣＢの間で、Ｕ字またはＣ字状に電流が流れる場合がある。例えば、第１の外部接続端子ｔｍ１（Ｐ）と、第４の外部接続端子ｔｍ４（Ｎ）との間が短絡すると、第４回路ブロックＣＢ４、第１の回路ブロックＣＢ１、第２の回路ブロックＣＢ２、第３の回路ブロックＣＢ３の順番に電流がＵ字状に流れる。また、第２の外部接続端子ｔｍ２（Ｍ１）と、第４の外部接続端子ｔｍ４（Ｎ）との間が短絡すると、第１回路ブロックＣＢ１、第２回路ブロックＣＢ２、第３回路ブロックＣＢ３の順番に電流がＣ字状に流れる。また、第３の外部接続端子ｔｍ３（Ｍ２）と、第１の外部接続端子ｔｍ１（Ｐ）との間が短絡すると、第２回路ブロックＣＢ２、第１回路ブロックＣＢ１、第４回路ブロックＣＢ４の順番に電流がＣ字状に流れる。

電流が、Ｕ字またはＣ字のように内部回路を回って流れると、電流の周回中心側に配置された回路部に対する電流経路が、周回中心から離れて配置された回路部に対する電流経路よりも短くなりやすい。本例のブロック間接続部２０２によれば、周回中心の近くに配置された回路部の電流経路を増大させることができるので、全体的な電流経路の長さのバランスも改善できる。

なお、図５のブロック間接続部２０２は、第１内部スリット２４４−１および第２内部スリット２４４−２を有していたが、他の例では、第１内部スリット２４４−１および第２内部スリット２４４−２のいずれか一方を有していてもよい。この場合においても、内部スリット２４４は、端辺スリット２４２に接続されている。

図６は、第１ブロック内接続部２０４の形状例を示す図である。第１ブロック内接続部２０４は、板状部分２５０、複数の第３接続端部２５４、および、外部接続端部２５１を有する。板状部分２５０は、Ｙ軸方向に並んで配置された複数の第３回路部２１３のうち、一端に配置された第３回路部２１３−１の上方から、他端に配置された第３回路部２１３−３の上方まで延伸する板状部材であってよい。板状部分２５０は、ＸＹ面に垂直に設けられてよい。板状部分２５０は、第３回路ブロックＣＢ３と対向する端辺２５２と、端辺２５２とは逆側の端辺２５３とを有する。

第３接続端部２５４は、第３回路部２１３毎に設けられる。第３接続端部２５４は、板状部分２５０の端辺２５２から第３回路部２１３側に突出して設けられ、第３回路部２１３と接続する。図６においては、第３接続端部２５４を模式的に示している。第３接続端部２５４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。

外部接続端部２５１は、端辺２５３から上方に突出していてよい。本例の外部接続端部２５１は、第４の外部接続端子ｔｍ４（Ｎ）として機能する。

本例の板状部分２５０には、スリット２５６が設けられている。スリット２５６は、第３接続端部２５４のうち最も第４回路ブロックＣＢ４側に配置された第３接続端部２５４−３と、外部接続端部２５１とを結ぶ最短の直線２５８を横切るように設けられている。これによりスリット２５６は、外部接続端部２５１と第３接続端部２５４−３との間の電流経路を長くして、第３接続端部２５４−３に対する電流経路の抵抗値を増大させることができる。このため、電流の周回中心側に配置された第３回路部２１３−３への電流を抑制できる。本例のスリット２５６は、第３接続端部２５４−２と、外部接続端部２５１とを結ぶ最短の直線も横切るように設けられている。

スリット２５６は、一例として、直線形状のスリットである。スリット２５６の端部は、板状部分２５０のいずれかの端辺から、板状部分２５０の内部に延伸して設けられている。本例のスリット２５６は、板状部分２５０のＺ軸と平行な端辺のうち、第３接続端部２５４−３と最も近い端辺２５５に設けられている。

本例の板状部分２５０には、スリット２５７が設けられている。スリット２５７は、板状部分２５０の内部におけるスリット２５６のＹ軸方向の端部と、第３接続端部２５４−３とを結ぶ最短の直線２５９を横切るように設けられている。一方で、スリット２５７は、スリット２５６のＹ軸方向の端部と、第３接続端部２５４−２との間には配置されていない。これにより、より内側に配置された第３接続端部２５４に対する電流経路の抵抗値を、より増大させることができる。

スリット２５７は、一例として、Ｌ字形状のスリットである。スリット２５７は、第３接続端部２５４−２と、第３接続端部２５４−３との間における端辺２５２から、板状部分２５０の内部に延伸して設けられている。本例のスリット２５７は、端辺２５２からＺ軸方向に延伸して、更に、第３接続端部２５４−３の側にＹ軸方向に延伸して設けられている。スリット２５７のＹ軸方向に延伸する部分は、第３接続端部２５４−３よりも、スリット２５６が設けられた端辺２５５側まで延伸している。

本例では、外部接続端部２５１は、板状部分２５０における第１方向（Ｙ軸方向）の中央Ｙｃよりも第４回路ブロックＣＢ４側に配置されている。外部接続端部２５１は、板状部分２５０の端辺２５３において、端辺２５５側の端部に設けられていてよい。

図７は、第２ブロック内接続部２０６の形状例を示す図である。第２ブロック内接続部２０６は、板状部分２６０、複数の第４接続端部２６４、および、外部接続端部２６１を有する。板状部分２６０は、Ｙ軸方向に並んで配置された複数の第４回路部２１４のうち、一端に配置された第４回路部２１４−１の上方から、他端に配置された第４回路部２１４−３の上方まで延伸する板状部材であってよい。板状部分２６０は、ＸＹ面に垂直に設けられてよい。板状部分２６０は、第４回路ブロックＣＢ４と対向する端辺２６２と、端辺２６２とは逆側の端辺２６３とを有する。

第４接続端部２６４は、第４回路部２１４毎に設けられる。第４接続端部２６４は、板状部分２６０の端辺２６２から第４回路部２１４側に突出して設けられ、第４回路部２１４と接続する。図７においては、第４接続端部２６４を模式的に示している。第４接続端部２６４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。

外部接続端部２６１は、端辺２６３から上方に突出していてよい。本例の外部接続端部２６１は、第１の外部接続端子ｔｍ１（Ｐ）として機能する。

本例では、外部接続端部２６１は、板状部分２５０における第１方向（Ｙ軸方向）の中央Ｙｃよりも、第３回路ブロックＣＢ３とは逆側に配置されている。外部接続端部２６１は、板状部分２６０の端辺２６３において、第３回路ブロックＣＢ３とは逆側の端部に設けられていてよい。

本例では、第２ブロック内接続部２０６の板状部分２６０には、それぞれの第４接続端部２６４と、外部接続端部２６１とを結ぶ各直線２６８を横切るスリットが設けられていない。本例では、外部接続端部２６１が外側に配置されているので、外部接続端部２６１から、内側の第４接続端部２６４−１までの抵抗値は、外側の第４接続端部２６４−３までの抵抗値よりも大きい。これにより、電流の周回中心の近傍に配置された回路部に対する電流経路の抵抗値を増大させることができ、回路全体として、電流経路の抵抗値のバラツキを抑制できる。ただし、第２ブロック内接続部２０６にも、第１ブロック内接続部２０４と同様にスリットを設けてもよい。

図６および図７に示したブロック内接続部の外部接続端子の位置は、ケース部１１０の形状、および、外部装置の配置等によって制限される。これに対して、図６および図７に示したように、外部接続端子の位置に応じて、ブロック内接続部にスリットを設けるか否かを調整することで、回路全体における電流経路の抵抗値のバラツキを抑制できる。

図８は、第４ブロック内接続部２０９の形状例を示す図である。第４ブロック内接続部２０９は、板状部分２７０、複数の第５接続端部２７４、および、外部接続端部２７１を有する。板状部分２７０は、Ｙ軸方向に並んで配置された複数の第２回路部２１２のうち、一端に配置された第２回路部２１２−１の上方から、他端に配置された第２回路部２１２−３の上方まで延伸する板状部材であってよい。板状部分２７０は、ＸＹ面に垂直に設けられてよい。板状部分２７０は、第２回路ブロックＣＢ２と対向する端辺２７２と、端辺２７２とは逆側の端辺２７３とを有する。

第５接続端部２７４は、第２回路部２１２毎に設けられる。第５接続端部２７４は、板状部分２７０の端辺２７２から第２回路部２１２側に突出して設けられ、第２回路部２１２と接続する。図８においては、第５接続端部２７４を模式的に示している。第５接続端部２７４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。

外部接続端部２７１は、端辺２７３から上方に突出していてよい。本例の外部接続端部２７１は、第３の外部接続端子ｔｍ３（Ｍ２）として機能する。

第４ブロック内接続部２０９の板状部分２７０にはスリットが設けられていてよく、設けられていなくてもよい。スリットを設ける場合、板状部分２７０には、図６に示した板状部分２５０と同様のスリットを設けてよい。

図９は、第３ブロック内接続部２０８の形状例を示す図である。第３ブロック内接続部２０８は、板状部分２８０、複数の第６接続端部２８４、および、外部接続端部２８１を有する。板状部分２８０は、Ｙ軸方向に並んで配置された複数の第１回路部２１１のうち、一端に配置された第１回路部２１１−１の上方から、他端に配置された第１回路部２１１−３の上方まで延伸する板状部材であってよい。板状部分２８０は、ＸＹ面に垂直に設けられてよい。板状部分２８０は、第１回路ブロックＣＢ１と対向する端辺２８２と、端辺２８２とは逆側の端辺２８３とを有する。

第６接続端部２８４は、第１回路部２１１毎に設けられる。第６接続端部２８４は、板状部分２８０の端辺２８２から第１回路部２１１側に突出して設けられ、第１回路部２１１と接続する。図９においては、第６接続端部２８４を模式的に示している。第６接続端部２８４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。

外部接続端部２８１は、端辺２８３から上方に突出していてよい。本例の外部接続端部２８１は、第２の外部接続端子ｔｍ２（Ｍ１）として機能する。

第３ブロック内接続部２０８の板状部分２８０にはスリットが設けられていてよく、設けられていなくてもよい。スリットを設ける場合、板状部分２８０には、図６に示した板状部分２５０と同様のスリットを設けてよい。図９に示した例においては、外部接続端部２８１と、第６の接続端部２８４−２との間の電流経路が最短となる。当該スリットは、外部接続端部２８１と、第６の接続端部２８４−２とを結ぶ直線を横切って設けられてよい。

図１０は、それぞれの回路部間における、ブロック間接続部２０２およびブロック内接続部の抵抗を模式的に示す図である。図１０においては、ブロック間接続部２０２および第１ブロック内接続部２０４においてスリットを設けたことにより増大した抵抗をＲｓで示している。また、幅狭領域を設けたことにより増大した抵抗をＲｔで示している。

図１０に示すように、ブロック間接続部２０２にスリットを設けたことで、第１回路部２１１−１および第２回路部２１２−３に対して抵抗Ｒｓを追加できる。これにより、複数の第１回路部２１１と、複数の第２回路部２１２との間の電流経路の抵抗値を均一化できる。また、第１ブロック内接続部２０４にスリットを設けたことで、第３回路部２１３−３に対して抵抗Ｒｓを追加できる。これにより、第４の外部接続端子ｔｍ４（Ｎ）と、それぞれの第３回路部２１３との間の電流経路の抵抗値を均一化できる。また、抵抗Ｒｓを追加することで、電流がＵ字またはＣ字状に流れる場合に、内側の回路部と外側の回路部とで、電流を均一化できる。

（第２実施例）
図１１は、第２実施例に係る内部回路の配置例を示す。本例の内部回路は、ダイオードＤ１およびＤ２を備えない。また、ブロック間接続部と、ブロック内接続部の配置が図２から図１０に示した第１実施例と異なる。他の構造は、第１実施例と同様である。

本例の半導体装置１００は、ブロック間接続部２０２と、ブロック間接続部２０３とを有する。ブロック間接続部２０２は、第１回路ブロックＣＢ１と第２回路ブロックＣＢ２とを接続する。ただし本例のブロック間接続部２０２は、複数の導電性パターン３６ｆと、複数の導電性パターン３６ｐに接続されている。ブロック間接続部２０２は、第１実施例に示したブロック間接続部２０２と同様に、第５の外部接続端子ｔｍ５（Ｕ）として機能する。

ブロック間接続部２０３は、第１回路ブロックＣＢ１と第２回路ブロックＣＢ２とを接続する。ブロック間接続部２０３は、複数の導電性パターン３６ｅと、複数の導電性パターン３６ｍに接続されている。ブロック間接続部２０３は、図２に示した第３ブロック内接続部２０８および第４ブロック内接続部２０９と同様に、第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）として機能する。

本例の半導体装置１００は、第１ブロック内接続部２０４と、第２ブロック内接続部２０６とを備える。第１ブロック内接続部２０４と、第２ブロック内接続部２０６の回路ブロックＣＢに対する接続は、第１実施例に示した第１ブロック内接続部２０４および第２ブロック内接続部２０６と同様である。第１ブロック内接続部２０４と、第２ブロック内接続部２０６との形状は、第１実施例に示した第１ブロック内接続部２０４と、第２ブロック内接続部２０６と同一であってよい。

図１２は、図１１に示した半導体装置１００の内部回路の回路構成の一例を示す図である。本例の内部回路は、３レベル電力変換（インバータ）回路の３相（Ｕ相、Ｖ相、Ｗ相）のうちの、１相分（Ｕ相）の回路である。本例の内部回路は、４つのトランジスタＴがＴ字状に接続されたＴ型の３レベル電力変換回路である。

第１の外部接続端子ｔｍ１（Ｐ）と、第４の外部接続端子ｔｍ４（Ｎ）との間に、トランジスタＴ４およびトランジスタＴ３がこの順番で直列に接続されている。トランジスタＴ４のエミッタ端子と、トランジスタＴ３のコレクタ端子との接続点を、接続点Ｃ１とする。接続点Ｃ１は、交流出力端子としての第５の外部接続端子ｔｍ５（Ｕ）に接続されている。

接続点Ｃ１と、第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）との間には、双方向スイッチ素子１２が設けられている。双方向スイッチ素子１２は、トランジスタＴ１およびＴ２を有する。双方向スイッチ素子１２を形成するトランジスタＴ１およびＴ２は、逆阻止ＩＧＢＴ（ＲＢ‐ＩＧＢＴ）であってよい。トランジスタＴ１のエミッタ端子がトランジスタＴ２のコレクタ端子に接続され、トランジスタＴ１のコレクタ端子がトランジスタＴ２のエミッタ端子に接続されている。トランジスタＴ１のエミッタ端子とトランジスタＴ２のコレクタ端子の接続点Ｃ２が、第２の外部接続端子ｔｍ２（Ｍ１）および第３の外部接続端子ｔｍ３（Ｍ２）に接続されている。

図１３は、図１１に示した半導体装置１００における、それぞれの回路ブロックＣＢの概要を説明する図である。それぞれの回路ブロックＣＢの配置は、図４Ａに示した例と同一である。

図１３におけるブロック間接続部２０２は、図５に示したブロック間接続部２０２と同様の構造を有する。これにより、第１回路ブロックＣＢ１と第２回路ブロックＣＢ２との間で電流が流れる場合に、それぞれの回路部に対する電流経路の抵抗値のバラツキを抑制できる。

本例の半導体装置１００においても、複数の回路ブロックＣＢの間で、Ｕ字状に電流が流れる場合がある。例えば図１２において示した回路において、トランジスタＴ３およびＴ４が同時にオン状態になり、第１の外部接続端子ｔｍ１（Ｐ）および第４の外部接続端子ｔｍ４（Ｎ）が短絡状態になると、トランジスタＴ４、導電性パターン３６ｄ、導電性パターン３６ｆ、ブロック間接続部２０２、導電性パターン３６ｐ、導電性パターン３６ｋ、および、トランジスタＴ３の順番で電流が流れる。上述したように、第１の外部接続端子ｔｍ１（Ｐ）および第４の外部接続端子ｔｍ４（Ｎ）が短絡状態になると、第４回路ブロックＣＢ４、第１の回路ブロックＣＢ１、第２の回路ブロックＣＢ２、第３の回路ブロックＣＢ３の順番に電流がＵ字状に流れる。

上述したように、電流がＵ字状のように所定の周回中心を回って流れると、周回中心側に配置された回路部に対する電流経路が、周回中心から離れて配置された回路部に対する電流経路よりも短くなりやすい。本例のブロック間接続部２０２によれば、周回中心の近くに配置された回路部の電流経路を増大させることができるので、全体的な電流経路の長さのバランスも改善できる。

図１４は、ブロック間接続部２０３の形状例を示す図である。本例のブロック間接続部２０３は、板状部分２９０、複数の第５接続端部２７４、複数の第６接続端部２８４、外部接続端部２７１、および、外部接続端部２８１を有する。板状部分２９０は、Ｙ軸方向に並んで配置された複数の第１回路部２１１および複数の第２回路部２１２のうち、一端に配置された第１回路部２１１−３の上方から、他端に配置された第２回路部２１２−１の上方まで延伸する板状部材であってよい。板状部分２９０は、ＸＹ面に垂直に設けられてよい。板状部分２９０は、第１回路ブロックＣＢ１および第２回路ブロックＣＢ２と対向する端辺２９２と、端辺２９２とは逆側の端辺２９３とを有する。

第５接続端部２７４は、第２回路部２１２毎に設けられる。第５接続端部２７４は、板状部分２９０の端辺２９２から第２回路部２１２側に突出して設けられ、第２回路部２１２と接続する。第６接続端部２８４は、第１回路部２１１毎に設けられる。第６接続端部２８４は、板状部分２９０の端辺２９２から第１回路部２１１側に突出して設けられ、第１回路部２１１と接続する。図１４においては、第５接続端部２７４および第６接続端部２８４を模式的に示している。第５接続端部２７４および第６接続端部２８４は、ＸＹ面と平行に延伸する部分を有してよく、湾曲する部分を有してもよい。

外部接続端部２７１および外部接続端部２８１は、端辺２９３から上方に突出していてよい。本例の外部接続端部２７１は、第３の外部接続端子ｔｍ３（Ｍ２）として機能する。外部接続端部２８１は、第２の外部接続端子ｔｍ２（Ｍ１）として機能する。

板状部分２９０にはスリットが設けられていてよく、設けられていなくてもよい。スリットを設ける場合、板状部分２９０には、図６に示した板状部分２５０と同様のスリットを設けてよい。板状部分２９０は、第５接続端部２７４−３と第６接続端部２８４−１との間に設けられた端辺スリット２４２と、端辺スリット２４２に接続された第１内部スリット２４４−１と、第２内部スリット２４４−２とを有してよい。

図１５は、第２実施例における、ブロック間接続部およびブロック内接続部の抵抗を模式的に示す図である。図１５においては、ブロック間接続部２０２および第１ブロック内接続部２０４においてスリットを設けたことにより増大した抵抗をＲｓで示している。また、幅狭領域を設けたことにより増大した抵抗をＲｔで示している。

図１５に示すように、ブロック間接続部２０２にスリットを設けたことで、第３回路部２１３−３および第４回路部２１４−１に対して抵抗Ｒｓを追加できる。これにより、複数の第３回路部２１３と、複数の第４回路部２１４との間の電流経路の抵抗値を均一化できる。また、第１ブロック内接続部２０４にスリットを設けたことで、第３回路部２１３−３に対して抵抗Ｒｓを追加できる。これにより、第４の外部接続端子ｔｍ４（Ｎ）と、それぞれの第３回路部２１３との間の電流経路の抵抗値を均一化できる。また、抵抗Ｒｓを追加することで、電流がＵ字状に流れる場合に、内側の回路部と外側の回路部とで、電流を均一化できる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

１２・・・双方向スイッチ素子、３６・・・導電性パターン、５０・・・絶縁基板、９０・・・接続部材、１００・・・半導体装置、１１０・・・ケース部、１１２・・・切込部、１１４・・・端子配置面、１１６・・・凸部、１２０・・・ベース部、２０１・・・直線、２０２・・・ブロック間接続部、２０３・・・ブロック間接続部、２０４・・・第１ブロック内接続部、２０６・・・第２ブロック内接続部、２０８・・・第３ブロック内接続部、２０９・・・第４ブロック内接続部、２１０・・・接続領域、２１１・・・第１回路部、２１２・・・第２回路部、２１３・・・第３回路部、２１４・・・第４回路部、２２０・・・板状部分、２２２・・・外部接続端部、２２４・・・端辺、２２６・・・端辺、２２８・・・幅狭領域、２３０・・・電流経路、２３１・・・第１接続端部、２３２・・・第２接続端部、２４２・・・端辺スリット、２４４・・・内部スリット、２５０・・・板状部分、２５１・・・外部接続端部、２５２・・・端辺、２５３・・・端辺、２５４・・・第３接続端部、２５５・・・端辺、２５６・・・スリット、２５７・・・スリット、２５８・・・直線、２５９・・・直線、２６０・・・板状部分、２６１・・・外部接続端部、２６２・・・端辺、２６３・・・端辺、２６４・・・第４接続端部、２６８・・・直線、２７０・・・板状部分、２７１・・・外部接続端部、２７２・・・端辺、２７３・・・端辺、２７４・・・第５接続端部、２８０・・・板状部分、２８１・・・外部接続端部、２８２・・・端辺、２８３・・・端辺、２８４・・・第６接続端部、２９０・・・板状部分、２９２・・・端辺、２９３・・・端辺

本例の回路ブロックＣＢ１〜４は、仮想的な中央線Ｌ１および中央線Ｌ２によって分割されている。中央線Ｌ２は、ベース部１２０を、絶縁基板５０ａ、ｂ、ｃが設けられた領域と、絶縁基板５０ｄ、ｅ、ｆが設けられた領域とに分割する。本例の中央線Ｌ２は、絶縁基板５０ｃと、絶縁基板５０ｄとの間を通るＸ軸に平行な直線である。

導電性パターン３６ｄは、絶縁基板５０ａ〜５０ｃの各々に設けられる。本例の導電性パターン３６ｄは、トランジスタＴ４のエミッタパッドおよびダイオードＤ４のアノードパッドと、導電性パターン３６ａを電気的に接続する。導電性パターン３６ｃおよび３６ｄは、第４回路ブロックＣＢ４に配置されている。

トランジスタＴ１のコレクタ端子と、トランジスタＴ２のエミッタ端子とは、直列に設けられた２つのダイオードＤ５、Ｄ６を介して接続されている。ダイオードＤ５およびＤ６は、トランジスタＴ２のエミッタ端子から、トランジスタＴ１のコレクタ端子に向かう方向が順方向となるように配置されている。なおダイオードＤ５、Ｄ６は、図２においては省略している。ダイオードＤ５、Ｄ６は、導電性パターン３６上に設けられていてよく、第３ブロック内接続部２０８または第４ブロック内接続部２０９に設けられていてよく、他の場所に設けられていてもよい。

図５は、ブロック間接続部２０２の形状例を示す図である。ブロック間接続部２０２は、板状部分２２０、複数の第１接続端部２３１、および、複数の第２接続端部２３２を有する。板状部分２２０は、Ｙ軸方向に並んで配置された複数の第１回路部２１１および複数の第２回路部２１２のうち、一端に配置された第１回路部２１１−３の上方から、他端に配置された第２回路部２１２−１の上方まで延伸する板状部材であってよい。板状部分２２０は、ＸＹ面に垂直に設けられてよい。板状部分２２０は、回路ブロックＣＢと対向する端辺２２４と、端辺２２４とは逆側の端辺２２６とを有する。

本例の抵抗調整部は、図５のようにＴ字形状のスリットであってよい。本例の抵抗調整部は、端辺スリット２４２、第１内部スリット２４４−１および第２内部スリット２４４−２を有する。端辺スリット２４２は、板状部分２２０の端辺２２４において、第１接続端部２３１−１と、第２接続端部２３２−３との間に設けられ、端辺２２４から板状部分２２０の内部まで延伸して設けられている。第１接続端部２３１−１は、複数の第１接続端部２３１のうち、最も第２接続端部２３２側に配置された第１接続端部２３１である。第２接続端部２３２−３は、複数の第２接続端部２３２のうち、最も第１接続端部２３１側に配置された第２接続端部２３２である。端辺スリット２４２は、第１接続端部２３１−１と、第２接続端部２３２−３との間の中央に配置されていてよい。端辺スリット２４２は、端辺２２４から、Ｚ軸方向と平行に延伸して設けられてよい。

本例では、外部接続端部２６１は、板状部分２６０における第１方向（Ｙ軸方向）の中央Ｙｃよりも、第３回路ブロックＣＢ３とは逆側に配置されている。外部接続端部２６１は、板状部分２６０の端辺２６３において、第３回路ブロックＣＢ３とは逆側の端部に設けられていてよい。

本例では、第２ブロック内接続部２０６の板状部分２６０には、それぞれの第４接続端部２６４と、外部接続端部２６１とを結ぶ各直線２６８を横切るスリットが設けられていない。本例では、外部接続端部２６１が外側に配置されているので、外部接続端部２６１から、内側の第４接続端部２６４−１までの電流経路の抵抗値は、外側の第４接続端部２６４−３までの電流経路の抵抗値よりも大きい。これにより、電流の周回中心の近傍に配置された回路部に対する電流経路の抵抗値を増大させることができ、回路全体として、電流経路の抵抗値のバラツキを抑制できる。ただし、第２ブロック内接続部２０６にも、第１ブロック内接続部２０４と同様にスリットを設けてもよい。

上述したように、電流がＵ字状のように所定の周回中心を回って流れると、周回中心側に配置された回路部に対する電流経路が、周回中心から離れて配置された回路部に対する電流経路よりも短くなりやすい。本例のブロック間接続部２０２によれば、周回中心の近くに配置された回路部に対する電流経路を増大させることができるので、全体的な電流経路の長さのバランスも改善できる。

Claims (9)

1. 並列に接続された複数の第１回路部を有する第１回路ブロックと、
   並列に接続された複数の第２回路部を有する第２回路ブロックと、
   前記第１回路ブロックと前記第２回路ブロックとを電気的に接続するブロック間接続部と
   を備え、
   前記ブロック間接続部は、前記第１回路ブロックから、前記第２回路ブロックにおいて最も前記第１回路ブロックの近くに配置された第２回路部までの電流経路における抵抗値を増大させる抵抗調整部を有する半導体装置。
2. 前記複数の第１回路部は、第１方向に並んで配置されており、
   前記複数の第２回路部は、前記第１方向に並んで配置されており、
   前記第１回路ブロックおよび前記第２回路ブロックは、前記第１方向に並んで配置されている
   請求項１に記載の半導体装置。
3. 前記抵抗調整部は、前記第２回路ブロックから、前記第１回路ブロックにおいて最も前記第２回路ブロックの近くに配置された第１回路部までの電流経路における抵抗値を増大させる
   請求項２に記載の半導体装置。
4. 前記ブロック間接続部は、板状部分を有しており、
   前記抵抗調整部は、前記板状部分に設けられたスリットである
   請求項２または３に記載の半導体装置。
5. 前記ブロック間接続部は、
   第１回路部毎に設けられ、前記板状部分の端辺から突出して前記第１回路部と接続する第１接続端部と、
   第２回路部毎に設けられ、前記板状部分の前記端辺から突出して前記第２回路部と接続する第２接続端部と
   を有し、
   前記抵抗調整部は、
   前記板状部分の前記端辺において、最も前記第２接続端部側に配置された前記第１接続端部と、最も前記第１接続端部側に配置された前記第２接続端部との間に設けられ、前記端辺から前記板状部分の内部まで延伸する端辺スリットと、
   前記板状部分において前記端辺スリットに接続して設けられ、前記端辺に沿って前記第１接続端部側に延伸する第１内部スリットと、
   前記板状部分において前記端辺スリットに接続して設けられ、前記端辺に沿って前記第２接続端部側に延伸する第２内部スリットと
   を有する請求項４に記載の半導体装置。
6. 前記第１内部スリットは、少なくとも一つの前記第１接続端部よりも外側まで延伸して設けられており、
   前記第２内部スリットは、少なくとも一つの前記第２接続端部よりも外側まで延伸して設けられている
   請求項５に記載の半導体装置。
7. 前記第１方向と垂直な第２方向において前記第２回路ブロックと並んで配置され、前記第２回路ブロックと電気的に接続された第３回路ブロックと、
   前記第２方向において前記第１回路ブロックと並んで配置され、且つ、前記第１方向において前記第３回路ブロックと並んで配置され、前記第１回路ブロックと電気的に接続された第４回路ブロックと
   を備え、
   前記第３回路ブロックは、電気的に並列に接続され、且つ、前記第１方向に並んで配置された複数の第３回路部を有し、
   前記第４回路ブロックは、電気的に並列に接続され、且つ、前記第１方向に並んで配置された複数の第４回路部を有する
   請求項２から６のいずれか一項に記載の半導体装置。
8. 前記第３回路ブロックに電気的に接続された第１ブロック内接続部を備え、
   前記第１ブロック内接続部は、
   スリットが設けられた板状部分と、
   前記板状部分から突出して設けられた外部接続端部と、
   第３回路部毎に設けられ、前記板状部分の端辺から突出して前記第３回路部と接続する第３接続端部と
   を有し、
   前記第３接続端部のうち最も前記第４回路ブロック側に配置された第３接続端部と、前記外部接続端部とを結ぶ直線を横切るように、前記スリットが設けられている
   請求項７に記載の半導体装置。
9. 前記第４回路ブロックに電気的に接続された第２ブロック内接続部を備え、
   前記第２ブロック内接続部は、
   板状部分と、
   前記板状部分から突出して設けられた外部接続端部と、
   第４回路部毎に設けられ、前記板状部分の端辺から突出して前記第４回路部と接続する第４接続端部と
   を有し、
   前記第１ブロック内接続部の前記外部接続端部は、前記板状部分における前記第１方向の中央よりも前記第４回路ブロック側に配置されており、
   前記第２ブロック内接続部の前記外部接続端部は、前記板状部分における前記第１方向の中央よりも前記第３回路ブロックとは逆側に配置されており、
   前記第２ブロック内接続部の前記板状部分には、それぞれの前記第４接続端部と、前記外部接続端部とを結ぶ各直線を横切るスリットが設けられていない
   請求項８に記載の半導体装置。

Images