JP4581717B2 - 電力用半導体モジュール - Google Patents

電力用半導体モジュール Download PDF

Info

Publication number
JP4581717B2
JP4581717B2 JP2005027178A JP2005027178A JP4581717B2 JP 4581717 B2 JP4581717 B2 JP 4581717B2 JP 2005027178 A JP2005027178 A JP 2005027178A JP 2005027178 A JP2005027178 A JP 2005027178A JP 4581717 B2 JP4581717 B2 JP 4581717B2
Authority
JP
Japan
Prior art keywords
power semiconductor
chip
semiconductor module
voltage
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005027178A
Other languages
English (en)
Other versions
JP2006216730A (ja
Inventor
邦夫 松原
清明 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2005027178A priority Critical patent/JP4581717B2/ja
Publication of JP2006216730A publication Critical patent/JP2006216730A/ja
Application granted granted Critical
Publication of JP4581717B2 publication Critical patent/JP4581717B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

この発明は、電力用半導体モジュールの内部構造に関する。
図１０に、電圧駆動型半導体素子としてＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を使用した、一般的な電力用半導体モジュールの内部等価回路を示す。同図において、Ｑ１１，Ｑ１２はＩＧＢＴチップ、Ｄ１１，Ｄ１２はダイオードチップ、Ｇはゲート端子、Ｃはコレクタ端子、Ｅはエミッタ端子である。ここでは、電流容量を大きくするために、ＩＧＢＴチップとダイオードチップをそれぞれ並列に接続した例を示す。
図１１に、図１０のような回路を構成する電力用半導体モジュールの内部構造例を示す（このようなものは、例えば特許文献１に開示されている）。
図１１において、１，２はＩＧＢＴチップ、３，４はダイオードチップ、５はコレクタ導体、６はゲート導体、７は絶縁基板、８は金属ベース板である。図示のように、ＩＧＢＴチップのコレクタとダイオードチップのカソードを電気的に接着したコレクタ導体５と、金属ベース板８との間が絶縁基板７によって絶縁され、ＩＧＢＴチップのエミッタとダイオードチップのアノードが、ワイヤボンディングによって接続されている。
特開平１０−１６３４１６号公報（第３−４頁、図１）
従来の電力用半導体モジュールは図１１のような内部構造になっていることから、定格電圧はＩＧＢＴチップとダイオードチップの耐圧によって決定され、定格電流はＩＧＢＴチップとダイオードチップの並列数によって決定される。したがって、従来の電力用半導体モジュールの定格電圧を高くするためには、高耐圧なＩＧＢＴチップとダイオードチップを用いる必要があり、定格電流を増加させるためには、ＩＧＢＴチップとダイオードチップの並列数を増やすことが必要である。
以上のことから、電力用半導体モジュールの高耐圧大容量化を図る場合、半導体チップの発生損失やスイッチング時間が増大し、冷却装置の大型化や制御性能低下などの問題が発生する。
したがって、この発明の課題は、半導体チップの発生損失やスイッチング時間の増大を抑え、高耐圧大容量化を可能にすることにある。
このような課題を解決するため、請求項１の発明では、電圧駆動型半導体チップとこれに逆並列接続されるダイオードチップとを組として絶縁基板上に搭載したパワー半導体チップを、金属ベース板上に搭載して構成される電力用半導体モジュールにおいて、
前記パワー半導体チップを複数個直列に接続し、複数個同時にスイッチングさせるに当って、前記各半導体チップの等価的な出力容量のばらつきをなくすために、前記絶縁基板の少なくとも１枚の厚さ、または面積、もしくは誘電率の少なくとも１つの物理的特徴を、他の絶縁基板に対して異ならせることを特徴とする。
この発明によれば、低耐圧のパワー半導体チップを直列接続し、スイッチング時の各半導体チップ間の電圧アンバランスを抑制する内部構造でパッケージ化し、各パワー半導体チップを同時にスイッチングさせることで、発生損失やスイッチング時間を低減したので高耐圧大容量の半導体モジュールを実現することができる。また、この発明による電力用半導体モジュールを、特に高耐圧大容量の電力変換装置に適用することで、装置の小型化や制御性能の高速化を図ることが可能となる。
図１はこの発明の実施の形態を示す構成図である。
これは、１２００Ｖ耐圧の半導体チップ（ＶＣＥ１＝ＶＣＥ２＝ＶＣＥ３＝ＶＣＥ４＝１２００Ｖ）を４直列２並列に接続し、４５００Ｖ耐圧に適う電力用半導体モジュールとした例である。すなわち、１，２，９，１０，１６，１７，２３，２４は１２００Ｖ耐圧のＩＧＢＴチップ、３，４，１１，１２，１８，１９，２５，２６は１２００Ｖ耐圧のダイオードチップ、５，１３，２０，２７はコレクタ導体、６，１４，２１，２８はゲート導体、７，１５，２２，２９は絶縁基板、８は金属ベース板である。ここで、絶縁基板１５，２２の厚さは、絶縁基板７，２９より厚いものを用いている。
図１に示すように、ＩＧＢＴチップのコレクタとダイオードチップのカソードを、電気的に接着したコレクタ導体が各絶縁基板上にマウントされ、ＩＧＢＴチップのエミッタとダイオードチップのアノードがワイヤボンディングによって接続される。これらの半導体チップを金属ベース板上に搭載し、ワイヤボンディングによって電気的に直列接続することで、図２に示す回路を構成する。
そして、図１の各ＩＧＢＴチップのゲート端子に、ゲート導体を介して同時タイミングのゲート信号を入力し、各半導体チップを同時にスイッチングさせることにより、電力用半導体モジュールの見かけ上の耐圧は４８００Ｖ（１２００Ｖ×４直列）となり、４５００Ｖ耐圧に充分適う電力用半導体モジュールを得ることができる。
図３に、直列接続した耐圧の低い（一般的に１２００Ｖ以下）半導体チップを適用したこの発明による電力用半導体モジュールと、高耐圧（一般的に３３００Ｖ以上）の半導体チップを適用した従来の電力用半導体モジュールとのターンオフ波形の比較例を示す。図３より、この発明による電力用半導体モジュールの方（実線参照）が、従来の電力用半導体モジュール（点線参照）と比較して、スイッチング時間とスイッチング損失を低減できることが分かる。これは、一般的に１２００Ｖ耐圧以下のＩＧＢＴチップまたはダイオードチップは、３３００Ｖ以上の高耐圧なチップと比較して、スイッチング時間が１／１０程度であり、また、複数個の半導体チップを直列接続しても、１／３程度の損失にすることができるためである。
図２に示す直列接続回路において、各半導体チップを同時スイッチングした場合、各半導体チップ間で電圧アンバランスが発生し、場合によっては素子破壊を招く可能性がある。図４に、各半導体チップ間で電圧アンバランスがある場合の、各半導体チップのターンオフ波形例を示す。この電圧アンバランスは図５に示すように、各半導体チップ１，９，１６，２３と金属ベース板８との間に存在する寄生キャパシタンスＣSが、金属ベース板８によって互いに接続されることによって、各半導体チップの等価的な出力容量がばらついてしまうために発生するものと考えられる。
そこで、この発明では、厚さがそれぞれ異なる絶縁基板を使用（図１において、絶縁基板１５，２２には絶縁基板７，２９よりも厚いものを使用）することで、各半導体チップの等価的な出力容量のばらつきをなくすもので、電圧アンバランスを抑制することが可能となる。図６に、この発明により電圧アンバランスが抑制された各半導体チップのターンオフ波形例を示す。
以上のことから、この発明では、発生損失やスイッチング時間を低減した高耐圧大容量の電力用半導体モジュールを実現でき、さらには電力用半導体モジュール内の各半導体チップ間の電圧アンバランスを抑制することができる。
図７にこの発明の第２の実施の形態を示す。
これは、各半導体チップの等価的な出力容量のばらつきをなくすために、絶縁基板の面積を互いに異ならせた例で、具体的には絶縁基板１５，２２には絶縁基板７，２９よりも面積の狭い（小さい）ものを使用した例である。その他は図１と同様なので、詳細は省略する。
図８にこの発明の第３の実施の形態を示す。
これは、各半導体チップの等価的な出力容量のばらつきをなくすために、絶縁基板の誘電率を互いに異ならせた例で、具体的には絶縁基板１５，２２には絶縁基板７，２９よりも誘電率の小さいものを使用した例である。その他は図１と同様なので、詳細は省略する。
図９にこの発明の第４の実施の形態を示す。
これは、各半導体チップの等価的な出力容量のばらつきをなくすために、上記の実施の形態を組合わせた例で、具体的には絶縁基板２９を標準として、絶縁基板７は面積、絶縁基板１５は誘電率、絶縁基板２２は厚さを示す物理的特徴をそれぞれ異ならせたものである。その他は図１と同様なので、詳細は省略する。
この発明は、電圧駆動型半導体チップのみを直列接続した場合、またはダイオードチップのみを直列接続した場合にも適用可能なことは云うまでもない。
この発明の第１の実施の形態を示す構造図 図１の等価回路図 従来のモジュールとこの発明のモジュールとを用いた場合のターンオフ波形例図 半導体チップ間でアンバランスがある場合のターンオフ波形例図 寄生キャパシタの説明図 電圧アンバランスを抑制した場合のターンオフ波形例図 この発明の第２の実施の形態を示す構造図 この発明の第３の実施の形態を示す構造図 この発明の第４の実施の形態を示す構造図 ＩＧＢＴを用いた電力モジュールの例を示す等価回路図 ＩＧＢＴを用いた電力モジュールの例を示す構造図
符号の説明
１，２，９，１０，１６，１７，２３，２４…ＩＧＢＴチップ、３，４，１１，１２，１８，１９，２５，２６…ダイオードチップ、５，１３，２０，２７…コレクタ導体、６，１４，２１，２８…ゲート導体、７，１５，２２，２９…絶縁基板、８…金属ベース板。

Claims (1)

  1. 電圧駆動型半導体チップとこれに逆並列接続されるダイオードチップとを組として絶縁基板上に搭載したパワー半導体チップを、金属ベース板上に搭載して構成される電力用半導体モジュールにおいて、
    前記パワー半導体チップを複数個直列に接続し、複数個同時にスイッチングさせるに当って、前記各半導体チップの等価的な出力容量のばらつきをなくすために、前記絶縁基板の少なくとも１枚の厚さ、または面積、もしくは誘電率の少なくとも１つの物理的特徴を、他の絶縁基板に対して異ならせることを特徴とする電力用半導体モジュール。
JP2005027178A 2005-02-03 2005-02-03 電力用半導体モジュール Expired - Fee Related JP4581717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027178A JP4581717B2 (ja) 2005-02-03 2005-02-03 電力用半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027178A JP4581717B2 (ja) 2005-02-03 2005-02-03 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
JP2006216730A JP2006216730A (ja) 2006-08-17
JP4581717B2 true JP4581717B2 (ja) 2010-11-17

Family

ID=36979691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027178A Expired - Fee Related JP4581717B2 (ja) 2005-02-03 2005-02-03 電力用半導体モジュール

Country Status (1)

Country Link
JP (1) JP4581717B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5625948B2 (ja) * 2011-01-24 2014-11-19 トヨタ自動車株式会社 半導体素子装置
JP6413523B2 (ja) * 2014-09-09 2018-10-31 富士電機株式会社 半導体装置
CN104518009B (zh) * 2014-09-23 2017-10-24 上海华虹宏力半导体制造有限公司 Igbt器件的栅极结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0384643U (ja) * 1989-12-20 1991-08-28
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2001057407A (ja) * 1999-08-19 2001-02-27 Meidensha Corp ヒートシンク配置装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0384643U (ja) * 1989-12-20 1991-08-28
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
JP2001057407A (ja) * 1999-08-19 2001-02-27 Meidensha Corp ヒートシンク配置装置

Also Published As

Publication number Publication date
JP2006216730A (ja) 2006-08-17

Similar Documents

Publication Publication Date Title
US8228113B2 (en) Power semiconductor module and method for operating a power semiconductor module
US7750463B2 (en) Bidirectional switch module
US9106124B2 (en) Low-inductance power semiconductor assembly
KR101353784B1 (ko) 다수의 스위칭 전압 레벨들을 스위칭하기 위한 변환기 회로
KR101998424B1 (ko) 반도체 모듈
US10134718B2 (en) Power semiconductor module
JP2006148098A (ja) パワーモジュール、相脚パワーモジュール組立体および３相インバータ組立体
WO2015029159A1 (ja) 半導体装置
JP6864713B2 (ja) パワーモジュール構造
WO2017159029A1 (ja) 半導体モジュール
US12087752B2 (en) Semiconductor module
JP2005216876A (ja) 電力用半導体モジュール
JP4581717B2 (ja) 電力用半導体モジュール
CN110739294B (zh) 功率模块结构
JP2002171768A (ja) 電力変換装置
US8125071B2 (en) Package structure utilizing high and low side drivers on separate dice
US11942452B2 (en) Semiconductor module arrangement
JP4697025B2 (ja) 電力用半導体モジュール
JP4154671B2 (ja) 電力用半導体モジュール
JP7511506B2 (ja) 半導体装置
US20240234392A9 (en) Semiconductor module
WO2023042482A1 (ja) パワー半導体モジュールおよび電力変換装置
JP2005278384A (ja) 半導体電力変換装置
JP2013504999A (ja) パワー半導体モジュール、および、パワー半導体回路装置
JP2005197554A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

R150 Certificate of patent or registration of utility model

Ref document number: 4581717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees