KR101321361B1 - 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지 - Google Patents

모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지 Download PDF

Info

Publication number
KR101321361B1
KR101321361B1 KR1020050082449A KR20050082449A KR101321361B1 KR 101321361 B1 KR101321361 B1 KR 101321361B1 KR 1020050082449 A KR1020050082449 A KR 1020050082449A KR 20050082449 A KR20050082449 A KR 20050082449A KR 101321361 B1 KR101321361 B1 KR 101321361B1
Authority
KR
South Korea
Prior art keywords
phase
transistor
lower arm
high voltage
upper arm
Prior art date
Application number
KR1020050082449A
Other languages
English (en)
Other versions
KR20070025858A (ko
Inventor
서범석
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020050082449A priority Critical patent/KR101321361B1/ko
Priority to US11/371,409 priority patent/US7635962B2/en
Publication of KR20070025858A publication Critical patent/KR20070025858A/ko
Priority to US12/626,465 priority patent/US7952317B2/en
Application granted granted Critical
Publication of KR101321361B1 publication Critical patent/KR101321361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P1/00—Arrangements for starting electric motors or dynamo-electric converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

3개의 고전압 드라이버와 6 트랜지스터를 구비하고 3개의 전류검출단자를 통해 3상전류를 센싱할 수 있는 모터 구동용 인버터모듈 및 이를 구비한 모터구동장치 그리고 모터 구동용 인버터 집적회로 패키지를 개시한다. 인버터모듈은 제1상(phase) 내지 제3상 상부암 및 하부암에 대한 입력신호들에 근거하여 제1상 내지 제3상 상부암 및 하부암 구동신호를 발생하는 제1 내지 제3고전압 드라이버와, 상기 제1 내지 제3고전압 드라이버의 제1상 내지 제3상 상부암 및 하부암 구동신호에 근거하여 모터구동용 제1상 내지 제3상 출력신호를 발생하는 제1상 내지 제3상 상부암 및 하부암 트랜지스터들을 구비한다. 상기 제1 내지 제3고전압 드라이버는 각각 개별칩으로 집적되고, 상기 제1 내지 제3상부암 및 하부암 트랜지스터각각은 개별칩으로 집적된다.

Description

모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와 인버터 집적회로 패키지{Inverter module for motor drive and motor driving apparatus having the same and inverter integrated circuit package}
도 1은 본 발명의 실시예에 따른 모터구동용 인버터 모듈의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 모터구동용 인버터 집적회로의 평면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 모터구동용 인버터 집적회로 패키지를 도시한 것으로서,
도 3a는 단면도,
도 3b는 평면도,
도 3c는 측면도,
도 3d는 PCB 기판에 장착된 상태를 도시한 것이다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 모터구동용 인버터 집적회로 패키지를 도시한 것으로서,
도 4a는 단면도,
도 4b는 평면도,
도 4c는 측면도,
도 4d는 PCB 기판에 장착된 상태를 도시한 것이다.
도 5는 본 발명의 일 실시예에 따른 모터구동장치의 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 모터구동용 인버터 집적회로 패키지의 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 모터구동장치의 회로도이다.
도 8은 본 발명의 실시예에 모터구동용 인버터 모듈의 동작을 설명하기 위한 도면이다.
도 9와 도 10a 및 도 10b는 본 발명의 모터구동용 인버터 모듈의 특성도이다.
본 발명은 모터구동회로에 관한 것으로서, 보다 구체적으로는 모터구동을 위한 인버터 모듈 및 이를 구비한 모터구동장치에 관한 것이다. 또한, 본 발명은 3상 모터의 3상출력신호의 전류를 검출하는 3개의 전류검출단자를 구비한, 사이즈가 축소된 인버터 집적회로 패키지에 관한 것이다.
모터구동용 다양한 인버터 회로가 제안되었다. 첫째는 IGBT(Insulated gate bipolar transistor)와 2개의 암(arm) 구동회로를 이용하여 3상모터를 구동하는 원칩 인버터회로가 있다. 상기 인버터회로는 열상호작용(thermal interaction)이 크고, 정격에 비하여 안전동작영역(SOA, safe operation area)이 좁으며, 3상모터의 출력전류를 검출하기 위한 단자가 2개 구비된다. 둘째, 6개의 개별적인(discrete) 모스 트랜지스터로 구성된 인버터회로가 있다. 상기 인버터회로는 고전압 드라이버회로가 6개의 모스 트랜지스터와는 별도로 칩외부에 배치되고, 게이트저항 이외의 별도의 소자가 구비되지 않으면 인버터회로의 dV/dt가 높은 경우 CdV/dt에 유기되어 모스 트랜지스터가 턴온된다. 상기 인버터회로는 3상모터의 출력전류를 검출하기 위한 단자가 2개 구비된다. 셋째, 하나의 고전압 드라이버회로 및 하나의 저전압 드라이버회로 및 상측 암구동을 위한 하나의 모스 트랜지스터 그룹 및 하측 암 구동을 위한 3개의 모스 트랜지스터를 구비한다. 상기 인버터회로는 dV/dt가 크며, CdV/dt에 의해 턴온되는 경향이 있다. 또한, 상기 인버터회로는 3상모터의 출력전류를 검출하기 위한 단자가 2개 구비된다.
이와 같이 종래의 인버터회로는 상부암 트랜지스터와 하부암 트랜지스터가 동시에 턴온되는 슛-스루(shoot-through)현상이 발생되고, 3상 모터의 3개의 출력전류를 검출하기 위하여 2개의 단자만이 구비되므로 정확하고 용이하게 출력전류를 검출하는 것이 어렵다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 3상모터의 출력전류를 검출하기 위한 3개의 단자가 구비된 모터구동용 인버터모듈 및 이를 구비한 모터구동장치를 제공하는 것이다.
본 발명의 다른 기술적 과제는 3개의 고전압 드라이버 및 6개의 개별적인 트랜지스터를 구비한 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치를 제공하 는 것이다.
또한, 본 발명의 다른 기술적 과제는 3개의 전류검출단자를 구비한, 사이즈가 축소된 모터구동용 인버터 집적회로 패키지를 제공하는 것이다.
본 발명의 다른 기술적 과제는 3개의 고전압 드라이버 및 6개의 개별적인 트랜지스터를 구비한 모터구동용 인버터 집적회로 패키지를 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 실시예에 따른 모터구동용 인버터모듈은 모터구동용 제1 내지 제3상 출력신호를 각각 제공하기 위한 제1 내지 제3출력단자를 구비한다. 제1고전압 드라이버는 제1상(phase) 상부암 및 하부암에 대한 입력신호들에 근거하여 제1상 상부암 및 하부암 구동신호를 발생하고, 제2고전압 드라이버는 제2상 상부암 및 하부암에 대한 입력신호들에 근거하여 제2상 상부암 및 하부암 구동신호를 발생하며, 제3고전압 드라이버는 제3상 상부암 및 하부암에 대한 입력신호들에 근거하여 제3상 상부암 및 하부암 구동신호를 발생한다. 제1상부암 및 하부암 트랜지스터쌍은 상기 제1고전압 드라이버에서 발생된 상기 제1상 상부암 및 하부암 구동신호에 근거하여 상기 모터를 구동하기 위한 상기 제1상 출력신호를 발생한다. 제2상부암 및 하부암 트랜지스터쌍은 상기 제2고전압 드라이버에서 발생된 상기 제2상 상부암 및 하부암 구동신호에 근거하여 상기 모터를 구동하기 위한 제2상 출력신호를 발생한다. 제3상부암 및 하부암 트랜지스터쌍은 상기 제3고전압 드라이버에서 발생된 상기 제3상 상부암 및 하부암 구동신호에 근거하여 상기 모터를 구동하기 위한 제1상 출력신호를 발생한다. 상기 제1 내지 제3고전압 드라이버는 각각 개별칩으로 집적되고, 상기 제1 내지 제3상부암 및 하부암 트랜지스터 각각은 개별칩으로 집적된다.
상기 인버터 모듈은 제 1 및 제2전류검출단자를 갖는 전류검출단자부는 더 구비하고, 상기 제1상 내지 상기 제3상 출력신호중 상기 제1상 및 제2상 출력신호의 전류는 제1전류검출단자를 통해 센싱하도록 하고, 상기 제3상 출력신호의 전류는 제3전류검출단자를 통해 센싱하도록 한다. 상기 인버터 모듈은 제 1 내지 제3전류검출단자를 갖는 전류검출단자부는 더 구비하고, 상기 제1상 내지 상기 제3상 출력신호의 전류는 상기 제1 내지 제3전류검출단자를 통해 센싱하도록 한다.
또한, 본 발명의 다른 견지에 따른 인버터 구동장치는 3상 구동용 모터를 구비한다. 인버터회로는 상기 모터에 제1상 내지 제3상 출력신호를 각각 제공하기 위한 제1 내지 제3구동부를 포함한다. 각 구동부는 각 제1상 내지 제3상 상부암 및 하부암에 대한 입력신호들에 근거하여 제1상 내지 제3상 상부암 및 하부암 구동신호를 발생하는 고전압 드라이버 및 상기 각 고전압 드라이버에서 발생되는 상기 각 제1상 내지 제3상 상부암 및 하부암 구동신호에 의해 구동되어 상기 각 제1상 내지 제3상 출력신호를 발생하는 상부암 및 하부암 트랜지스터쌍을 구비한다. 전류검출부는 상기 인터버회로의 전류검출 단자부에 연결되어 상기 모터로 제공되는 상기 제1상 내지 제3상 출력신호의 전류를 감지한다. 마이크로 컴퓨터는 상기 전류검출부에서 감지된 제1상 내지 제3상 출력신호에 근거하여 상기 인버터회로를 제어한다.
본 발명의 또 다른 견지에 따른, 모터구동용 인버터 집적회로 패키지는 다수 의 반도체칩이 장착되는 다수의 칩패드부를 구비하는 리프 프레임, 다수의 패드부중 해당하는 칩패드부에 각각 장착되는 제1상 내지 제3상 고전압 드라이버 집적회로들 및 상기 다수의 패드부중 해당하는 칩패드부에 각각 장착되는 제1상 내지 제3상 상부암 및 하부암 드랜지스터 집적회로들을 구비한다. 다수의 제1인너리들들은 상기 제1상 내지 제3상 고전압 드라이버회로들의 입력단자들과 전기적으로 각각 연결된다. 다수의 제2인너리드들은 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들의 입력단자들 및 출력단자들과 전기적으로 각각 연결된다. 다수의 제1 및 제2아우터 리드들은 상기 제1인너리드들 및 상기 제2인너리드들에 각각 연결된다. 다수의 제1와이어는 상기 제1상 내지 제3상 고전압 드라이버집적회로의 입력단자들과 다수의 제1인너리들을 전기적으로 각각 연결한다. 다수의 제2와이어들은 상기 제1상 내지 제3상 고전압 드라이버 집적회로의 출력단자와 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들의 게이트를 전기적으로 각각 연결한다. 다수의 제3와이어들은 상기 제1상 내지 제3상 상부암 트랜지스터 집적회로들과 상기 제1상 내지 제3상 하부암 트랜지스터 집적회로들을 각각 전기적으로 연결한다. 제3와이어들은 상기 다수의 제2인너리드들과 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들을 전기적으로 각각 연결한다.
또한, 본 발명의 또 다른 견지에 따른 모터구동용 인버터 집적회로 패캐지는 다수의 칩패드부를 구비하는 리드 프레임, 다수의 패드부중 해당하는 패드부에 각각 일렬로 장착되는 제1상 내지 제3상 고전압 드라이버 집적회로들 및 상기 다수의 패드부중 해당하는 패드부에 상기 제1상 내지 제3상 고전압 드라이버와 동일한 방 향으로 일렬 배치되는 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들을 구비한다. 다수의 제1 및 제2인너리드들은 상기 제1상 내지 제3상 고전압 드라이버회로 그리고 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들과 전기적으로 각각 연결되되, 상기 제1인너리드와 제2인너리드중 적어도 하나의 인너리드는 상기 칩패드부와 단차지도록 형성된다. 다수의 제1 및 제2아우터 리드들은 상기 제1 및 제2인너리드들에 각각 연결된다. 다수의 와이어들은 상기 제1상 내지 제3상 고전압 드라이버집적회로와 상기 제1인너리드들, 상기 제1상 내지 제3상 고전압 드라이버 집적회로와 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들, 상기 제1상 내지 제3상 상부암 트랜지스터 집적회로들과 상기 제1상 내지 제3상 하부암 트랜지스터 집적회로들, 상기 다수의 제2인너리드들과 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들을 전기적으로 각각 연결한다. 몰딩재는 제1 및 제2아우터리드들을 제외한 상기 제1 및 제2인너리드들, 상기 집적회도들 및 와이어를 몰딩시켜 준다.
상기 칩패드부와 단차지도록 형성되는 상기 하나의 인너리드는 상기 제1상 내지 제3상 고전압 드라이버에 연결되는 제1인너리드이다. 상기 하나의 인너리드는 상기 리드프레임의 칩패드부에 인접한 제1부분, 상기 제1 및 제2아우터리드중 하나에 연결되는 제2부분 및 상기 제1부분과 제2부분사이의 굴곡진 제3부분으로 구성되며, 상기 제2부분은 상기 제1부분 및 상기 칩패드부보다 높은 단차를 갖는다. 상기 리프 프레임의 다수의 칩패드부중 상기 제1 내지 제3고전압 드라이버 집적회로가 장착되는 제1칩패드부는 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터가 장착되는 제2칩패드부보다 높은 단차를 갖도록 몰딩된다. 상기 인버터 집적회로 패키지는 표면실장형또는 듀얼인라인형 패키지이다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1은 본 발명의 실시예에 따른 모터구동용 인버터모듈의 구성도이다. 도 1을 참조하면, 인버터모듈(100)은 모터를 구동하기 위한 것으로서, 바람직하게는 모터를 구동하기 위한 것이다. 상기 인버터모듈(100)은 모터의 U-상(U-phase)을 구동하기 위한 U-상 암(arm) 구동부, 모터의 V-상(V-phase)을 구동하기 위한 V-상 암(arm) 구동부 및 모터의 W-상(W-phase)을 구동하기 위한 W-상 암(arm) 구동부를 구비한다. 상기 U-상 암 구동부는 제1고전압 드라이버(110U) 및 제1구동소자(120U)를 구비한다. 상기 V-상 암 구동부는 제2고전압 드라이버(110V) 및 제2구동소자(120V)를 구비한다. 상기 W-상 암 구동부는 제3고전압 드라이버(110W) 및 제3구동소자(120W)를 구비한다.
상기 제1고전압 드라이버(110U)는 입력단(HIN, LIN)에 제공되는 U-상 암 구동용 입력신호(IN(UH), IN(UL))에 따라 출력단자(HO, LO)를 통해 U-상 상부암 및 하부암 구동신호를 발생한다. 상기 제1구동소자(120U)는 모터구동 전원단자(P)와 제1전류검출단자(NUV)사이에 직렬연결되는 상부암 및 하부암 트랜지스터(121a, 121b)를 구비한다. 상기 제2고전압 드라이버(110V)는 입력단(HIN, LIN)에 제공되는 V-상 암 구동용 입력신호(IN(VH), IN(VL))에 따라 출력단자(HO, LO)를 통해 V-상 상부암 및 하부암 구동신호를 발생한다. 상기 제2구동소자(120V)는 상기 모터구동 전원단자(P)와 제1전류검출단자(NUV)사이에 직렬연결되는 상부암 및 하부암 트랜지스터(123a, 123b)를 구비한다. 상기 제3고전압 드라이버(110W)는 입력단(HIN, LIN)에 제공되는 W-상 암 구동용 입력신호(IN(WH), IN(WL))에 따라 출력단자(HO, LO)를 통해 W-상 상부암 및 하부암 구동신호를 발생한다. 상기 제3구동소자(120W)는 상기 모터구동 전원단자(P)와 제2전류검출단자(NW)사이에 직렬연결되는 상부암 및 하부암 트랜지스터(125a, 125b)를 구비한다. 바람직하게는, 각 상의 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)는 모스 트랜지스터로 구성된다.
상기 U-상 상부암 트랜지스터(121a)는 드레인에 상기 모터구동용 전원단자(P)가 연결되고, 게이트에는 상기 제1고전압 드라이버(110U)의 제1출력단(HO)이 연결되어 상기 U-상 상부암 구동신호가 제공된다. 상기 U-상 하부암 트랜지스터(121b)는 소오스가 모터의 U-상 출력신호의 전류를 센싱하기 위한 제1전류검출단자(NUV)가 연결되며, 게이트에 상기 제1고전압 드라이버(110U)의 제2출력단(LO)이 연 결되어 상기 U-상 하부암 구동신호가 제공된다. 상기 U-상 상부암 트랜지스터(121a)의 소오스와 상기 U-상 하부암 트랜지스터(121b)의 드레인은 공통접속되어 U-상 출력신호를 제공하는 제1출력단자(U)에 연결된다. 상기 U-상 상부암 및 하부암 트랜지스터(121a, 121b)에는 각각 다이오드(122a, 122b)가 병렬로 연결될 수 있다.
상기 V-상 상부암 트랜지스터(123a)는 드레인에 상기 모터구동 전원단자(P)가 연결되고, 게이트에는 상기 제2고전압 드라이버(110V)의 제1출력단(HO)이 연결되어 상기 V-상 상부암 구동신호가 제공된다. 상기 V-상 하부암 트랜지스터(123b)는 소오스가 상기 제1전류검출단자(NUV)가 연결되며, 게이트에 상기 제2고전압 드라이버(110V)의 제2출력단(LO)이 연결되어 상기 V-상 하부암 구동신호가 제공된다. 상기 V-상 상부암 트랜지스터(123a)의 소오스와 상기 U-상 하부암 트랜지스터(123b)의 드레인은 공통접속되어 V-상 출력신호를 제공하는 제2출력단자(V)에 연결된다. 상기 V-상 상부암 및 하부암 트랜지스터(123a, 123b)에는 각각 다이오드(124a, 124b)가 병렬로 연결될 수 있다.
상기 W-상 상부암 트랜지스터(125a)는 드레인에 상기 모터구동 전원단자(P)가 연결되고, 게이트에는 상기 제3고전압 드라이버(110W)의 제1출력단(HO)이 연결되어 상기 W-상 상부암 구동신호가 제공된다. 상기 W-상 하부암 트랜지스터(121b)는 소오스가 모터의 W-상 출력신호의 전류를 센싱하기 위한 제2전류검출단자(NW)가 연결되며, 게이트에 상기 제3고전압 드라이버(110W)의 제2출력단(LO)이 연결되어 상기 W-상 하부암 구동신호가 제공된다. 상기 W-상 상부암 트랜지스터(125a)의 소 오스와 상기 W-상 하부암 트랜지스터(125b)의 드레인은 공통접속되어 W-상 출력신호를 제공하는 제3출력단자(W)에 연결된다. 상기 W-상 상부암 및 하부암 트랜지스터(125a, 125b)에는 각각 다이오드(126a, 126b)가 병렬로 연결될 수 있다.
상기 제1고전압 드라이버(110U)는 U-상 상부암 및 하부암 구동을 위한 입력신호(IN(UH), IN(UL))에 근거하여 상기 상부암 및 하부암 트랜지스터(121a, 121b)를 구동하기 위한 U-상 상부암 및 하부암 구동신호를 발생한다. 상기 U-상 상부암 및 하부암 트랜지스터(121a, 121b)는 상기 제1고전압 드라이버(110U)로부터 제공되는 상기 U-상 상부암 및 하부암 구동신호에 의해 구동되어 제1출력단자(U)로 U-상 출력신호를 발생한다. 상기 제2고전압 드라이버(110V)는 V-상 상부암 및 하부암 구동을 위한 입력신호(IN(VH), IN(VL))에 근거하여 상기 상부암 및 하부암 트랜지스터(123a, 123b)를 구동하기 위한 V-상 상부암 및 하부암 구동신호를 발생한다. 상기 V-상 상부암 및 하부암 트랜지스터(123a, 123b)는 상기 제2고전압 드라이버(110V)로부터 제공되는 상기 V-상 상부암 및 하부암 구동신호에 의해 구동되어 제2출력단자(V)로 V-상 출력신호를 발생한다. 상기 제3고전압 드라이버(110W)는 W-상 상부암 및 하부암 구동을 위한 입력신호(IN(WH), IN(WL))에 근거하여 상기 상부암 및 하부암 트랜지스터(125a, 125b)를 구동하기 위한 W-상 상부암 및 하부암 구동신호를 발생한다. 상기 W-상 상부암 및 하부암 트랜지스터(125a, 125b)는 상기 제3고전압 드라이버(110W)로부터 제공되는 상기 W-상 상부암 및 하부암 구동신호에 의해 구동되어 제3출력단자(W)로 W-상 출력신호를 발생한다.
상기 인버터 모듈(100)의 입력단자(COM)는 인버터 모듈(100)에 공통적으로 제공되는 공통접지전압(common supply ground)이 인가된다. 입력단자(VB(U), VB(V), VB(W))는 U-상, V-상 및 W-상 상부암 트랜지스터(121a, 123a, 125a)를 각각 구동하기 위한 바이어스전압이 인가된다. 입력단자(VS(U), VS(V), VS(W))는 U-상, V-상 및 W-상 상부암 트랜지스터(121a, 123a, 125a)를 각각 구동하기 위한 바이어스전압의 접지전압이 인가된다. 입력단자(Vcc(U), Vcc(V), Vcc(W))는 제1 내지 제3고전압 드라이버(110U, 110V, 110W)를 각각 구동하기 위한 바이어스전압이 인가된다.
상기 제1 내지 제3고전압 드라이버(110U, 110V, 110W)는 각각 개별칩으로 집적되고, 상기 U-상 상부암 및 하부암 트랜지스터(121a, 121b), 상기 V-상 상부암 및 하부암 트랜지스터(123a, 123b) 및 상기 W-상 상부암 및 하부암 트랜지스터(125a, 125b)도 각각 개별칩으로 집적된다. 상기 제1전류검출단자(NUV)는 가변단자로 구성된다. 상기 인버터모듈(100)이 22핀으로 구성되어 3상 출력신호중 2상의 출력신호를 검출하고자 하는 경우에는, 상기 3상 출력신호중 U-상 및 V-상 출력신호가 상기 제1전류검출단자(NUV)를 통해 검출된다. 한편, 상기 인버터모듈(100)이 23핀으로 구성되어 3상 출력신호를 검출하고자 하는 경우에는, 상기 제1출력단자(NUV)는 U-상 출력신호와 V-상 출력신호를 검출하기 위한 2개의 단자로 분리되어 3상 출력신호의 전류를 각 검출단자를 통해 검출하게 된다.
도 2는 본 발명의 실시예에 따른 모터구동용 인버터 집적회로 패캐지의 평면도를 도시한 것이다. 도 2에 도시된 인버터 집적회로 패키지는 에폭시 몰딩공정전, 트리밍공정이 완료된 후의 인버터 집적회로 패키지를 도시한 것이다. 도 2를 참조 하면, 리드 프레임(160)은 집적회로(IC)가 장착될 다수의 칩패드부(161 - 169)를 구비한다. 상기 다수의 칩패드부(161 - 169)중 제1칩패드부(161 - 163)는 일렬로 배열되고, 제2칩패드부(164 - 169)도 일렬로 배열된다. 상기 제2칩패드부(164 - 169)는 상기 제1칩패드부(161 - 163)가 배열되는 방향과 동일한 방향으로 나란하게 일렬로 배열된다. 상기 제1칩패드부(161 - 163)에는 제1 내지 제3고전압 드라이버(110U, 110V, 110W)가 각각 장착되고, 상기 제2칩패드부(164 - 169)에는 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)가 장착된다.
상기 제1 내지 제3고전압 드라이버(110U, 110V, 110W) 및 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)는 리드들(170)에 각각 접속되는데, 각 리드(170)는 상기 상기 제1 내지 제3고전압 드라이버(110U, 110V, 110W) 및 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)에 연결되는 인너리드(171)와 상기 인너리드(171)에 연결되는 아우터리드(172)를 구비한다. 상기 제1 내지 제3고전압 드라이버(110U, 110V, 110W)의 입력단자들(2-16)은 와이어(140U, 140V, 140W)에 의해 상기 인너리드(171)에 각각 연결되고, 상기 제1 내지 제3고전압 드라이버(110U, 110V, 110W)의 출력단자들은 각각 와이어(13Ua, 13Ub), (13Va, 13Vb), (13Wa, 13Wb)에 의해 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)의 게이트에 각각 전기적으로 연결된다. 상기 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)의 출력단자(18, 20, 22)에 연결되는 인너리드(171)는 상기 칩패드부(164, 165, 167, 169)에 일체형으로 형성되어 상기 칩패드부로부터 연장되고, 상기 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)의 전류검출단자(19, 21)는 와이어(15Ub, 15Vb, 15Wb)에 의해 전기적으로 연결된다. 또한, 상기 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)는 와이어(15Ua, 15Va, 15Wa)에 의해 전기적으로 연결된다.
상기 제1 내지 제3고전압 드라이버(110U, 110V, 110W)의 입력단자(1)는 상기 칩패드부(161)와 일체형으로 되어 상기 칩패드부로부터 연장되어 공통전압(COM)을 제공하고, 상기 3상 상부암 트랜지스터(121a, 123a, 125a)에 모터구동전압을 제공하는 전원입력단자(17)는 상기 칩패드부(164)와 일체형으로 되어 상기 칩패드부로부터 연장된다. 상기 전류검출단자(19)는 2개의 리드들(170)이 공통접속된 공통검출단자로 작용하여, 출력단자(18)과 (20)에서 출력되는 U-상 출력신호 및 V-상 출력신호의 전류를 검출하도록 한다. 아우터 리드(172)를 제외한 부분 즉, 점선(180a)으로 표시된 부분은 에폭시 몰딩공정시 에폭시 몰딩 컴파운드에 의해 몰딩되어지는 부분이다. 상기 리드들(170)중 상기 제1 내지 제3고전압 드라이버(110U, 110V, 110W)에 연결되는 리드와 상기 3상 상부암 트랜지스터(121a, 123a, 125a)에 연결되는 리드의 아우터 리드(172)는 동일한 크기 및 동일한 형상을 갖는다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 인버터 집적회로 패키지를 도시한 것이다. 도 3a는 에폭시 몰딩공정이 완료된 후의 패키지의 단면도를 도시한 것으로서, 제2고전압 드라이버(110V) 및 V-상 하부암 트랜지스터(123b)에 대응하는 단면도이다. 도 3b는 상면도, 도 3c는 측면도 및 도 3d는 PCB 기판에 장착된 상태를 도시한 것이다. 도 3a 내지 도 3d를 참조하면, 인버터 집적회로 패키지(100D)는 U-상 및 V-상 출력신호의 전류를 검출하기 위한 검출단자(19)가 공통단자로 사용되는 22핀 DIP(dual in line package) 타입 패키지이다. 제1칩패드부(161)에는 제2고전압 드라이버(110V)가 장착되고, 상기 제2칩패드부(165)에는 V-상 하부암 트랜지스터(123b)가 장착된다. 상기 제1칩패드부(161)와 제2칩패드부(165)는 서로 단차지도록 에폭시 몰딩 컴파운드(180)로 몰딩된다. 상기 제1칩패드부(161)와 리드(170(9)) 그리고 상기 제2칩패드부(165)와 리드(170(19))가 단차지는데, 상기 제1칩패드부(161) 및 제2칩패드부(165)가 상기 리드들(170(9), 170(19))에 비하여 낮게 위치하도록 단차진다.
따라서, 도 2의 다수의 칩패드부중 상기 제1 내지 제3고전압 드라이버 집적회로가 장착되는 제1칩패드부(161 - 163)은 상기 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)가 장착되는 제2칩패드부(164 - 169(보다 높은 단차를 갖도록 몰딩된다. 상기 리드들(170(9), 170(19))이 굴곡진 형상을 갖는데, 바람직하게는 인너리드(171)가 굴곡진 형상을 갖는다. 상기 인너리드(171)는 상기 칩패드부(161, 165)에 인접한 제1부분(171a), 상기 아우터리드(172)에 연결되는 제2부분(171b) 및 상기 제1부분(171a) 및 제2부분(171b)을 연결시켜 주는 제3부분(173)으로 구성된다. 상기 인너리드(171)중 제3부분(171c)이 굴곡진 형태를 가지므로, 제1부분(171a)과 제2부분(171)이 단차지게 된다. 이와 같이 인너리드(171)가 굴곡진 형태로 형성되므로, 패키지(100D)의 두께를 감소시켜 줄 수 있다.
상기 제1칩패드부(161)에 장착된 상기 제2고전압 드라이버(110V)와 리드(170(9))의 인너리드(171)는 와이어(140V)에 의해 전기적으로 연결되고, 상기 제2고전압 드라이버(110V)와 상기 제2칩패드부(165)에 장착된 V-상 하부암 트랜지스터(123b)는 와이어(13Vb)에 의해 전기적으로 연결된다. 상기 V-상 하부암 트랜지스터(123b)와 리드(170(19))의 인너리드(171)는 와이어(15Vb)에 의해 전기적으로 연결된다. 상기 와이어(15Va)는 상기 V-상 하부암 트랜지스터(123b)와 상기 V-상 상부암 트랜지스터(도 2의 123a)을 전기적으로 연결시켜 주기 위한 것이다. 상기 각 리드(170)의 아우터 리드들(172)은 일(-)자 형상을 가지며, 상기 인버터 집적회로 패키지는 PCB 기판에 도 3d와 같이 장착된다.
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 인버터 집적회로 패키지를 도시한 것이다. 도 4a는 에폭시 몰딩공정이 완료된 후의 패키지의 단면도를 도시한 것으로서, 제2고전압 드라이버(110V) 및 V-상 하부암 트랜지스터(123b)에 대응하는 단면도이다. 도 4b는 상면도, 도 4c는 측면도 및 도 4d는 PCB 기판에 장착된 상태를 도시한 것이다. 도 4a 내지 도 4d를 참조하면, 인버터 집적회로 패키지(100S)는 U-상 및 V-상 출력신호의 전류를 검출하기 위한 검출단자(19)가 공통단자로 사용되는 22핀 표면실장소자(Surface Mount device)형 패키지이다. 제1칩패드부(161)에는 제2고전압 드라이버(110V)가 장착되고, 상기 제2칩패드부(165)에는 V-상 하부암 트랜지스터(123b)가 장착된다. 상기 제1칩패드부(161)와 제2칩패드부(165)는 서로 단차지도록 에폭시 몰딩 컴파운드(180)로 몰딩된다. 상기 제1칩패드부(161)와 제2칩패드부(165)중 상기 제2칩패드부(165)는 리드(170(19))와 단차지는 데, 상기 제2칩패드부(165)가 상기 리드(170(19))에 비하여 낮게 위치하도록 단차진다.
따라서, 도 2의 다수의 칩패드부중 상기 제1 내지 제3고전압 드라이버 집적회로가 장착되는 제1칩패드부(161 - 163)은 상기 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)가 장착되는 제2칩패드부(164 - 169)보다 높은 단차를 갖도록 몰딩된다. 또한, 상기 리드들(170)중 제2칩패드부(164 - 169)에 장착되는 상기 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)의 리드들은 굴곡진 형상을 갖는다. 예를 들면, 리드(170(9))가 굴곡진 형상을 갖으며, 바람직하게는 인너리드(171)가 굴곡진 형상을 갖는다. 상기 인너리드(171)는 상기 칩패드부(165)에 인접한 제1부분(171a), 상기 아우터리드(172)에 연결되는 제2부분(171b) 및 상기 제1부분(171a) 및 제2부분(171b)을 연결시켜 주는 제3부분(173)으로 구성된다. 상기 인너리드(171)의 제3부분(171c)이 굴곡진 형태를 가지므로, 제1부분(171a)과 제2부분(171)이 단차지게 된다. 이와 같이 인너리드(171)가 굴곡진 형태로 형성되므로, 패키지(100S)의 두께를 감소시켜 줄 수 있다.
상기 제1칩패드부(161)에 장착된 상기 제2고전압 드라이버(110V)와 리드(170(9))의 인너리드(171)는 와이어(140V)에 의해 전기적으로 연결되고, 상기 제2고전압 드라이버(110V)와 상기 제2칩패드부(165)에 장착된 V-상 하부암 트랜지스터 (123b)는 와이어(13Vb)에 의해 전기적으로 연결된다. 상기 V-상 하부암 트랜지스터(123b)와 리드(170(19))의 인너리드(171)는 와이어(15Vb)에 의해 전기적으로 연결된다. 상기 와이어(15Va)는 상기 V-상 하부암 트랜지스터(123b)와 상기 V-상 상부암 트랜지스터(도 2의 123a)을 전기적으로 연결시켜 주기 위한 것이다. 상기 각 리드(170)의 아우터 리드들(172)은 "Z"자 형상을 가지며, 상기 인버터 집적회로 패키지(100S)는 PCB 기판에 도 4d와 같이 장착된다.
도 5는 본 발명의 일 실시예에 따른 모터구동장치의 회로구성도를 도시한 것이다. 도 5를 참조하면, 모터구동장치는 인버터회로부(100), 마이크로 컴퓨터(200), 전원공급부(400, 405) 및 전류검출부(500)를 구비한다. 상기 인버터회로부(100)는 도 1에 도시된 구성과 동일하다. 상기 인버터 회로부(100)는 상기 모터(300)에 U-상, V-상 및 W-3상 출력신호(U, V, W)를 각각 제공하기 위한 제1 내지 제3구동부를 포함한다. 각 구동부는 고전압 드라이버(110U, 110V, 110W) 및 트랜지스터쌍(121a, 121b), (123a, 123b), (125a, 125b)을 구비한다. 상기 각 고전압 드라이버(110U, 110V, 110W)는 각 U-상, V-상 및 W-상 상부암 및 하부 암 구동을 위한 입력신호들(IN(UH), IN(UL)), (IN(VH), IN(VL)), (IN(WH), IN(WL))에 근거하여 각 U-상, V-상 및 W-상 상부암 및 하부암 구동신호를 발생한다. 상기 각 트랜지스터쌍(121a, 121b), (123a, 123b), (125a, 125b)은 고전압 드라이버(110U, 110V, 110W)에서 발생되는 U-상, V-상 및 W-상 상부암 및 하부암 구동신호에 의해 구동되어 상기 모터(400)를 구동하기 위한 U-상, V-상 및 W-상 출력신호를 발생한다.
상기 U-상 상부암 트랜지스터(121a)는 드레인에 상기 전원공급부(405)로부터 전원공급 단자(P)를 통해 모터구동 전원전압(VDC)가 제공되고, 게이트에는 상기 제1고전압 드라이버(110U)의 제1출력단(HO)이 연결되어 상기 U-상 상부암 구동신호가 제공된다. 상기 U-상 하부암 트랜지스터(121b)는 소오스가 제1전류검출단자(NUV)를 통해 상기 전류검출부(500)에 연결되며, 게이트에 상기 제1고전압 드라이버(110U)의 제2출력단(LO)이 연결되어 상기 U-상 하부암 구동신호가 제공된다. 상기 U-상 상부암 트랜지스터(121a)의 소오스와 상기 U-상 하부암 트랜지스터(121b)의 드레인은 공통접속되어 출력단자(U)를 통해 상기 모터(400)에 U-상 출력신호를 제공된다.
상기 V-상 상부암 트랜지스터(123a)는 드레인에 상기 전원공급부(405)로부터 전원공급 단자(P)를 통해 모터구동 전원전압(VDC)가 제공되고, 게이트에는 상기 제2고전압 드라이버(110V)의 제1출력단(HO)이 연결되어 상기 V-상 상부암 구동신호가 제공된다. 상기 V-상 하부암 트랜지스터(123b)는 소오스가 제1전류검출단자(NUV)를 통해 상기 전류검출부(500)에 연결되며, 게이트에 상기 제2고전압 드라이버(110V)의 제2출력단(LO)가 연결되어 상기 V-상 하부암 구동신호가 제공된다. 상기 V-상 상부암 트랜지스터(123a)의 소오스와 상기 V-상 하부암 트랜지스터(123b)의 드레인은 공통접속되어 출력단자(V)를 통해 상기 모터(400)에 V-상 출력신호를 제공된다.
상기 W-상 상부암 트랜지스터(125a)는 드레인에 상기 전원공급부(405)로부터 전원공급 단자(P)를 통해 모터구동 전원전압(VDC)가 제공되고, 게이트에는 상기 제3고전압 드라이버(110W)의 제1출력단(HO)이 연결되어 상기 W-상 상부암 구동신호가 제공된다. 상기 W-상 하부암 트랜지스터(125b)는 소오스가 제2전류검출단자(NW)를 통해 상기 전류검출부(500)에 연결되며, 게이트에 상기 제3고전압 드라이버(110W) 의 제2출력단(LO)가 연결되어 상기 W-상 하부암 구동신호가 제공된다. 상기 W-상 상부암 트랜지스터(125a)의 소오스와 상기 W-상 하부암 트랜지스터(125b)의 드레인은 공통접속되어 출력단자(W)를 통해 상기 모터(400)에 W-상 출력신호를 제공된다.
상기 전원공급부(400)는 상기 고전압 드라이버(110U, 110V, 110W)를 구동하는 데 통상적으로 요구되는 15V의 전원전압을 제공한다. 상기 전원공급부(405)는 상기 모터(400)를 구동하기 위한 전원전압(VDC)을 제공한다. 상기 전류검출부(500)는 U-상 및 V-상 그리고 W-상 출력신호의 전류를 검출한다. 저항(RS1, RS2) 및 콘덴서(CS1)는 제1검출단자(NUV)에 연결되어 상기 U-상 및 V-상 출력신호의 전류를 검출하고, 저항(RS3, RS4) 및 콘덴서(CS2)는 제2검출단자(NW)에 연결되어 상기 W-상 출력신호의 전류를 검출한다. 상기 전류검출부(500)에서 검출된 신호는 마이크로 컴퓨터(200)로 제공된다. 상기 마이크로 컴퓨터(200)는 전류검출부(500)에서 제공되는 저류검출신호에 근거하여 상기 모터(300)의 구동을 제어한다.
저항 및 콘덴서(RU2, CU2), (RU3, CU3), (RV2, CV2), (RV3, RV3), (RW2, CW2), (RW3, CW3)는 입력신호(IN(UH), IN(UL)), (IN(VH), IN(VL)), (IN(WH), IN(WL))를 상기 마이크로 컴퓨터(200)로부터 상기 고전압 드라이버(110U, 100V, 100W)로 제공하며, 서지 노이즈(surge noise)에 의해 부적합한 입력신호가 제공되는 것을 방지한다. 콘덴서(C1 - C3, CU1, CV1, CW1, CDC)는 바이패스 콘덴서로서 고주파 리플전류를 흡수하도록 고주파특성을 갖는 것이 바람직하다. 부트스트랩 콘덴서(C1 - C3), 부트스트랩 저항(RU1, RV1, RW1, R1 - R3) 및 부트스트랩 다이오드(RU1, RV1, RW1)은 상부암 트랜지스터 구동을 위한 바이어스 전압을 만드는데 사용 되며, 그 시정수는 모터구동용 PWM(pulse width modulation) 신호의 특성에 따라 결정된다. 도 5에는 2개의 전류검출단자 및 상기 2개의 전류검출단자에 2개의 션트저항(shunt resistor)가 연결되어 3상 출력신호의 전류를 검출하도록 구성하였으나, 하나의 전류검출단자에 하나의 션트저항을 연결하여 3상 출력신호의 전류를 검출하도록 구성할 수도 있다.
도 6은 본 발명의 다른 실시예에 따른 모터구동용 인버터 집적회로 패캐지의 평면도를 도시한 것이다. 도 6에 도시된 인버터 집적회로 패키지는 에폭시 몰딩공정전, 트리밍공정이 완료된 후의 인버터 집적회로 패키지를 도시한 것이다. 도 6에 도시된 인버터 집적회로 패키지는 도 2에 도시된 인버터 집적회로 패키지와 동일하다. 다만, U-상 출력신호의 전류검출단자와 V-상 출력검출신호의 전류검출단자가 분리구성되는 것만 다르므로, 여기에서는 전류검출단자에 한정하여 설명한다. 도 6을 참조하면, 제2칩패드부(164 - 169)에 3상 상부암 및 하부암 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)가 각각 장착된다. 상기 제1검출단자(19)는 와이어(15Ub)에 의해 상기 U-상 하부암 트랜지스터(121b)에 전기적으로 연결되고, 상기 제2검출단자(20)는 와이어(15Vb)에 의해 상기 V-상 하부암 트랜지스터(123b)에 전기적으로 연결되며, 상기 제3검출단자(22)는 상기 W-상 하부암 트랜지스터(125b)에 와이어(15Wb)에 의해 전기적으로 연결된다. 상기 U-상 상부암 및 하부암 트랜지스터(121a, 121b)에서 발생되는 U-상 출력신호는 출력단자(18)를 통해 모터로 제공된다. 상기 V-상 상부암 및 하부암 트랜지스터(123a, 123b)에서 발생되는 V-상 출력신호는 출력단자(21)를 통해 모터로 제공된다. 상기 W-상 상부암 및 하부암 트랜 지스터(125a, 125b)에서 발생되는 W-상 출력신호는 출력단자(23)를 통해 모터로 제공된다.
도 6에 도시된 인버터 집적회로를 몰딩공정을 통해 에폭시 몰딩 컴파운드로 몰딩하면 일 실시예와 마찬가지로 도 3a 내지 도 3d에 도시된 DIP 형태의 패키지로 제작하거나 또는 도 4a 내지 도 4d에 도시된 표면실장소자(SMD) 형태의 패키지로 제작가능하다. 다만, U-상 출력신호 및 V-상 출력신호의 전류를 검출하기 위한 단자가 분리구성되므로, 3상 출력신호를 검출하기 위한 3개의 검출단자가 구비된다. 그러므로, 인버터 집적회로 패키지는 23핀(pin) DIP 패키지(100D) 또는 23핀 SMD 패키지로 제작된다.
도 7은 본 발명의 다른 실시예에 따른 모터구동장치의 회로구성도를 도시한 것이다. 도 7에 도시된 모터구동장치는 3상 출력신호의 전류를 검출하기 위하여 3개의 검출단자가 구비된 인버터 회로를 구비한 것만이 도 5에 도시된 회로구성과 다르므로, 여기에서는 전류검출단자에 한정하여 설명한다. 도 7을 참조하면, 모터구동장치는 인버터회로부(100), 마이크로 컴퓨터(200), 전원공급부(400, 405) 및 전류검출부(500)를 구비한다. 상기 인버터회로부(100)는 도 1에 도시된 구성과 동일하며, 전류검출단자(NUV)가 각각의 U-상 및 V-상 전류검출단자로 구성되는 것만이 다르다. 상기 인버터 회로부(100)는 상기 모터(300)에 U-상, V-상 및 W-3상 출력신호(U, V, W)를 각각 제공하기 위한 제1 내지 제3구동부를 포함한다. 각 구동부는 고전압 드라이버(110U, 110V, 110W) 및 트랜지스터쌍(121a, 121b), (123a, 123b), (125a, 125b)을 구비한다.
상기 U-상 상부암 트랜지스터(121a)는 드레인에 상기 전원공급부(405)로부터 전원공급 단자(P)를 통해 모터구동 전원전압(VDC)가 제공되고, 게이트에는 상기 제1고전압 드라이버(110U)의 제1출력단(HO)이 연결되어 상기 U-상 상부암 구동신호가 제공된다. 상기 U-상 하부암 트랜지스터(121b)는 소오스가 제1전류검출단자(NU)를 통해 상기 전류검출부(500)에 연결되며, 게이트에 상기 제1고전압 드라이버(110U)의 제2출력단(LO)이 연결되어 상기 U-상 하부암 구동신호가 제공된다. 상기 U-상 상부암 트랜지스터(121a)의 소오스와 상기 U-상 하부암 트랜지스터(121b)의 드레인은 공통접속되어 출력단자(U)를 통해 상기 모터(400)에 U-상 출력신호를 제공된다.
상기 V-상 상부암 트랜지스터(123a)는 드레인에 상기 전원공급부(405)로부터 전원공급 단자(P)를 통해 모터구동 전원전압(VDC)가 제공되고, 게이트에는 상기 제2고전압 드라이버(110V)의 제1출력단(HO)이 연결되어 상기 V-상 상부암 구동신호가 제공된다. 상기 V-상 하부암 트랜지스터(123b)는 소오스가 제2전류검출단자(NV)를 통해 상기 전류검출부(500)에 연결되며, 게이트에 상기 제2고전압 드라이버(110V)의 제2출력단(LO)가 연결되어 상기 V-상 하부암 구동신호가 제공된다. 상기 V-상 상부암 트랜지스터(123a)의 소오스와 상기 V-상 하부암 트랜지스터(123b)의 드레인은 공통접속되어 출력단자(V)를 통해 상기 모터(400)에 V-상 출력신호를 제공된다.
상기 W-상 상부암 트랜지스터(125a)는 드레인에 상기 전원공급부(405)로부터 전원공급 단자(P)를 통해 모터구동 전원전압(VDC)가 제공되고, 게이트에는 상기 제3고전압 드라이버(110W)의 제1출력단(HO)이 연결되어 상기 W-상 상부암 구동신호가 제공된다. 상기 W-상 하부암 트랜지스터(125b)는 소오스가 제3전류검출단자(NW)를 통해 상기 전류검출부(500)에 연결되며, 게이트에 상기 제3고전압 드라이버(110W)의 제2출력단(LO)가 연결되어 상기 W-상 하부암 구동신호가 제공된다. 상기 W-상 상부암 트랜지스터(125a)의 소오스와 상기 W-상 하부암 트랜지스터(125b)의 드레인은 공통접속되어 출력단자(W)를 통해 상기 모터(400)에 W-상 출력신호를 제공된다.
도 8은 본 발명의 모터구동용 인버터 모듈의 동작을 설명하기 위한 도면이다. 상부암 및 하부암 트랜지스터로서 모스트랜지스터를 사용하는 것을 예시한다. 도 8을 참고하면, 상부 모스 트랜지스터(TDS)와 하부 모스 트랜지스터(TDUT)가 동일하다고 가정한다. 또한 상부 모스 트랜지스터(TDS)와 하부 모스 트랜지스터(TDUT)의 스위칭을 위한 게이트 저항이 동일하다고 가정한다. 이때, 모스 트랜지스터(TDS), (TDUT)를 턴온시키기 위한 게이트 저항을 Rg(on), 턴오프시키기 위한 게이트 저항을 Rg(off)라 한다. 이 때 Rg(off)가 충분히 작다면, 하부 모스 트랜지스터(TDUT)가 턴온되는 동안의 상부 모스 트랜지스터(TDS)의 게이트전압(Vgs)은 하기의 식 (1)로 표현된다.
Figure 112005049648910-pat00001
..... (1)
여기서,
Figure 112005049648910-pat00002
은 게이트 턴온저항 Rg(on)에 비례한다.
반면, Rg(off)가 충분히 크다면, 상부 모스 트랜지스터(TDS)의 게이트 전압(Vgs)는 하기의 식(2)으로 표현된다.
Figure 112005049648910-pat00003
..... (2)
여기서, Cgs 는 상부 모스 트랜지스터(TDS)의 게이트-소오스간의 기생 캐패시턴스이고, Cgd 는 상부 모스 트랜지스터(TDS)의 게이트-드레인간의 기생 캐패시턴스이다. Vds 가 25V이상이면, Cgd는 Cgs 비하여 상당히 작으며, dVds /dt 는 턴온저항 Rg(on)에 비례한다.
하부 모스 트랜지스터(TDUT)가 턴온되는 동안에 상부 모스 트랜지스터(TDS)에 인가되는 게이트 전압(Vgs)가 상부 모스 트랜지스터의 문턱전압(Vth)보다 크면 상부 모스 트랜지스터(TDS)가 턴온되어, 상부 및 하부 트랜지스터(TDS, TDUT)가 동시에 턴온되는 슛-스루(shoot-through) 현상이 발생한다. 이 현상은 인버터 모듈의 각 U-상, V-상 및 W-상의 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)에 대응하며, 각 U-상, V-상 및 W-상의 트랜지스터(121a, 121b), (123a, 123b), (125a, 125b)의 일부 혹은 전부가 동시에 턴온되어 모듈의 손실을 증가시키거나 모듈을 파괴시킬 수 있다. 이 현상은 식 (1)에 따라 작은 게이트 저항 Rg(off)를 사용하므로써 해결할 수 있으나, 이는 EMI를 증가시키는 단점이 있다. 반대로 EMI 감소를 목적으로 Rg(off)를 증가시키는 경우 모스 트랜지스터가 식(2)를 만족시키지 못한다면 슛-스루현상이 발생할 수 있다.
본 발명에서는 식(1), (2)에 의한 슛-스루현상을 방지하기 위하여 각 상의 상부암 트랜지스터(121a, 123a, 125b)의 게이트 산화막(Gox)를 최적화시켜 준다. 이를 위하여, 상부암 모스 트랜지스터(121a, 123a, 125a)의 도전손실(conduction loss)를 고려하여 각 모스 트랜지스터(121a, 123a, 125a)의 문턱전압(Vth)을 설정 한다. 상기 설정된 문턱전압(Vth)에 대하여 Rg(off)·Cgs/Cgd>0.8BVdss/Vth(min)을 만족하는 Cgs/Cgd 값을 선택한다. 이때, BVdss는 상부암 모스 트랜지스터의 게이트가 쇼트되었을 때 드레인-소오스간의 브레이크다운 전압을 의미하며, Vth(min)는 상부암 모스 트랜지스터의 문턱전압 산포중 최소값을 의미한다. 따라서, 상기 선택된 Cgs/Cgd 의 비(ratio)를 만족시키도록 게이트 산화막의 두께를 조정한다. 이때, 상기 Qgd/Qgs 의 전하비(charge ratio)는 2보다 작은 것이 바람직하다. Qgd는 각 상부암 모스 트랜지스터(121a, 123a, 125a)의 게이트-드레인간의 전하량을 의미하고, Qgs는 각 상부암 모스 트랜지스터(121a, 123a, 125a)의 게이트-소오스간의 전하량을 의미한다.
도 9는 본 발명의 인버터 모듈의 dV/dt에 대한 면역특성(immunity)을 나타낸 것이다. 도 10a 및 도 10b는 본 발명의 인버터 모듈의 EMI(electromagnetic interference)에 대한 dv/dt 특성을 나타낸 것이다 도 10a는 각 상의 모스 트랜지스터가 턴온되었을 때, 도 10b는 턴오프되었을 때의 특성도이다. 도 9와 도 10a 및 도 10b를 참조하면, 본 발명의 인버터 모듈은 전하비(Qgd/Qgs) 및 문턱전압(Vth)의 값들을 최적화시켜 게이트 산화막의 두께를 최적화시켜 줌으로써, dV/dt 에 대한 슛-스루에 따른 문제발생없이 EMI 특성을 개선시킬 수 있음을 알 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명의 인버터회로는 3개의 고전압 드라이버 및 상기 각 고전압 드라이버에 의해 구동되는 3개의 상부암 및 하부암 트랜지스터쌍으로 구성되고 3상 출력신호의 전류를 2개 또는 3개의 검출단자를 통해 검출한다. 그러므로, 슛-스루(shoot-through)현상의 발생을 방지하고, 3상 모터의 출력전류를 용이하게 검출할 수 있다. 또한 인버터 집적회로 패키지는 고전압 드라이버 드라이버 및 트랜지스터 집적회로에 연결되는 리드들이 단차져서 에폭시 몰딩 컴파운드로 몰딩되므로 에목시 몰딩 컴파운드의 두께가 얇아져서 패키지 크기가 축소되며, 히트싱크가 필요없어 전체 패키지 크기를 축소시켜 줄 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (37)

  1. 모터구동용 제1 내지 제3상 출력신호를 각각 제공하기 위한 제1 내지 제3출력단자를 구비하는 인버터 모듈에 있어서,
    제1상(phase) 상부암 및 하부암에 대한 입력신호들에 근거하여 제1상 상부암 및 하부암 구동신호를 발생하는 제1고전압 드라이버;
    제2상 상부암 및 하부암에 대한 입력신호들에 근거하여 제2상 상부암 및 하부암 구동신호를 발생하는 제2고전압 드라이버;
    제3상 상부암 및 하부암에 대한 입력신호들에 근거하여 제3상 상부암 및 하부암 구동신호를 발생하는 제3고전압 드라이버;
    상기 제1고전압 드라이버에서 발생된 상기 제1상 상부암 및 하부암 구동신호에 근거하여 상기 제1상 출력신호를 발생하는 제1상부암 및 하부암 트랜지스터쌍;
    상기 제2고전압 드라이버에서 발생된 상기 제2상 상부암 및 하부암 구동신호에 근거하여 상기 제2상 출력신호를 발생하는 제2상부암 및 하부암 트랜지스터쌍; 및
    상기 제3고전압 드라이버에서 발생된 상기 제3상 상부암 및 하부암 구동신호에 근거하여 상기 제3상 출력신호를 발생하는 제3상부암 및 하부암 트랜지스터쌍을 구비하며,
    상기 각 제1상 내지 제3상 상부암 트랜지스터는 Rg(off)·Cgs/Cgd>0.8BVdss/Vth(min) 조건을 만족하는 Cgs/Cgd 비에 근거하여 선택되는 두께를 갖는 게이트 절연막을 구비하는 것을 특징으로 하는 모터구동용 인버터 모듈. 여기에서, BVdss는 각 상부암 트랜지스터의 브레이크 전압이고, Vth(min)는 상부암 트랜지스터의 문턱전압 산포중 최소값이며, Rg(off)는 상부암 트랜지스터의 게이트 턴오프저항이며, Cgs는 각 상부암 트랜지스터의 게이트-소오스간의 기생캐패시터이고, Cgd는 각 상부암 트랜지스터의 게이트-드레인간의 기생캐패시터이다.
  2. 제1항에 있어서, 상기 제1 내지 제3고전압 드라이버는 각각 개별칩으로 집적되고, 상기 제1 내지 제3상부암 및 하부암 트랜지스터 각각은 개별칩으로 집적되는 것을 특징으로 하는 모터구동용 인버터 모듈.
  3. 제1항에 있어서, 제1 및 제2전류검출단자를 갖는 전류검출 단자부를 더 구비하고;
    상기 제1상 내지 상기 제3상 출력신호 중 상기 제1상 출력신호의 전류와 상기 제2상 출력신호의 전류의 합은 상기 제1전류검출단자를 통해 센싱되고, 상기 제3상 출력신호의 전류는 상기 제2전류검출단자를 통해 센싱되는 것을 특징으로 하는 모터구동용 인버터 모듈.
  4. 제3항에 있어서, 상기 제1상 출력신호를 발생하는 제1상부암 및 하부암 트랜지스터쌍은
    드레인에 모터구동용 전원전압이 제공되고, 게이트에 상기 제1고전압 드라이버의 제1상 상부암 구동신호가 제공되는 제1트랜지스터; 및
    소오스에 상기 전류검출 단자부의 상기 제1전류검출단자가 연결되고, 게이트에 상기 제1고전압 드라이버의 제1상 하부암 구동신호가 제공되는 제2트랜지스터를 포함하며,
    상기 제1트랜지스터의 소오스와 상기 제2트랜지스터의 드레인이 공통 접속되어 상기 제1상 출력신호를 발생하는 것을 특징으로 하는 모터구동용 인버터 모듈.
  5. 제4항에 있어서, 상기 제2상 출력신호를 발생하는 제2상부암 및 하부암 트랜지스터쌍은
    드레인에 상기 모터구동용 전원전압이 제공되고, 게이트에 상기 제2고전압 드라이버의 제2상 상부암 구동신호가 제공되는 제3트랜지스터; 및
    소오스에 상기 전류검출 단자부의 상기 제1전류검출단자가 연결되고, 게이트에 상기 제2고전압 드라이버의 제2상 하부암 구동신호가 제공되는 제4트랜지스터를 포함하며,
    상기 제3트랜지스터의 소오스와 상기 제4트랜지스터의 드레인이 공통 접속되어 상기 제2상 출력신호를 발생하는 것을 특징으로 하는 모터구동용 인버터 모듈.
  6. 제5항에 있어서, 상기 제3상 출력신호를 발생하는 제3상부암 및 하부암 트랜지스터쌍은
    드레인에 상기 모터구동용 전원전압이 제공되고, 게이트에 상기 제3고전압 드라이버의 제3상 상부암 구동신호가 제공되는 제5트랜지스터; 및
    소오스에 상기 전류검출 단자부의 상기 제2전류검출단자가 연결되고, 게이트에 상기 제3고전압 드라이버의 제3상 하부암 구동신호가 제공되는 제6트랜지스터를 포함하며,
    상기 제5트랜지스터의 소오스와 상기 제6트랜지스터의 드레인이 공통 접속되어 상기 제3상 출력신호를 발생하는 것을 특징으로 하는 모터구동용 인버터 모듈.
  7. 제1항에 있어서, 제1 내지 제3전류검출단자를 갖는 전류검출 단자부를 더 구비하고;
    상기 제1상 내지 상기 제3상 출력신호의 전류는 상기 제1 내지 제3전류검출단자를 통해 각각 센싱하도록 하는 것을 특징으로 하는 모터구동용 인버터 모듈.
  8. 제7항에 있어서, 상기 제2상 출력신호를 발생하는 제2상부암 및 하부암 트랜지스터쌍은
    드레인에 모터구동용 전원전압이 제공되고, 게이트에 상기 제2고전압 드라이버의 제2상 상부암 구동신호가 제공되는 제1트랜지스터; 및
    소오스에 상기 전류검출 단자부의 상기 제2전류검출단자가 연결되고, 게이트에 상기 제2고전압 드라이버의 제2상 하부암 구동신호가 제공되는 제2트랜지스터를 포함하며,
    상기 제1트랜지스터의 소오스와 상기 제2트랜지스터의 드레인이 공통 접속되어 상기 제2상 출력신호를 발생하는 것을 특징으로 하는 모터구동용 인버터 모듈.
  9. 삭제
  10. 제1항에 있어서, 상기 각 제1상 내지 제3상 상부암 트랜지스터의 Qgd/Qgs 의 전하비(charge ratio)가 2보다 작은 것을 특징으로 하는 모터구동용 인버터 모듈. 여기서, Qgd는 각 상부암 트랜지스터의 게이트-드레인간의 전하량을 의미하고, Qgs는 각 상부암 트랜지스터의 게이트-소오스간의 전하량이다.
  11. 3상 구동용 모터에 제1상 내지 제3상 출력신호를 각각 제공하기 위한 제1 내지 제3구동부를 포함하며, 상기 제1 내지 제3구동부는 제1상 내지 제3상 상부암 및 하부암에 대한 입력신호들에 근거하여 제1상 내지 제3상 상부암 및 하부암 구동신호를 각각 발생하는 제1 내지 제3고전압 드라이버, 및 상기 제1 내지 제3고전압 드라이버에서 발생되는 상기 제1상 내지 제3상 상부암 및 하부암 구동신호에 의해 각각 구동되어 상기 제1상 내지 제3상 출력신호를 각각 발생하는 제1 내지 제3상부암 및 하부암 트랜지스터쌍을 각각 구비하는 인버터회로;
    상기 인버터회로의 전류검출 단자부에 연결되어 상기 모터로 제공되는 상기 제1상 내지 제3상 출력신호의 전류를 감지하는 전류검출부; 및
    상기 전류검출부에서 감지된 제1상 내지 제3상 출력신호에 근거하여 상기 인버터회로를 제어하는 마이크로 컴퓨터를 구비하고,
    상기 각 제1상 내지 제3상 상부암 트랜지스터는 Rg(off)·Cgs/Cgd>0.8BVdss/Vth(min) 조건을 만족하는 Cgs/Cgd 비에 근거하여 선택되는 두께를 갖는 게이트 절연막을 구비하는 것을 특징으로 하는 모터구동장치. 여기에서, BVdss는 각 상부암 트랜지스터의 브레이크 전압이고, Vth(min)는 상부암 트랜지스터의 문턱전압 산포중 최소값이며, Rg(off)는 상부암 트랜지스터의 게이트 턴오프저항이며, Cgs는 각 상부암 트랜지스터의 게이트-소오스간의 기생캐패시터이고, Cgd는 각 상부암 트랜지스터의 게이트-드레인간의 기생캐패시터이다.
  12. 제11항에 있어서, 상기 전류검출 단자부는 제 1 및 제2전류검출단자를 구비하고;
    상기 전류검출부는
    상기 인버터회로의 제1상 내지 제3상 출력신호 중 두 개의 출력신호의 전류를 검출하는, 상기 제1전류검출단자에 연결된 제1전류 검출저항; 및
    상기 제1상 내지 제3출력신호 중 나머지 하나의 출력신호의 전류를 검출하는, 상기 제2전류검출단자에 연결된 상기 제2전류 검출저항을 구비하는 것을 특징으로 하는 모터구동장치.
  13. 제12항에 있어서, 상기 제1상 출력신호를 발생하는 제1상부암 및 하부암 트랜지스터쌍은
    드레인에 모터구동용 전원전압이 제공되고, 게이트에 상기 제1고전압 드라이버의 제1상 상부암 구동신호가 제공되는 제1트랜지스터; 및
    소오스에 상기 전류검출 단자부의 상기 제1전류검출단자가 연결되고, 게이트에 상기 제1고전압 드라이버의 제1상 하부암 구동신호가 제공되는 제2트랜지스터를 포함하며,
    상기 제1트랜지스터의 소오스와 상기 제2트랜지스터의 드레인이 공통 접속되어 상기 제1상 출력신호를 발생하는 것을 특징으로 하는 모터구동장치.
  14. 제13항에 있어서, 상기 제2상 출력신호를 발생하는 제2상부암 및 하부암 트랜지스터쌍은
    드레인에 상기 모터구동용 전원전압이 제공되고, 게이트에 상기 제2고전압 드라이버의 제2상 상부암 구동신호가 제공되는 제3트랜지스터; 및
    소오스에 상기 전류검출 단자부의 상기 제1전류검출단자가 연결되고, 게이트에 상기 제2고전압 드라이버의 제2상 하부암 구동신호가 제공되는 제4트랜지스터를 포함하며,
    상기 제3트랜지스터의 소오스와 상기 제4트랜지스터의 드레인이 공통 접속되어 상기 제2상 출력신호를 발생하는 것을 특징으로 하는 모터구동장치.
  15. 제14항에 있어서, 상기 제3상 출력신호를 발생하는 제3상부암 및 하부암 트랜지스터쌍은
    드레인에 상기 모터구동용 전원전압이 제공되고, 게이트에 상기 제3고전압 드라이버의 제3상 상부암 구동신호가 제공되는 제5트랜지스터; 및
    소오스에 상기 전류검출 단자부의 상기 제2전류검출단자가 연결되고, 게이트에 상기 제3고전압 드라이버의 제3상 하부암 구동신호가 제공되는 제6트랜지스터를 포함하며,
    상기 제5트랜지스터의 소오스와 상기 제6트랜지스터의 드레인이 공통 접속되어 상기 제3상 출력신호를 발생하는 것을 특징으로 하는 모터구동장치.
  16. 제11항에 있어서, 상기 전류검출 단자부는 제 1 내지 제3전류검출단자를 구비하고;
    상기 전류검출부는 상기 인버터회로의 제1상 내지 제3상 출력신호의 전류를 각각 검출하는, 상기 제1 내지 제3전류검출단자에 각각 연결된 제1 내지 제3검출저항을 구비하는 것을 특징으로 하는 모터구동장치.
  17. 제16항에 있어서, 상기 제2상 출력신호를 발생하는 제2상부암 및 하부암 트랜지스터쌍은
    드레인에 모터구동용 전원전압이 제공되고, 게이트에 상기 제2고전압 드라이버의 제2상 상부암 구동신호가 제공되는 제1트랜지스터; 및
    소오스에 상기 전류검출 단자부의 상기 제2전류검출단자가 연결되고, 게이트에 상기 제2고전압 드라이버의 제2상 하부암 구동신호가 제공되는 제2트랜지스터를 포함하며,
    상기 제1트랜지스터의 소오스와 상기 제2트랜지스터의 드레인이 공통 접속되어 상기 제2상 출력신호를 발생하는 것을 특징으로 하는 모터구동장치.
  18. 삭제
  19. 제11항에 있어서, 상기 각 제1상 내지 제3상 상부암 트랜지스터의 Qgd/Qgs 의 전하비(charge ratio)가 2보다 작은 것을 특징으로 하는 모터구동장치. 여기서, Qgd는 각 상부암 트랜지스터의 게이트-드레인간의 전하량을 의미하고, Qgs는 각 상부암 트랜지스터의 게이트-소오스간의 전하량이다.
  20. 제11항에 있어서, 상기 인버터회로에 전원 전압을 제공하기 위한 제1전원공급부; 및
    상기 모터에 모터구동용 전원전압을 상기 인버터회로로 제공하는 제2전원공급부를 더 구비하는 것을 특징으로 하는 모터구동장치.
  21. 모터구동용 인버터 집적회로 패키지에 있어서,
    다수의 칩패드부를 구비하는 리드 프레임;
    상기 다수의 칩패드부 중 해당하는 칩패드부에 각각 장착되는 제1상 내지 제3상 고전압 드라이버 집적회로들;
    상기 다수의 칩패드부 중 해당하는 칩패드부에 각각 장착되는 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들;
    다수의 제1와이어들을 통해 상기 제1상 내지 제3상 고전압 드라이버 집적회로들의 입력단자들과 전기적으로 각각 연결되는 다수의 제1인너리드들;
    다수의 제4와이어들을 통해 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들의 단자들과 전기적으로 각각 연결되는 다수의 제2인너리드들;
    상기 제1인너리드들에 연결되는 다수의 제1아우터 리드들;
    상기 제2인너리드들에 연결되는 다수의 제2아우터 리드들;
    상기 제1상 내지 제3상 고전압 드라이버 집적회로의 출력단자와 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들의 게이트를 전기적으로 각각 연결하는 다수의 제2와이어들; 및
    상기 제1상 내지 제3상 상부암 트랜지스터 집적회로들과 상기 제1상 내지 제3상 하부암 트랜지스터 집적회로들을 각각 전기적으로 연결하는 제3와이어들을 구비하며,
    상기 제1상 내지 제3상 고전압 드라이버 집적회로는 상기 리드 프레임 상에 일렬로 배치되고, 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로는 상기 제1상 내지 제3상 고전압 드라이버 집적회로에 대응하여 상기 제1상 내지 제3상 고전압 드라이버 집적회로와 동일한 방향으로 일렬로 나란하게 배치되는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  22. 제21항에 있어서, 상기 제1아우터 리드들과 상기 제2아우터 리드들은 서로 동일한 크기 및 형상의 레이아웃을 갖는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  23. 삭제
  24. 제21항에 있어서, 상기 제2인너리드들 중 일부는 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로와 분리되어 상기 제4와이어에 의해 연결되고, 나머지는 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로와 일체형으로 형성되며,
    상기 일부 제2인너리드들에 연결되는 아우터 리드들은 상기 모터의 제1상 내지 제3상 전류를 센싱하기 위한 센싱단자로 작용하는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  25. 제24항에 있어서, 상기 일부 제2인너리드에 연결되는 아우터 리드들 중 제1상 및 제2상 전류를 감지하는 센싱단자로 작용하는 아우터리드는 서로 연결되어 상기 제1상 전류와 상기 제2상 전류의 합을 센싱하는 공통 센싱단자로 작용하거나 또는 서로 분리되어 상기 제1상 전류와 상기 제2상 전류를 각각 센싱하는 개별센싱단자로 작용하는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  26. 모터구동용 인버터 집적회로 패키지에 있어서,
    다수의 칩패드부를 구비하는 리드 프레임;
    상기 다수의 칩패드부 중 해당하는 패드부에 각각 일렬로 장착되는 제1상 내지 제3상 고전압 드라이버 집적회로들;
    상기 다수의 칩패드부 중 해당하는 패드부에 상기 제1상 내지 제3상 고전압 드라이버와 동일한 방향으로 일렬 배치되는 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들;
    상기 제1상 내지 제3상 고전압 드라이버 집적회로들과 전기적으로 연결되는 다수의 제1인너리드들, 및 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들과 전기적으로 연결되는 다수의 제2인너리드들로서, 상기 제1인너리드들과 제2인너리드들 중 적어도 하나의 인너리드들은 상기 칩패드부와 단차지도록 형성되는 상기 다수의 제1 및 제2인너리드들;
    상기 제1인너리드들에 연결되는 다수의 제1아우터 리드들;
    상기 제2인너리드들에 연결되는 다수의 제2아우터 리드들;
    상기 제1상 내지 제3상 고전압 드라이버 집적회로들과 상기 제1인너리드들, 상기 제1상 내지 제3상 고전압 드라이버 집적회로들과 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들, 상기 제1상 내지 제3상 상부암 트랜지스터 집적회로들과 상기 제1상 내지 제3상 하부암 트랜지스터 집적회로들, 상기 다수의 제2인너리드들과 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들을 전기적으로 각각 연결하는 다수의 와이어들; 및
    상기 제1 및 제2인너리드들, 상기 집적회로들 및 와이어를 몰딩시켜 주는 몰딩재를 구비하는 모터구동용 인버터 집적회로 패키지.
  27. 제26항에 있어서, 상기 칩패드부와 단차지도록 형성되는 상기 하나의 인너리드는 상기 제1상 내지 제3상 고전압 드라이버에 연결되는 제1인너리드인 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  28. 제27항에 있어서, 상기 하나의 인너리드는 상기 리드프레임의 칩패드부에 인접한 제1부분, 상기 제1 및 제2아우터리드중 하나에 연결되는 제2부분 및 상기 제1부분과 제2부분사이의 굴곡진 제3부분으로 구성되며, 상기 제2부분은 상기 제1부분 및 상기 칩패드부보다 높은 단차를 갖는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  29. 제26항에 있어서, 상기 리드 프레임의 다수의 칩패드부중 상기 제1 내지 제3고전압 드라이버 집적회로가 장착되는 제1칩패드부는 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터가 장착되는 제2칩패드부보다 높은 단차를 갖도록 몰딩되는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  30. 삭제
  31. 제26항에 있어서, 상기 인버터 집적회로 패키지는 표면실장형인 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  32. 제26항에 있어서, 상기 인버터 집적회로 패키지는 듀얼인라인형 인 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  33. 모터구동용 인버터 집적회로 패키지에 있어서,
    다수의 칩패드부를 구비하는 리드 프레임;
    상기 다수의 칩패드부 중 해당하는 칩패드부에 각각 장착되는 제1상 내지 제3상 고전압 드라이버 집적회로들;
    상기 다수의 칩패드부 중 해당하는 칩패드부에 각각 장착되는 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들;
    다수의 제1와이어들을 통해 상기 제1상 내지 제3상 고전압 드라이버 집적회로들의 입력단자들과 전기적으로 각각 연결되는 다수의 제1인너리드들;
    다수의 제4와이어들을 통해 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들의 단자들과 전기적으로 각각 연결되는 다수의 제2인너리드들;
    상기 제1인너리드들에 연결되는 다수의 제1아우터 리드들;
    상기 제2인너리드들에 연결되는 다수의 제2아우터 리드들;
    상기 제1상 내지 제3상 고전압 드라이버 집적회로의 출력단자와 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로들의 게이트를 전기적으로 각각 연결하는 다수의 제2와이어들; 및
    상기 제1상 내지 제3상 상부암 트랜지스터 집적회로들과 상기 제1상 내지 제3상 하부암 트랜지스터 집적회로들을 각각 전기적으로 연결하는 제3와이어들을 구비하며,
    상기 제1상 내지 제3상 상부암 트랜지스터 집적회로들과 상기 제1상 내지 제3상 하부암 트랜지스터 집적회로들은 상기 리드 프레임 상에서 교대로 배치되는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  34. 제33항에 있어서, 상기 제1아우터 리드들과 상기 제2아우터 리드들은 서로 동일한 크기 및 형상의 레이아웃을 갖는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  35. 제33항에 있어서, 상기 제1상 내지 제3상 고전압 드라이버 집적회로는 상기 리드 프레임 상에 일렬로 배치되고, 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로는 상기 제1상 내지 제3상 고전압 드라이버 집적회로에 대응하여 상기 제1상 내지 제3상 고전압 드라이버 집적회로와 동일한 방향으로 일렬로 나란하게 배치되는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  36. 제33항에 있어서, 상기 제2인너리드들 중 일부는 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로와 분리되어 상기 제4와이어에 의해 연결되고, 나머지는 상기 제1상 내지 제3상 상부암 및 하부암 트랜지스터 집적회로와 일체형으로 형성되며,
    상기 일부 제2인너리드들에 연결되는 아우터 리드들은 상기 모터의 제1상 내지 제3상 전류를 센싱하기 위한 센싱단자로 작용하는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
  37. 제36항에 있어서, 상기 일부 제2인너리드에 연결되는 아우터 리드들 중 제1상 및 제2상 전류를 감지하는 센싱단자로 작용하는 아우터리드는 서로 연결되어 상기 제1상 전류와 상기 제2상 전류의 합을 센싱하는 공통 센싱단자로 작용하거나 또는 서로 분리되어 상기 제1상 전류와 상기 제2상 전류를 각각 센싱하는 개별센싱단자로 작용하는 것을 특징으로 하는 모터구동용 인버터 집적회로 패키지.
KR1020050082449A 2005-09-05 2005-09-05 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지 KR101321361B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050082449A KR101321361B1 (ko) 2005-09-05 2005-09-05 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지
US11/371,409 US7635962B2 (en) 2005-09-05 2006-03-09 Motor driving inverter circuit module, motor driving apparatus having the motor driving inverter circuit module, and inverter integrated circuit package
US12/626,465 US7952317B2 (en) 2005-09-05 2009-11-25 Motor driving inverter circuit module, motor driving apparatus having the motor driving inverter circuit module, and inverter integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082449A KR101321361B1 (ko) 2005-09-05 2005-09-05 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지

Publications (2)

Publication Number Publication Date
KR20070025858A KR20070025858A (ko) 2007-03-08
KR101321361B1 true KR101321361B1 (ko) 2013-10-22

Family

ID=37829457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082449A KR101321361B1 (ko) 2005-09-05 2005-09-05 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지

Country Status (2)

Country Link
US (2) US7635962B2 (ko)
KR (1) KR101321361B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190130839A (ko) 2018-05-15 2019-11-25 주식회사 만도 전동 구동 제어 장치
KR20200091646A (ko) 2019-01-23 2020-07-31 주식회사 만도 전동 구동 제어 장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9102242B2 (en) * 2006-01-06 2015-08-11 International Rectifier Corporation Mechatronic integration of motor drive and E-machine, especially smart-E-motor
KR101280426B1 (ko) * 2006-08-11 2013-06-28 페어차일드코리아반도체 주식회사 3상 인버터 회로 및 이를 채용한 파워 모듈
US7952204B2 (en) * 2008-04-14 2011-05-31 Fairchild Semiconductor Corporation Semiconductor die packages with multiple integrated substrates, systems using the same, and methods using the same
US8717016B2 (en) * 2010-02-24 2014-05-06 Infineon Technologies Ag Current sensors and methods
US8599586B2 (en) * 2010-08-28 2013-12-03 General Electric Company Power inverter system and method of starting same at high DC voltage
US8461669B2 (en) * 2010-09-20 2013-06-11 Monolithic Power Systems, Inc. Integrated power converter package with die stacking
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US9659845B2 (en) * 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US9355995B2 (en) 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US8704269B2 (en) * 2010-12-22 2014-04-22 Infineon Technologies Ag Die package
JP5267959B2 (ja) * 2011-05-30 2013-08-21 株式会社デンソー 半導体モジュール、及び、それを用いた駆動装置
US8604610B1 (en) 2012-06-13 2013-12-10 Fairchild Semiconductor Corporation Flexible power module semiconductor packages
KR101350684B1 (ko) * 2012-07-02 2014-01-13 삼성전기주식회사 유도성 부하에 적용 가능한 게이트 드라이버 회로, 인버터 모듈 및 인버터 장치
JP5559271B2 (ja) * 2012-08-27 2014-07-23 ファナック株式会社 モータを制御するためにシリアル通信を行うデータ通信装置
JP6010490B2 (ja) * 2013-03-14 2016-10-19 日立オートモティブシステムズ株式会社 モータ駆動装置
JP6229148B2 (ja) * 2013-05-30 2017-11-15 パナソニックＩｐマネジメント株式会社 インバータ装置及びモータ駆動装置
KR101555301B1 (ko) 2014-05-13 2015-09-23 페어차일드코리아반도체 주식회사 반도체 패키지
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
KR101639511B1 (ko) 2015-01-07 2016-07-13 효성전기주식회사 3상 bldc 모터 구동소자의 보호회로
JP5918406B1 (ja) * 2015-02-19 2016-05-18 株式会社荏原製作所 ドライ真空ポンプ装置およびその制御方法
JP2017112327A (ja) 2015-12-18 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置
US10141249B2 (en) * 2016-10-16 2018-11-27 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module and method of making the same
US9704789B1 (en) 2016-10-16 2017-07-11 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module
US10177080B2 (en) * 2016-10-16 2019-01-08 Alpha And Omega Semiconductor (Cayman) Ltd. Molded intelligent power module
CN106685285A (zh) * 2016-12-29 2017-05-17 深圳市微芯智能科技有限公司 用于步进电机驱动的集成芯片及电机驱动装置
CN108962884B (zh) * 2017-05-22 2022-01-21 万国半导体(开曼)股份有限公司 模制智能电源模块
US11201065B2 (en) * 2019-10-31 2021-12-14 Texas Instruments Incorporated Testing semiconductor components

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226481A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd パワー半導体モジュールとその製造方法
JP2000217367A (ja) * 1999-01-25 2000-08-04 Hitachi Ltd 電流制御回路、インバ―タ制御装置、インバ―タ装置、および電力変換装置
JP2001086768A (ja) * 1999-09-09 2001-03-30 Mitsubishi Electric Corp 車載用パワーモジュール
JP2002026708A (ja) * 1995-06-28 2002-01-25 Fuji Electric Co Ltd 高耐圧ｉｃ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4516816A (en) * 1983-01-05 1985-05-14 Winthrop Michael F In circuit modification device for dual in line packaged components
JP3269745B2 (ja) * 1995-01-17 2002-04-02 株式会社日立製作所 モジュール型半導体装置
US5458227A (en) * 1995-01-20 1995-10-17 Digital Audio Disc Corporation Product package inverting apparatus and method
US5652467A (en) * 1995-07-27 1997-07-29 Hitachi, Ltd. Semiconductor device and package structure therefore and power inverter having semiconductor device
CA2230500C (en) * 1995-09-08 2007-01-30 Kabushiki Kaisha Yaskawa Denki Power converting apparatus and power converting method
JP3394377B2 (ja) * 1996-01-09 2003-04-07 三菱電機株式会社 半導体装置および半導体モジュール
US6337803B2 (en) * 1999-06-24 2002-01-08 Nissan Motor Co., Ltd. Power module
JP4450530B2 (ja) * 2001-07-03 2010-04-14 三菱電機株式会社 インバータモジュール
JP4236456B2 (ja) * 2002-12-05 2009-03-11 株式会社ルネサステクノロジ モータ駆動回路
US7031124B2 (en) * 2003-01-15 2006-04-18 International Rectifier Corporation Synchronous soft-shutdown gate drive circuit
JP4378151B2 (ja) * 2003-11-04 2009-12-02 株式会社デンソー モータ駆動装置
JP4565466B2 (ja) * 2004-02-26 2010-10-20 ルネサスエレクトロニクス株式会社 モータ駆動装置及びモータ駆動用集積回路装置
JP2005318690A (ja) * 2004-04-27 2005-11-10 Sanyo Electric Co Ltd インバータモジュール
US7298027B2 (en) * 2004-09-02 2007-11-20 International Rectifier Corporation SMT three phase inverter package and lead frame

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226481A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd パワー半導体モジュールとその製造方法
JP2002026708A (ja) * 1995-06-28 2002-01-25 Fuji Electric Co Ltd 高耐圧ｉｃ
JP2000217367A (ja) * 1999-01-25 2000-08-04 Hitachi Ltd 電流制御回路、インバ―タ制御装置、インバ―タ装置、および電力変換装置
JP2001086768A (ja) * 1999-09-09 2001-03-30 Mitsubishi Electric Corp 車載用パワーモジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190130839A (ko) 2018-05-15 2019-11-25 주식회사 만도 전동 구동 제어 장치
KR20200091646A (ko) 2019-01-23 2020-07-31 주식회사 만도 전동 구동 제어 장치

Also Published As

Publication number Publication date
US7635962B2 (en) 2009-12-22
US20070052379A1 (en) 2007-03-08
US20100164419A1 (en) 2010-07-01
US7952317B2 (en) 2011-05-31
KR20070025858A (ko) 2007-03-08

Similar Documents

Publication Publication Date Title
KR101321361B1 (ko) 모터구동용 인버터 모듈 및 이를 구비한 모터구동장치와인버터 집적회로 패키지
CN108134532B (zh) 用于具有增强的共源极电感的逆变器开关器件的有源栅极钳位
US5077595A (en) Semiconductor device
US11114836B2 (en) Semiconductor device, intelligent power module and power conversion apparatus
US6359331B1 (en) High power switching module
US9123711B2 (en) Wiring member and semiconductor module having the same
US20030107120A1 (en) Intelligent motor drive module with injection molded package
JP4004460B2 (ja) 半導体装置
US9780684B2 (en) Power converter
CN107851661B (zh) 功率转换器的物理拓扑结构
US20060226433A1 (en) Strobe light control circuit and IGBT device
CN107622998B (zh) 半导体模块
US10084305B2 (en) Electronic circuit device
CN115995952B (zh) 一种高压集成电路及智能功率模块
JP5359264B2 (ja) 半導体装置
US11069602B2 (en) Package and terminal arrangement for semiconductor module
US10715134B2 (en) Power module, reverse-conducting IGBT, and drive circuit
CN111865128A (zh) 具有集成浪涌电压限制元件的功率模块和功率电路
JP3149648B2 (ja) 半導体変換装置
US20230395473A1 (en) Semiconductor device
JP6686721B2 (ja) 半導体集積回路装置
US20240123835A1 (en) Power module for vehicle and motor driving apparatus including the same
US20210358909A1 (en) Semiconductor integrated circuit, motor driver, and motor drive system
KR200270400Y1 (ko) 교류 서보모터 드라이버의 구조
CN114499137A (zh) 半导体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 7