JP5768397B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5768397B2
JP5768397B2 JP2011030987A JP2011030987A JP5768397B2 JP 5768397 B2 JP5768397 B2 JP 5768397B2 JP 2011030987 A JP2011030987 A JP 2011030987A JP 2011030987 A JP2011030987 A JP 2011030987A JP 5768397 B2 JP5768397 B2 JP 5768397B2
Authority
JP
Japan
Prior art keywords
insulating film
resist
layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011030987A
Other languages
English (en)
Other versions
JP2012169539A (ja
Inventor
健一郎 倉橋
健一郎 倉橋
英寿 小山
英寿 小山
和之 尾上
和之 尾上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011030987A priority Critical patent/JP5768397B2/ja
Priority to TW100147697A priority patent/TWI462161B/zh
Priority to US13/334,213 priority patent/US8524601B2/en
Priority to DE102011090172.8A priority patent/DE102011090172B4/de
Priority to CN201210041968.XA priority patent/CN102646582B/zh
Publication of JP2012169539A publication Critical patent/JP2012169539A/ja
Application granted granted Critical
Publication of JP5768397B2 publication Critical patent/JP5768397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/01Manufacture or treatment
    • H10D64/013Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01358Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、フィールドプレート構造を有する半導体装置の製造方法に関する。
特許文献1には、半導体層の表面の一部に絶縁膜を形成し、半導体層及び絶縁膜の表面に一体的に金属層を形成する半導体装置の製造方法が開示されている。この半導体装置の製造方法では、絶縁膜を所望の形状にするための露光及び現像処理と、金属層を所望の形状にするための露光及び現像処理(以後、金属膜用露光処理という)が実施される。そして、金属層のうち半導体層上の部分はゲート電極として機能し、絶縁膜上の部分はフィールドプレートとして機能する。
特開2005−093864号公報 特開2007−005379号公報 特開平08−148508号公報
フィールドプレート形成のためには、絶縁膜に開口を形成して、当該開口及び絶縁膜の表面に金属層を形成する。絶縁膜上の金属層であるフィールドプレートは開口中心に対して所定の位置に形成されることが望ましい。ところが、金属膜用露光処理のばらつきによって、開口中心に対するフィールドプレート構造の位置がばらつくことがあった。そのため、半導体装置の特性がばらつくことがあった。
本発明は、上述のような課題を解決するためになされたもので、フィールドプレート構造を絶縁膜の開口中心に対してばらつきなく形成できる半導体装置の製造方法を提供することを目的とする。
本願の発明に係る半導体装置の製造方法は、半導体層の表面に絶縁膜を形成する工程と、該絶縁膜の表面に開口を有するレジストを形成する工程と、該レジストと架橋反応するパターンシュリンク剤を該レジストに付着させ、該レジストの内周に硬化層を形成する工程と、該レジスト及び該硬化層をマスクとして該絶縁膜をエッチングする工程と、該硬化層を除去する工程と、該半導体層、該絶縁膜、及び該レジストの表面に金属層を形成する工程と、リフトオフ法により該レジスト及び該レジストの表面の該金属層を除去する工程と、を備えたことを特徴とする。
本発明によれば、金属膜用露光処理を行うことなくフィールドプレート構造を絶縁膜の開口中心に対してばらつきなく形成できる。
本発明の実施の形態1に係る半導体装置の製造方法を示すフローチャートである。 半導体層の表面に絶縁膜を形成したことを示す図である。 絶縁膜の表面にレジストを形成したことを示す図である。 レジストに開口を形成したことを示す図である。 RELACS処理により硬化層を形成したことを示す図である。 絶縁膜をエッチングしたことを示す図である。 硬化層を除去したことを示す図である。 金属層を形成したことを示す図である。 リフトオフ法によりフィールドプレート構造を備えるゲート電極を形成したことを示す図である。 本発明の実施の形態1に係る半導体装置の製造方法の変形例を示す図である。 本発明の実施の形態2に係る半導体装置の製造方法を示すフローチャートである。 半導体層の表面に第1絶縁膜を形成し、第1絶縁膜の表面に第2絶縁膜を形成したことを示す図である。 エッチングにより開口を有する第1絶縁膜と開口を有する第2絶縁膜を形成したことを示す図である。 第2絶縁膜を選択エッチングしたことを示す図である。 多段形状のフィールドプレート構造を備えるゲート電極を示す図である。
実施の形態1.
図1は本発明の実施の形態1に係る半導体装置の製造方法を示すフローチャートである。本発明の実施の形態1に係る半導体装置の製造方法は図1に沿って説明する。まず、半導体層の表面に絶縁膜を形成する(ステップ10)。ステップ10は図2を参照して説明する。図2は半導体層32の表面に絶縁膜34を形成したことを示す図である。半導体層32は基板30の表面に形成する。基板30はSiCで形成し、半導体層32はGaN/AlGaNで形成する。そして、半導体層32の表面にSiNで絶縁膜34を形成する。
次いで、絶縁膜34の表面にレジストを形成する(ステップ12)。ステップ12は図3を参照して説明する。図3は絶縁膜34の表面にレジスト36を形成したことを示す図である。レジスト36は感光により酸性へと変化する材料を含んでいる。
次いで、レジスト36に開口を形成する(ステップ14)。ステップ14は図4を参照して説明する。図4はレジストに開口を形成したことを示す図である。ステップ14では、レジストのうち本工程後に開口すべき部分に露光し、現像処理を施して開口を有するレジスト36a(以後レジスト36aという)を形成する。レジストの感光部分は現像処理によって除去されるが、レジスト36aの内周部には有限の酸成分が残存している。
次いで、RELACS(Resolution Enhanced Lithography Asisted by Chemical Shrink)処理により硬化層を形成する(ステップ16)。ステップ16は図5を参照して説明する。図5はRELACS処理により硬化層38a及び38bを形成したことを示す図である。硬化層38a及び38bは、レジスト36aの酸成分を触媒として架橋反応するパターンシュリンク剤をレジスト36aに付着させることにより形成する。架橋反応は加熱処理により生じる。レジスト36aの内周に硬化層38a及び38bが形成されたことにより、開口幅(絶縁膜34が露出する幅)は、レジスト36aの開口幅よりも硬化層38a及び38bの分だけシュリンクする。
次いで、絶縁膜34をエッチングする(ステップ18)。ステップ18は図6を参照して説明する。図6は絶縁膜をエッチングしたことを示す図である。絶縁膜は、レジスト36a、並びに硬化層38a及び38bをマスクとしてエッチングする。このエッチングはフッ素ラジカルによるドライエッチング、フッ酸系ウェットエッチング、もしくは両者を併用したエッチングで行う。このエッチングにより開口を有する絶縁膜34aを形成する。
次いで、硬化層を除去する(ステップ20)。ステップ20は図7を参照して説明する。図7は硬化層を除去したことを示す図である。硬化層は強アルカリ薬液により除去する。硬化層を除去したことにより硬化層の下に位置していた「開口を有する絶縁膜34a」の一部が表面に露出するようになる。
次いで、金属層を形成する(ステップ22)。ステップ22は図8を参照して説明する。図8は金属層40を形成したことを示す図である。金属層40は半導体層32、開口を有する絶縁膜34a、及びレジスト36aの表面に形成する。
次いで、リフトオフ法によりフィールドプレート構造を備えるゲート電極を形成する(ステップ24)。ステップ24は図9を参照して説明する。図9はリフトオフ法によりフィールドプレート構造を備えるゲート電極40aを形成したことを示す図である。レジスト36a及びその表面の金属層をリフトオフ法で除去し、半導体層32と開口を有する絶縁膜34aの表面に金属層を残す。残った金属層がフィールドプレート構造を備えるゲート電極40aとなる。なお、フィールドプレート構造は開口を有する絶縁膜34aの表面に残った金属層である。本発明の実施の形態1に係る半導体装置の製造方法は上述の工程を備える。
本発明の実施の形態1に係る半導体装置の製造方法によれば、硬化層38a及び38bを形成して開口幅をシュリンクさせた状態で絶縁膜をエッチングし、硬化層38a及び38bを除去して開口幅を広げた状態でフィールドプレート構造を備えるゲート電極40aを形成する。従って金属膜用露光処理の必要が無くなり、フィールドプレート構造を絶縁膜の開口中心に対してばらつきなく形成できる。また、金属膜用露光処理を要しないので工程を簡素化できる。
図10は本発明の実施の形態1に係る半導体装置の製造方法の変形例を示す図である。この図に示すように、絶縁膜を、開口を有する絶縁膜34a、及びSiOxで形成された絶縁膜33の積層構造としてもよい。このように2種以上の膜を積層させて絶縁膜を形成してもよい。
実施の形態2.
図11は本発明の実施の形態2に係る半導体装置の製造方法を示すフローチャートである。このフローチャートのうち、図1と同じ符号が付けられた工程は上述の通りであるため説明を省略する。
まず半導体層の表面に第1絶縁膜及び第2絶縁膜を形成する(ステップ10a)。ステップ10aは図12を参照して説明する。図12は半導体層32の表面に第1絶縁膜50を形成し、第1絶縁膜50の表面に第2絶縁膜52を形成したことを示す図である。第1絶縁膜50はSiNで形成され、第2絶縁膜52はSiOxで形成する。
続いて、ステップ12、14及び16を終えると、レジスト54と硬化層56a及び56bをマスクとして第1絶縁膜50及び第2絶縁膜52をエッチングする(ステップ18a)。ステップ18aは図13を参照して説明する。図13はエッチングにより開口を有する第1絶縁膜50a(以後第1絶縁膜50aという)と開口を有する第2絶縁膜52a(以後第2絶縁膜52aという)を形成したことを示す図である。
次いで、第2絶縁膜52aを選択エッチングする(ステップ19)。ステップ19は図14を参照して説明する。図14は第2絶縁膜52aを選択エッチングしたことを示す図である。第2絶縁膜52aは、フッ素ラジカルによるドライエッチング、フッ酸系ウェットエッチング、もしくは両者を併用してエッチングする。このエッチングにより第2絶縁膜52bの開口幅は、第1絶縁膜50aの開口幅よりも広くなる。なお、第2絶縁膜52bの開口幅はレジスト54の開口幅よりは狭くする。
続いてステップ20、22、及び24を処理して多段形状のフィールドプレート構造を備えるゲート電極を形成する。図15は、多段形状のフィールドプレート構造を備えるゲート電極60を示す図である。フィールドプレート構造は第1絶縁膜50aに乗る部分と第2絶縁膜52bに乗る部分を有することにより多段形状となっている。このようにフィールドプレート構造を多段形状とすると、半導体装置の耐圧を高めることができる。
このように、本発明の実施の形態2に係る半導体装置の製造方法によれば、第2絶縁膜52を第1絶縁膜50に対し選択エッチング可能な材料にする事により、多段形状のフィールドプレート構造を備えるゲート電極60を形成することができる。また、第2絶縁膜52aを選択エッチングするときに第1絶縁膜50aはエッチングしないので、ゲート開口部のサイドエッチを抑えることができる。
本発明の実施の形態2に係る半導体装置の製造方法は、複数種の膜を絶縁膜として用いてフィールドプレート構造を多段形状とすることを特徴とする。従って、絶縁膜の種類は選択エッチングできれば2種以上であってもよい。
また、硬化層を除去してから選択エッチングを行ってもよいし、選択エッチングを複数回行って絶縁膜の開口幅を調整してもよい。
30 基板、 32 半導体層、 34 絶縁膜、 36 レジスト、 38a,38b 硬化層、 40 金属層、 40a フィールドプレート構造を備えるゲート電極

Claims (5)

  1. 半導体層の表面に絶縁膜を形成する工程と、
    前記絶縁膜の表面に開口を有するレジストを形成する工程と、
    前記レジストと架橋反応するパターンシュリンク剤を前記レジストに付着させ、前記レジストの内周に硬化層を形成する工程と、
    前記レジスト及び前記硬化層をマスクとして前記絶縁膜をエッチングする工程と、
    前記硬化層を除去する工程と、
    前記半導体層、前記絶縁膜、及び前記レジストの表面に金属層を形成する工程と、
    リフトオフ法により前記レジスト及び前記レジストの表面の前記金属層を除去する工程と、を備えたことを特徴とする半導体装置の製造方法。
  2. 前記レジストは感光により酸へ変化する材料で形成され、
    前記硬化層を形成する工程の前に前記レジストを感光させ、
    前記架橋反応は前記酸を触媒とし前記パターンシュリンク剤を加熱処理することによって起こり、
    前記硬化層の除去は強アルカリ薬液で行うことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記絶縁膜は異なる2種以上の膜が積層したものであることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記絶縁膜は選択エッチング可能な2種以上の膜が積層したものであり、
    前記金属層を形成する工程の前に、前記2種以上の膜の内の少なくとも1つの膜を他の膜よりも開口幅が広くなるように選択エッチングする工程と、を備えたことを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記硬化層を除去する工程は、前記レジストを残しつつ行うことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
JP2011030987A 2011-02-16 2011-02-16 半導体装置の製造方法 Active JP5768397B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011030987A JP5768397B2 (ja) 2011-02-16 2011-02-16 半導体装置の製造方法
TW100147697A TWI462161B (zh) 2011-02-16 2011-12-21 半導體裝置之製造方法
US13/334,213 US8524601B2 (en) 2011-02-16 2011-12-22 Method of manufacturing semiconductor device using Resolution Enhanced Lithography Assisted Chemical Shrinkage (RELACS)
DE102011090172.8A DE102011090172B4 (de) 2011-02-16 2011-12-30 Verfahren zum Herstellen einer Halbleitervorrichtung
CN201210041968.XA CN102646582B (zh) 2011-02-16 2012-02-15 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011030987A JP5768397B2 (ja) 2011-02-16 2011-02-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012169539A JP2012169539A (ja) 2012-09-06
JP5768397B2 true JP5768397B2 (ja) 2015-08-26

Family

ID=46579729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011030987A Active JP5768397B2 (ja) 2011-02-16 2011-02-16 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8524601B2 (ja)
JP (1) JP5768397B2 (ja)
CN (1) CN102646582B (ja)
DE (1) DE102011090172B4 (ja)
TW (1) TWI462161B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9525052B2 (en) * 2007-01-10 2016-12-20 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a field plate defined by a dielectric body
US8987784B2 (en) * 2007-01-10 2015-03-24 International Rectifier Corporation Active area shaping of III-nitride devices utilizing multiple dielectric materials
US9318592B2 (en) * 2007-01-10 2016-04-19 Infineon Technologies Americas Corp. Active area shaping of III-nitride devices utilizing a source-side field plate and a wider drain-side field plate
US8338861B2 (en) 2007-01-10 2012-12-25 International Rectifier Corporation III-nitride semiconductor device with stepped gate trench and process for its manufacture
US8946778B2 (en) 2007-01-10 2015-02-03 International Rectifier Corporation Active area shaping of III-nitride devices utilizing steps of source-side and drain-side field plates
US8946779B2 (en) * 2013-02-26 2015-02-03 Freescale Semiconductor, Inc. MISHFET and Schottky device integration
DE102014103540B4 (de) 2014-03-14 2020-02-20 Infineon Technologies Austria Ag Halbleiterbauelement und integrierte schaltung
CN105448704B (zh) * 2014-09-30 2018-08-10 中芯国际集成电路制造(上海)有限公司 刻蚀方法
CN104701154A (zh) * 2015-03-11 2015-06-10 北京工业大学 一种使用化学收缩方法实现亚半微米t型栅的制备方法
CN112335023B (zh) * 2018-06-27 2024-07-09 三菱电机株式会社 半导体装置的制造方法
JP7403083B2 (ja) * 2019-08-28 2023-12-22 パナソニックIpマネジメント株式会社 半導体装置、半導体装置の実装構造、及び半導体装置の製造方法
JP7338482B2 (ja) * 2020-01-14 2023-09-05 住友電気工業株式会社 半導体装置の製造方法
JP7484479B2 (ja) * 2020-06-19 2024-05-16 住友電気工業株式会社 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148508A (ja) 1994-11-22 1996-06-07 Fujitsu Ltd 半導体装置の電極形成方法
TW372337B (en) 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
US6270929B1 (en) * 2000-07-20 2001-08-07 Advanced Micro Devices, Inc. Damascene T-gate using a relacs flow
ATE304220T1 (de) * 2002-02-05 2005-09-15 Bernd E Dr Maile Verfahren zur herstellung einer t-förmigen elektrode
KR100475080B1 (ko) * 2002-07-09 2005-03-10 삼성전자주식회사 Si-콘테이닝 수용성 폴리머를 이용한 레지스트 패턴형성방법 및 반도체 소자의 제조방법
WO2004100235A1 (ja) * 2003-05-09 2004-11-18 Fujitsu Limited レジストの加工方法、半導体装置及びその製造方法
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
KR100618851B1 (ko) * 2004-04-08 2006-09-01 삼성전자주식회사 반도체 소자 제조용 마스크 패턴 및 그 형성 방법과 미세패턴 형성용 코팅 조성물 제조 방법 및 반도체 소자의제조 방법
JP4197691B2 (ja) 2005-06-21 2008-12-17 株式会社東芝 半導体装置の製造方法
JP2007059711A (ja) * 2005-08-25 2007-03-08 Sumitomo Electric Ind Ltd フィールドプレート構造の形成方法および半導体装置
JP2008066587A (ja) * 2006-09-08 2008-03-21 Toshiba Corp パターン形成方法
KR20080061651A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 형성방법
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP4427562B2 (ja) * 2007-06-11 2010-03-10 株式会社東芝 パターン形成方法
JP5058733B2 (ja) * 2007-09-12 2012-10-24 AzエレクトロニックマテリアルズIp株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法

Also Published As

Publication number Publication date
JP2012169539A (ja) 2012-09-06
DE102011090172A1 (de) 2012-08-16
DE102011090172B4 (de) 2017-12-21
TW201236063A (en) 2012-09-01
US8524601B2 (en) 2013-09-03
CN102646582A (zh) 2012-08-22
CN102646582B (zh) 2015-03-25
TWI462161B (zh) 2014-11-21
US20120208365A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5768397B2 (ja) 半導体装置の製造方法
JP5418924B2 (ja) 基板作製方法
JP5418923B2 (ja) 基板作製方法
JP2012511254A (ja) 基板作製方法
JP6888493B2 (ja) 半導体装置の製造方法
CN101335184B (zh) 形成半导体器件的微图案的方法
CN101320712B (zh) 半导体器件的制造方法
JP2014003333A5 (ja) 固体撮像装置の製造方法
CN106298507A (zh) 图案化方法
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법
CN106128951A (zh) 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法
CN103500705B (zh) 制作高均匀度栅极线条的方法
JP2021082711A (ja) 半導体装置の製造方法
KR100564746B1 (ko) 화합물 반도체 소자의 티형 게이트 제조 방법
JP6094159B2 (ja) 半導体装置の製造方法
KR100640974B1 (ko) 반도체 소자의 제조방법
CN107492484A (zh) Sab层图形结构的制造方法
CN106328511B (zh) 半导体器件的电极制作方法
KR100384784B1 (ko) 반도체 소자의 게이트 형성방법
TWI656414B (zh) 去除光阻層的方法
CN103489767B (zh) 能简化极小线宽栅极线条的制作工艺的栅极线条制作方法
CN116153767A (zh) 一种半导体加工工艺
KR20080094403A (ko) 반도체 소자의 하드마스크 형성 방법 및 이를 이용한 패턴형성 방법
KR20060109753A (ko) 반도체 소자의 제조방법
CN103258794A (zh) 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

R150 Certificate of patent or registration of utility model

Ref document number: 5768397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250