TWI404141B - 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置 - Google Patents

圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置 Download PDF

Info

Publication number
TWI404141B
TWI404141B TW098104546A TW98104546A TWI404141B TW I404141 B TWI404141 B TW I404141B TW 098104546 A TW098104546 A TW 098104546A TW 98104546 A TW98104546 A TW 98104546A TW I404141 B TWI404141 B TW I404141B
Authority
TW
Taiwan
Prior art keywords
layer
pattern
mask
boundary layer
forming
Prior art date
Application number
TW098104546A
Other languages
English (en)
Other versions
TW201003780A (en
Inventor
Hidetami Yaegashi
Satoru Shimura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201003780A publication Critical patent/TW201003780A/zh
Application granted granted Critical
Publication of TWI404141B publication Critical patent/TWI404141B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Description

圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置
本發明係關於圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置，用以形成對半導體晶圓等之基板施加電漿蝕刻等蝕刻處理時所使用的遮罩。
自以往，半導體裝置等之製程中，人們對半導體晶圓等之基板施加電漿蝕刻等蝕刻處理，以形成細微的電路圖案等。此種蝕刻處理步驟中，以使用光阻之光微影步驟而形成遮罩。
此種光微影步驟中，人們為因應所形成圖案之細微化，開發各種技術。其中之一有所謂的雙重圖案化(double patterning)。該雙重圖案化中，實施下列2階段之圖案化：第1光微影步驟，將光阻塗佈、曝光、顯影，以進行第1圖案形成；及第2光微影步驟，於該第1光微影步驟後，再次將光阻塗佈、曝光、顯影，以進行第2圖案形成，藉此比起以1次圖案化形成遮罩時，可形成間隔更細微的遮罩(例如，參照專利文獻1)。
【專利文獻1】美國專利第7064078號說明書
如上述，習知的雙重圖案化技術中，於2次光微影步驟中有2次曝光步驟。因此，步驟變複雜，半導體裝置之製造成本增加；且第2次曝光步驟中，對第1次曝光步驟的定位不易以高精度進行，難以實現高精度之圖案化，為其課題。
本發明係因應上述習知的情形所設計，其目的為：提供圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置，不須進行第2次曝光步驟，而能以高精度形成細微的圖案，比起以往可達到步驟的簡略化，及半導體裝置之製造成本的降低。
申請專利範圍第1項之發明係一種圖案形成方法，形成成為遮罩之既定形狀的圖案，該遮罩用以蝕刻基板上之待蝕刻層；其特徵係具備：第1圖案形成步驟，將由光阻構成之第1遮罩材層圖案化，以形成第1圖案；邊界層形成步驟，在該第1圖案之側壁部及頂部，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成步驟，以覆蓋該邊界層之表面的方式，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；第2遮罩材去除步驟，將該第2遮罩材層的一部分去除，以使該邊界層之頂部露出；邊界層蝕刻步驟，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而形成由該第2遮罩材層構成的第2圖案；及修整步驟，使該第1圖案及第2圖案的寬縮窄成既定寬度。
申請專利範圍第2項之發明係於申請專利範圍第1項之圖案形成方法中，該第2遮罩材去除步驟及該邊界層蝕刻步驟之間具備：第2邊界層形成步驟，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成步驟，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；及蝕刻步驟，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層。
申請專利範圍第3項之發明係一種圖案形成方法，形成成為遮罩之既定形狀的圖案，該遮罩用以蝕刻基板上之待蝕刻層；其特徵係具備：第1圖案形成步驟，將由光阻構成之第1遮罩材層圖案化，以形成第1圖案；邊界層形成步驟，在該第1圖案之側壁部及頂部，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成步驟，於該邊界層之頂部露出的狀態下，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；邊界層蝕刻步驟，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而形成由該第2遮罩材層構成的第2圖案；及修整步驟，使該第1圖案及第2圖案的寬縮窄成既 定寬度。
申請專利範圍第4項之發明係於申請專利範圍第3項之圖案形成方法中，該第2遮罩材層形成步驟及該邊界層蝕刻步驟之間具備：第2邊界層形成步驟，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成步驟，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；及蝕刻步驟，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層。
申請專利範圍第5項之發明係於申請專利範圍第1至4項中任一項之圖案形成方法中，該第2遮罩材層由光阻構成。
申請專利範圍第6項之發明係於申請專利範圍第1至5項中任一項之圖案形成方法中，以化學氣相沉積進行成膜而形成該邊界層。
申請專利範圍第7項之發明係於申請專利範圍第1至5項中任一項之圖案形成方法中，藉由使該第1圖案之側壁部及頂部變質，以形成該邊界層。
申請專利範圍第8項之發明係於申請專利範圍第1至7項中任一項之圖案形成方法中，在該第1圖案形成步驟，形成以既定間隔形成有複數相同圖案之重複圖案部，及形成於該重複圖案部之周邊的周邊電路圖案部。
申請專利範圍第9項之發明係一種半導體裝置之製造方法，具有將基板上之待蝕刻層透過遮罩而蝕刻的步驟；其特徵為：以具備下列步驟之圖案形成方法，形成該遮罩：第1圖案形成步驟，將由光阻構成之第1遮罩材層圖案化，以形成第1圖案；邊界層形成步驟，在該第1圖案之側壁部及頂部，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成步驟，以覆蓋該邊界層之表面的方式，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；第2遮罩材去除步驟，將該第2遮罩材層的一部分去除，以使該邊界層之頂部露出；邊界層蝕刻步驟，將 該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而形成由該第2遮罩材層構成的第2圖案；及修整步驟，使該第1圖案及第2圖案的寬縮窄成既定寬度。
申請專利範圍第10項之發明係於申請專利範圍第9項之半導體裝置之製造方法中，該第2遮罩材去除步驟及該邊界層蝕刻步驟之間具備：第2邊界層形成步驟，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成步驟，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；及蝕刻步驟，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層。
申請專利範圍第11項之發明係一種半導體裝置之製造方法，具有將基板上之待蝕刻層透過遮罩而蝕刻的步驟；其特徵為：以具備下列步驟之圖案形成方法，形成該遮罩：第1圖案形成步驟，將由光阻構成之第1遮罩材層圖案化，以形成第1圖案；邊界層形成步驟，在該第1圖案之側壁部及頂部，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成步驟，於該邊界層之頂部露出的狀態下，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；邊界層蝕刻步驟，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而形成由該第2遮罩材層構成的第2圖案；及修整步驟，使該第1圖案及第2圖案的寬縮窄成既定寬度。
申請專利範圍第12項之發明係於申請專利範圍第11項之半導體裝置之製造方法中，該第2遮罩材層形成步驟及該邊界層蝕刻步驟之間具備：第2邊界層形成步驟，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成步驟，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；及蝕刻步驟，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層之多餘部分。
申請專利範圍第13項之發明係於申請專利範圍第9至12項中任一項之半導體裝置之製造方法中，該第2遮罩材層由光阻構成。
申請專利範圍第14項之發明係於申請專利範圍第9至13項中任一項之半導體裝置之製造方法中，以化學氣相沉積進行成膜而形成該邊界層。
申請專利範圍第15項之發明係於申請專利範圍第9至13項中任一項之半導體裝置之製造方法中，藉由使該第1圖案之側壁部及頂部變質，以形成該邊界層。
申請專利範圍第16項之發明係於申請專利範圍第9至15項中任一項之半導體裝置之製造方法中，在該第1圖案形成步驟，將以既定間隔形成有複數相同圖案之重複圖案部及形成於該重複圖案部之周邊的周邊電路圖案部形成。
申請專利範圍第17項之發明係一種半導體裝置之製造裝置，形成用以蝕刻基板上之待蝕刻層的遮罩；其特徵係具備：第1圖案形成機構，將由光阻構成之第1遮罩材層圖案化，以形成第1圖案；邊界層形成機構，在該第1圖案之側壁部及頂部，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成機構，以覆蓋該邊界層之表面的方式，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；第2遮罩材去除機構，將該第2遮罩材層的一部分去除，以使該邊界層之頂部露出；邊界層蝕刻機構，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而形成由該第2遮罩材層構成的第2圖案；及修整機構，使該第1圖案及第2圖案的寬縮窄成既定寬度。
申請專利範圍第18項之發明係一種半導體裝置之製造裝置，形成用以蝕刻基板上之待蝕刻層的遮罩；其特徵係具備：第1圖案形成機構，將由光阻構成之第1遮罩材層圖案化，以形成第1圖案；邊界層形成機構，在該第1圖案之側壁部及頂部，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成 機構，於該邊界層之頂部露出的狀態下，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；邊界層蝕刻機構，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而形成由該第2遮罩材層構成的第2圖案；及修整機構，使該第1圖案及第2圖案的寬縮窄成既定寬度。
依本發明，可提供圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置，不須進行第2次曝光步驟，而能以高精度形成細微的圖案，比起以往可達到步驟的簡略化、及半導體裝置之製造成本的降低。
 實施發明之最佳形態
以下，參照圖式，說明本發明之實施形態。
圖1(a)~1(g)係將依本發明之實施形態之基板的一部分放大而示意地顯示，並顯示本實施形態的步驟；圖2係顯示本實施形態之步驟的流程圖。如圖1(a)~1(g)所示，於基板101形成有以不同材料構成之第1層102、第2層103、第3層104等複數層。該等層之中的至少一層(第3層104)成為待蝕刻層。
首先，如圖1(a)所示，進行第1圖案形成步驟(圖2之步驟201)，在第3層104上，以塗佈、曝光、顯影步驟，形成由圖案化成既定圖案之光阻所構成的第1圖案105。就用以形成該第1圖案105之光阻(第1遮罩材)而言，為形成更細微的圖案，較佳係使用ArF光阻，例如可使用正型之化學放大型光阻等。
接著，如圖1(b)所示，進行邊界層形成步驟(圖2之步驟202)，在第1圖案105之側壁部及頂部形成邊界層106。此邊界層106可藉由成膜而形成，或者使第1圖案105之側壁部及頂部的表面變質而形成(圖1(b)顯示成膜之情況)。該邊界層106必須由構成第1圖案105之上述光阻與可選擇性去除的材料所構成。就藉由成膜而形成邊界層106時的材料而言，例如可適當使用SiO2 。以SiO2 形成邊界層106時，必須以比第1圖案105之耐熱溫度低的溫度成膜，例如以低溫化學氣相沉積法(化學氣相沉積，Chemical Vapor Deposition)、原子層沉積(ALD，Atomic Layer Deposition)成膜。該邊界層106之膜厚採例如5～20nm左右。另一方面，使第1圖案105之側壁部及頂部的表面變質而形成邊界層106時，可使用採六甲基二矽氮烷(HMDS,Hexamethyldisilazane)等以進行矽烷化的方法；或者對光阻供應酸以進行氧化的方法等。
再來，如圖1(c)所示，進行第2遮罩材層形成步驟(圖2之步驟203)，以覆蓋邊界層106表面之方式形成第2遮罩材層107。該第2遮罩材層107必須由可將邊界層106選擇性去除的材料所構成，例如可使用光阻或有機膜等。使用光阻時，可使用與上述用以形成第1圖案105之光阻相同的光阻，也可使用不同種類的光阻(例如第1圖案105為ArF光阻時，使用KrF光阻等)。此時，可藉由以旋轉塗佈裝置等進行塗佈，或者以化學氣相沉積裝置進行成膜等，形成第2遮罩材層107。
接著，如圖1(d)所示，進行第2遮罩材去除步驟(圖2之步驟204)，將以上述步驟形成之第2遮罩材層107的一部分(表層)去除，直到邊界層106之頂部露出。該第2遮罩材去除步驟可使用以化學藥劑溶解而去除的方法、以乾蝕刻去除的方法、以化學機械研磨法(CMP，Chemical Mechanical Polishing)化學性及物理性去除的方法等。
再來，如圖1(e)所示，進行邊界層蝕刻步驟(圖2之步驟205)，對第1圖案105及第2遮罩材層107，將邊界層106選擇性蝕刻而去除，形成由第2遮罩材層107構成的第2圖案。此時，由於邊界層106為例如SiO2 或使光阻變質者等，因此相對於為光阻之第1圖案105，及為光阻或有機膜等之第2遮罩材層107，可將邊界層106輕易選擇性蝕刻。該邊界層蝕刻步驟可藉由使用例如稀氟酸等之濕蝕刻或乾蝕刻而進行。
接著，如圖1(f)所示，進行修整步驟(圖2之步驟206)，使第1圖案105，及由第2遮罩材層107構成之第2圖案的寬縮窄成既定寬度。該修整步驟可藉由下列方式進行：例如長時間浸漬於高溫或高濃度之顯影液的方法；塗佈酸性材料或者暴露於酸性蒸氣環境氣體後，再顯影的方法；進行浸漬於高溫或高濃度之顯影液，或者長時間浸漬於顯影液的前處理後，再塗佈酸性材料或者暴露於酸性蒸氣環境氣體，然後顯影的方法；塗佈酸性材料或者暴露於酸性蒸氣環境氣體後，再於圖案頂部塗佈將酸中和的胺系材料或者暴露於蒸氣環境氣體，然後顯影的方法等。
藉由如上述步驟，成為蝕刻遮罩的圖案即完成。然後，以該圖案為遮罩，如圖1(g)所示，進行下層之第3層104等的蝕刻。
如上述，本實施形態之圖案形成方法中，僅以為形成第1圖案105的1次曝光步驟，並不須進行第2次曝光步驟，而能形成與習知的雙重圖案化同樣細微之圖案。從而，由於不須進行第2次曝光步驟中的對位，而不會在該對位時產生位置偏移，因此能以高精度形成圖案，並且比起以往可將步驟簡略化，且能達到半導體裝置之製造成本的降低。
圖3係顯示用以進行上述圖案形成方法的半導體裝置之製造裝置的結構。如同圖所示，半導體裝置之製造裝置300具備：第1圖案形成部301、邊界層形成部302、第2遮罩材層形成部303、第2遮罩材去除部304、邊界層蝕刻部305，及修整部306。又，各該部由用以輸送半導體晶圓等基板之基板輸送路徑310所連接。
第1圖案形成部301係用以形成上述第1圖案105，包含塗佈裝置、曝光裝置及顯影裝置等。邊界層形成部302係用以形成上述邊界層106，包含化學氣相沉積裝置等之成膜裝置、或使第1圖案105之側壁部及頂部的表面變質的表面改質裝置。第2遮罩材層形成部303係用以形成上述第2遮罩材層107，包含塗佈光阻等之塗佈裝置、或將有機膜等成膜之成膜裝置。第2遮罩材去除部304係用以進行第2遮罩材去除步驟，將上述第2遮罩材層107的一部分去除，直到邊界層106之頂部露出；該第2遮罩材去除部304包含濕蝕刻或乾蝕刻裝置、或者CMP裝置。邊界層蝕刻部305係用以進行邊界層蝕刻步驟，對上述第1圖案105及第2遮罩材層107，將邊界層106選擇性蝕刻而去除；該邊界層蝕刻部305包含濕蝕刻或乾蝕刻裝置。修整部306係用以進行上述修整步驟，包含用以將半導體晶圓等浸漬於顯影液等之化學藥劑或者暴露於蒸氣環境氣體的裝置等。以如上述所構成的半導體裝置之製造裝置300，可進行上述實施形態的一連串步驟。
接下來，針對第2實施形態，參照圖4(a)~4(f)至圖6，進行說明。圖4(a)~4(f)係將依第2實施形態之基板的一部分放大而示意地顯示，並顯示第2實施形態的步驟；圖5係顯示第2實施形態之步驟的流程圖。第2實施形態中，如圖4(c)所示，於第2遮罩材層形成步驟(圖5之步驟403)，以邊界層106頂部成為露出狀態之方式形成第2遮罩材層107。因此，不具備相當於上述實施形態之第2遮罩材去除步驟(圖2之步驟204)的步驟。如上述，為了以邊界層106頂部成為露出狀態之方式形成第2遮罩材層107，可藉由選擇該等材質(例如採極性不同之材質)以使邊界層106對第2遮罩材的可潤濕性變低，在邊界層106上塗佈液狀第2遮罩材等，而加以實現。
又，由於其他步驟與上述實施形態相同，故省略重複之說明。該第2實施形態中，可達到與上述實施形態相同的效果，並且如上述，由於可省略第2遮罩材去除步驟，故可將步驟更加簡略化。
圖6係顯示用以進行依第2實施形態之圖案形成方法的半導體裝置之製造裝置的結構。如同圖所示，半導體裝置之製造裝置300a具備：第1圖案形成部301、邊界層形成部302、第2遮罩材層形成部303、邊界層蝕刻部305，及修整部306。又，各該部由用以輸送半導體晶圓等基板之基板輸送路徑310所連接。亦即，該半導體裝置之製造裝置300a與圖3所示的半導體裝置之製造裝置300相較，不同點僅在於不具備第2遮罩材去除部304。以如上述所構成的半導體裝置之製造裝置300a，可進行上述第2實施形態的一連串步驟。
如上述所形成之窄間距的重複圖案可使用於例如NAND型快閃式記憶體等之半導體裝置。就形成如上述窄間距的重複圖案之 方法而言，例如，自以往已知有以所謂側壁轉移(sidewall transfer)進行的方法。
該側壁轉移中，如圖9(a)~9(c)所示，在使用光阻之光微影步驟所形成的第1圖案601之側壁部(sidewall)形成成為遮罩的膜602，並將最初形成之第1圖案601去除，藉此從1個圖案形成2個圖案，而形成窄間距的圖案。
此時，如圖9(a)所示，形成於第1圖案601之側壁部(sidewall)的圖案係橫亙側壁部的周圍四周而形成環路狀。因此，如圖9(b)所示，進行第2次光微影步驟，以去除該環路的多餘部分(末端環路(end loop))。然後，從圖9(c)所示之狀態，去除第1圖案601而使用側壁部的圖案為遮罩。因此，在如上述之重複圖案的周圍形成周邊電路等之圖案時，進行第3次光微影步驟而形成周邊電路等之圖案。
其原因為：形成部分連接於重複圖案的周邊電路等之圖案時，由於重複圖案如上述係形成於第1圖案601之側壁部(sidewall)的圖案，因此無法於最初之光微影步驟形成連接於重複圖案的周邊電路等之圖案；且第2次光微影步驟係用以去除末端環路，若不經過此步驟，無法形成連接於重複圖案的圖案。
相對於此，上述實施步驟中，由於第1圖案形成步驟所形成之由光阻構成的第1圖案105之部分，係最後殘留作為重複圖案之一部分，因此於該第1圖案形成步驟的光微影步驟中，可形成部分連接於重複圖案的周邊電路等之圖案。
圖7(a)~7(k)係顯示形成例如NAND型快閃式記憶體之形成有窄間距之重複圖案的記憶體單元部、與電連接於該記憶體單元部之周邊電路等時的第3實施形態之步驟；且將剖面結構示意地顯示於上部，平面結構示意地顯示於下部。
該第3實施形態中，如圖7(a)所示，在相當於圖1(a)所示之第1圖案形成步驟的步驟中，形成以既定間隔形成有複數相同圖案之重複圖案部501，及形成於重複圖案部501之周邊的周邊電路圖案部502。周邊電路圖案部502之一部分可與重複圖案部501連接。
接著，如圖7(b)~7(d)所示，進行下列步驟：形成邊界層106之圖1(a)~1(g)所示的邊界層形成步驟(b)；以覆蓋邊界層106表面之方式形成第2遮罩材層107的第2遮罩材層形成步驟(c)；將第2遮罩材層107的一部分(表層)去除，直到邊界層106之頂部露出的第2遮罩材去除步驟(d)。
再來，進行第2邊界層形成步驟(e)，在第2遮罩材層107及邊界層106上，形成由光阻與可選擇性去除之材料(例如SiO2 等)構成的第2邊界層120。
接著，進行第3遮罩材層形成步驟(f)，在第2邊界層120上，形成既定圖案之由光阻構成的第3遮罩材層121。該第3遮罩材層121成為可去除第2遮罩材層107之多餘部分的圖案。
其後，進行蝕刻步驟，以第3遮罩材層121為遮罩，將第2邊界層120蝕刻成既定圖案(g)，再以該既定圖案之第2邊界層120為遮罩，將第2遮罩材層107之多餘部分蝕刻(h)。
然後，進行步驟(i)，其相當於將邊界層106蝕刻之圖1(e)所示的邊界層蝕刻步驟；接著進行步驟(j)，其相當於圖1(f)所示之使第1圖案105，及由第2遮罩材層107構成之第2圖案的寬縮窄而成既定寬的修整步驟。藉此，成為蝕刻遮罩之圖案即完成。然後，以該圖案為遮罩，進行步驟(k)，其相當於將下層之第3層104等蝕刻之圖1(g)所示的蝕刻步驟。
如上述，第3實施形態中，以2次光微影步驟，可形成重複圖案及周邊電路等之圖案。
接下來，參照圖8(a)~8(j)，對於以相當於上述第2實施形態的步驟，形成例如NAND型快閃式記憶體之形成有窄間距之重複圖案的記憶體單元部、與電連接於該記憶體單元部之周邊電路等時的第4實施形態加以說明。又，圖8(a)~8(j)中，將剖面結構示意地顯示於上部，平面結構示意地顯示於下部。
該第4實施形態中，如圖8(a)所示，在相當於圖4(a)所示之第1圖案形成步驟的步驟中，形成以既定間隔形成有複數相同圖案之重複圖案部501，及形成於重複圖案部501之周邊的周邊電路圖案 部502。周邊電路圖案部502之一部分可與重複圖案部501連接。
接著，如圖8(b)、8(c)所示，進行下列步驟：形成邊界層106之圖4(a)~4(f)所示的邊界層形成步驟(b)；以邊界層106頂部成為露出狀態之方式形成第2遮罩材層107的第2遮罩材層形成步驟(c)。
再來，進行第2邊界層形成步驟(d)，在第2遮罩材層107及邊界層106上，形成由光阻與可選擇性去除之材料(例如SiO2 等)構成的第2邊界層120。
接著，進行第3遮罩材層形成步驟(e)，在第2邊界層120上，形成既定圖案之由光阻構成的第3遮罩材層121。該第3遮罩材層121成為可去除第2遮罩材層107之多餘部分的圖案。
其後，以第3遮罩材層121為遮罩，將第2邊界層120蝕刻成既定圖案(f)；再以該既定圖案之第2邊界層120為遮罩，進行將第2遮罩材層107之多餘部分蝕刻的蝕刻步驟(g)。
然後，進行步驟(h)，其相當於將邊界層106蝕刻之圖4(d)所示的邊界層蝕刻步驟；接著進行步驟(i)，其相當於圖4(e)所示之使第1圖案105，及由第2遮罩材層107構成之第2圖案的寬縮窄而成既定寬的修整步驟。藉此，成為蝕刻遮罩之圖案即完成。然後，以該圖案為遮罩，進行步驟(j)，其相當於將下層之第3層104等蝕刻之圖4(f)所示的蝕刻步驟。
如上所述，第4實施形態中，以2次光微影步驟，可形成重複圖案及周邊電路等之圖案。
以上針對本發明之一實施形態，進行說明，但本發明不限於該等實施形態，可進行各種修改，係屬當然。
101．．．基板
102．．．第1層
103．．．第2層
104．．．第3層
105．．．第1圖案
106．．．邊界層
107．．．第2遮罩材層
120．．．第2邊界層
121．．．第3遮罩材層
201．．．第1圖案形成步驟
202．．．邊界層形成步驟
203．．．第2遮罩材層形成步驟
204．．．第2遮罩材去除步驟
205．．．邊界層蝕刻步驟
206．．．修整步驟
300、300a．．．半導體裝置之製造裝置
301．．．第1圖案形成部
302．．．邊界層形成部
303．．．第2遮罩材層形成部
304．．．第2遮罩材去除部
305．．．邊界層蝕刻部
306．．．修整部
310．．．基板輸送路徑
401．．．第1圖案形成步驟
402．．．邊界層形成步驟
403．．．第2遮罩材層形成步驟
404．．．邊界層蝕刻步驟
405．．．修整步驟
501．．．重複圖案部
502．．．周邊電路圖案部
601．．．第1圖案
602．．．膜
圖1(a)~1(g)用以說明依本發明之一實施形態的圖案形成方法及半導體裝置之製造方法。
圖2顯示圖1(a)~1(g)之方法之步驟的流程圖。
圖3顯示依本發明之一實施形態的半導體裝置之製造裝置之結構的方塊圖。
圖4(a)～4(f)用以說明依本發明之第2實施形態的圖案形成方法及半導體裝置之製造方法。
圖5顯示圖4(a)～4(f)之方法之步驟的流程圖。
圖6顯示依本發明之第2實施形態的半導體裝置之製造裝置之結構的方塊圖。
圖7(a)～7(k)用以說明依本發明之第3實施形態的圖案形成方法及半導體裝置之製造方法。
圖8(a)～8(j)用以說明依本發明之第4實施形態的圖案形成方法及半導體裝置之製造方法。
圖9(a)～9(c)用以說明以側壁轉移進行圖案形成步驟。
101．．．基板
102．．．第1層
103．．．第2層
104．．．第3層
105．．．第1圖案
106．．．邊界層
107．．．第2遮罩材層

Claims (14)

  1. 一種圖案形成方法，形成成為遮罩之既定形狀的圖案，該遮罩用以蝕刻基板上之待蝕刻層；其特徵係具備：第1圖案形成步驟，將由光阻構成之第1遮罩材層圖案化，以在該待蝕刻層上形成第1圖案；邊界層形成步驟，在該第1圖案之側壁部、頂部及該待蝕刻層的露出表面部位，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成步驟，以覆蓋該邊界層之表面的方式，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；第2遮罩材去除步驟，將該第2遮罩材層的一部分去除，以使該邊界層之頂部露出；第2邊界層形成步驟，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成步驟，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；蝕刻步驟，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層；邊界層蝕刻步驟，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而在該邊界層上形成由該第2遮罩材層構成的第2圖案；及修整步驟，使該第1圖案及第2圖案的寬縮窄成既定寬度。
  2. 一種圖案形成方法，形成成為遮罩之既定形狀的圖案，該遮罩用以蝕刻基板上之待蝕刻層；其特徵係具備：第1圖案形成步驟，將由光阻構成之第1遮罩材層圖案化，以在該待蝕刻層上形成第1圖案；邊界層形成步驟，在該第1圖案之側壁部、頂部及該待蝕刻 層的露出表面部位，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成步驟，於該邊界層之頂部露出的狀態下，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；第2邊界層形成步驟，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成步驟，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；蝕刻步驟，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層；邊界層蝕刻步驟，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而在該邊界層上形成由該第2遮罩材層構成的第2圖案；及修整步驟，使該第1圖案及第2圖案的寬縮窄成既定寬度。
  3. 如申請專利範圍第1或2項之圖案形成方法，其中，該第2遮罩材層由光阻構成。
  4. 如申請專利範圍第1或2項之圖案形成方法，其中，以化學氣相沉積進行成膜而形成該邊界層。
  5. 如申請專利範圍第1或2項之圖案形成方法，其中，藉由使該第1圖案之側壁部及頂部變質，以形成該邊界層。
  6. 如申請專利範圍第1或2項之圖案形成方法，其中，在該第1圖案形成步驟，形成以既定間隔形成有複數相同圖案之重複圖案部，及形成於該重複圖案部之周邊的周邊電路圖案部。
  7. 一種半導體裝置之製造方法，具有將基板上之待蝕刻層透過遮罩 而蝕刻的步驟；其特徵為：以具備下列步驟之圖案形成方法，形成該遮罩：第1圖案形成步驟，將由光阻構成之第1遮罩材層圖案化，以在該待蝕刻層上形成第1圖案；邊界層形成步驟，在該第1圖案之側壁部、頂部及該待蝕刻層的露出表面部位，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成步驟，以覆蓋該邊界層之表面的方式，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；第2遮罩材去除步驟，將該第2遮罩材層的一部分去除，以使該邊界層之頂部露出；第2邊界層形成步驟，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成步驟，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；蝕刻步驟，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層之多餘部分；邊界層蝕刻步驟，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而在該邊界層上形成由該第2遮罩材層構成的第2圖案；及修整步驟，使該第1圖案及第2圖案的寬縮窄成既定寬度。
  8. 一種半導體裝置之製造方法，具有將基板上之待蝕刻層透過遮罩而蝕刻的步驟；其特徵為：以具備下列步驟之圖案形成方法，形成該遮罩：第1圖案形成步驟，將由光阻構成之第1遮罩材層圖案化，以在該待蝕刻層上形成第1圖案；邊界層形成步驟，在該第1圖案之側壁部、頂部及該待蝕刻 層的露出表面部位，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成步驟，於該邊界層之頂部露出的狀態下，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；第2邊界層形成步驟，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成步驟，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；蝕刻步驟，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層；邊界層蝕刻步驟，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而在該邊界層上形成由該第2遮罩材層構成的第2圖案；及修整步驟，使該第1圖案及第2圖案的寬縮窄成既定寬度。
  9. 如申請專利範圍第7或8項之半導體裝置之製造方法，其中，該第2遮罩材層由光阻構成。
  10. 如申請專利範圍第7或8項之半導體裝置之製造方法，其中，以化學氣相沉積進行成膜而形成該邊界層。
  11. 如申請專利範圍第7或8項之半導體裝置之製造方法，其中，藉由使該第1圖案之側壁部及頂部變質，以形成該邊界層。
  12. 如申請專利範圍第7或8項之半導體裝置之製造方法，其中，在該第1圖案形成步驟，形成以既定間隔形成有複數相同圖案之重複圖案部，及形成於該重複圖案部之周邊的周邊電路圖案部。
  13. 一種半導體裝置之製造裝置，形成用以蝕刻基板上之待蝕刻層 的遮罩；其特徵係具備：第1圖案形成機構，將由光阻構成之第1遮罩材層圖案化，以在待蝕刻層上形成第1圖案；邊界層形成機構，在該第1圖案之側壁部、頂部及該待蝕刻層的露出表面部位，形成由該光阻與可選擇性去除之材料構成的邊界層；第2遮罩材層形成機構，以覆蓋該邊界層之表面的方式，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；第2遮罩材去除機構，將該第2遮罩材層的一部分去除，以使該邊界層之頂部露出；第2邊界層形成機構，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成機構，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；及蝕刻機構，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層邊界層蝕刻機構，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而在該待蝕刻層上形成由該第2遮罩材層構成的第2圖案；及修整機構，使該第1圖案及第2圖案的寬縮窄成既定寬度。
  14. 一種半導體裝置之製造裝置，形成用以蝕刻基板上之待蝕刻層的遮罩；其特徵係具備：第1圖案形成機構，將由光阻構成之第1遮罩材層圖案化，以在待蝕刻層上形成第1圖案；邊界層形成機構，在該第1圖案之側壁部、頂部及該待蝕刻層的露出表面部位，形成由該光阻與可選擇性去除之材料構成的 邊界層；第2遮罩材層形成機構，於該邊界層之頂部露出的狀態下，形成由可將該邊界層選擇性去除之材料構成的第2遮罩材層；第2邊界層形成機構，在該第2遮罩材層及該邊界層上，形成由該光阻與可選擇性去除之材料構成的第2邊界層；第3遮罩材層形成機構，在該第2邊界層上，形成既定圖案之由光阻構成的第3遮罩材層；及蝕刻機構，以該第3遮罩材層為遮罩，將該第2邊界層蝕刻成既定圖案，再以該既定圖案之該第2邊界層為遮罩，蝕刻該第2遮罩材層邊界層蝕刻機構，將該邊界層蝕刻而去除，在該第1圖案之側壁部及該第2遮罩材層間形成空隙，而在待蝕刻層上形成由該第2遮罩材層構成的第2圖案；及修整機構，使該第1圖案及第2圖案的寬縮窄成既定寬度。
TW098104546A 2008-02-15 2009-02-12 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置 TWI404141B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008034230 2008-02-15
JP2009003910A JP5254049B2 (ja) 2008-02-15 2009-01-09 パターン形成方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201003780A TW201003780A (en) 2010-01-16
TWI404141B true TWI404141B (zh) 2013-08-01

Family

ID=40955521

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098104546A TWI404141B (zh) 2008-02-15 2009-02-12 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置

Country Status (4)

Country Link
US (2) US8273661B2 (zh)
JP (1) JP5254049B2 (zh)
KR (1) KR101000947B1 (zh)
TW (1) TWI404141B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100098843A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 패턴 형성 방법
JP5589692B2 (ja) * 2010-09-08 2014-09-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US8138097B1 (en) 2010-09-20 2012-03-20 Kabushiki Kaisha Toshiba Method for processing semiconductor structure and device based on the same
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features
KR101871748B1 (ko) 2011-12-06 2018-06-28 삼성전자주식회사 반도체 소자의 패턴 형성 방법
CN104576515B (zh) * 2013-11-15 2017-10-13 北京京东方光电科技有限公司 图案化石墨烯薄膜及阵列基板的制作方法、阵列基板
JP6126570B2 (ja) * 2013-12-13 2017-05-10 富士フイルム株式会社 パターン形成方法、電子デバイスの製造方法
JP6272949B2 (ja) * 2016-06-06 2018-01-31 東京エレクトロン株式会社 パターン形成方法
CN106707715B (zh) * 2017-01-11 2019-05-21 中国科学院长春光学精密机械与物理研究所 一种半导体器件及其制作方法
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
JP6836812B2 (ja) * 2018-10-01 2021-03-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 柱状半導体装置の製造方法
EP3969633A4 (en) * 2019-04-16 2023-12-06 Applied Materials, Inc. METHOD FOR THIN FILM DEPOSITION IN TRENCHES

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858361B2 (en) * 2002-03-01 2005-02-22 David S. L. Mui Methodology for repeatable post etch CD in a production tool
US20070020565A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device
US20070077524A1 (en) * 2005-09-30 2007-04-05 Samsung Electronics Co., Ltd. Method for forming patterns of semiconductor device
US20070123037A1 (en) * 2005-04-19 2007-05-31 Ji-Young Lee Method of forming pattern using fine pitch hard mask
US20070287299A1 (en) * 2006-06-08 2007-12-13 Doo-Youl Lee Method of forming a semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60207339A (ja) * 1984-03-30 1985-10-18 Matsushita Electronics Corp パタ−ン形成方法
JPS6449231A (en) * 1987-08-20 1989-02-23 Fujitsu Ltd Manufacture of semiconductor device
JPH0670954B2 (ja) * 1988-01-26 1994-09-07 日本電気株式会社 半導体装置の製造方法
US5618383A (en) * 1994-03-30 1997-04-08 Texas Instruments Incorporated Narrow lateral dimensioned microelectronic structures and method of forming the same
US6143126A (en) * 1998-05-12 2000-11-07 Semitool, Inc. Process and manufacturing tool architecture for use in the manufacture of one or more metallization levels on an integrated circuit
JP3474865B2 (ja) * 2001-04-20 2003-12-08 株式会社東芝 半導体装置の製造方法
US6833232B2 (en) * 2001-12-20 2004-12-21 Dongbu Electronics Co., Ltd. Micro-pattern forming method for semiconductor device
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
US7560390B2 (en) * 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
KR100714305B1 (ko) * 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7745339B2 (en) 2006-02-24 2010-06-29 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device
US7314810B2 (en) * 2006-05-09 2008-01-01 Hynix Semiconductor Inc. Method for forming fine pattern of semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858361B2 (en) * 2002-03-01 2005-02-22 David S. L. Mui Methodology for repeatable post etch CD in a production tool
US20070123037A1 (en) * 2005-04-19 2007-05-31 Ji-Young Lee Method of forming pattern using fine pitch hard mask
US20070020565A1 (en) * 2005-07-25 2007-01-25 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device
US20070077524A1 (en) * 2005-09-30 2007-04-05 Samsung Electronics Co., Ltd. Method for forming patterns of semiconductor device
US20070287299A1 (en) * 2006-06-08 2007-12-13 Doo-Youl Lee Method of forming a semiconductor device
TW200807502A (en) * 2006-06-08 2008-02-01 Samsung Electronics Co Ltd Method of forming a semiconductor device

Also Published As

Publication number Publication date
TW201003780A (en) 2010-01-16
JP2009218574A (ja) 2009-09-24
KR101000947B1 (ko) 2010-12-13
KR20090088823A (ko) 2009-08-20
US8273661B2 (en) 2012-09-25
US20090209109A1 (en) 2009-08-20
US20120312472A1 (en) 2012-12-13
JP5254049B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
TWI404141B (zh) 圖案形成方法、半導體裝置之製造方法及半導體裝置之製造裝置
TWI442470B (zh) 圖案形成方法及半導體裝置之製造方法
KR102436100B1 (ko) 분해능이하 기판 패터닝을 위한 에칭 마스크를 형성하는 방법
US8530147B2 (en) Patterning process
TWI406105B (zh) 使用含碳硬光罩的雙重曝光圖案化方法
US8012675B2 (en) Method of patterning target layer on substrate
US20110171585A1 (en) Photolithography Method
US9069249B2 (en) Self aligned patterning with multiple resist layers
JP2010050384A (ja) 半導体装置の製造方法
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP2014135435A (ja) 半導体装置の製造方法
US8753976B1 (en) Methods and apparatus for etching photo-resist material through multiple exposures of the photo-resist material
JP2010087300A (ja) 半導体装置の製造方法
JP2009239030A (ja) 半導体装置の製造方法
KR20080025818A (ko) 하드 마스크 형성 방법
KR100796509B1 (ko) 반도체 소자의 제조방법
US7939451B2 (en) Method for fabricating a pattern
TWI473205B (zh) 接觸窗開口的形成方法
US9733570B2 (en) Multi-line width pattern created using photolithography
KR100948480B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100905598B1 (ko) 포토레지스트 패턴 형성 방법
JP2010087298A (ja) 半導体装置の製造方法
JPS6154629A (ja) フオト・レジストパタ−ンの形成方法
JPH0479321A (ja) 半導体装置の製造方法
JP2005084312A (ja) レジストパターニング方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees