JPS6346152B2 - - Google Patents
Info
- Publication number
- JPS6346152B2 JPS6346152B2 JP55037989A JP3798980A JPS6346152B2 JP S6346152 B2 JPS6346152 B2 JP S6346152B2 JP 55037989 A JP55037989 A JP 55037989A JP 3798980 A JP3798980 A JP 3798980A JP S6346152 B2 JPS6346152 B2 JP S6346152B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- etching method
- substrate
- etched
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005530 etching Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Description
【発明の詳細な説明】
本発明は半導体装置の蝕刻技術にかかり、特に
金属配線形成技術に関する。
金属配線形成技術に関する。
従来、半導体製造技術に於ては、パターン形成
には弗酸等の溶液による蝕刻法が用いられてきた
が、近年プラズマやスパツタリングを用いたいわ
ゆるドライエツチングが用いられ始めている。特
に平行平板型のプラズマ蝕刻法やイオンミーリン
グ法は、被加工基板に垂直な方向を持つた異方性
蝕刻ができるためパターン精度の良い加工ができ
る特徴を有している。しかしながら、これら蝕刻
法は垂直方向の蝕刻のゆえに基板段部に被蝕刻物
が残留し易一欠点を有している。
には弗酸等の溶液による蝕刻法が用いられてきた
が、近年プラズマやスパツタリングを用いたいわ
ゆるドライエツチングが用いられ始めている。特
に平行平板型のプラズマ蝕刻法やイオンミーリン
グ法は、被加工基板に垂直な方向を持つた異方性
蝕刻ができるためパターン精度の良い加工ができ
る特徴を有している。しかしながら、これら蝕刻
法は垂直方向の蝕刻のゆえに基板段部に被蝕刻物
が残留し易一欠点を有している。
例えば、第１図ａ及びｂは従来法による次の工
程を用いて成形した半導体装置の断面図およびそ
の平面図である。基板１１上に電極用開孔を除い
て電気絶縁膜１２が被着されている。前記開孔を
含む電気絶縁膜１２上に電極金属を被着し、所望
の配線パターンと同形のホトレジストパターンを
形成する。該ホトレジストパターンは第１図ａ及
ｂの金属パターン１３と同形である。次に前記ホ
トレジストパターンをマスキングとして、基板に
垂直方向のエツチング速度が横方向のそれより速
い特徴を有する異方性エツチング処理を施し、前
記電極金属を前記電気絶縁膜１２に達するまでエ
ツチングする。このようにして得られた電極金属
パターンは所望の配線パターン１３の他に、基板
の絶縁膜の凸部１５による段差部分に残留金属１
４が形成される。この残留金属１４はこれを横切
る配線金属を短絡させるため所望する電気回路は
得られなくなる。
程を用いて成形した半導体装置の断面図およびそ
の平面図である。基板１１上に電極用開孔を除い
て電気絶縁膜１２が被着されている。前記開孔を
含む電気絶縁膜１２上に電極金属を被着し、所望
の配線パターンと同形のホトレジストパターンを
形成する。該ホトレジストパターンは第１図ａ及
ｂの金属パターン１３と同形である。次に前記ホ
トレジストパターンをマスキングとして、基板に
垂直方向のエツチング速度が横方向のそれより速
い特徴を有する異方性エツチング処理を施し、前
記電極金属を前記電気絶縁膜１２に達するまでエ
ツチングする。このようにして得られた電極金属
パターンは所望の配線パターン１３の他に、基板
の絶縁膜の凸部１５による段差部分に残留金属１
４が形成される。この残留金属１４はこれを横切
る配線金属を短絡させるため所望する電気回路は
得られなくなる。
本発明は上記欠点を除き、ドライエツチング技
術の応用範囲を応げるもので、特に凹凸が多い基
板上に形成される配線の微細化を目的とする。
術の応用範囲を応げるもので、特に凹凸が多い基
板上に形成される配線の微細化を目的とする。
本発明によれば、湿式蝕刻法などの等方的な蝕
刻処理の後異方性蝕刻処理を施すことによつて、
段部での被蝕刻物を残留させることなく微細なパ
ターンが形成できる。
刻処理の後異方性蝕刻処理を施すことによつて、
段部での被蝕刻物を残留させることなく微細なパ
ターンが形成できる。
本発明をより良く理解するため実施例を用いて
説明する。説明を簡単にするため現在最も広く用
いられている材料即ち半導体としてシリコン
（Si）、配線金属としてアルミニウムAlを例とす
る。第２図ａを見ると、所望のPN接合を有する
Si基板２１上には電極取り出し用の開孔を除き絶
縁膜２２が被着され、この絶縁膜２２上にAl２
３が被着されている（第２図ａ）。尚図中、開孔
及びPN接合は省いてある。
説明する。説明を簡単にするため現在最も広く用
いられている材料即ち半導体としてシリコン
（Si）、配線金属としてアルミニウムAlを例とす
る。第２図ａを見ると、所望のPN接合を有する
Si基板２１上には電極取り出し用の開孔を除き絶
縁膜２２が被着され、この絶縁膜２２上にAl２
３が被着されている（第２図ａ）。尚図中、開孔
及びPN接合は省いてある。
次に前記Al２３上にホトレジスタパターン２
４を形成し、リン酸を主とする溶液中で蝕刻処理
を施す（第２図ｂ）。この処理時間は前記Al２３
を基板に達するまで蝕刻するに要する時間の半分
以下の時間とするのが好適である。また処理液と
してはリン酸を主とする溶液に限らずAlを蝕刻
する液であれば良く、また等方的な蝕刻特性を有
するプラズマエツチング法を用いることもでき
る。
４を形成し、リン酸を主とする溶液中で蝕刻処理
を施す（第２図ｂ）。この処理時間は前記Al２３
を基板に達するまで蝕刻するに要する時間の半分
以下の時間とするのが好適である。また処理液と
してはリン酸を主とする溶液に限らずAlを蝕刻
する液であれば良く、また等方的な蝕刻特性を有
するプラズマエツチング法を用いることもでき
る。
段部でAlは等方的処理の関点からみると、実
施的に平担部の膜厚より薄いため、わずかの処理
時間で更に薄くなる。次に平行平板型のプラズマ
エツチンゲを用いてAl２３を基板に達するまで
蝕刻する（第２図ｃ）。このエツチングには平行
平板型のプラズマエツチング法に限らず、イオン
ミーリング法やスパータエツチング法など異方性
エツチング特性を有するエツチング法であれば良
い。このようにして異方性エツチング法特有の高
い加工精度を損うことなく、その欠点である段部
での残留を除去できる。
施的に平担部の膜厚より薄いため、わずかの処理
時間で更に薄くなる。次に平行平板型のプラズマ
エツチンゲを用いてAl２３を基板に達するまで
蝕刻する（第２図ｃ）。このエツチングには平行
平板型のプラズマエツチング法に限らず、イオン
ミーリング法やスパータエツチング法など異方性
エツチング特性を有するエツチング法であれば良
い。このようにして異方性エツチング法特有の高
い加工精度を損うことなく、その欠点である段部
での残留を除去できる。
本発明は上記実施例のみではなく、半導体装置
に用いられる全ての材料の加工に適用し得るもの
である。
に用いられる全ての材料の加工に適用し得るもの
である。
本発明の大きな効果は、従来エツチング残渣が
生じるために使用し得なかつた異方性エツチング
法の適用範囲を広げ、微細なパターン形成が基板
の凹凸に関係なく得られることである。
生じるために使用し得なかつた異方性エツチング
法の適用範囲を広げ、微細なパターン形成が基板
の凹凸に関係なく得られることである。
第１図は従来技術の蝕刻法による半導体装置の
断面図ａ及び平面図ｂである。第２図ａ乃至第２
図ｃは本発明の実施例の各工程断面図である。 図において、１１，２１……シリコン基板、１
２，２２……シリコン酸化膜、１３，２３……ア
ルミニウム（Al）、１４……残留金属、１５……
凸部、２４……ホトレジストである。
断面図ａ及び平面図ｂである。第２図ａ乃至第２
図ｃは本発明の実施例の各工程断面図である。 図において、１１，２１……シリコン基板、１
２，２２……シリコン酸化膜、１３，２３……ア
ルミニウム（Al）、１４……残留金属、１５……
凸部、２４……ホトレジストである。
Claims (1)
- １ 半導体基板上に表面が凹凸面を有する絶縁膜
を形成し、その凸部をおおうように形成された金
属層もしくは半導体層を蝕刻する方法において、
まず等方性蝕刻法により前記金属層もしくは前記
半導体層の厚さ全体を蝕刻するに要する時間の半
分以下の時間で前記金属層もしくは半導体層を蝕
刻し、しかる後異方性蝕刻法によつて残りの金属
層もしくは半導体層を蝕刻することを特徴とする
蝕刻法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3798980A JPS56133464A (en) | 1980-03-25 | 1980-03-25 | Etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3798980A JPS56133464A (en) | 1980-03-25 | 1980-03-25 | Etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56133464A JPS56133464A (en) | 1981-10-19 |
| JPS6346152B2 true JPS6346152B2 (ja) | 1988-09-13 |
Family
ID=12512969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3798980A Granted JPS56133464A (en) | 1980-03-25 | 1980-03-25 | Etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56133464A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014007350A (ja) * | 2012-06-27 | 2014-01-16 | Nippon Dempa Kogyo Co Ltd | エッチング方法及びｍｅｍｓデバイス |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52736A (en) * | 1975-06-23 | 1977-01-06 | Kogyo Gijutsuin | Method of forming fine patterns |
-
1980
- 1980-03-25 JP JP3798980A patent/JPS56133464A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52736A (en) * | 1975-06-23 | 1977-01-06 | Kogyo Gijutsuin | Method of forming fine patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56133464A (en) | 1981-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4108717A (en) | Process for the production of fine structures consisting of a vapor-deposited material on a base | |
| JPS6346152B2 (ja) | ||
| US5658821A (en) | Method of improving uniformity of metal-to-poly capacitors composed by polysilicon oxide and avoiding device damage | |
| JP2946719B2 (ja) | 半導体装置の製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPS618952A (ja) | 配線形成方法 | |
| JPH0616511B2 (ja) | 半導体装置の製造方法 | |
| JP2979795B2 (ja) | 半導体装置の製造方法 | |
| JPH0691050B2 (ja) | 半導体装置の製造方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPH05234984A (ja) | シリコン基板のエッチング方法 | |
| JPS61281523A (ja) | コンタクト形成法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPH0476208B2 (ja) | ||
| JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6132525A (ja) | ドライエツチング方法 | |
| JPS62222658A (ja) | 導体配線の形成方法 | |
| JPH03268325A (ja) | 半導体装置 | |
| JPH047095B2 (ja) | ||
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH02142124A (ja) | 半導体装置の製造方法 | |
| JPH03276633A (ja) | 半導体装置の製造方法 | |
| JPS6122031B2 (ja) | ||
| JPS62256435A (ja) | 半導体装置の製造方法 |