JPH02142124A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02142124A JPH02142124A JP29671788A JP29671788A JPH02142124A JP H02142124 A JPH02142124 A JP H02142124A JP 29671788 A JP29671788 A JP 29671788A JP 29671788 A JP29671788 A JP 29671788A JP H02142124 A JPH02142124 A JP H02142124A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- wafer
- film
- insulating film
- reactive ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 32
- 238000001020 plasma etching Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 5
- 238000010849 ion bombardment Methods 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 4
- 229920000642 polymer Polymers 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にアルミニウ
ムのリアクティブイオンエッチングを行う方法に関する
。
ムのリアクティブイオンエッチングを行う方法に関する
。
従来アルミニウムのリアクティブイオンエッチングは、
フォトレジストをマスクとしてウェーハの裏面に酸化膜
などの絶縁膜を持たない構造で行なわれていた。
フォトレジストをマスクとしてウェーハの裏面に酸化膜
などの絶縁膜を持たない構造で行なわれていた。
上述した従来のアルミニウムのリアクティブイオンエッ
チングの方法は第３図（ａ）〜（Ｃ）に示す工程により
実施されている。
チングの方法は第３図（ａ）〜（Ｃ）に示す工程により
実施されている。
すなわち、第３図（ａ）に示すように、Ｓｉ基板４の上
に層間膜３が形成され、その上にアルミニウム膜２が形
成され、アルミニウムＭ２は開孔部を通してＳｉ基板に
接続され、アルミニウム膜をエツチングするためアルミ
ニウム股上にレジスト１のパターンが形成されている。
に層間膜３が形成され、その上にアルミニウム膜２が形
成され、アルミニウムＭ２は開孔部を通してＳｉ基板に
接続され、アルミニウム膜をエツチングするためアルミ
ニウム股上にレジスト１のパターンが形成されている。
これをリアクティブイオンエツチングをするとイオン衝
撃６が上面に加えられる。このとき、Ｓｉ基板は直接電
極上におかれるので、マイナスにバイアスされ、これに
接続するアルミニウム膜も同様にマイナスにバイアスさ
れる。
撃６が上面に加えられる。このとき、Ｓｉ基板は直接電
極上におかれるので、マイナスにバイアスされ、これに
接続するアルミニウム膜も同様にマイナスにバイアスさ
れる。
この状態でリアクティブイオンエツチングを進めると、
露出したアルミニウム膜はエツチングされるが、バイア
スされているために第３図（ｂ）に示すように、エツチ
ングは垂直方向と同時に横方向にも進む。
露出したアルミニウム膜はエツチングされるが、バイア
スされているために第３図（ｂ）に示すように、エツチ
ングは垂直方向と同時に横方向にも進む。
その結果、側壁保護のポリマーが形成されても、このポ
リマーがエツチングされ、さらには側壁部分のアルミニ
ウムもエツチングされることによりサイドエッチが入り
、ひどい場合は第３図（Ｃ）に示すように形状が著しく
逆テーパーになるという欠点がある。
リマーがエツチングされ、さらには側壁部分のアルミニ
ウムもエツチングされることによりサイドエッチが入り
、ひどい場合は第３図（Ｃ）に示すように形状が著しく
逆テーパーになるという欠点がある。
本発明の目的は、従来の欠点を除去し、イオンによる側
壁へのアタックがなく、側壁保護膜もエツチングされず
、安定してアルミニウムの異方性形状を得ることができ
る半導体装置の製造方法を提供することにある。
壁へのアタックがなく、側壁保護膜もエツチングされず
、安定してアルミニウムの異方性形状を得ることができ
る半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、レジストをマスクと
してアルミニウムをリアクティブイオンエツチングする
工程を含む半導体装置の製造方法において、電気的な絶
縁を目的としてウェーハの裏面に酸化膜等の絶縁膜を形
成するか、又は前工程で形成された絶縁膜を残した状態
とした後、アルミニウムのリアクティブイオンエッチン
グを行うことを特徴として構成される。
してアルミニウムをリアクティブイオンエツチングする
工程を含む半導体装置の製造方法において、電気的な絶
縁を目的としてウェーハの裏面に酸化膜等の絶縁膜を形
成するか、又は前工程で形成された絶縁膜を残した状態
とした後、アルミニウムのリアクティブイオンエッチン
グを行うことを特徴として構成される。
次に、本発明について図面を参照して説明する。第１図
（ａ）〜（ｃ）は本発明の一実施例を説明するために工
程順に示したウェーハの縦断面図である。
（ａ）〜（ｃ）は本発明の一実施例を説明するために工
程順に示したウェーハの縦断面図である。
まず、第１図（ａ）に示すように、シリコン基板４の表
面に層間膜３を形成したのち、アルミニウム２をスパッ
タする前にウェーハ裏面にＣＶＤにより絶縁膜５ａを成
長させ、次いで、アルミニウム２をスパッタし、レジス
ト１にてバターニングを行った後、リアクティブイオン
エツチングを行う。６はイオン衝撃を示す。従来の方法
と異なり、裏面の絶縁Ｍ５によりウェーハは電気的に絶
縁されているため、第３図（ｂ）および第３図（Ｃ＞に
示すように、アルミニウム２自身はマイナスのチャージ
を持たないため、イオン衝撃６によるアルミニウム２の
側壁のアタックが無く、側壁保護のためのポリマー７が
エツチングされることなく、良好なアルミニウムの異方
性形状を可能としている。
面に層間膜３を形成したのち、アルミニウム２をスパッ
タする前にウェーハ裏面にＣＶＤにより絶縁膜５ａを成
長させ、次いで、アルミニウム２をスパッタし、レジス
ト１にてバターニングを行った後、リアクティブイオン
エツチングを行う。６はイオン衝撃を示す。従来の方法
と異なり、裏面の絶縁Ｍ５によりウェーハは電気的に絶
縁されているため、第３図（ｂ）および第３図（Ｃ＞に
示すように、アルミニウム２自身はマイナスのチャージ
を持たないため、イオン衝撃６によるアルミニウム２の
側壁のアタックが無く、側壁保護のためのポリマー７が
エツチングされることなく、良好なアルミニウムの異方
性形状を可能としている。
第２図（ａ）〜（Ｃ）は本発明の他の実施例を説明する
ために工程順に示しなウェーハの縦断面図である。ウェ
ーハの電気的絶縁を裏面に残した熱酸化膜５ｂで行って
いること以外は第１の実施例と同様である。この実施例
では、熱プロセスにより必然的に付いたウェーハ裏面の
熱酸化膜を残すことによりウェーハの電気的絶縁が行な
えるため、絶縁膜形成の工程を省けるという利点がある
。
ために工程順に示しなウェーハの縦断面図である。ウェ
ーハの電気的絶縁を裏面に残した熱酸化膜５ｂで行って
いること以外は第１の実施例と同様である。この実施例
では、熱プロセスにより必然的に付いたウェーハ裏面の
熱酸化膜を残すことによりウェーハの電気的絶縁が行な
えるため、絶縁膜形成の工程を省けるという利点がある
。
以上説明したように本発明は、ウェーハ裏面に酸化膜等
の絶縁膜を有する構造でアルミニウムのリアクティブイ
オンエッチングを行うことによりウェーハを電気的に絶
縁し、アルミニウムをマイナスにチャージさせないため
、イオンによる側壁へのアタックがなく、側壁保護膜が
エツチングされず、安定してアルミニウムの異方性形状
を得ることができる効果がある。
の絶縁膜を有する構造でアルミニウムのリアクティブイ
オンエッチングを行うことによりウェーハを電気的に絶
縁し、アルミニウムをマイナスにチャージさせないため
、イオンによる側壁へのアタックがなく、側壁保護膜が
エツチングされず、安定してアルミニウムの異方性形状
を得ることができる効果がある。
第１図（ａ）〜（Ｃ）は本発明の一実施例を説明するた
めに工程順に示したウェーハの縦断面図、第２図（ａ）
〜（Ｃ）は本発明の他の実施例を説明するために工程順
に示したウェーハの縦断面図、第３図（ａ）〜（Ｃ）は
従来のウェーハを電気的に絶縁することなしに、アルミ
ニウムのリアクティブイオンエッチングを行った場合の
ウェーハの縦断面図である。 １・・・レジスト、２・・・アルミニウム膜、３・・・
層間膜、４・・・シリコン基板、５ａ・・・ＣＶＤ絶縁
膜、５ｂ・・・熱酸化膜、６・・・イオン衝撃、６ａ・
・・電子、７・・・側壁保護膜。
めに工程順に示したウェーハの縦断面図、第２図（ａ）
〜（Ｃ）は本発明の他の実施例を説明するために工程順
に示したウェーハの縦断面図、第３図（ａ）〜（Ｃ）は
従来のウェーハを電気的に絶縁することなしに、アルミ
ニウムのリアクティブイオンエッチングを行った場合の
ウェーハの縦断面図である。 １・・・レジスト、２・・・アルミニウム膜、３・・・
層間膜、４・・・シリコン基板、５ａ・・・ＣＶＤ絶縁
膜、５ｂ・・・熱酸化膜、６・・・イオン衝撃、６ａ・
・・電子、７・・・側壁保護膜。
Claims (1)
- レジストをマスクとしてアルミニウムをリアクティブイ
オンエッチングする工程を含む半導体装置の製造方法に
おいて、前記アルミニウムのリアクティブイオンエッチ
ングン工程に先立ち、ウェーハの裏面に酸化膜等の絶縁
膜を形成するか、又は前工程で形成された絶縁膜を残し
た状態とし、アルミニウムのリアクティブイオンエッチ
ングを行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29671788A JPH02142124A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29671788A JPH02142124A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02142124A true JPH02142124A (ja) | 1990-05-31 |
Family
ID=17837173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29671788A Pending JPH02142124A (ja) | 1988-11-22 | 1988-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02142124A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215929A (en) * | 1990-11-29 | 1993-06-01 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing pn-junction device II-VI compound semiconductor |
-
1988
- 1988-11-22 JP JP29671788A patent/JPH02142124A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215929A (en) * | 1990-11-29 | 1993-06-01 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing pn-junction device II-VI compound semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5073514A (en) | Method of manufacturing mis semiconductor device | |
| US5747383A (en) | Method for forming conductive lines and stacked vias | |
| US4631248A (en) | Method for forming an electrical contact in an integrated circuit | |
| JPS5871665A (ja) | 薄膜トランジスタ形成方法 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| JPH02142124A (ja) | 半導体装置の製造方法 | |
| JP2757919B2 (ja) | 半導体装置の製造方法 | |
| US20020125211A1 (en) | Method of reducing notching during reactive ion etching | |
| JPH0693442B2 (ja) | 半導体装置の製造方法 | |
| JPS5987834A (ja) | 薄膜形成方法 | |
| JPH069221B2 (ja) | 半導体素子の形成方法 | |
| JPH0950968A (ja) | 半導体素子製造方法および半導体素子 | |
| KR100540481B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JPS61281523A (ja) | コンタクト形成法 | |
| KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000216137A (ja) | プラズマ充電損傷および垂直漏話を防止するデバイス保護構造 | |
| KR0156168B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JPH0864583A (ja) | チタンナイトライド又はチタンオキシナイトライドの残渣除去方法 | |
| KR100465856B1 (ko) | 반도체메모리장치의커패시터제조방법 | |
| KR100290779B1 (ko) | 디램 디바이스의 전하 저장 전극 형성방법 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPH1174252A (ja) | 半導体装置および製造方法 | |
| JPS6346152B2 (ja) | ||
| JPH03257926A (ja) | 半導体装置の製造方法 | |
| JPH088208A (ja) | 半導体素子のコンタクトホ−ル形成方法 |