JPS61244042A - 素子分離領域の形成方法 - Google Patents
素子分離領域の形成方法Info
- Publication number
- JPS61244042A JPS61244042A JP8580785A JP8580785A JPS61244042A JP S61244042 A JPS61244042 A JP S61244042A JP 8580785 A JP8580785 A JP 8580785A JP 8580785 A JP8580785 A JP 8580785A JP S61244042 A JPS61244042 A JP S61244042A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- film
- sidewall
- etching
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路の製造方法、特に素子分離領
域として厚い酸化膜を選択酸化にょ夛形成する分離技術
に関する。
域として厚い酸化膜を選択酸化にょ夛形成する分離技術
に関する。
現在、高速論理の大規模集積回路では、選択醸化分離法
を使用し、表面が平坦で幅の狭い厚い酸化膜を形成して
半導体素子の分離を行なうのが通常である。この方法は
一般に第２図に示すような工程により行なわれる。
を使用し、表面が平坦で幅の狭い厚い酸化膜を形成して
半導体素子の分離を行なうのが通常である。この方法は
一般に第２図に示すような工程により行なわれる。
第２図（ａ） Ｋ示すようにシリコン基板１の上に順に
薄いシリコン酸化膜２、シリコン窒化Ｍ３を付着させた
後所定のパターンになるようにシリコン窒化膜３を選択
除去する。なお、以下ではシリコン酸化膜・シリコン窒
化膜は酸化膜・窒化膜と略称する。上記窒化膜３のパタ
ーンをマスクとして熱酸化し、選択的に厚い酸化膜（図
示せず）を形成し、次いでウェット・エッチングによシ
厚い酸化膜を除去すると凹部４が形成される。次に、同
図（ｃ）に示すように薄い酸化膜２ａを凹部４の底部に
選択的に形成した後全面に窒化膜５を形成する。
薄いシリコン酸化膜２、シリコン窒化Ｍ３を付着させた
後所定のパターンになるようにシリコン窒化膜３を選択
除去する。なお、以下ではシリコン酸化膜・シリコン窒
化膜は酸化膜・窒化膜と略称する。上記窒化膜３のパタ
ーンをマスクとして熱酸化し、選択的に厚い酸化膜（図
示せず）を形成し、次いでウェット・エッチングによシ
厚い酸化膜を除去すると凹部４が形成される。次に、同
図（ｃ）に示すように薄い酸化膜２ａを凹部４の底部に
選択的に形成した後全面に窒化膜５を形成する。
次に、同図（ｄｌ Ｋ示すようにリアクティブ・イオン
・エツチング（以下、ＲＩＥという）により窒化ＮＩ５
な選択的に除去する。ＲＩＥは異方性エツチングである
ため窒化膜５の一部が、凹部４の周縁にひさし状に突出
している窒化膜３のひさしの下に１側壁窒化膜５ａとし
て残る。
・エツチング（以下、ＲＩＥという）により窒化ＮＩ５
な選択的に除去する。ＲＩＥは異方性エツチングである
ため窒化膜５の一部が、凹部４の周縁にひさし状に突出
している窒化膜３のひさしの下に１側壁窒化膜５ａとし
て残る。
次に、同図（４１）に示すように窒化膜３．側壁窒化膜
５ａをマスクとして熱酸化すれば、厚い酸化膜６が選択
的に形成される。次に、同図（ｆｌに示すようにマスク
とした窒化膜３．側壁窒化膜５ａをリン酸等を用いてウ
ェット・エツチングすれば表面の平坦な素子分離領域が
完成する◎この方法は、凹部４の側壁を窒化膜５ａで被
覆し、横方向の酸化を防ぐことで、酸化膜２に沿う横方
向の酸化の進行がないようにしたものである。このため
いわゆるバーズビークをなくし分離領域の幅が狭く、か
つ表面が平坦な厚い酸化膜を形成できる。
５ａをマスクとして熱酸化すれば、厚い酸化膜６が選択
的に形成される。次に、同図（ｆｌに示すようにマスク
とした窒化膜３．側壁窒化膜５ａをリン酸等を用いてウ
ェット・エツチングすれば表面の平坦な素子分離領域が
完成する◎この方法は、凹部４の側壁を窒化膜５ａで被
覆し、横方向の酸化を防ぐことで、酸化膜２に沿う横方
向の酸化の進行がないようにしたものである。このため
いわゆるバーズビークをなくし分離領域の幅が狭く、か
つ表面が平坦な厚い酸化膜を形成できる。
しかし、上記の方法の主要工程である、ＲＩＥＫよって
側壁窒化膜５ａを残存させる工程（第２図（ｄ））に問
題点がある。周知のようにＲＩＥは被エツチング材質の
違いによるエツチング速度比を大きく取れないため、凹
部４底部の窒化膜５が除去されるとともＫその下の薄い
酸化膜２ａも除去され易く、下地のシリコン基板１が露
出しズしまうことがしばしば生じる。この状態ではシリ
コン基板１がスパッタ・イオンテ損傷され、結晶欠陥等
が誘発される。また、陰極材料などから遊離した重金属
がシリコン基板１を汚染するというＲＩＥ装置固有の問
題も生じるという欠点がある。
側壁窒化膜５ａを残存させる工程（第２図（ｄ））に問
題点がある。周知のようにＲＩＥは被エツチング材質の
違いによるエツチング速度比を大きく取れないため、凹
部４底部の窒化膜５が除去されるとともＫその下の薄い
酸化膜２ａも除去され易く、下地のシリコン基板１が露
出しズしまうことがしばしば生じる。この状態ではシリ
コン基板１がスパッタ・イオンテ損傷され、結晶欠陥等
が誘発される。また、陰極材料などから遊離した重金属
がシリコン基板１を汚染するというＲＩＥ装置固有の問
題も生じるという欠点がある。
本発明の目的は、上記の欠点を除去し、下地のシリコン
基板ＩＫ結晶欠陥を発生させたり、重金属汚染などを生
ぜしめないような改良をほどこした、選択酸化による分
離領域の形成方法を提供するととＫある。
基板ＩＫ結晶欠陥を発生させたり、重金属汚染などを生
ぜしめないような改良をほどこした、選択酸化による分
離領域の形成方法を提供するととＫある。
本発明は、次の工程を含む。
第１工Ｓ：シリコン基板上に順にシリコン酸化膜とパタ
ーン化された第１シリコン窒化展を形成し、該第１シリ
コン窒化膜をマスクとしてシリコン基板に凹部を設ける
。
ーン化された第１シリコン窒化展を形成し、該第１シリ
コン窒化膜をマスクとしてシリコン基板に凹部を設ける
。
第２工程：前記第１シリコン窒化膜をマスクとして前記
凹部にシリコン酸化膜を形成した後、第２シリコン窒化
膜を全面に形成する〇第３工程：ホトレジストを全面に
被着した後異方性エツチングを行ない、前記凹部側壁よ
り突出した第２シリコン窒化膜のひさしの下にホトレジ
スト膜を残こす。
凹部にシリコン酸化膜を形成した後、第２シリコン窒化
膜を全面に形成する〇第３工程：ホトレジストを全面に
被着した後異方性エツチングを行ない、前記凹部側壁よ
り突出した第２シリコン窒化膜のひさしの下にホトレジ
スト膜を残こす。
第４工程：前記ホトレジスト膜をマスクとして凹部側壁
を除き第２シリコン窒化膜をエツチングする。
を除き第２シリコン窒化膜をエツチングする。
第５工程：前記側壁シリコン窒化膜・第１シリコン窒化
膜をマスクとして素子分離領域のシリコン酸化膜を形成
する。
膜をマスクとして素子分離領域のシリコン酸化膜を形成
する。
凹部における横方向のエツチングを防止する側壁窒化膜
を形成する工程は、従来はＲＩＥＫよる異方性エツチン
グを利用して第２図（ｄｌに示すように全面的に窒化膜
３をエツチングしていた。この部分が本方法では２段階
になシ後述の実施例、第１図（ｄ） Ｋ示すようにホト
レジスト膜７を側壁部分に形成する工程とこのホトレジ
スト膜７をマ誠りとして窒化膜５を等方性のエツチング
により、側壁窒化膜５ａを残して除去する工程とくする
。このときの窒化膜５のエツチングは等方性のプロズマ
エッチングをなし、選択性を高くとれるので、シリコン
基板１の凹部４の底部の酸化膜２ａは除去されずシリコ
ン基板ｌを保護し、欠陥な生ぜしめない。
を形成する工程は、従来はＲＩＥＫよる異方性エツチン
グを利用して第２図（ｄｌに示すように全面的に窒化膜
３をエツチングしていた。この部分が本方法では２段階
になシ後述の実施例、第１図（ｄ） Ｋ示すようにホト
レジスト膜７を側壁部分に形成する工程とこのホトレジ
スト膜７をマ誠りとして窒化膜５を等方性のエツチング
により、側壁窒化膜５ａを残して除去する工程とくする
。このときの窒化膜５のエツチングは等方性のプロズマ
エッチングをなし、選択性を高くとれるので、シリコン
基板１の凹部４の底部の酸化膜２ａは除去されずシリコ
ン基板ｌを保護し、欠陥な生ぜしめない。
以下、第１図を参照して、本発明の一実施例につき説明
する。なお、以下の説明で、前記のようにシリコン酸化
膜・シリコン窒化膜についてはシリコンを略す。
する。なお、以下の説明で、前記のようにシリコン酸化
膜・シリコン窒化膜についてはシリコンを略す。
第１図に示すようにシリコン基板１の上に薄い酸化膜２
、それに重ねて第１窒化膜３を付着させ、素子間分離領
域形成部分の第１窒化膜を選択除去する工程から第２窒
化膜５を形成する工程までの同図（ａ）〜（ｅｌの工程
は従来工程と同様である。次にポジ型ホトレジストを全
面に被着した後、ＷｌｌＡを用いたＲＩＥで異方性エツ
チングな行うことにより、同図（ｄ）に示すように、第
２窒化膜５の凹部４の周縁に生じたひさしの下のみにホ
トレジスト膜７が残る。次に、同図（ｅ）Ｋ示すように
ＣＦ４を主成分としたプラズマ・エツチングにより第２
窒化膜５を除去する。プラズマ・エツチングは等方性エ
ツチングであシホトレジスト膜７がマスクになって側壁
面の側壁窒化膜５ａは除去されることがない。また、Ｃ
ＦａＫよるプラズマ・エツチングはＲＩＥに比ベエッチ
ング選択比が大きく取れるので第２窒化膜５のエツチン
グの際に薄い酸化膜２ａまでエツチングされることがな
い。
、それに重ねて第１窒化膜３を付着させ、素子間分離領
域形成部分の第１窒化膜を選択除去する工程から第２窒
化膜５を形成する工程までの同図（ａ）〜（ｅｌの工程
は従来工程と同様である。次にポジ型ホトレジストを全
面に被着した後、ＷｌｌＡを用いたＲＩＥで異方性エツ
チングな行うことにより、同図（ｄ）に示すように、第
２窒化膜５の凹部４の周縁に生じたひさしの下のみにホ
トレジスト膜７が残る。次に、同図（ｅ）Ｋ示すように
ＣＦ４を主成分としたプラズマ・エツチングにより第２
窒化膜５を除去する。プラズマ・エツチングは等方性エ
ツチングであシホトレジスト膜７がマスクになって側壁
面の側壁窒化膜５ａは除去されることがない。また、Ｃ
ＦａＫよるプラズマ・エツチングはＲＩＥに比ベエッチ
ング選択比が大きく取れるので第２窒化膜５のエツチン
グの際に薄い酸化膜２ａまでエツチングされることがな
い。
次にホトレジスト膜７を除去すると、第２図（ｄ）に準
する構造で、シリコン基板１．Ｗｌ化膜２ａに損傷がな
くしかも凹部４の外側上面および凹部側壁面が厚い窒化
膜でおおわれた構造になる。
する構造で、シリコン基板１．Ｗｌ化膜２ａに損傷がな
くしかも凹部４の外側上面および凹部側壁面が厚い窒化
膜でおおわれた構造になる。
以後の工程は従来工程と同様である。すなわち、同図（
ｆ）に示すように第１窒化膜３．側壁窒化膜５ａをマス
クとして熱醗化し、厚い素子分離用の酸化膜６を形成す
る。次に１同図（ｇ） Ｋ示すようにマスクとした第１
窒化膜３．側壁窒化膜５ａをリン酸等を用いてウェット
・エツチングすれば表面が平坦化された素子間分離が完
成する。
ｆ）に示すように第１窒化膜３．側壁窒化膜５ａをマス
クとして熱醗化し、厚い素子分離用の酸化膜６を形成す
る。次に１同図（ｇ） Ｋ示すようにマスクとした第１
窒化膜３．側壁窒化膜５ａをリン酸等を用いてウェット
・エツチングすれば表面が平坦化された素子間分離が完
成する。
以上説明したように本発明によれば、素子分離形成部と
なるシリコン基板の凹部の周縁・側壁を窒化膜でおおう
構造を形成する工程において、従来ＲＩＥによって凹部
の底部の酸化膜がなくなり下地のシリコン基板が露出し
、スパッタ拳イオンによる格子欠陥等が誘発されるよう
なことがない。
なるシリコン基板の凹部の周縁・側壁を窒化膜でおおう
構造を形成する工程において、従来ＲＩＥによって凹部
の底部の酸化膜がなくなり下地のシリコン基板が露出し
、スパッタ拳イオンによる格子欠陥等が誘発されるよう
なことがない。
こへでＲＩＥを用いないというのは、第２窒化膜のエツ
チングの場合という意味である。ホトレジスト膜の形成
のときに異方性エツチングのＲＩＥを用いるが、シリコ
ン基板書窒化膜Φ酸化膜に何ら損傷を与えないし、極め
て短時間でエツチングできる。
チングの場合という意味である。ホトレジスト膜の形成
のときに異方性エツチングのＲＩＥを用いるが、シリコ
ン基板書窒化膜Φ酸化膜に何ら損傷を与えないし、極め
て短時間でエツチングできる。
また、本発明による側壁窒化膜は、ホトレジスト膜でお
〜われているから、その厚さは最初に第２窒化膜５とし
て形成した厚みそのま〜であり、マスク作用が大きく、
熱駿化により厚い酸化膜を凹部に形成する際に１分離領
域の幅を狭くすることができる。
〜われているから、その厚さは最初に第２窒化膜５とし
て形成した厚みそのま〜であり、マスク作用が大きく、
熱駿化により厚い酸化膜を凹部に形成する際に１分離領
域の幅を狭くすることができる。
第１図は本発明の一実施例を工程順に示した断面図、第
２図は従来例である。 １・・・シリコン基板、 ２ ｅ ２ ａ ＋ ６・・・シリコン酸化膜、３・・
・（第１）シリコン窒化膜、 ４・・・シリコン基板に形成した凹部、５・・・（第２
）シリコン窒化膜、 ５ａ・・・側壁シリコン窒化膜、 ７・・・ホトレジスト膜。
２図は従来例である。 １・・・シリコン基板、 ２ ｅ ２ ａ ＋ ６・・・シリコン酸化膜、３・・
・（第１）シリコン窒化膜、 ４・・・シリコン基板に形成した凹部、５・・・（第２
）シリコン窒化膜、 ５ａ・・・側壁シリコン窒化膜、 ７・・・ホトレジスト膜。
Claims (1)
- シリコン基板上に順にシリコン酸化膜とパターン化さ
れた第１シリコン窒化膜を形成し、該第１シリコン窒化
膜をマスクとしてシリコン基板に凹部を設ける第１工程
と、前記第１シリコン窒化膜をマスクとして前記凹部に
シリコン酸化膜を形成した後、第２シリコン窒化膜を全
面に形成する第２工程と、ホトレジストを全面に被着し
た後異方性エッチングを行ない、前記凹部側壁より突出
した第２シリコン窒化膜のひさしの下にホトレジスト膜
を残こす第３工程と、前記ホトレジスト膜をマスクとし
て凹部側壁を除き第２シリコン窒化膜をエッチングする
第４工程と、前記側壁シリコン窒化膜・第１シリコン窒
化膜をマスクとして素子分離領域のシリコン酸化膜を形
成する第５工程とを含むことを特徴とする半導体集積回
路の素子分離領域の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8580785A JPS61244042A (ja) | 1985-04-22 | 1985-04-22 | 素子分離領域の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8580785A JPS61244042A (ja) | 1985-04-22 | 1985-04-22 | 素子分離領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61244042A true JPS61244042A (ja) | 1986-10-30 |
Family
ID=13869142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8580785A Pending JPS61244042A (ja) | 1985-04-22 | 1985-04-22 | 素子分離領域の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61244042A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100830A (en) * | 1989-02-22 | 1992-03-31 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
-
1985
- 1985-04-22 JP JP8580785A patent/JPS61244042A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5100830A (en) * | 1989-02-22 | 1992-03-31 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0569292B2 (ja) | ||
| US4612701A (en) | Method to reduce the height of the bird's head in oxide isolated processes | |
| JPS61244042A (ja) | 素子分離領域の形成方法 | |
| US4311546A (en) | Method of manufacturing semiconductor device | |
| US4772569A (en) | Method for forming oxide isolation films on french sidewalls | |
| JPH0336302B2 (ja) | ||
| KR100228765B1 (ko) | 셀 어퍼처 마스크 제조방법 | |
| JPS5871638A (ja) | エツチング方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPS6059749A (ja) | 半導体装置の製造方法 | |
| JP2570709B2 (ja) | エツチング方法 | |
| JPS63226930A (ja) | 半導体装置の製造方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPS6321847A (ja) | 半導体集積回路の素子分離領域形成方法 | |
| JPH07142776A (ja) | パターンの形成方法 | |
| JPS6194326A (ja) | 半導体素子の製造方法 | |
| JPS6189633A (ja) | 半導体装置の製造方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPS59167032A (ja) | 半導体装置の製造方法 | |
| JPS62260341A (ja) | 多層配線層の形成方法 | |
| JPH02103937A (ja) | 半導体装置の製造方法 | |
| JPH0766277A (ja) | 素子分離方法及び半導体装置 | |
| JPS6386451A (ja) | 半導体装置 | |
| JPH0349212A (ja) | 半導体装置の露光パターン用位置合わせマークの形成方法 |