JPS62260341A - 多層配線層の形成方法 - Google Patents
多層配線層の形成方法Info
- Publication number
- JPS62260341A JPS62260341A JP10530986A JP10530986A JPS62260341A JP S62260341 A JPS62260341 A JP S62260341A JP 10530986 A JP10530986 A JP 10530986A JP 10530986 A JP10530986 A JP 10530986A JP S62260341 A JPS62260341 A JP S62260341A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- interconnection
- etching
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims abstract description 20
- 230000001681 protective effect Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＩＣ製造工程中で多層配線層を形成する方
法に関するものである。
法に関するものである。
第２図（ａ）、（ｂ）は従来のエツチング方法により多
層配線を形成する工程を説明する断面図である。第２図
において、１はシリコン基板、２はシリコン基板１上に
形成された下敷シリコン酸化膜、３．４は配線層で金属
やポリシリコン等が用いられる。５は７第１・レジスト
で、エツチング時に配６％Ｎを残すためのマスクとなる
ものである。
層配線を形成する工程を説明する断面図である。第２図
において、１はシリコン基板、２はシリコン基板１上に
形成された下敷シリコン酸化膜、３．４は配線層で金属
やポリシリコン等が用いられる。５は７第１・レジスト
で、エツチング時に配６％Ｎを残すためのマスクとなる
ものである。
まず、第２図（ａ）に示すように、シリコン基板１上に
下敷シリコン酸化膜２．配線層３，４を順次形成した後
、フォトレジスト 成し、プラズマエツチングによりエツチングし、配線層
３，４のエツチング特性の差を利用して第２図（ｂｌに
示すように配線層３がサイドエツチングされた多層配線
層が形成される。
下敷シリコン酸化膜２．配線層３，４を順次形成した後
、フォトレジスト 成し、プラズマエツチングによりエツチングし、配線層
３，４のエツチング特性の差を利用して第２図（ｂｌに
示すように配線層３がサイドエツチングされた多層配線
層が形成される。
次にエツチング時の作用について説明する。プラズマ中
ではフォ１ーレジスｌ− ５はあまりエツチングされな
い。これに対して、配線層４はフォトレジスト 性度の高いエツチングにより、フォトレジストの幅と同
じくらいの幅を維持しエツチングされる。
ではフォ１ーレジスｌ− ５はあまりエツチングされな
い。これに対して、配線層４はフォトレジスト 性度の高いエツチングにより、フォトレジストの幅と同
じくらいの幅を維持しエツチングされる。
配線層４がエツチングされると、配線層３は配線層４の
２．５倍ぐらいのエツチング速度で等方的にエツチング
され、王族シリコン酸化膜２が露出すると、配線層３は
横方向にエツチングされ、最終的に第２図（ｂ）のよう
な形状ができる。
２．５倍ぐらいのエツチング速度で等方的にエツチング
され、王族シリコン酸化膜２が露出すると、配線層３は
横方向にエツチングされ、最終的に第２図（ｂ）のよう
な形状ができる。
上記のように従来の多層配線層の形成方法では、配Ｉ＠
層の膜質の違いによる異方性度の差とエツチングレート
の差に大きく依存しているため、制御が難しく、またこ
の形状を確認する方法としては、ウェハを割って断面を
観察するしかない等の問題点があった。
層の膜質の違いによる異方性度の差とエツチングレート
の差に大きく依存しているため、制御が難しく、またこ
の形状を確認する方法としては、ウェハを割って断面を
観察するしかない等の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、多層配線層のうちサイドエツチングされる
配線層のエツチング量、すなわち、くい込み量を正確に
、しかも容易に製造・計測ができる配線層の形成方法を
得ることを目的とする。
れたもので、多層配線層のうちサイドエツチングされる
配線層のエツチング量、すなわち、くい込み量を正確に
、しかも容易に製造・計測ができる配線層の形成方法を
得ることを目的とする。
この発明に係る多層配線層の形成方法は、半導体基板上
に絶縁膜を形成し、この絶縁膜の所望する位置に開孔部
が形成された側壁保護膜のパターンを形成した後、第１
層配ＲＭを形成し、この第１Ｍ配線層を前記側壁保護膜
が露出するまでエツチングして前記開孔部に前記第１層
配線層を残して平坦化し、この上に第２層配線層を形成
し、さらに前記第２層配線層上の前記第１層配線層と多
層配線層を形成する位置にレジストパターンを形成し、
とのレジストパターンをマスクとして前記第２層配線層
をエツチングするようにしたものである。
に絶縁膜を形成し、この絶縁膜の所望する位置に開孔部
が形成された側壁保護膜のパターンを形成した後、第１
層配ＲＭを形成し、この第１Ｍ配線層を前記側壁保護膜
が露出するまでエツチングして前記開孔部に前記第１層
配線層を残して平坦化し、この上に第２層配線層を形成
し、さらに前記第２層配線層上の前記第１層配線層と多
層配線層を形成する位置にレジストパターンを形成し、
とのレジストパターンをマスクとして前記第２層配線層
をエツチングするようにしたものである。
この発明においては、半導体基板上の第１層配線層は側
壁保護膜に形成された開孔部内に形成されることから、
この開孔部の大きさにより線幅が決定され、これが維持
されるとともに、第１層配線層上に形成される第２層配
線層のエツチング時に第１Ｍ配線層のダメージを心配す
ることなくエツチングが行える。
壁保護膜に形成された開孔部内に形成されることから、
この開孔部の大きさにより線幅が決定され、これが維持
されるとともに、第１層配線層上に形成される第２層配
線層のエツチング時に第１Ｍ配線層のダメージを心配す
ることなくエツチングが行える。
第１図（ａｌ〜（ｆｌはこの発明の多層配線層の形成工
程の一実施例を説明する断面図である。
程の一実施例を説明する断面図である。
第１図（ａ）〜（ｆ、）において、１１は半導体基板、
１２はこの半導体基板１１上に形成された下敷酸化膜、
１３は第１層配線層が形成される領域のみ開孔部が形成
された側壁保護膜で、例えばレジストを所定のパターン
に形成したものである。
１２はこの半導体基板１１上に形成された下敷酸化膜、
１３は第１層配線層が形成される領域のみ開孔部が形成
された側壁保護膜で、例えばレジストを所定のパターン
に形成したものである。
１４は前記側壁保護膜１３上全面に形成された第１層配
線層で、後工程で開孔部のみに第１層配線層１４として
残るものである。１５は前記側壁保護膜１３上および第
１層配線層１４−ヒに形成された第２層配線層、１６は
前記第２層配線層１５をエツチングする際のマスクとな
るレジストパターンである。
線層で、後工程で開孔部のみに第１層配線層１４として
残るものである。１５は前記側壁保護膜１３上および第
１層配線層１４−ヒに形成された第２層配線層、１６は
前記第２層配線層１５をエツチングする際のマスクとな
るレジストパターンである。
次に多層配線層の形成工程について説明する。
まず、第１図（ａ）に示すように半導体基板１１上に下
敷酸化膜１２を形成する。次に、下敷酸化膜１２上に所
望の線幅の第１層配線層１４が残る開孔パターンが形成
された側壁保護膜１３を形成する。次に、前記開孔部を
含む全面に下層の配線層となる第１層配線層１４を形成
する。次に、第１図（ｂ）に示すように前記開孔部のみ
に第１層配線層１４が残る。ように側壁保護ＩＰＪ１３
が露出するまで、第１層配線層１４をエツチング除去す
る。
敷酸化膜１２を形成する。次に、下敷酸化膜１２上に所
望の線幅の第１層配線層１４が残る開孔パターンが形成
された側壁保護膜１３を形成する。次に、前記開孔部を
含む全面に下層の配線層となる第１層配線層１４を形成
する。次に、第１図（ｂ）に示すように前記開孔部のみ
に第１層配線層１４が残る。ように側壁保護ＩＰＪ１３
が露出するまで、第１層配線層１４をエツチング除去す
る。
その後、第１図（ｃ）に示すように全面に上層の配線層
となる第２層配線層１５を形成する。この時この第２層
配線層１５は均一な膜厚のものが形成される。次いで、
第１層配線層１４に相当する第２７ｉ！配線層１５上に
レジストパターン１６を形成する。次に、第１図（ｄ）
に示すようにレジストパターン１６をマスクとして、異
方性度の高いプラズマエツチングを行い、第２層配線層
１５をエッチジグ除去する。その後、レジストパターン
１６と側壁保護膜１３を除去すると、第１図（ｅ）のよ
うに所望する形状９寸法の多層配線構造が得られる。
となる第２層配線層１５を形成する。この時この第２層
配線層１５は均一な膜厚のものが形成される。次いで、
第１層配線層１４に相当する第２７ｉ！配線層１５上に
レジストパターン１６を形成する。次に、第１図（ｄ）
に示すようにレジストパターン１６をマスクとして、異
方性度の高いプラズマエツチングを行い、第２層配線層
１５をエッチジグ除去する。その後、レジストパターン
１６と側壁保護膜１３を除去すると、第１図（ｅ）のよ
うに所望する形状９寸法の多層配線構造が得られる。
また第１図（ｄ）の状態において等方性エツチングを行
い、レジストパターン１６と側壁保護膜１３を除去する
と、第１図（ｆ）に示すような形状の多層配線構造にす
ることもできる。
い、レジストパターン１６と側壁保護膜１３を除去する
と、第１図（ｆ）に示すような形状の多層配線構造にす
ることもできる。
なお、上記実施例では、多層配線層として２層構造のも
のについて説明したが、同じ方法を用いてさらに多層の
配線を形成する時も同様の効果を奏する。まｔコ上記実
施例では、側壁保護膜としてレジストを用いたが、レジ
ストに材料を限定ずろわけではなく、他の材料でも吠用
できろ。
のについて説明したが、同じ方法を用いてさらに多層の
配線を形成する時も同様の効果を奏する。まｔコ上記実
施例では、側壁保護膜としてレジストを用いたが、レジ
ストに材料を限定ずろわけではなく、他の材料でも吠用
できろ。
この発明は以上説明したとおり、多層配線構造の配線層
形成時に、下層の配線層を側壁保護膜に形成された所望
の線幅の開孔パターン内に形成し、その上に上層の配線
層を形成した後、側壁保護膜を除去するようにしたので
、線幅の確実な多層配線層が形成されろとともに、多層
配線層の確実な線幅制御と、膜厚の均一な配線層の形成
が容易に実現でき、かっ膜厚の均一さにより、エツチン
グがさらに容易となる効果がある。
形成時に、下層の配線層を側壁保護膜に形成された所望
の線幅の開孔パターン内に形成し、その上に上層の配線
層を形成した後、側壁保護膜を除去するようにしたので
、線幅の確実な多層配線層が形成されろとともに、多層
配線層の確実な線幅制御と、膜厚の均一な配線層の形成
が容易に実現でき、かっ膜厚の均一さにより、エツチン
グがさらに容易となる効果がある。
第１図（ａ）〜（ｆ）はこの発明の多層配線層の形成方
法の一実施例の工程を示す断面図、第２図（ａ）、（ｂ
）は従来の多層配線層の形成方法の工程を示す断面図で
ある。 図において、１１は半導体基板、１２は下敷酸化膜、１
３は側壁保護膜、１４は第１層配線層、１５は第２層配
線層、１６はレジス）・パターンである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第１図
法の一実施例の工程を示す断面図、第２図（ａ）、（ｂ
）は従来の多層配線層の形成方法の工程を示す断面図で
ある。 図において、１１は半導体基板、１２は下敷酸化膜、１
３は側壁保護膜、１４は第１層配線層、１５は第２層配
線層、１６はレジス）・パターンである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第１図
Claims (1)
- 半導体基板上に下敷酸化膜を形成し、その上に下層の配
線層となる所望の線幅の開孔部が形成された側壁保護膜
を形成する工程、前記開孔部を含む全面に下層の配線層
を形成した後、前記下層の配線層が前記開孔部のみに残
るように前記側壁保護膜が露出するまでエッチング除去
する工程、全面に上層の配線層を形成する工程、前記下
層の配線層に対応する前記上層の配線層上にレジストパ
ターンを形成する工程、前記レジストパターンをマスク
として前記上層の配線層をエッチングで除去する工程と
を含み、多層配線層を形成することを特徴とする多層配
線層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10530986A JPS62260341A (ja) | 1986-05-06 | 1986-05-06 | 多層配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10530986A JPS62260341A (ja) | 1986-05-06 | 1986-05-06 | 多層配線層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62260341A true JPS62260341A (ja) | 1987-11-12 |
Family
ID=14404102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10530986A Pending JPS62260341A (ja) | 1986-05-06 | 1986-05-06 | 多層配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62260341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120285A (ja) * | 1992-03-04 | 1994-04-28 | Internatl Business Mach Corp <Ibm> | 集積回路デバイスの入力／出力ポイント再構成装置及び方法、並びに入力／出力ポイントを再構成するためのエレメント形成方法 |
-
1986
- 1986-05-06 JP JP10530986A patent/JPS62260341A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06120285A (ja) * | 1992-03-04 | 1994-04-28 | Internatl Business Mach Corp <Ibm> | 集積回路デバイスの入力／出力ポイント再構成装置及び方法、並びに入力／出力ポイントを再構成するためのエレメント形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62260341A (ja) | 多層配線層の形成方法 | |
| JPS5933833A (ja) | 半導体装置の製造方法 | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| JP2666393B2 (ja) | 半導体装置 | |
| JPH07130741A (ja) | 半導体装置の製造方法 | |
| JP2597424B2 (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS62104139A (ja) | 半導体装置の製造方法 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS63226931A (ja) | 半導体装置の製造方法 | |
| JPS63133647A (ja) | 半導体装置の製造方法 | |
| JPS60202954A (ja) | 半導体装置の製造方法 | |
| JPH0314260A (ja) | 半導体装置の製造方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPS58157137A (ja) | 半導体装置の製造方法 | |
| JPS59124726A (ja) | 半導体装置の製造方法 | |
| JPH02253615A (ja) | 半導体装置の製造方法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 | |
| JPS63240042A (ja) | 半導体装置の製造方法 | |
| JPS6395648A (ja) | 半導体装置の製造方法 | |
| JPS61244042A (ja) | 素子分離領域の形成方法 | |
| JPS63111619A (ja) | 半導体装置の製造方法 |