DE19907621B4 - Ätzmaskierung - Google Patents
Ätzmaskierung Download PDFInfo
- Publication number
- DE19907621B4 DE19907621B4 DE1999107621 DE19907621A DE19907621B4 DE 19907621 B4 DE19907621 B4 DE 19907621B4 DE 1999107621 DE1999107621 DE 1999107621 DE 19907621 A DE19907621 A DE 19907621A DE 19907621 B4 DE19907621 B4 DE 19907621B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- structuring
- conductive
- substrate
- electrically
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 230000000873 masking effect Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000001020 plasma etching Methods 0.000 claims abstract description 12
- 229920000642 polymer Polymers 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000012811 non-conductive material Substances 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 239000011651 chromium Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 2
- 229910052709 silver Inorganic materials 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 1
- 150000004706 metal oxides Chemical class 0.000 claims 1
- 229920000620 organic polymer Polymers 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 69
- 239000004922 lacquer Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000609 electron-beam lithography Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 235000003197 Byrsonima crassifolia Nutrition 0.000 description 1
- 240000001546 Byrsonima crassifolia Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Ätzmaskierung,
insbesondere zur Strukturierung von Polymeren oder nichtleitenden
Materialien in Plasmaätzprozessen,
mit mindestens einer Maskierschicht (10) auf mindestens einer Strukturierungsschicht (12)
auf einem elektrisch zumindest weitgehend isolierenden Substrat
(13), wobei zwischen der Maskierschicht (10) und der Strukturierungsschicht
(12) zumindest eine erste elektrisch leitende Leitschicht (11) vorgesehen
ist, dadurch gekennzeichnet, dass zwischen der Strukturierungsschicht (12)
und dem Substrat (13) eine zweite elektrisch leitende Leitschicht
vorgesehen ist.
Description
- Die Erfindung betrifft eine Ätzmaskierung, insbesondere zur Strukturierung elektrisch nichtleitender Materialien mit Plasmaätzprozessen, nach der Gattung des Hauptanspruches.
- Die Verwendung von Lack-, Oxid- oder Metallschichten als Ätzmaskierungen bei Trockenätzprozessen bzw. Plasmaätzprozessen, insbesondere zur Strukturierung von Polymeren wie beispielsweise Photolacken, ist in der Mikromechanik und der Mikroelektronik vielfach bekannt. Dazu sei auf das Buch „Ätzverfahren für die Mikrotechnik" von Michael Köhler, Verlag Wiley-VCH, verwiesen.
- Im einzelnen wird mit bekannten Ätzmasken und Strukturierungsverfahren auf einem Substrat zunächst eine Schicht aus einem im weiteren zu strukturierenden Material wie beispielsweise einem Photolack, einem Polymer oder einem Siliziumoxid abgeschieden. Auf dieser Schicht wird dann üblicherweise eine Maskierschicht aus einem Polymer, wie beispielsweise einem Photolack, oder einem oxidischen Material aufgebracht. Danach wird zunächst die Maskierschicht in an sich bekannter Weise photolithographisch strukturiert, um anschließend, beispielsweise über einen Plasmaätzprozeß, mit der so erzeugten Ätzmaskierung die darunter befindliche Schicht auf dem Substrat zu strukturieren. Abschließend wird die Ätzmaskierung auf der fertig strukturierten Schicht wieder entfernt.
- Bei einem derartigen Strukturieren von beispielsweise organischen Schichten oder Siliziumoxidschichten auf einem isolierenden Substrat unter Verwendung einer Photolackmaske oder einer oxidischen Ätzmaskierung, sind jedoch vielfach lateral über das Substrat unterschiedliche Ätzraten zu beobachten. Dies gilt besonders für Plasmaätzprozesse mit einer zusätzlich anliegenden Substratelektrodenspannung. Infolge der daraus resultierenden unterschiedlichen Ätzzeiten muß das gesamte Substrat mit den aufgebrachten Schichten daher solange geätzt werden, bis auch an den Stellen mit geringer Ätzrate alle gewünschten Strukturen freigeätzt sind. Da überdies die erzielten Ätzprofile von der Ätzzeit abhängig sind, treten neben einer verlängerten Gesamtätzzeit auch lateral unterschiedliche und unerwünschte Ätzprofile über dem Substrat auf. Ein weiteres Problem bei der Bearbeitung von isolierenden Substraten oder zu strukturierenden Schichten in Plasmaätzprozessen ist außerdem eine gegenüber entsprechenden leitenden Schichten insgesamt deutlich verminderte Ätzrate.
- Bei bekannten Plasmaätzanlagen auf Basis eines RIE- oder ECR-Plasmatrockenätzprozesses liegt das zu ätzende Substrat auf einer Elektrode auf, in die eine hochfrequente Wechselspannung bzw. Biasspannung (beispielsweise 13,56 MHz) eingekoppelt wird. Bei elektrisch isolierenden Substraten wird dabei das auftretende elektrische Feld stark geschwächt, da Freiräume zwischen der Elektrode und dem Substrat, Durchbiegungen des Substrates, insbesondere infolge eines Helium-Polsters zwischen dem Substrat und der Substratelektrode zur besseren Wärmeanbindung, Substratunebenheiten, das Substrat selbst und die darauf aufgebrachten Schichten als Dielektrikum wirken.
- Aufgrund der im Plasma vorhandenen Elektronen lädt sich die Substratoberfläche bzw. Schichtoberfläche bei elektrisch isolierenden Materialien zudem negativ gegenüber der Plasmakammer auf. Die so erzeugten Ladungen sind dabei nicht frei beweglich, so daß lokal unterschiedliche Potentiale auf der Substratoberfläche lokal unterschiedliche Biasspannungen bewirken, was letztlich Ursache für die erläuterten Inhomogenitäten ist.
- Es ist bekannt, eine leitfähige Schicht zum Ausgleich von Potentialunterschieden auf Bauelementen vorzusehen. So wird gemäß der Lehre von beispielsweise
DE 42 01 661 A1 u. a. vorgeschlagen, auf einem Siliziumsubstrat zunächst einen Siliziumdioxidfilm zu erzeugen, und danach auf diesen Siliziumdioxidfilm einen elektrisch leitfähigen AlSiCu-Dünnfilm aufzubringen. Dieser Dünnfilm stellt die eigentliche Strukturierungsschicht dar. Auf diesem AlSiCu-Dünnfilm wird weiter ein Kohlenstofffilm gebildet, worauf schließlich eine Photolackmaske aufgetragen und photolithographisch strukturiert wird. Durch Ätzverfahren wird die Struktur der Photolackschicht letztlich in den Dünnfilm übertragen. Dabei dient der Kohlenstofffilm der Verbesserung des Selektionsverhältnisses von Ätzmaske zu dem zu ätzenden Material beim Trockenätzen. Insbesondere wird durch den als Maske eingesetzten Kohlenstofffilm erreicht, dass dieser beim Trockenätzen nicht aufgeladen wird, so dass ein niedriges Geometrieverhältnis erzielbar ist und ein unerwünschter Mikroladeeffekt verringert wird. - Weiter ist aus
US 5,441,849 bekannt, auf einem Halbleitersubstrat zunächst eine dünne Aluminiumschicht und darauf eine Lacksschicht aufzubringen, die eine strahlungsinduzierte elektrische Leitfähigkeit aufweist. Auf dieser Leitschicht wird weiter eine elektrisch isolierende Glasschicht aus einem Silikatglas aufgebracht. Schließlich befindet sich auf der Silikatglasschicht eine Lackschicht aus einem für die Elektronenstrahl-Lithographie geeigneten Lack. - Schließlich ist aus der
US 4,323,638 ein Elektronenstrahl-Lithographie-System bekannt, bei dem auf einem Siliziumwafer eine Strukturierungsschicht abgeschieden wird. Diese Strukturierungsschicht ist beispielsweise eine Lackschicht. Auf die Lackschicht kann eine weitere Schicht aus einem intrinsischen Halbleitermaterial abgeschieden werden, der bei relativ hohen elektrischen Feldstärken, wie sie bei der Elektronenstrahl-Lithographie typischerweise auftreten, elektrisch leitfähig wird. Somit dient sie dem Abfluss elektrischer Ladungen, die sich ansonsten bei der Elektronenstrahl-Lithographie auf der Oberfläche ansammelten. Es ist weiter vorgesehen, dass sich auf der Oberfläche der Halbleiterschicht eine weitere Lackschicht befindet. Gemäß dieser Lehre kann sich die bei Ladungseinfall elektrisch leitfähig werdende intrinsische Halbleiterschicht bereichsweise auch unterhalb des als Substrat dienenden Siliziumwafers befinden. - Es ist jedoch aus dem Stand der Technik nicht bekannt, auf einem elektrisch zumindest weitgehend isolierenden Substrat eine Schichtenfolge aus einer Strukturierungsschicht und einer Maskierschicht aufeinander anzuordnen, wobei zwischen den Schichten eine erste bzw. eine zweite elektrisch leitende Leitschicht vorgesehen ist.
- Vorteile der Erfindung
- Die erfindungsgemäße Ätzmaskierung hat gegenüber dem Stand der Technik den Vorteil, daß beim Ätzen der Strukturierungsschicht nicht nur ein Ausgleich von Potentialunterschieden in der Maskierungsschicht stattfindet, sondern auch gleichzeitig insbesondere in der Strukturschicht auftretende, unerwünschte Feldinhomogenitäten vermieden werden, die durch das elektrisch zumindest weitgehend isolierende Substrat verursacht werden. Das Ätzergebnis wird dadurch optimiert.
- Die erfindungsgemäße Ätzmaskierung eignet sich dabei besonders für elektrisch nichtleitende oder schwachleitende Materialien, d.h. Substrate und/oder Maskierschichten und/oder Strukturierungsschichten, die elektrisch weitgehend isolierend sind. Auch kann sie insbesondere zur Strukturierung von Polymeren in Trockenätzprozessen und in der additiven Integrationstechnik zur Erzeugung optischer Strukturen eingesetzt werden.
- Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den in den Unteransprüchen genannten Maßnahmen.
- So besteht die erste Leitschicht (
11 ) und/oder die zweite Leitschicht vorteilhaft aus einem Metall oder einer Metallegierung, wie insbesondere Kupfer, Chrom, Aluminium, Silber oder Gold. - Die erste Leitschicht (
11 ) und/oder die zweite Leitschicht kann überdies sehr vorteilhaft in an sich bekannter Weise mit einer Substratelektrode elektrisch verbunden sein. - Zeichnungen
- Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und in der nachfolgenden Beschreibung näher erläutert. Es zeigen die
1 bis3 die Strukturierung einer Strukturierungsschicht auf einem Substrat mittels einer Ätzmaskierung in verschiedenen Verfahrensabschnitten. - Ausführungsbeispiele
- Die
1 zeigt ein Substrat13 , das beispielsweise aus Silizium oder Siliziumdioxid besteht, auf dem eine zu strukturierende Strukturierungsschicht12 aus einem Polymer, wie beispielsweise einem an sich bekannten Photolack, abgeschieden ist. Alternativ besteht die Strukturierungsschicht12 beispielsweise aus einem Siliziumoxid wie SiO2. Die Strukturierungsschicht12 hat eine typische Dicke von 1 bis 25 μm. Der sie in diesem Beispiel bildende Photolack wurde bei einer Temperatur von ca. 200°C ausgeheizt oder auf eine andere, an sich bekannte Weise ausgehärtet. Auf der Strukturierungsschicht12 befindet sich weiter eine elektrisch leitende Leitschicht11 aus Kupfer mit einer Dicke von 5 nm bis 2 μm, insbesondere von 500 nm. Auf der Leitschicht11 ist schließlich eine Maskierschicht10 vorgesehen, die aus einem an sich bekannten Photolack mit einer typischen Dicke von ca. 1,5 μm besteht. Weiter ist zwischen der Strukturierungsschicht12 und dem Substrat13 eine in den Figuren nicht dargestellte zweite elektrisch leitende Leitschicht vorgesehen, die vorzugsweise ebenfalls eine Metallschicht ist. Die erste Leitschicht und/oder die zweite Leitschicht können überdies sehr vorteilhaft in an sich bekannter Weise mit einer Substratelektrode elektrisch leitend verbunden sein, über die beispielsweise eine hochfrequente Wechselspannung eingekoppelt wird, so daß die Leitschicht und die Substratelektrode auf gleichem Potential liegen. - Die
2 zeigt, wie im ersten Verfahrensschritt die Maskierschicht10 zunächst über ein an sich bekanntes photolithographisches Strukturierungsverfahren strukturiert wird, so daß sie im weiteren als Ätzmaske für die Strukturierung der Leitschicht11 und der Strukturierungsschicht12 dient. Anschließend erfolgt dann eine naßchemische Ätzung der Leitschicht11 über einen an sich bekannten Ätzprozeß. Alternativ kann die Ätzung der Leitschicht aber auch in bekannter Weise über einen Plasmaätzprozeß ausgeführt werden. - Nachfolgend wird gemäß
3 über einen an sich bekannten ECR- („electron cyclotron resonance") oder RIE-Plasmatrockenätzprozeß („reactive ion etching"), beispielsweise in einem Sauerstoffplasma, eine Strukturierung der Strukturierungsschicht12 vorgenommen, wobei die Struktur der Maskierschicht10 in die Strukturierungsschicht12 übertragen wird. - Nach Abschluß der Strukturierung der Strukturierungsschicht
12 werden schließlich die Maskierschicht10 und die erste Leitschicht11 wieder entfernt. Dieses Entfernen erfolgt beispielsweise naßchemisch unter Verwendung einer wäßrigen HNO3-Lösung.
Claims (5)
- Ätzmaskierung, insbesondere zur Strukturierung von Polymeren oder nichtleitenden Materialien in Plasmaätzprozessen, mit mindestens einer Maskierschicht (
10 ) auf mindestens einer Strukturierungsschicht (12 ) auf einem elektrisch zumindest weitgehend isolierenden Substrat (13 ), wobei zwischen der Maskierschicht (10 ) und der Strukturierungsschicht (12 ) zumindest eine erste elektrisch leitende Leitschicht (11 ) vorgesehen ist, dadurch gekennzeichnet, dass zwischen der Strukturierungsschicht (12 ) und dem Substrat (13 ) eine zweite elektrisch leitende Leitschicht vorgesehen ist. - Ätzmaskierung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Leitschicht (
11 ) und/oder die zweite Leitschicht aus einem Metall oder einer Metallegierung, insbesondere aus Kupfer, Chrom, Aluminium, Silber oder Gold, besteht. - Ätzmaskierung nach Anspruch 1, dadurch gekennzeichnet, dass die Strukturierungsschicht (
12 ) und die Maskierschicht (10 ) aus einem zumindest weitgehend elektrisch nichtleitenden Material, insbesondere einem Photolack, einem organischen Polymer, einem Siliziumoxid oder einem Metalloxid bestehen. - Ätzmaskierung nach Anspruch 1, dadurch gekennzeichnet, dass die erste Leitschicht (
11 ) eine Dicke von 5 nm bis 2 μm, insbesondere von 100 nm bis 1 μm hat. - Ätzmaskierung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erste Leitschicht (
11 ) und/oder die zweite Leitschicht mit einer Substratelektrode elektrisch leitend verbunden ist und auf dem gleichen Potential wie die Substratelektrode liegt.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999107621 DE19907621B4 (de) | 1999-02-23 | 1999-02-23 | Ätzmaskierung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1999107621 DE19907621B4 (de) | 1999-02-23 | 1999-02-23 | Ätzmaskierung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19907621A1 DE19907621A1 (de) | 2000-08-31 |
| DE19907621B4 true DE19907621B4 (de) | 2005-12-15 |
Family
ID=7898468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1999107621 Expired - Fee Related DE19907621B4 (de) | 1999-02-23 | 1999-02-23 | Ätzmaskierung |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19907621B4 (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7038293B2 (en) * | 2004-03-29 | 2006-05-02 | Northrop Grumman Corp. | Dissipation of a charge buildup on a wafer portion |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4323638A (en) * | 1980-08-18 | 1982-04-06 | Bell Telephone Laboratories, Incorporated | Reducing charging effects in charged-particle-beam lithography |
| DE4201661A1 (de) * | 1991-01-22 | 1992-07-30 | Toshiba Kawasaki Kk | Verfahren zur herstellung einer halbleiteranordnung |
| US5441849A (en) * | 1988-07-11 | 1995-08-15 | Hitachi, Ltd. | Method of forming pattern and making semiconductor device using radiation-induced conductive resin bottom resist layer |
-
1999
- 1999-02-23 DE DE1999107621 patent/DE19907621B4/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4323638A (en) * | 1980-08-18 | 1982-04-06 | Bell Telephone Laboratories, Incorporated | Reducing charging effects in charged-particle-beam lithography |
| US5441849A (en) * | 1988-07-11 | 1995-08-15 | Hitachi, Ltd. | Method of forming pattern and making semiconductor device using radiation-induced conductive resin bottom resist layer |
| DE4201661A1 (de) * | 1991-01-22 | 1992-07-30 | Toshiba Kawasaki Kk | Verfahren zur herstellung einer halbleiteranordnung |
Non-Patent Citations (2)
| Title |
|---|
| JP 61172332 A. In: Patent Abstracts of Japan * |
| JP 61-172332 A. In: Patent Abstracts of Japan |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19907621A1 (de) | 2000-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1963227B1 (de) | Mikromechanisches bauelement und herstellungsverfahren | |
| DE19929239B4 (de) | Verfahren zur Herstellung von MOS-FET-Halbleiterelementen | |
| DE19808989B4 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
| DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
| EP0645808A1 (de) | Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat | |
| EP0094528A2 (de) | Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen | |
| DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
| DE2709933C2 (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten | |
| DE4232820B4 (de) | Verfahren zur Herstellung eines MOSFET | |
| DE19748274B4 (de) | Verfahren zur Herstellung eines Kondensators | |
| DE2734982A1 (de) | Verfahren zum herstellen von silicium enthaltenden leiterzuegen | |
| DE102021202238A1 (de) | Elektrisch betätigbarer MEMS-Schalter | |
| CH693158A5 (de) | Verfahren zur Herstellung metallischer Mikrostrukturen. | |
| DE10350038A1 (de) | Verfahren zum anodischen Bonden von Wafern und Vorrichtung | |
| DE19907621B4 (de) | Ätzmaskierung | |
| EP1193742A2 (de) | Verfahren zum Herstellen von integrierten Schaltungsanordnungen sowie zugehörige Schaltungsanordnungen, insbesondere Tunnelkontaktelemente | |
| DE2823881A1 (de) | Leiterbahnueberkreuzungen fuer integrierte rc-netzwerke | |
| DE3128982C2 (de) | Verfahren zur Herstellung mindestens eines Josephson-Tunnelelementes | |
| EP1289876B1 (de) | Mikrostruktur und verfahren zu deren herstellung | |
| DE2900747C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE10326087B4 (de) | Bauelement mit einer Nutzstruktur und einer Hilfsstruktur | |
| DE4311509C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| DE19723330A1 (de) | Verfahren zur Herstellung von Dünnschichttransistoren und Dünnschichttransistor | |
| DE10043215C1 (de) | Verfahren zur Herstellung einer Antifuse, Antifuse zur selektiven elektrischen Verbindung von benachbarten leitenden Bereichen und integrierte Schaltung mit einer Antifuse | |
| DE102005004596B4 (de) | Verfahren zur Herstellung von verrundeten Polysiliziumelektroden auf Halbleiterbauelementen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |