DE19748274B4 - Verfahren zur Herstellung eines Kondensators - Google Patents

Verfahren zur Herstellung eines Kondensators Download PDF

Info

Publication number
DE19748274B4
DE19748274B4 DE19748274A DE19748274A DE19748274B4 DE 19748274 B4 DE19748274 B4 DE 19748274B4 DE 19748274 A DE19748274 A DE 19748274A DE 19748274 A DE19748274 A DE 19748274A DE 19748274 B4 DE19748274 B4 DE 19748274B4
Authority
DE
Germany
Prior art keywords
insulating layer
layer
storage node
conductive
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19748274A
Other languages
English (en)
Other versions
DE19748274A1 (de
Inventor
Sang-Gi Ko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19748274A1 publication Critical patent/DE19748274A1/de
Application granted granted Critical
Publication of DE19748274B4 publication Critical patent/DE19748274B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zum Herstellen eines Kondensators, mit folgenden Schritten:
(i) Herstellen einer ersten Isolierschicht (22) mit einem Kontaktloch darin auf einem Substrat (21),
(ii) Herstellen einer ersten leitenden Schicht (25) im Kontaktloch und auf der ersten Isolierschicht (22),
(iii) Herstellen einer zweiten Isolierschicht (26a) und einer dritten Isolierschicht (27a) auf einem Bereich der ersten leitenden Schicht (25), wo ein Kondensator anzubringen ist, wobei die dritte Isolierschicht (27a) eine größere Breite als die zweite Isolierschicht (26a) aufweist,
(iv) Herstellen einer zweiten leitenden Schicht (29) auf der gesamten Oberfläche der resultierenden Struktur,
(v) anisotropes Überätzen der zweiten (29) und der ersten (25) leitenden Schicht, um eine Speicherknotenelektrode mit einem säulenförmigen Speicherknoten (29a) mit ebenem Rand und einem Speicherknoten (25a) auszubilden,
(vi) Entfernen der zweiten und der dritten Isolierschicht (26a, 27a),
(vii) Herstellen einer dielektrischen Schicht (30) auf der Speicherknotenelektrode, und
(viii) Herstellen einer dritten leitenden...

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Kondensators, spezieller ein Verfahren zur Herstellung eines Kondensators, das es ermöglicht, die Kapazität des Kondensators auf einfache Weise bei guter Reproduzierbarkeit einzustellen.
  • Es wurden Forschungs- und Entwicklungsvorhaben ausgeführt, um Halbleiterbauteile mit hoher Integrationsdichte zu erhalten. Um DRAM-Bauteile zu minimieren, wurden verschiedene Zellstrukturen vorgeschlagen.
  • Im allgemeinen wird bei einer Speicherzelle mit einem Transistor und einem Kondensator eine Signalladung in einen mit einem Transistor (Schalttransistor) verbundenen Kondensator eingespeichert. Je kleiner die Größe einer Speicherzelle ist, desto kleiner ist die Größe des Kondensators. Im Ergebnis verringert sich die Ladungsmenge, die im Speicherknoten eingespeichert werden kann.
  • Daher muss ein Speicherknoten mit Kondensator bei einer Speicherzelle mindestens eine vorbestimmte Fläche aufweisen, damit die Kapazität vorliegt, die dazu erforderlich ist, ein Signal fehlerfrei zu übertragen. D. h., dass der Kondensator des Speicherknotens innerhalb einer begrenzten Fläche eines Halbleitersubstrats eine relativ große Fläche aufweisen muss, um eine hohe Kapazität zu erzielen.
  • Kondensatoren mit Rippen- oder Säulenstruktur werden zunehmend gegenüber solchen mit einer Struktur mit parallelen Platten bevorzugt. Ein Kondensator mit Stift- oder Säulenstruktur kann erhöhte Kapazität aufweisen. Jedoch besteht bei einem Kondensator mit Säulenstruktur das Problem, dass Leckströme entstehen, da sich am scharfen Rand des Kondensators ein hohes elektrisches Feld konzentriert.
  • Nun werden unter Bezugnahme auf die beigefügten 1 und 2 ein herkömmlicher Kondensator sowie ein Verfahren zum Herstellen desselben im einzelnen erläutert.
  • 1 ist eine Schnittansicht, die den Aufbau eines herkömmlichen Kondensators veranschaulicht, und die 2a bis 2e sind Schnittansichten zum Veranschaulichen eines herkömmlichen Herstellverfahrens für denselben.
  • Zunächst werden auf einem Substrat 1 aufeinanderfolgend eine Zwischenschicht-Isolierschicht 2 und eine Sperrschicht 3 hergestellt, die in einem vorbestimmten Abschnitt des Substrats 1 ein gemeinsames Kontaktloch aufweisen.
  • Als zweites wird im Kontaktloch und in einem vorbestimmten Abschnitt der Sperrschicht 3 benachbart zu diesem ein Speicherknoten 5a ausgebildet, und dann wird ein säulenförmiger Speicherknoten 8 im Randabschnitt der Oberseite des Speicherknotens 5a ausgebildet. In diesem Fall weist der säulenförmige Speicherknoten 8 einen scharfkantigen Rand auf.
  • Als nächstes wird auf der gesamten Oberfläche eine dielektrische Schicht 9 hergestellt, auf der ein plattenförmiger Knoten 10 ausgebildet wird. Im Ergebnis ist ein U-förmiger Kondensator fertiggestellt.
  • Bei einem herkömmlichen Verfahren zum Herstellen eines Kondensators wird die Zwischenschicht-Isolierschicht 2 durch einen thermischen Oxidationsprozess oder einen chemischen Dampfniederschlagungsprozess (CVD) auf dem Substrat 1 hergestellt, wie es durch 2a veranschaulicht ist. Dann wird auf der Zwischenschicht-Isolierschicht 2 die Sperrschicht 3 aus Nitrid hergestellt. Als nächstes wird eine Photoresistschicht 4 auf die Sperrschicht 3 aufgetragen, und sie wird anschließend belichtet und entwickelt, um strukturiert zu werden. Anschließend wird, mit dem Photoresistmuster 4 als Maske, ein anisotroper Ätzvorgang für die Sperrschicht 3 und die Zwischenschicht-Isolierschicht 2 ausgeführt, bis ein vorbestimmter Abschnitt des Substrats 1 freigelegt ist, um dadurch ein Kontaktloch auszubilden.
  • Gemäß 2b wird die verbliebene Photoresistschicht 4 entfernt, und auf der gesamten Oberfläche wird eine Polysiliziumschicht 5 hergestellt. Als nächstes wird auf der Polysiliziumschicht 5 eine ebene Schutzschicht 6 aus entweder Phosphorsilikatglas (PSG) oder Borphosphorsilikatglas (BPSG) hergestellt.
  • Gemäß 2c wird auf die gesamte Oberfläche eine andere Photoresistschicht 7 aufgetragen, die dann belichtet und entwickelt wird, um strukturiert zu werden. Mit dem Photoresistmuster 7 als Maske wird die ebene Schutzschicht 6 anisotrop geätzt, um über dem Kontaktloch eine säulenförmige Schicht 6a auszubilden.
  • Gemäß 2d wird die verbliebene Photoresistschicht 7 entfernt. Anschließend wird auf der gesamten Oberfläche eine Polysiliziumschicht hergestellt, die dann durch reaktives Ionenätzen (RIE) anisotrop geätzt wird, um dadurch einen säulenförmigen Speicherknoten 8 auszubilden, der die säulenförmige Schicht 6a umgibt. Dabei wird gleichzeitig der Speicherknoten 5a anisotrop geätzt. Als nächstes wird die säulenförmige Schicht 6a durch Nassätzen entfernt. In diesem Fall dient die Sperrschicht 3 dazu, die Zwischenschicht-Isolierschicht 2 zu schützen.
  • Gemäß 2e werden eine Oxidschicht und dann eine Polysiliziumschicht auf der gesamten Oberfläche hergestellt und anschließend strukturiert, um dadurch eine dielektrische Schicht 9 und einen plattenförmigen Knoten 10 auszubilden, wodurch ein herkömmlicher U-förmiger Kondensator fertiggestellt wird.
  • Bei diesem herkömmlichen Kondensator und dem Herstellverfahren für denselben bestehen jedoch die folgenden Probleme:
    • – erstens bestehen Stromlecks durch den scharfkantigen Rand des säulenförmigen Speicherknotens, da sich dort elektrische Felder konzentrieren;
    • – zweitens ist es schwierig, da die Höhe des säulenförmigen Speicherknotens vom Ausmaß des Ätzens abhängt, die Kapazität korrekt einzustellen, wodurch sich die Reproduzierbarkeit von Kondensatoren verschlechtert.
  • Die DE 44 30 760 A1 beschreibt ein Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktspeicher, bei dem auf eine leitende Schicht, die auf einer Isolationsstruktur und in einem darin ausgebildeten Kontaktloch hergestellt ist, eine erste und eine zweite Isolationsschicht abgeschieden werden, die unterschiedliche Ätzraten aufweisen. Zur Strukturierung der Isolationsschichten wird als Ätzmaske ein Photoresist verwendet. Durch isotropes Naßätzen wird erreicht, dass die obere Isolationsschicht über die untere Isolationsschicht vorsteht. Anschließend wird eine weitere leitende Schicht ausgebildet. Danach wird ein Oxidfilm über die gesamte freigelegte Oberfläche der resultierenden Struktur gelegt und über seine gesamte Oberfläche geätzt, wobei sich an der Stufe der oberen leitenden Schicht, die im Bereich der Isolationsschichten entsteht, ein Seitenwandabstandshalter ausgebildet wird. Als nächstes wird ein anisotropes Ätzen durchgeführt, wobei die Seitenwandabstandshalter und die obere der beiden Isolierschichten als Ätzmaske zum Strukturieren der unteren Speicherknotenelektrode dienen.
  • Die DE 42 24 946 A1 beschreibt die Ausbildung einer Vielzahl von verschiedenen Kondensatorstrukturen, wobei zum Ätzen dieser Kondensatorstrukturen stets entsprechende Ätzmasken eingesetzt werden. Ein Strukturieren einer unteren leitenden Schicht durch einfaches Überätzen leitender Schichten wird nicht durchgeführt.
  • Die DE 44 41 153 A1 beschreibt ein Strukturierungsverfahren für leitende Schichten zum Ausbilden einer unteren Speicherknotenelektrode, bei dem der Aufbau aus leitenden Schichten ausschließlich unter Verwendung von Ätzmasken geätzt wird, um die gewünschte Elektrodenform herzustellen. Hierbei wird zum Ätzen einer oberen leitenden Schicht ein Photoresistmuster eingesetzt. Um aus der so strukturierten oberen leitenden Schicht die leitenden Ringbereiche zu erhalten, werden Oxidfilmabstandshalter hergestellt, die beim folgenden Ätzen als Maske dienen. Dieses Verfahren benötigt für sämtliche Ätzschritte der leitenden Materialien speziell hierfür hergestellte Masken aus Isolationsmaterial, insbesondere aus Oxid oder aus Photoresist.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Kondensators bereit zu stellen, das es ermöglicht, die Kapazität des Kondensators auf einfache Weise bei guter Reproduzierbarkeit herzustellen.
  • Diese Aufgabe ist hinsichtlich des Verfahrens zur Herstellung eines Kondensators durch die Lehre des beigefügten Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen des erfindungsgemässen Verfahrens werden in den Unteransprüchen dargelegt.
  • Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd für die beanspruchte Erfindung sind.
  • Die Zeichnungen, die beigefügt sind, um das verständnis der Erfindung zu fördern, veranschaulichen Ausführungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung dazu, deren Prinzipien zu erläutern.
  • 1 ist eine Schnittansicht zum Veranschaulichen des Aufbaus eines herkömmlichen Kondensators;
  • 2a bis 2e sind Schnittansichten zum veranschaulichen eines Verfahrens zum Herstellen des herkömmlichen Kondensators;
  • 3 ist eine Schnittansicht zum Veranschaulichen des Aufbaus eines Kondensators gemäß einem ersten Ausführungsbeispiel der Erfindung;
  • 4a bis 4f sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen des Kondensators gemäß dem ersten Ausführungsbeispiel der Erfindung;
  • 5 ist eine Schnittansicht zum Veranschaulichen des Aufbaus eines Kondensators gemäß einem zweiten Ausführungsbeispiel der Erfindung;
  • 6a bis 6f sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen des Kondensators gemäß dem zweiten Ausführungsbeispiel der Erfindung;
  • 7 ist eine Schnittansicht zum Veranschaulichen des Aufbaus eines Kondensators gemäß einem dritten Ausführungsbeispiel der Erfindung; und
  • 8a bis 8e sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen des Kondensators gemäß dem dritten Ausführungsbeispiel der Erfindung.
    •
  • Zuerst sind gemäß 3 auf einem Substrat 21 aufeinanderfolgend eine Zwischenschicht-Isolierschicht 22 und eine Sperrschicht 23 mit einem Kontaktloch ausgebildet.
  • Zweitens ist im Kontaktloch und auf der Sperrschicht 23 angrenzend an dieses ein Speicherknoten 25a ausgebildet. Im oberen Teil des Umfangs des Speicherknotens 25a ist ein säulenförmiger Speicherknoten 29 ausgebildet. Es sei darauf hingewiesen, dass in diesem Fall der Rand des säulenförmigen Speicherknotens 29 eben ist.
  • Auf den Oberflächen des Speicherknotens 25a und des säulenförmigen Speicherknotens 29 sowie auf der Sperrschicht 23 ist eine dielektrische Schicht 30 ausgebildet. Auf dieser befindet sich ein plattenförmiger Knoten 31, wodurch ein U-förmiger Kondensator gebildet ist.
  • Nun wird unter Bezugnahme auf die 4a bis 4f ein Verfahren zum Herstellen dieses Kondensators gemäß dem ersten Ausführungsbeispiel der Erfindung erläutert.
  • Zunächst wird gemäß 4a die Zwischenschicht-Isolierschicht 22 durch einen thermischen Oxidationsprozess oder einen CVD-Prozess auf dem Substrat 21 hergestellt. Anschließend werden die Sperrschicht 23 und eine Photoresistschicht 24 aufeinanderfolgend auf der Zwischenschicht-Isolierschicht 22 hergestellt. Als nächstes wird die Photoresistschicht 24 einem Belichtungs- und Entwicklungsvorgang in solcher Weise unterzogen, dass sie nur dort entfernt ist, wo ein Kontaktloch anzubringen ist. Danach werden die Sperrschicht 23 und die Zwischenschicht-Isolierschicht 22 selektiv entfernt, wobei das Photoresistmuster 24 als Maske dient, um ein Kontaktloch auszubilden.
  • Gemäß 4b wird die verbliebene Photoresistschicht 24 entfernt, und dann wird auf der gesamten Oberfläche eine Polysiliziumschicht 25 hergestellt. Als nächstes wird auf der gesamten Oberfläche der Polysiliziumschicht 25 eine ebene Schutzschicht 26 aus Phosphorsilikatglas (PSG) oder Borphosphorsilikatglas (BPSG) hergestellt. Anschließend wird auf der ebenen Schutzschicht 26 eine Isolierschicht 27 aus einem Hochtemperatur-Niederdruck-Dielektrikum (HLD) oder aus einem Hochtemperaturoxid (HTO) hergestellt.
  • Gemäß 4c wird eine Photoresistschicht 28 auf die gesamte Oberfläche aufgetragen, die dann einem Belichtungs- und Entwicklungsvorgang in solcher Weise unterzogen wird, dass sie nur dort verbleibt, wo ein Kondensator anzubringen ist. Unter Verwendung des Photoresistmusters 28 als Maske werden die erste Isolierschicht 27 und die ebene Schutzschicht 26 selektiv und anisotrop geätzt, um dadurch eine erste und eine zweite Säulenschicht 26a und 27a auszubilden.
  • Gemäß 4d werden, mit dem Photoresistmuster 28 als Maske, die Seiten der ersten und zweiten säulenförmigen Schicht 26a und 27a in Querrichtung durch einen Nassätzvorgang so geätzt, dass die zweite säulenförmige Schicht 27a geringere Breite als das Photoresistmuster 28 aufweist und die erste säulenförmige Schicht 26a geringere Breite als die zweite säulenförmige Schicht 27a aufweist. In diesem Fall ist die Ätzrate der zweiten säulenförmigen Schicht 27a geringer als diejenige der ersten säulenförmigen Schicht 26a. Die zweite, geätzte säulenförmige Schicht 27a dient als Abdeckung für die erste säulenförmige Schicht 26a.
  • Gemäß 4e wird die verbliebene Photoresistschicht 28 entfernt. Als nächstes wird auf der gesamten Oberfläche eine Polysiliziumschicht hergestellt, und diese wird dann anisotrop überätzt, um einen säulenförmigen Speicherknoten 29 herzustellen, der die erste säulenförmige Schicht 26a umgibt. Gleichzeitig wird die Polysiliziumschicht 25 selektiv entfernt, um einen Speicherknoten 25a auszubilden.
  • Gemäß 4f werden die erste und die zweite säulenförmige Schicht 26a und 27a durch Nassätzen entfernt. In diesem Fall dient die Sperrschicht 23 dazu, die Zwischenschicht-Isolierschicht 22 zu schützen.
  • Anschließend werden eine Oxidschicht und eine Polysiliziumschicht auf der gesamten Oberfläche hergestellt, und diese werden dann strukturiert, um eine dielektrische Schicht 30 und einen plattenförmigen Knoten 31 herzustellen, um dadurch den Kondensator gemäß dem ersten Ausführungsbeispiel der Erfindung fertigzustellen. In diesem Fall kann anstelle der Isolierschicht ein Stapel von Schichten, z. B. eine Oxid-Nitrid- oder eine Oxid-Nitrid-Oxid-Stapelfolge verwendet werden.
  • Als andere Erscheinungsform der Erfindung ist in 5 der Aufbau eines Kondensators gemäß einem zweiten Ausführungsbeispiel der Erfindung veranschaulicht. Die 6a bis 6f veranschaulichen ein Verfahren zu seiner Herstellung.
  • Gemäß 5 sind eine Zwischenschicht-Isolierschicht 22 und eine Sperrschicht 23 mit einem Kontaktloch in einem vorbestimmten Abschnitt eines Substrats 21 auf dieses aufgestapelt. Im Kontaktloch und auf der Sperrschicht 23 angrenzend an das Kontaktloch ist ein Speicherknoten 25a ausgebildet. Im Umfangsabschnitt des Speicherknotens 25a ist ein säulenförmiger Speicherknoten 29 vorhanden. In diesem Fall ist der Rand des säulenförmigen Speicherknotens 29 eben, und der untere Abschnitt der Innenfläche des säulenförmigen Speicherknotens 29 verfügt über eine Rille.
  • Auf den Oberflächen des Speicherknotens 25a und des säulenförmigen Speicherknotens 29 ist eine dielektrische Schicht 30 ausgebildet, auf der wiederum ein plattenförmiger Knoten 31 ausgebildet ist, um dadurch einen U-förmigen Kondensator gemäß dem zweiten Ausführungsbeispiel der Erfindung zu liefern.
  • Nun wird unter Bezugnahme auf die 6a bis 6f ein Verfahren zum Herstellen dieses Kondensators erläutert.
  • Gemäß 6a wird die Zwischenschicht-Isolierschicht 22 durch einen thermischen Oxidationsprozess oder einen CVD-Prozess auf dem Substrat 21 hergestellt. Dann wird auf der Zwischenschicht-Isolierschicht 22 ein Nitrid abgeschieden, um die Sperrschicht 23 herzustellen. Als nächstes wird auf der Sperrschicht 23 eine Photoresistschicht 24 ausgebildet, die dann so belichtet und entwickelt wird, dass sie nur dort entfernt wird, wo ein Kontaktloch anzubringen ist. Mit dem Photoresistmuster 24 als Maske werden die Sperrschicht 23 und die Zwischenschicht-Isolierschicht 22 selektiv und anisotrop abgeätzt, um ein Kontaktloch auszubilden.
  • Gemäß 6b wird die verbliebene Photoresistschicht 24 entfernt, und dann wird auf der gesamten Oberfläche eine Polysiliziumschicht 25 hergestellt. Anschließend wird auf der Polysiliziumschicht 25 eine weitere Isolierschicht 32 aus einem Hochtemperatur-Niederdruck-Dielektrikum (HLD) oder einem Hochtemperaturoxid (HTO) hergestellt. Anschließend wird auf der weiteren Isolierschicht 32 eine ebene Schutzschicht 26 aus PSG oder BPSG hergestellt, auf der dann eine obere Isolierschicht 27 aus einem HLD oder einem HTO hergestellt wird.
  • Gemäß 6c wird eine Photoresistschicht 26 auf die gesamte Oberfläche aufgetragen, die dann belichtet und entwickelt wird, um so strukturiert zu werden, dass sie nur dort verbleibt, wo ein Kondensator anzubringen ist. Mit dem Photoresistmuster 26 als Maske erfolgt ein anisotropes Ätzen für die obere Isolierschicht 27, die ebene Schutzschicht 26, sowie die weitere Isolierschicht 32, um dadurch eine erste, zweite und dritte säulenförmige Schicht 26a, 27a und 32a herzustellen.
  • Gemäß 6d werden, mit dem Photoresistmuster 26 als Mas ke, die erste, zweite und dritte säulenförmige Schicht 26a, 27a, 32a in einem Zustand nassgeätzt, bei dem die Ätzrate der ersten säulenförmigen Schicht 26a höher als diejenige der zweiten und dritten säulenförmigen Schicht 27a bzw. 32a ist. Im Ergebnis weist die erste säulenförmige Schicht 26a geringere Breite als die zweite und dritte säulenförmige Schicht 27a bzw. 32a auf. Die geätzte zweite säulenförmige Schicht 27a dient als Abdeckung für die erste säulenförmige Schicht 26a.
  • Gemäß 6e wird die restliche Photoresistschicht 28 entfernt, und dann wird auf der gesamten Oberfläche eine Polysiliziumschicht hergestellt, die dann anisotrop geätzt wird, um einen säulenförmigen Speicherknoten 29 herzustellen, der die erste und dritte säulenförmige Schicht 26a und 32a umgibt. Gleichzeitig wird der Speicherknoten 25a anisotrop geätzt.
  • Gemäß 6f werden die erste, zweite und dritte säulenförmige Schicht 26a, 27a und 32a durch Nassätzen entfernt. Während dieses Nassätzprozesses dient die Sperrschicht 23 dazu, ein Ätzen der Zwischenschicht-Isolierschicht 22 zu verhindern. Danach werden auf der gesamten Oberfläche eine Oxidschicht und eine Polysiliziumschicht hergestellt, und sie werden anschließend strukturiert, um die dielektrische Schicht 30 und den plattenförmigen Knoten 31 auszubilden, um dadurch den Kondensator gemäß dem zweiten Ausführungsbeispiel der Erfindung fertigzustellen. In diesem Fall kann anstelle der Oxidschicht ein Schichtstapel, z. B. ein Oxid-Nitrid- oder ein Oxid-Nitrid-Oxid-Schichtstapel, verwendet werden.
  • Beim dritten Ausführungsbeispiel gemäß 7 sind eine Zwischenschicht-Isolierschicht 22 und eine Sperrschicht 23 mit einem Kontaktloch in einem vorbestimmten Abschnitt eines Substrats 21 auf dieses aufgestapelt. Im Kontaktloch ist ein Speicherknoten 25a mit T-förmigem Querschnitt ausgebildet. Dieser Speicherknoten 25a ist von der Oberfläche der Sperrschicht 23 beabstandet. Im Umfangsabschnitt des Speicherknotens 25a ist ein säulenförmiger Speicherknoten 29 ausgebildet. In diesem Fall ist der Randabschnitt des säulenförmigen Speicherknotens 29 eben.
  • Um den säulenförmigen Speicherknoten 20 und den Speicherknoten 25a herum ist eine dielektrische Schicht 30 ausgebildet, und auf der gesamten Oberfläche, einschließlich derjenigen der dielektrischen Schicht 30, ist ein plattenförmiger Knoten 31 ausgebildet, wodurch ein U-förmiger Kondensator gemäß dem dritten Ausführungsbeispiel der Erfindung vorliegt.
  • Nun wird unter Bezugnahme auf die 8a bis 8e ein Verfahren zum Herstellen dieses Kondensators erläutert.
  • Gemäß 8a wird auf dem Substrat 21 die Zwischenschicht-Isolierschicht 22 durch einen thermischen Oxidationsprozess oder einen CVD-Prozess hergestellt. Dann wird auf ihr die Sperrschicht 23 aus einem Nitrid ausgebildet. Als nächstes wird eine Isolierschicht 33 durch ein CVD-Verfahren auf der Sperrschicht 23 hergestellt. Dann wird eine Photoresistschicht 24 auf die Isolierschicht 33 aufgetragen, und sie wird anschließend belichtet und entwickelt, um so strukturiert zu werden, dass sie dort entfernt ist, wo ein Kontaktloch anzubringen ist. Mit dem Photoresistmuster 24 als Maske werden die Sperrschicht 23, die Zwischenschicht-Isolierschicht 22 und die Isolierschicht 33 selektiv entfernt, um ein Kontaktloch auszubilden.
  • Gemäß 8b wird die verbliebene Photoresistschicht 24 entfernt, und dann wird auf der gesamten Oberfläche eine Polysiliziumschicht 25 hergestellt. Als nächstes werden auf einanderfolgend eine ebene Schutzschicht 26 aus entweder PSG oder BPSG und danach eine obere Isolierschicht 34 aus einem Nitrid auf der Polysiliziumschicht 25 hergestellt.
  • Gemäß 8c wird eine Photoresistschicht 26 auf die gesamte Oberfläche aufgetragen, und sie wird dann so strukturiert, dass sie dort verbleibt, wo ein Kondensator anzubringen ist. Mit dem Photoresistmuster 26 als Maske werden die obere Isolierschicht 34 und die ebene Schutzschicht 26 selektiv und anisotrop geätzt, um so über dem Kontaktloch eine erste und eine zweite säulenförmige Schicht 26a und 34a auszubilden. Danach wird die erste säulenförmige Schicht 26a so nassgeätzt, dass sie geringere Breite als die zweite säulenförmige Schicht 34a aufweist, wobei das Photoresistmuster 28 und die zweite säulenförmige Schicht 34a als Maske dienen. Die zweite säulenförmige Schicht 34a dient als Abdeckung für die erste säulenförmige Schicht 26a.
  • Gemäß 8d wird die verbliebene Photoresistschicht 28 entfernt und dann wird eine Polysiliziumschicht hergestellt, die anschließend anisotrop so geätzt wird, dass der säulenförmige Speicherknoten 29 ausgebildet wird, der die erste säulenförmige Schicht 26a umgibt. Dabei wird gleichzeitig der Speicherknoten 25a anisotrop so geätzt, dass er T-förmigen Querschnitt aufweist.
  • Gemäß 8e wird die zweite säulenförmige Schicht 34a durch Nassätzen oder anisotropes Ätzen entfernt. Die erste säulenförmige Schicht 26a und die Isolierschicht 33 werden durch Nassätzen entfernt. Während dieses Nassätzvorgangs dient die Sperrschicht 23 dazu, ein Ätzen der Zwischenschicht-Isolierschicht 22 zu verhindern. Anschließend werden eine Oxidschicht und eine Polysiliziumschicht aufeinanderfolgend auf der gesamten Oberfläche hergestellt und anschließend strukturiert, um die dielektrische Schicht 30 und den plattenförmigen Knoten 31 auszubilden, um dadurch den Kondensator gemäß dem dritten Ausführungsbeispiel der Erfindung fertigzustellen. In diesem Fall kann anstelle der Oxidschicht ein Schichtstapel verwendet werden, wie ein Oxid-Nitrid- oder ein Oxid-Nitrid-Oxid-Schichtstapel.
  • Der Kondensator und das Verfahren zu seiner Herstellung gemäß der Erfindung weisen die folgenden Vorteile auf:
    • – Erstens weist der säulenförmige Speicherknoten keinen scharfkantigen Rand auf, da die erste und die zweite säulenförmige Schicht verschiedene Nassätzraten aufweisen, wodurch Stromlecks aus einem Kondensator aufgrund eines scharfkantigen Rands vermieden sind.
    • – Zweitens kann der säulenförmige Speicherknoten mit reproduzierbarer Höhe hergestellt werden, wodurch auch gute Reproduzierbarkeit des Kondensators erzielt wird, da die zweite säulenförmige Schicht als Sperrschicht dient, wenn anisotropes Ätzen zum Herstellen des säulenförmigen Speicherknotens ausgeführt wird.

Claims (26)

  1. Verfahren zum Herstellen eines Kondensators, mit folgenden Schritten: (i) Herstellen einer ersten Isolierschicht (22) mit einem Kontaktloch darin auf einem Substrat (21), (ii) Herstellen einer ersten leitenden Schicht (25) im Kontaktloch und auf der ersten Isolierschicht (22), (iii) Herstellen einer zweiten Isolierschicht (26a) und einer dritten Isolierschicht (27a) auf einem Bereich der ersten leitenden Schicht (25), wo ein Kondensator anzubringen ist, wobei die dritte Isolierschicht (27a) eine größere Breite als die zweite Isolierschicht (26a) aufweist, (iv) Herstellen einer zweiten leitenden Schicht (29) auf der gesamten Oberfläche der resultierenden Struktur, (v) anisotropes Überätzen der zweiten (29) und der ersten (25) leitenden Schicht, um eine Speicherknotenelektrode mit einem säulenförmigen Speicherknoten (29a) mit ebenem Rand und einem Speicherknoten (25a) auszubilden, (vi) Entfernen der zweiten und der dritten Isolierschicht (26a, 27a), (vii) Herstellen einer dielektrischen Schicht (30) auf der Speicherknotenelektrode, und (viii) Herstellen einer dritten leitenden Schicht (31) auf der dielektrischen Schicht (30), um eine Speicherplattenelektrode auszubilden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Isolierschicht (26a) aus einem Material mit höherer Ätzrate als derjenigen der dritten Isolierschicht (27a) hergestellt wird.
  3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Isolierschicht (26a) aus Phosphorsilikatglas (PSG) oder Borphosphorsilikatglas (BPSG) hergestellt wird.
  4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die dritte Isolierschicht (27a) aus einem isolierenden Material wie einem Hochtemperatur-Niederdruck-Dielektrikum (HLD) oder einem Hochtemperaturoxid (HTO) hergestellt wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Isolierschicht (26a) und die dritte Isolierschicht (27a) durch Naßätzen hergestellt werden, wobei die Differenz zwischen den Ätzraten der zweiten und dritten Isolierschicht genutzt wird.
  6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die zweite leitende Schicht (29) auf einer Polysiliciumschicht hergestellt wird und dann die erste und zweite leitende Schicht gleichzeitig anisotrop geätzt werden.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Herstellen der zweiten und dritten Isolierschichten (26a bzw. 27a) und nach dem Herstellen der ersten leitenden Schicht (25a) eine weitere Isolierschicht (32a) hergestellt wird, wobei die zweite Isolierschicht (26a) eine geringere Breite als die weitere Isolierschicht (32a) aufweist und wobei die weitere Isolierschicht (32a) zusammen mit der zweiten und der dritten Isolierschicht (26a bzw. 27a) nach dem Überätzen der zweiten und ersten leitenden Schichten (29 bzw. 25a) entfernt wird.
  8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste Isolierschicht (22, 23) aus zwei Schichten mit verschiedenen Isoliereigenschaften hergestellt wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass eine Oxidschicht und eine Nitridschicht aufgestapelt werden, um die erste Isolierschicht auszubilden.
  10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste leitende Schicht (25a) aus Polysilicium hergestellt wird.
  11. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die dritte und die weitere Isolierschicht (27a bzw. 32a) aus Materialien mit derselben Ätzrate hergestellt werden.
  12. Verfahren nach Anspruch 7 bis 11, dadurch gekennzeichnet, dass die zweite Isolierschicht (26a) aus einem Material mit höherer Ätzrate als dem der dritten und der weiteren Isolierschicht (27a bzw. 32a) hergestellt wird.
  13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass die zweite Isolierschicht (26a) aus PSG oder BPSG hergestellt wird.
  14. Verfahren nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, dass die dritte und die weitere Isolierschicht (27a bzw. 32a) aus HLD oder HTO hergestellt werden.
  15. Verfahren nach einem der Ansprüche 7 bis 14, dadurch gekennzeichnet, dass die zweite, die dritte und die weitere Isolierschicht (26a, 27a bzw. 32a) durch Naßätzen hergestellt werden, wobei die Differenz zwischen den Ätzraten dieser Schichten ausgenutzt wird.
  16. Verfahren nach einem der Ansprüche 7 bis 15, dadurch gekennzeichnet, dass die zweite leitende Schicht (29) aus Polysilicium hergestellt wird.
  17. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach dem Herstellen der ersten Isolierschicht (22) und vor Ausbildung des Kontaktlochs eine erste und eine zweite weitere Isolierschicht (23 bzw. 33) hergestellt werden, dass danach die erste leitende Schicht (25) auf der zweiten weiteren Isolierschicht (33) und im Kontaktloch gebildet wird, und dass nach dem Entfernen der dritten Isolierschicht (34a) und vor dem Herstellen der dielektrischen Schicht (30) die zweite und die zweite weitere Isolierschicht (26a bzw. 33) entfernt werden.
  18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass die erste Isolierschicht (22) und die zweite weitere Isolierschicht (33) aus Oxiden hergestellt werden.
  19. Verfahren nach einem der Ansprüche 17 oder 18, dadurch gekennzeichnet, dass die erste weitere Isolierschicht (23) aus einem Nitrid hergestellt wird.
  20. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass die zweite Isolierschicht (26a) aus einem Material mit höherer Ätzrate als der dritten Isolierschicht (34a) hergestellt wird.
  21. Verfahren nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, dass die zweite Isolierschicht (26a) aus einem Oxid hergestellt wird.
  22. Verfahren nach einem der Ansprüche 17 bis 21, dadurch gekennzeichnet, dass die dritte Isolierschicht (34a) aus einem Nitrid hergestellt wird.
  23. Verfahren nach einem der Ansprüche 17 bis 22, dadurch gekennzeichnet, dass die zweite und dritte Isolierschicht (26a bzw. 34a) durch Naßätzen hergestellt wird, wobei die verschiedenen Ätzraten dieser Schichten genutzt werden.
  24. Verfahren nach einem der Ansprüche 15, 18 bis 23, dadurch gekennzeichnet, dass die zweite leitende Schicht (29) aus Polysilicium auf der gesamten Oberfläche hergestellt wird und dann die erste und zweite leitende Schicht (25a bzw. 29) gleichzeitig und anisotrop geätzt werden.
  25. Verfahren nach einem der Ansprüche 17 bis 23, dadurch gekennzeichnet, dass die dritte Isolierschicht (34a) durch anisotropes Ätzen oder Naßätzen entfernt wird.
  26. Verfahren nach einem der Ansprüche 17 bis 24, dadurch gekennzeichnet, dass die zweite und die zweite weitere Isolierschicht (26a bzw. 33) durch Naßätzen entfernt werden.
DE19748274A 1996-12-26 1997-10-31 Verfahren zur Herstellung eines Kondensators Expired - Fee Related DE19748274B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR72197/96 1996-12-26
KR1019960072197A KR100236069B1 (ko) 1996-12-26 1996-12-26 캐패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE19748274A1 DE19748274A1 (de) 1998-07-02
DE19748274B4 true DE19748274B4 (de) 2005-07-14

Family

ID=19490996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19748274A Expired - Fee Related DE19748274B4 (de) 1996-12-26 1997-10-31 Verfahren zur Herstellung eines Kondensators

Country Status (5)

Country Link
US (1) US6340619B1 (de)
JP (1) JP3872174B2 (de)
KR (1) KR100236069B1 (de)
CN (1) CN1096701C (de)
DE (1) DE19748274B4 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759325B2 (en) 2000-05-15 2004-07-06 Asm Microchemistry Oy Sealing porous structures
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
KR100723771B1 (ko) * 2000-11-16 2007-05-30 주식회사 하이닉스반도체 반도체소자의 캐패시터 및 그 제조방법
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
KR100408410B1 (ko) * 2001-05-31 2003-12-06 삼성전자주식회사 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법
US7781819B2 (en) * 2001-05-31 2010-08-24 Samsung Electronics Co., Ltd. Semiconductor devices having a contact plug and fabrication methods thereof
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7438760B2 (en) * 2005-02-04 2008-10-21 Asm America, Inc. Methods of making substitutionally carbon-doped crystalline Si-containing materials by chemical vapor deposition
US7608549B2 (en) * 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
JP2009521801A (ja) * 2005-12-22 2009-06-04 エーエスエム アメリカ インコーポレイテッド ドープされた半導体物質のエピタキシャル堆積
US8278176B2 (en) * 2006-06-07 2012-10-02 Asm America, Inc. Selective epitaxial formation of semiconductor films
US7759199B2 (en) * 2007-09-19 2010-07-20 Asm America, Inc. Stressor for engineered strain on channel
KR100913016B1 (ko) * 2007-10-25 2009-08-20 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 이의 형성 방법
US7939447B2 (en) * 2007-10-26 2011-05-10 Asm America, Inc. Inhibitors for selective deposition of silicon containing films
US7655543B2 (en) * 2007-12-21 2010-02-02 Asm America, Inc. Separate injection of reactive species in selective formation of films
US8486191B2 (en) * 2009-04-07 2013-07-16 Asm America, Inc. Substrate reactor with adjustable injectors for mixing gases within reaction chamber
US8367528B2 (en) 2009-11-17 2013-02-05 Asm America, Inc. Cyclical epitaxial deposition and etch
US8809170B2 (en) 2011-05-19 2014-08-19 Asm America Inc. High throughput cyclical epitaxial deposition and etch process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4224946A1 (de) * 1991-08-31 1993-03-04 Samsung Electronics Co Ltd Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung
DE4430780A1 (de) * 1993-08-30 1995-03-02 Hyundai Electronics Ind Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4441153A1 (de) * 1993-11-19 1995-05-24 Hyundai Electronics Ind Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629085A (ja) * 1985-07-05 1987-01-17 住友金属工業株式会社 油井管用管継手
JPS6248062A (ja) 1985-08-28 1987-03-02 Sony Corp メモリセル
US5164337A (en) * 1989-11-01 1992-11-17 Matsushita Electric Industrial Co., Ltd. Method of fabricating a semiconductor device having a capacitor in a stacked memory cell
US5170233A (en) * 1991-03-19 1992-12-08 Micron Technology, Inc. Method for increasing capacitive surface area of a conductive material in semiconductor processing and stacked memory cell capacitor
KR970000228B1 (ko) * 1993-08-30 1997-01-06 현대전자산업 주식회사 디램 캐패시터의 제조방법
US5543346A (en) * 1993-08-31 1996-08-06 Hyundai Electronics Industries Co., Ltd. Method of fabricating a dynamic random access memory stacked capacitor
KR950015583A (ko) * 1993-11-02 1995-06-17 김주용 실린더 구조의 저장전극 형성방법
US5436186A (en) * 1994-04-22 1995-07-25 United Microelectronics Corporation Process for fabricating a stacked capacitor
US5460999A (en) * 1994-06-06 1995-10-24 United Microelectronics Corporation Method for making fin-shaped stack capacitors on DRAM chips
CN1044948C (zh) * 1994-06-22 1999-09-01 现代电子产业株式会社 用于制造半导体器件叠层电容器的方法
KR0154161B1 (ko) * 1994-06-30 1998-10-15 김주용 반도체소자의 캐패시터 제조방법
KR960006030A (ko) * 1994-07-18 1996-02-23 김주용 반도체소자의 캐패시터 제조방법
US5688726A (en) * 1994-08-03 1997-11-18 Hyundai Electronics Industries Co., Ltd. Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes
JP2820065B2 (ja) * 1995-04-27 1998-11-05 日本電気株式会社 半導体装置の製造方法
JP2785766B2 (ja) * 1995-09-29 1998-08-13 日本電気株式会社 半導体装置の製造方法
US5656536A (en) * 1996-03-29 1997-08-12 Vanguard International Semiconductor Corporation Method of manufacturing a crown shaped capacitor with horizontal fins for high density DRAMs
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
US5824581A (en) * 1996-10-28 1998-10-20 Vanguard International Semiconductor Corporation Method for forming a DRAM capacitor with rounded horizontal fins
US5909621A (en) * 1997-02-05 1999-06-01 Mosel Vitelic Inc. Single-side corrugated cylindrical capacitor structure of high density DRAMs
US5843822A (en) * 1997-02-05 1998-12-01 Mosel Vitelic Inc. Double-side corrugated cylindrical capacitor structure of high density DRAMs
US5766994A (en) * 1997-04-11 1998-06-16 Vanguard International Semiconductor Corporation Dynamic random access memory fabrication method having stacked capacitors with increased capacitance
TW427013B (en) * 1997-05-06 2001-03-21 United Microelectronics Corp The structure of the capacitors of DRAM and the manufacturing method of the same
US5770499A (en) * 1997-05-29 1998-06-23 Texas Instruments Incorporated Planarized capacitor array structure for high density memory applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4224946A1 (de) * 1991-08-31 1993-03-04 Samsung Electronics Co Ltd Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung
DE4430780A1 (de) * 1993-08-30 1995-03-02 Hyundai Electronics Ind Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4441153A1 (de) * 1993-11-19 1995-05-24 Hyundai Electronics Ind Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung

Also Published As

Publication number Publication date
CN1187026A (zh) 1998-07-08
US6340619B1 (en) 2002-01-22
JPH10189911A (ja) 1998-07-21
KR100236069B1 (ko) 1999-12-15
DE19748274A1 (de) 1998-07-02
KR19980053141A (ko) 1998-09-25
CN1096701C (zh) 2002-12-18
JP3872174B2 (ja) 2007-01-24

Similar Documents

Publication Publication Date Title
DE19748274B4 (de) Verfahren zur Herstellung eines Kondensators
DE19625883C2 (de) Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben
DE3841588C2 (de)
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE4318660C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4323363A1 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE4201520A1 (de) Verfahren zur herstellung einer dram-anordnung
DE4224946A1 (de) Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE19860769A1 (de) Verfahren zur Ausbildung eines selbspositionierenden Kontakts in einem Halbleiterbauelement
DE19523743A1 (de) Verfahren und Herstellung eines Kondensators auf einem Halbleiterbauelement
DE4328510C2 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator
DE4442432C2 (de) Verfahren zum Herstellen von Kondensatoren in Halbleiterspeichervorrichtungen
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE2703013A1 (de) Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
DE19925657A1 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP0779656A2 (de) Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung
DE102005042732A1 (de) Verfahren zur Ätzstoppschichtbildung, Halbleiterbauelement und Herstellungsverfahren
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE4406850C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode
DE4400034C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode
DE19710491C2 (de) Herstellungsverfahren für Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee