DE4430780A1 - Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher - Google Patents

Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher

Info

Publication number
DE4430780A1
DE4430780A1 DE4430780A DE4430780A DE4430780A1 DE 4430780 A1 DE4430780 A1 DE 4430780A1 DE 4430780 A DE4430780 A DE 4430780A DE 4430780 A DE4430780 A DE 4430780A DE 4430780 A1 DE4430780 A1 DE 4430780A1
Authority
DE
Germany
Prior art keywords
insulation film
capacitor
conductive layer
film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4430780A
Other languages
English (en)
Other versions
DE4430780C2 (de
Inventor
Dong Yeal Keum
Cheol Soo Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4430780A1 publication Critical patent/DE4430780A1/de
Application granted granted Critical
Publication of DE4430780C2 publication Critical patent/DE4430780C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/014—Capacitor

Description

Feld der Erfindung
Die Erfindung betrifft ein Verfahren zur Herstellung eines Kon­ densators für einen dynamischen Direktzugriffsspeicher (DRAM), und genauer gesagt, ein Verfahren zur Herstellung eines DRAM-Kondensators, welcher in der Lage ist, die Oberfläche und damit die Kapazität zu erhöhen, während er die Topologie vermindert.
Beschreibung des Standes der Technik
Der neueste Trend zur Hochintegration von DRAM schließt unver­ meidlicherweise eine Verminderung der Zellendimension ein. Solch eine Verminderung der Zellendimension führt jedoch zu der Schwierigkeit, einen Kondensator zu bilden, welcher eine aus­ reichende Kapazität aufweist. Dies liegt daran, daß die Kapa­ zität proportional zu Oberfläche des Kondensators ist. Beson­ ders für den Fall, daß eine DRAM-Vorrichtung aus einem MOS-Transistor und einem Kondensator gebildet wird, ist es wichtig, die Zellendimension zu vermindern und trotzdem eine hohe Kapa­ zität des Kondensators für die Hochintegration der DRAM-Vor­ richtung zu erhalten.
Die Kapazität eines solchen Kondensators ist proportional zur Dielektrizitätskonstante eines dielektrischen Films und der Oberfläche einer Elektrode und ist umgekehrt proportional zur Dicke des dielektrischen Films.
Zur Erhöhung der Kapazität gab es verschiedene Forschungen. Beispielsweise ist die Verwendung eines dielektrischen Materi­ als, welches eine hohe Dielektrizitätskonstante aufweist, die Bildung einer dünnen dielektrischen Schicht, sowie die Bildung eines Kondensators mit einer vergrößerten Oberfläche bekannt. Obwohl verschiedene Materialien als ein dielektrisches Materi­ al, welches eine hohe Dielektrizitätskonstante aufweist, vorge­ schlagen wurden, haben sie sich nicht bezüglich Zuverlässigkeit und Dünnfilmcharakteristik, wie Übergangsdurchbruchsspannung, bewährt. Die Verminderung der Dicke der dielektrischen Schicht führt zu einer Beschädigung der dielektrischen Schicht, die stark die Zuverlässigkeit des Kondensators beeinträchtigt. Zur Erhöhung der Fläche des Kondensators ist ein komplexes Verfah­ ren zu verwenden. Darüber hinaus führt eine Vergrößerung der Fläche zu einer Verminderung des Integrationsgrades.
Bereits existierende Kondensatoren besitzen im allgemeinen eine Leitungsschicht, welche aus einer Polysiliziumschicht und einer dielektrischen Schicht besteht, welche aus einem Oxidfilm, ei­ nem Nitridfilm oder aus einer Kombination davon besteht. Zur Vergrößerung der Oberfläche des Kondensators besitzt die Poly­ siliziumschicht einen Multischichtaufbau und Abstandshalter bzw. Spacer, welche die Form eines Stiftes, eine zylindrische Form oder die Form eines rechtwinkligen Rahmens aufweisen und sich durch den Multischichtaufbau erstrecken, um die Schichten des Multischichtaufbaues zu verbinden.
Es wird nun eine Beschreibung in Verbindung mit dem stiftförmi­ gen Kondensator gemacht.
Zur Herstellung des stiftförmigen Kondensators wird zunächst eine Zwischenschicht aus einem isolierenden Film und eine erste Planarisierungsschicht übereinander über ein Halbleitersubstrat gebildet, welches bei seinem Elementisolationsbereich einen Feldoxidfilm und welches Elemente wie einen Gateoxidfilm und ein Gate bei seinem aktiven Bereich einen Feldoxidfilm auf­ weist, wobei das Halbleitersubstrat planarisiert wird. Darauf­ hin werden eine erste leitende Schicht, ein erster Isolations­ film, eine zweite leitende Schicht und ein zweiter Isolations­ film aufeinander folgend über die erste Planarisierungsschicht gebildet.
Daraufhin werden alle Schichten, welche über dem Halbleitersub­ strat gebildet wurden, nacheinander an ihren Abschnitten ent­ fernt, welche über einem Abschnitt des Halbleitersubstrates angeordnet sind, welcher als der aktive Bereich bezeichnet wird, um mit einem Kondensator in Verbindung zu stehen, wobei sie eine Kontaktöffnung bilden. Eine dritte leitende Schicht wird über die resultierende Struktur gelegt, um die Kontaktöff­ nung zu füllen. Über die dritte leitende Schicht wird ein drit­ ter Isolationsfilm gebildet. Auf diese Weise wird ein stiftför­ miger Kondensator erhalten, welcher einen Aufbau besitzt, um die leitenden Schichten vertikal miteinander zu verbinden.
Obwohl der herkömmliche stiftförmige Kondensator eine vergrö­ ßerte Oberfläche aufgrund seines Multischichtaufbaues besitzt, besitzt der für die Anwendung bei der Hochintegration einer DRAM-Vorrichtung dennoch eine nicht ausreichende Kapazität. Folglich stößt die DRAM-Vorrichtung auf eine Verminderung ihrer Betriebszuverlässigkeit. Da der Kondensator einen Multischicht­ aufbau aufweist, kommt es zu einer Zunahme der Topologie, was dazu führt, daß darauffolgende Schichten in der Fähigkeit zu Beschichtungsschritten eingeschränkt werden.
Andererseits wird bei der Herstellung des zylindrischen Konden­ sators eine leitende Schicht über eine Planarisierungsschicht einer Halbleitersubstratstruktur gelegt, welche nach Bildung einer Kontaktöffnung erhalten wird, durch welche ein aktiver Bereich des Halbleitersubstrates in Verbindung mit einem Kon­ densator stehen soll, um die Kontaktöffnung zu füllen. Ein Iso­ lationsfilmmuster mit einer zylindrischen Stabform wird dann auf einen Abschnitt der leitenden Schicht gebildet, welcher über der Kontaktöffnung liegt. Seitenwandungen, welche die Form von Abstandshaltern bzw. Spacern aufweisen, werden um den zy­ lindrischen Stab unter Verwendung eines leitenden Materials gebildet, um den zylindrischen Stab zu isolieren. Auf diese Weise erhält man einen zylindrischen Kondensator.
Obwohl der zylindrische Kondensator im Vergleich zu einem stiftförmigen Kondensator den Vorteil einer reduzierten Topo­ logie aufweist, muß er eine Verminderung beim Integrationsgrad in Kauf nehmen, da er in Folge seiner geringen Oberfläche eine weites Gebiet benötigt, um eine ausreichende Kapazität zu er­ halten. Natürlich kann die Kapazität erhöht werden, indem man wiederholt zylindrische Seitenwandungen bildet, welche in Form einer Vielzahl konzentrischer Kreise geformt sind. In diesem Fall wird jedoch die Gesamtherstellung komplex.
Zusammenfassung der Erfindung
Es ist daher eine Aufgabe der Erfindung, die oben erwähnten, aufgetretenen Probleme beim Stand der Technik zu lösen und auf diese Weise ein Verfahren zur Herstellung eines DRAM-Kondensa­ tors zu schaffen, welcher eine Kombination des stiftförmigen Aufbaues und des zylindrischen Aufbaues aufweist, indem Isola­ tionsfilme verwendet werden, welche Unterschiede bei der Ätzse­ lektivität zeigen und dabei in der Lage sind, die Kapazität zu erhöhen und trotzdem die Topologie zu vermindern, um den Inte­ grationsgrad zu verbessern.
Gemäß der Erfindung kann diese Aufgabe durch Schaffung eines Verfahren zur Herstellung eines Kondensators für dynamische Direktzugriffsspeicher gelöst werden, welches folgende Schritte aufweist:
  • (a) aufeinanderfolgendes Bilden einer Isolationszwischen­ schicht, einer Planarisierungsschicht, eines ersten Isolations­ filmes, einer ersten leitenden Schicht und eines zweiten Isola­ tionsfilmes über ein Halbleitersubstrat, welches einen Feld­ oxidfilm, einen Gateoxidfilm und Gates umfaßt;
  • (b) aufeinanderfolgendes Entfernen bestimmter Abschnitte der Schichten von der zweiten isolierenden Schicht bis zu der Pla­ narisierungsschicht, welche über einen Bereich des Halbleiter­ substrates angeordnet ist, um für den Kontakt mit dem Kondensa­ tor freigelegt zu werden, wobei eine primäre Kontaktöffnung gebildet wird;
  • (c) Bildung eines ersten isolierenden Abstandshalters bzw. Spacers auf einer inneren Seitenwandung der primären Kontakt­ öffnung, teilweises Entfernen der Isolationsfilmzwischenschicht durch Verwendung des ersten isolierenden Spacers als eine Mas­ ke, um eine sekundäre Kontaktöffnung zu bilden, und völliges Entfernen des zweiten Isolationsfilmes, um die erste leitende Schicht freizulegen;
  • (d) Bilden einer zweiten leitenden Schicht über die gesamte freigelegte Oberfläche der resultierenden Struktur, um die teilweise freigelegte erste leitende Schicht und den ersten isolierenden Abstandring zu bedecken und die zweite Kontaktöff­ nung zu füllen, Bildung eines dritten Iosolationsfilmes über die zweite leitende Schicht, und Bildung eines vierten Isola­ tionsfilmes über den dritten Isolationsfilm, wobei der vierte Isolationsfilm aus einem Material hergestellt ist, welches eine zu dem dritten Isolationsfilm bessere Ätzselektivität besitzt;
  • (e) aufeinanderfolgendes Entfernen von Abschnitten des vier­ ten und dritten Isolationsfilmes, welche über der primären Kon­ taktöffnung gelegen sind, so daß der dritte und vierte Isola­ tionsfilm über einen Kondensatorelektrodenbereich erhalten bleiben, wobei eine Struktur bzw. ein Muster des vierten Isola­ tionsfilmes und ein Muster des dritten Isolationsfilmes gebil­ det werden, welcher unterhalb des vierten Isolationsfilmmusters angeordnet ist und einen untergeätzten Abschnitt aufweist;
  • (f) Beschichtung einer dritten leitenden Schicht über die gesamte freigelegte Oberfläche der resultierenden Struktur, so daß die dritte leitende Schicht einen gestuften Abschnitt auf­ weist, welcher den untergeätzten Abschnitt des dritten Isola­ tionsfilmmusters von sowohl dem vierten Isolationsfilmmuster als auch dem dritten Isolationsfilmmuster füllt, und dann Bil­ dung eines zweiten isolierenden Abstandsrings bzw. Spacers auf einer Seitenfläche des gestuften Abschnittes der dritten lei­ tenden Schicht;
  • (g) aufeinanderfolgendes Entfernen freigelegter Abschnitte der dritten, zweiten und ersten leitenden Schicht durch ein anisotropisches Ätzverfahren, wobei der zweite isolierende Ab­ standsring bzw. Spacer als Maske verwendet wird, und dabei der Kondensator isoliert wird, während die erste leitende Schicht belassen wird, welche im Inneren des zweiten isolierenden Ab­ standsrings bis zu einer vorbestimmten Dicke freigelegt ist; und
  • (h) Entfernen des ersten isolierenden Abstandringes bzw. Spa­ cers, des vierten Isolationsfilmmusters und des dritten Isola­ tionsfilmmusters, und aufeinanderfolgendes Bilden eines fünften Isolationsfilmes und einer Plattenelektrode.
Kurze Beschreibung der Zeichnungen
Die obigen und andere Aufgaben, Merkmale und Vorteile der vor­ liegenden Erfindung werden durch die folgende detaillierte Be­ schreibung klarer verständlich, welche in Verbindung mit den beigefügten Zeichnungen ausgeführt wird.
Es zeigen
Fig. 1A bis 1H Querschnitte, welche jeweils ein Verfahren zur Herstellung eines DRAM-Kondensators gemäß einer Ausführungsform der Erfindung darstellen.
Genaue Beschreibung bevorzugter Ausführungsformen
In einer DRAM-Vorrichtung sind eine Vielzahl an längsseitig beabstandeten Gates als Wortleitungen und eine Vielzahl an seitlich beabstandeten Bitleitungen als metallene Drähte ortho­ gonal auf einem Halbleitersubstrat angeordnet. Zwischen benach­ barten Gates wird ein Kondensator gebildet. Eine Kontaktöffnung wird bei einem zentralen Abschnitt des Kondensators gebildet.
Fig. 1A bis 1H sind Querschnitte, welche jeweils ein Verfah­ ren zur Herstellung eines DRAM-Kondensators gemäß einer Ausfüh­ rungsform der Erfindung darstellen.
Gemäß des Verfahrens wird ein erster Feldoxidfilm 12 auf einem Elementisolationsbereich des Halbleitersubstrates 11 gebildet, wie in Fig. 1A gezeigt ist. Ein Gateoxidfilm 13 und Gates 14 werden dann auf dem Halbleitersubstrat 11 gebildet, um eine allgemeine Metalloxidsiliziumfeldeffektor-Transistor (MOSFET)-Struktur zu erhalten. Über die gesamte freigelegte Oberfläche der resultierenden Struktur wird eine Isolationsfilmzwischen­ schicht 15, Bitlinien (nicht gezeigt) und eine Planarisierungs­ schicht 16 aufeinanderfolgend gebildet. Über die Planarisie­ rungsschicht 16 werden aufeinanderfolgend ein erster Isola­ tionsfilm 17, eine erste leitende Schicht 18 und ein zweiter Isolationsfilm 19 gebildet. Daraufhin wird ein Photoresistmu­ ster 20 auf den zweiten Isolationsfilm 19 in der Weise gebil­ det, daß ein bestimmter Abschnitt des zweiten Isolationsfilmes 19, welcher mit einem Kondensator auf dem Halbleitersubstrat 11 in Kontakt steht, freigelegt wird.
Unter Verwendung des Photoresistmusters 20 als Maske werden die Schichten des zweiten Isolationsfilmes 19 bis zur Planarisie­ rungsschicht 16 entfernt, wobei eine primäre Kontaktöffnung 21, wie in Fig. 1B gezeigt, gebildet wird. Zu diesem Zeitpunkt wird ein oberer Abschnitt des Zwischenschichtisolationsfilmes teil­ weise bis zu einer bestimmten Dicke entfernt. Daraufhin wird das Photoresistmuster 20 entfernt. Die gesamte freigelegte Oberfläche der resultierenden Struktur wird mit einem Oxidfilm mit einer bestimmten Dicke bedeckt. Der Oxidfilm wird dann an seiner ganzen Oberfläche unter Verwendung eines anisotrophi­ schen Ätzverfahrens entfernt, wobei ein erster isolierender Abstandsring bzw. Spacer 22 auf der inneren Wandung der primä­ ren Kontaktöffnung 21 gebildet wird.
Das Ätzen wird fortgesetzt, bis ein Abschnitt des Zwischen­ schichtisolationsfilmes 15, welcher durch eine durch den iso­ lierenden Abstandsring 20 bestimmte Öffnung freigelegt ist, völlig entfernt ist, so daß der Bereich des Halbleitersubstra­ tes 11, welches in Verbindung mit einem Kondensator stehen soll, freigelegt werden kann. Folglich wird eine sekundärere Kontaktöffnung 23 gebildet. Während des fortgesetzten Ätzens wird der zweite Isolationsfilm 19 völlig entfernt und dabei die erste leitende Schicht 18 freigelegt. Auf diese Weise erhält man durch die zwei Ätzschritte unter Verwendung des isolieren­ den Abstandsringes bzw. des Spacers eine gestufte Kontaktöff­ nung.
Über die gesamte freigelegte Oberfläche der resultierenden Struktur wird eine zweite leitende Schicht 24 gelegt, um die sekundäre Kontaktöffnung 23, wie in Fig. 1C gezeigt, zu füllen. Die zweite leitende Schicht 24 bedeckt auch den ersten isolie­ renden Abstandsring bzw. Spacer 22 und die erste leitende Schicht 18.
Daraufhin werden der dritte Isolationsfilm 25 und ein vierter Isolationsfilm 26 aufeinanderfolgend über die zweite leitende Schicht 24, wie in Fig. 1D gezeigt, gebildet. Der dritte Isola­ tionsfilm 25 wird aus einem Material hergestellt, welches eine bessere Ätzselektivität als der vierte Isolationsfilm 26 auf­ weist, wobei man den folgenden Ätzschritt betrachtet. Vorzugs­ weise wird der dritte Isolationsfilm 25 aus Tetraethylorthosi­ likat (TEOS) oder einem Hochtemperatur- oder Mitteltemperatur­ oxidfilm hergestellt, während der vierte Isolationsfilm 26 aus Phosphorsilikatglas (PSG) hergestellt wird.
Ein Photoresistmuster 27 wird auf einem Abschnitt des vierten Isolationsfilms 26 gebildet, welcher über der primären Kontakt­ öffnung 21 gelegen ist. Das Photoresistmuster 27 schützt den Bereich, welcher den Kondensator bilden soll. Der vierte Isola­ tionsfilm 26 und der dritte Isolationsfilm 25 werden dann teil­ weise an ihren Abschnitten entfernt, welche nicht mit dem Pho­ toresistmuster 27 bedeckt sind, in dem ein Trockenätzverfahren verwendet wird, wobei die zweite leitende Schicht 24, wie in Fig. 1E gezeigt, teilweise freigelegt wird. Daraufhin wird der dritte Isolationsfilm 25, welcher unterhalb des vierten Isola­ tionsfilms 26 gelegen ist, teilweise an seinem bestimmten brei­ ten Abschnitt unter Verwendung eines naßchemischen Ätzverfah­ rens entfernt, und dabei ein untergeätzter Abschnitt von diesem gebildet. Das Photoresistmuster 27 wird dann völlig entfernt. Da der dritte und vierte Isolationsfilm 25 und 26 aus Materia­ lien hergestellt sind, welche stark unterschiedliche chemische Naßätzraten aufweisen, wird ein Muster des unterge­ ätzten dritten Isolationsfilmes 25 unterhalb des gemusterten vierten Isolationsfilmes 26 gebildet.
Über die gesamte freigelegte Oberfläche der resultierenden Struktur wird dann eine dritte leitende Schicht 28 gebildet, so daß der untergeätzte Abschnitt des dritten Isolationsfil­ mes 25 gefüllt wird. Die dritte leitende Schicht 28 besitzt einen gestuften Abschnitt in einem Bereich, bei dem sie den untergeätzten Abschnitt des dritten Isolationsfilms 25 füllt.
Daraufhin wird ein Oxidfilm (nicht gezeigt) über die gesamte freigelegte Oberfläche der resultierenden Struktur gelegt. Der Oxidfilm wird dann über seine gesamte Oberfläche geätzt, wobei ein zweiter isolierender Abstandsring bzw. Spacer 29 auf dem gestuften Abschnitt der dritten leitenden Schicht 28 gebildet wird.
Unter Verwendung des zweiten isolierenden Abstandsringes bzw. Spacers 29 als Maske werden die dritte leitende Schicht 28, die zweite leitende Schicht 24 und die erste leitende Schicht 18 aufeinanderfolgend über die gesamten Flächen geätzt, wobei der Kondensator, wie in Fig. 1F gezeigt, isoliert wird. Nach Vollendung des Ätzens wird die erste leitende Schicht 18 bei einer bestimmten Dicke belassen, da die dritte leitende Schicht 28 eine große Dicke an dem gestuften Abschnitt auf­ weist, welcher neben dem zweiten isolierenden Abstandsring bzw. Spacer 29 angeordnet ist.
Die Muster des zweiten isolierenden Abstandsringes bzw. Spa­ cers 29, des vierten Isolationsfilmes 26 und des dritten Iso­ lationsfilmes 25 werden dann völlig entfernt, wie in Fig. 1G gezeigt ist. Gleichzeitig wird der erste Isolationsfilm 17 völlig entfernt. Folglich wird eine Kondensatorelektrode ge­ bildet, welche sich durch die Struktur der dritten leitenden Schicht 28, welche eine doppelt rechtwinklige Rahmenform auf­ weist, durch das Muster der zweiten leitenden Schicht 24, welche die sekundäre Kontaktöffnung 23 füllt und unterhalb der dritten leitenden Schichtstruktur angeordnet ist, und durch die Struktur der ersten leitenden Schicht 18 gebildet wird, welche unterhalb des zweiten leitenden Schichtmusters angeordnet ist. In einigen Fällen muß der erste Isolations­ film nicht entfernt werden.
Über die gesamte freigelegte Oberfläche der resultierenden Struktur einschließlich der Muster an leitenden Schichten wird ein fünfter Isolationsfilm 30 gebildet, wie in Fig. 1H gezeigt wird. Der fünfte Isolationsfilm 30 besteht aus einem Oxidfilm, einem Nitridfilm oder einer Multischicht mit einer Oxidnitridfilm-Oxidfilm-Filmstruktur. Daraufhin wird eine Plattenelektrode 31 des allgemeinen Typs über dem fünften Isolationsfilm 30 geformt.
Wie aus der obigen Beschreibung deutlich wird, schafft die Erfindung ein Verfahren zur Herstellung eines DRAM-Kondensa­ tors, welches die Schritte der Bildung einer doppelten Kon­ taktöffnungsstruktur unter zweimaliger Verwendung eines iso­ lierenden Abstandsringes bzw. Spacers umfaßt, das Füllen al­ lein des unteren Abschnittes der Kontaktöffnung, das Formen eines Musters mit einem untergeätzten Abschnitt von zwei Iso­ lationsfilmen, welche einen größeren chemischen Naßätzraten­ unterschied aufweisen, das Bedecken einer leitenden Schicht über das Muster, um einen isolierenden Abstandsring bzw. Spa­ cer aus einem Abschnitt der leitenden Schicht zu bilden, wel­ che auf dem gestuften Strukturabschnitt angeordnet ist, und das Ätzen der resultierenden Struktur an seiner gesamten Oberfläche unter Verwendung der isolierenden Abstandsringe bzw. Spacer als Maske, um einen Kondensator, der letztlich gebildet werden soll, zu isolieren. Durch dieses Verfahren wird eine Kondensatorelektrode mit einer doppelt rechtwink­ ligen Rahmenform gebildet. Mit einem solchen Aufbau kann der Innenraum der Kontaktöffnung als ein Teil des Kondensators verwendet werden, wobei es möglich wird, die Oberfläche des Kondensators zu erhöhen.
Da gemäß der Erfindung keine separate Maske für den Ätz­ schritt verwendet wird, ist es möglich, die Herstellung des DRAM-Kondensators zu vereinfachen. Darüber hinaus besitzt der hergestellte DRAM-Kondensator eine verminderte Kontaktfläche und eine vergrößerte Oberfläche. Dies führt zu einer Erhöhung der Kapazität und einer Verbesserung des Integrationsgrades, während die Topologie vermindert wird.
Obwohl die bevorzugten Ausführungsformen der Erfindung aus Darstellungsgründen offenbart wurden, ist für diejenigen, die auf diesem Gebiet bewandert sind, klar, daß verschiedene Ver­ änderungen, Zusätze und Veränderungen möglich sind, ohne vom Zweck und dem Geist der Erfindung wie sie hier in den beige­ fügten Patentansprüchen offenbart ist, abzuweichen.

Claims (4)

1. Verfahren zur Herstellung eines dynamischen RAM-Kondensa­ tors, welches folgende Schritte aufweist:
  • (a) aufeinanderfolgendes Bilden eines Zwischen­ schichtisolationsfilmes, einer Planarisierungs­ schicht, eines ersten Isolationsfilmes, einer ersten leitenden Schicht und eines zweiten Isolationsfilmes über einem Halbleitersubstrat, einschließlich eines Feldoxidfilmes, eines Gateoxidfilmes und Gates;
  • (b) aufeinanderfolgendes Entfernen bestimmter Abschnitte der Schichten von der zweiten Isolationsschicht bis zu der Planarisierungsschicht, welche über einen Be­ reich des Halbleitersubstrates angeordnet sind, der für den Kontakt mit dem Kondensator freigelegt wird, wobei eine primäre Kontaktöffnung gebildet wird;
  • (c) Bildung eines ersten isolierenden Abstandsringes bzw. Spacers auf der inneren Seitenwandung der primären Kontaktöffnung, teilweises Entfernen des Zwischen­ schichtisolationsfilmes unter Verwendung des ersten isolierenden Abstandsringes bzw. Spacers als eine Maske, um eine sekundäre Kontaktöffnung zu bilden, und völliges Entfernen des zweiten Isolationsfilmes zur Freilegung der ersten leitenden Schicht;
  • (d) Bilden einer zweiten leitenden Schicht über der ge­ samten freigelegten Oberfläche der resultierenden Struktur, um die teilweise freigelegte erste leitende Schicht und den ersten isolierenden Abstandsring bzw. Spacer zu bedecken und die sekundäre Kontaktöffnung zu füllen, Bildung eines dritten Isolationsfilmes auf der zweiten leitenden Schicht, und Bildung eines vierten Isolationsfilmes über dem dritten Isola­ tionsfilm, wobei der vierte Isolationsfilm aus einem Material hergestellt ist, welches eine bessere Ätzse­ lektivität gegenüber dem dritten Isolationsfilm auf­ weist;
  • (e) aufeinanderfolgendes Entfernen von Abschnitten des vierten Isolationsfilmes und des dritten Isolations­ filmes, welche über der primären Kontaktöffnung an­ geordnet sind, in der Weise, daß der dritte und vier­ te Isolationsfilm über einem Kondensatorelektrodenbe­ reich erhalten bleiben, wobei ein Muster des vierten Isolationsfilmes und ein Muster des dritten Isola­ tionsfilmes, welcher unterhalb des vierten Isola­ tionsfilmmusters angeordnet ist und einen Unterätz­ abschnitt aufweist, gebildet werden;
  • (f) Aufbringen einer dritten leitenden Schicht auf der gesamten freigelegten Oberfläche der resultierenden Struktur in der Weise, daß die dritte leitende Schicht einen gestuften Abschnitt aufweist, welcher den Unterätzabschnitt des dritten Isolationsfilmmu­ sters von sowohl dem vierten Isolationsfilmmusters und dem dritten Isolationsfilmmusters füllt, und dann ein zweiter isolierender Abstandsring bzw. Spacer auf einer Seitenfläche des gestuften Abschnittes der dritten leitenden Schicht gebildet wird;
  • (g) aufeinanderfolgendes Entfernen freigelegter Ab­ schnitte der dritten, zweiten und ersten leitenden Schicht durch ein anisotropes Ätzverfahren, wobei der zweite isolierende Abstandsring bzw. Spacer als Maske verwendet wird, und dabei der Kondensator isoliert wird, während die erste leitende Schicht, welche nach innen von dem zweiten isolierenden Abstandsring bzw. Spacer bis zu einer vorbestimmten Dicke freigelegt wird, gelassen wird; und
  • (h) Entfernen des ersten isolierenden Abstandringes bzw. Spacers, des vierten Isolationsfilmmusters und des dritten Isolationsfilmmusters, und aufeinanderfolgen­ des Bilden eines fünften Isolationsfilmes und einer Plattenelektrode.
2. Verfahren nach Anspruch 1, wobei die ersten, zweiten und dritten leitenden Schichten, welche jeweils bei den Schritten (a), (d) und (f) gebildet werden, aus Polysili­ zium oder amorphem Silizium hergestellt werden.
3. Verfahren nach Anspruch 1, wobei der dritte Isolations­ film, welcher bei Schritt (d) gebildet wird, aus Tetra­ ethylorthosilikat oder einem Hochtemperatur- oder Mittel­ temperaturoxidfilm hergestellt wird und der vierte Isola­ tionsfilm, welcher bei Schritt (d) gebildet wird, aus Phosphorsilikatglas hergestellt ist.
4. Verfahren nach Anspruch 1, wobei die Bildung von jedem der ersten und zweiten isolierenden Abstandsringe, welche je­ weils bei den Schritten (c) und (f) gebildet werden, er­ reicht wird durch Beschichten über der gesamten freigeleg­ ten Oberfläche der resultierenden Struktur mit einem Oxid­ film, welche gerade vor der Bildung eines jeden entspre­ chenden isolierenden Abstandsringes bzw. Spacers erhalten wurde und wonach dann die Oxidfilme in ihrer gesamten Oberfläche geätzt werden.
DE4430780A 1993-08-30 1994-08-30 Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher Expired - Fee Related DE4430780C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930017002A KR970000229B1 (ko) 1993-08-30 1993-08-30 디램 캐패시터의 제조방법

Publications (2)

Publication Number Publication Date
DE4430780A1 true DE4430780A1 (de) 1995-03-02
DE4430780C2 DE4430780C2 (de) 2001-06-28

Family

ID=19362280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4430780A Expired - Fee Related DE4430780C2 (de) 1993-08-30 1994-08-30 Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher

Country Status (4)

Country Link
US (1) US5482886A (de)
JP (1) JP2641398B2 (de)
KR (1) KR970000229B1 (de)
DE (1) DE4430780C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19748274B4 (de) * 1996-12-26 2005-07-14 LG Semicon Co., Ltd., Cheongju Verfahren zur Herstellung eines Kondensators

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172285B1 (ko) * 1994-09-09 1999-02-01 김주용 반도체 소자의 캐패시터 제조 방법
JP2776331B2 (ja) * 1995-09-29 1998-07-16 日本電気株式会社 半導体装置およびその製造方法
US5602051A (en) * 1995-10-06 1997-02-11 International Business Machines Corporation Method of making stacked electrical device having regions of electrical isolation and electrical connection on a given stack level
US5856220A (en) * 1996-02-08 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a double wall tub shaped capacitor
TW312831B (en) 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(3)
TW312037B (en) * 1996-08-07 1997-08-01 United Microelectronics Corp Manufacturing method of capacitor of dynamic random access memory
GB2321774A (en) * 1996-08-16 1998-08-05 United Microelectronics Corp Stacked capacitor
US5739060A (en) * 1996-08-16 1998-04-14 United Microelecrtronics Corporation Method of fabricating a capacitor structure for a semiconductor memory device
US5759890A (en) * 1996-08-16 1998-06-02 United Microelectronics Corporation Method for fabricating a tree-type capacitor structure for a semiconductor memory device
TW427012B (en) * 1996-08-16 2001-03-21 United Microelectronics Corp The manufacturing method of double-combined capacitor DRAM cells
TW312828B (en) * 1996-08-16 1997-08-11 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor(5)
TW304288B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp Manufacturing method of semiconductor memory device with capacitor
TW366592B (en) * 1996-08-16 1999-08-11 United Microelectronics Corp DRAM memory and the manufacturing method for the memory cells
JP2977077B2 (ja) * 1996-08-16 1999-11-10 ユナイテッド マイクロエレクトロニクス コープ ツリー型コンデンサを備えた半導体メモリ素子
TW306036B (en) * 1996-08-16 1997-05-21 United Microelectronics Corp Semiconductor memory device with capacitor (part 2)
TW302524B (en) * 1996-08-16 1997-04-11 United Microelectronics Corp Memory cell structure of dynamic random access memory and manufacturing method thereof
TW308727B (en) * 1996-08-16 1997-06-21 United Microelectronics Corp Semiconductor memory device with capacitor (4)
US5796138A (en) * 1996-08-16 1998-08-18 United Microelectronics Corporation Semiconductor memory device having a tree type capacitor
US5744833A (en) * 1996-08-16 1998-04-28 United Microelectronics Corporation Semiconductor memory device having tree-type capacitor
TW351846B (en) * 1996-08-16 1999-02-01 United Microelectronics Corp Method for fabricating memory cell for DRAM
TW304290B (en) * 1996-08-16 1997-05-01 United Microelectronics Corp The manufacturing method for semiconductor memory device with capacitor
TW297948B (en) * 1996-08-16 1997-02-11 United Microelectronics Corp Memory cell structure of DRAM
US6238971B1 (en) * 1997-02-11 2001-05-29 Micron Technology, Inc. Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures
US6214727B1 (en) * 1997-02-11 2001-04-10 Micron Technology, Inc. Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry
US5981333A (en) * 1997-02-11 1999-11-09 Micron Technology, Inc. Methods of forming capacitors and DRAM arrays
US5792693A (en) * 1997-03-07 1998-08-11 Vanguard International Semiconductor Corporation Method for producing capacitors having increased surface area for dynamic random access memory
US6359302B1 (en) * 1997-10-16 2002-03-19 Micron Technology, Inc. DRAM cells and integrated circuitry, and capacitor structures
US6027981A (en) * 1997-10-27 2000-02-22 Texas Instruments - Acer Incorporated Method for forming a DRAM cell with a fork-shaped capacitor
GB2336714B (en) * 1997-12-24 2000-03-08 United Semiconductor Corp Method of fabricating capacitor
US6153540A (en) * 1998-03-04 2000-11-28 Applied Materials, Inc. Method of forming phosphosilicate glass having a high wet-etch rate
US5972789A (en) * 1998-06-01 1999-10-26 Vanguard International Semiconductor Corporation Method for fabricating reduced contacts using retardation layers
US5858829A (en) * 1998-06-29 1999-01-12 Vanguard International Semiconductor Corporation Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-spacer bit lines
TW399211B (en) * 1998-08-14 2000-07-21 Winbond Electronics Corp The multiple stage sensor device applied to flash memory
US6072210A (en) * 1998-12-24 2000-06-06 Lucent Technologies Inc. Integrate DRAM cell having a DRAM capacitor and a transistor
KR101128721B1 (ko) * 2004-12-30 2012-03-26 매그나칩 반도체 유한회사 엠디엘 소자의 스토리지노드콘택 형성 방법
US9805934B2 (en) * 2013-11-15 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of contact/via hole with self-alignment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126290A (en) * 1991-09-11 1992-06-30 Micron Technology, Inc. Method of making memory devices utilizing one-sided ozone teos spacers
US5329486A (en) * 1992-04-24 1994-07-12 Motorola, Inc. Ferromagnetic memory device
US5374577A (en) * 1992-12-21 1994-12-20 Industrial Technology Research Institute Polysilicon undercut process for stack DRAM
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법
US5468670A (en) * 1993-07-14 1995-11-21 Hyundai Electronics Industries Co., Ltd. Method for fabricating a semiconductor memory device having a stacked capacitor cell
US5326714A (en) * 1993-07-22 1994-07-05 Taiwan Semiconductor Manufacturing Company Method of making a fully used tub DRAM cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19748274B4 (de) * 1996-12-26 2005-07-14 LG Semicon Co., Ltd., Cheongju Verfahren zur Herstellung eines Kondensators

Also Published As

Publication number Publication date
DE4430780C2 (de) 2001-06-28
US5482886A (en) 1996-01-09
JP2641398B2 (ja) 1997-08-13
KR970000229B1 (ko) 1997-01-06
KR950007115A (ko) 1995-03-21
JPH07169855A (ja) 1995-07-04

Similar Documents

Publication Publication Date Title
DE4430780C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4402216C2 (de) Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE102020111648B4 (de) Halbleiterspeichervorrichtungen
DE4430771C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE19933480A1 (de) Zylindrischer Kondensator und Verfahren für dessen Herstellung
DE10310329A1 (de) Verfahren zur Herstellung von Sicherungsbox-Schutzringen für integrierte Schaltungsvorrichtungen und integrierte Schaltungsvorrichtung, die damit ausgestattet sind
DE4215203A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE4203400A1 (de) Auf einem siliziumsubstrat gebildeter speicherkondensator
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE10021385A1 (de) Verfahren zur Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE4213945A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4316503A1 (de) Verfahren zur Herstellung einer beerdigten Bitleiteranordnung von Speicherzellen
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
DE4328510A1 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement
DE19729602C2 (de) Halbleitereinrichtung mit Kurzschlußverhinderung in der Verdrahtungsschicht und zugehöriges Herstellungsverfahren
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE19610272A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE4406850C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode
DE4400034C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee