DE19523743A1 - Verfahren und Herstellung eines Kondensators auf einem Halbleiterbauelement - Google Patents

Description

Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren zur Herstellung einer DRAM-Zelle und insbeson­ dere auf einen Kondensator für ultrahochintegrierte Bauelemente eines DRAMs mit 64 Mbit oder größer.

Die hohe Integration von Speicherbauelementen geht einher mit einer starken Verringerung der von den Einheitszellen belegten Fläche, wodurch es schwierig ist, die für die Funktion der Speicherbauelemente erforderliche Kapazität herzustellen. Zusätzlich muß mit steigender Integrations­ dichte die Größe der Kapazität zunehmen. Es sind viele Versuche unternommen worden, die Kapazität zu vergrößern, um in einer solchen reduzierten Fläche eine ausreichend große Kapazität herzustellen. Es wurden z. B. verschie­ dene dreidimensionale Kondensatorstrukturen wie z. B. Stapel, Zylinder, Rippen usw. entwickelt.

Ein bedeutender Nachteil dieser herkömmlichen Techniken besteht darin, daß zu viele Prozeßschritte ausgeführt werden müssen, um die Kapazität zu steigern, begleitet von einer ungünstigen Topologie des entstehenden Konden­ sators.

Es ist daher die Hauptaufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Kondensators mit einer großen Kapazität zu schaffen, das Isolierschichten mit unterschiedlichen Ätzselektivitätsverhältnissen verwendet und die obenerwähnten Probleme des Standes der Technik vermeidet.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines Kondensators, das die im Anspruch 1 angegebenen Merkmale besitzt. Der abhängige Anspruch ist auf eine bevorzugte Ausführungsform der vorliegenden Erfindung gerichtet.

Weitere Aufgaben, Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die beigefügten Zeichnungen Bezug nimmt; es zeigen:

Fig. 1 bis 6 schematische Querschnittsansichten, die die Herstellungsprozeßschritte eines Kon­ densators auf einem Halbleiterbauelement erläutern.

In den beigefügten Zeichnungen, sind für ähnliche bzw. einander entsprechende Teile gleiche Bezugszeichen ver­ wendet.

Die Fig. 1 bis 6 erläutern die Prozeßschritte gemäß der vorliegenden Erfindung zur Herstellung eines Kondensa­ tors, der für eine DRAM-Zelle verwendet werden kann, wobei der Einfachheit halber der MOSFET auf einem Halb­ leitersubstrat weggelassen ist.

Wie in Fig. 1 gezeigt, wird zu Beginn in einem Isolier­ schichtstapel, bestehend aus einer ersten Isolierschicht 1 zur Einebnung und einer zweiten Isolierschicht 2 ein Kondensatorkontaktloch ausgebildet. Danach wird auf der entstehenden Struktur eine erste Polysiliciumschicht 3 abgeschieden, um das Kontaktloch zu füllen, gefolgt von der Ausbildung eines ersten Photosensitivschichtmusters 30 für eine Speicherelektrodenmaske auf einer vorgegebe­ nen Fläche der ersten Polysiliciumschicht 3.

Wie in Fig. 2 gezeigt, wird das Material der ersten Polysiliciumschicht 3 unter Verwendung des ersten Photo­ sensitivschichtmusters 30 als Maske bis zu einer geeigne­ ten Tiefe weggeätzt, um einen Vorsprung auszubilden, woraufhin das erste Photosensitivschichtmuster 30 ent­ fernt wird. Danach werden durch Einleiten von Quellenga­ sen in die gleiche Kammer auf der geätzten ersten Polysi­ liciumschicht 3 nacheinander eine dritte, eine vierte und eine fünfte Isolierschicht 4, 5 und 6, die sich in ihrem Naßätz-Selektivitätsverhältnis voneinander unterscheiden, ausgebildet, gefolgt von der Ausbildung eines zweiten Photosensitivschichtmusters 40 auf der fünften Isolier­ schicht 6, das breiter ist als das erste Photosensitiv­ schichtmuster 30. Die dritten, vierten und fünften Iso­ lierschichten 4, 5 und 6 können aus Oxiden hergestellt werden, wobei die dritte ein größeres Naßätz-Selektivi­ tätsverhältnis besitzt als die anderen.

Fig. 3 ist ein Querschnitt nach der Durchführung eines Trockenätzvorgangs und eines darauffolgenden Naßätzvor­ gangs. Unter Verwendung des zweiten Photosensitivschicht­ musters 40 als Maske werden die fünfte, die vierte und die dritte Isolierschicht 6, 5 und 4 sowie die erste Polysiliciumschicht einem Trockenätzvorgang unterworfen, um ein fünftes, ein viertes und ein drittes Isolier­ schichtmuster 6′, 5′ und 4′ bzw. ein erstes Polysilicium­ schichtmuster 3′ auszubilden. Dieser Trockenätzvorgang wird weiter ausgeführt, um das Material der zweiten Isolierschicht 2 bis zu einer geeigneten Tiefe wegzuät­ zen. Danach höhlt der Naßätzvorgang das vierte Isolier­ schichtmuster 5′ bis zu einem gewissen Maß aus, um zwi­ schen dem dritten Isolierschichtmuster 4′ und dem fünften Isolierschichtmuster 6′ einen Hohlraum auszubilden.

Fig. 4 ist eine Querschnittsansicht, nachdem eine zweite Polysiliciumschicht auf der sich ergebenden Struktur abgeschieden worden ist, um den Hohlraum zwischen dem dritten Isolierschichtmuster 4′ und dem fünften Isolier­ schichtmuster 6′ auszufüllen.

Wie in Fig. 5 gezeigt, wird die zweite Polysilicium­ schicht 7 einem Rückätzvorgang unterworfen, um an der Seitenwand der dritten und fünften Isolierschichtmuster 4′ und 6′ ein zweites Polysiliciumschichtzwischenstück 7′ auszubilden, das mit der im Hohlraum verbleibenden zwei­ ten Polysiliciumschicht 7 und dem ersten Polysilicium­ schichtmuster 3′ elektrisch verbunden ist. Die Materia­ lien des dritten, vierten und fünften Isolierschichtmu­ sters 4′, 5′ und 6′ sowie die zweite Isolierschicht 2 werden in einem Naßätzvorgang weggeätzt, um die Oberflä­ chen einer Speicherelektrode 20, bestehend aus dem Poly­ siliciumschichtmuster 3′ und dem zweiten Polysilicium­ schichtzwischenstück 7′, von dem ein Teil über das erste Polysiliciumschichtmuster 3′ hinausragt, freizulegen.

Fig. 6 ist eine Querschnittsansicht nach dem Auftragen einer dielektrischen Schicht auf die Oberflächen der Speicherelektrode 20, gefolgt vom Abscheiden einer drit­ ten Polysiliciumschicht 9 für eine Plattenelektrode über der Speicherelektrode 20.

Wie oben beschrieben worden ist, kann ein für die nächste Generation von Halbleiterbauelementen geeigneter Konden­ sator erhalten werden, indem eine Polysiliciumschicht in einem Hohlraum ausgebildet wird, der zwischen mehreren Oxidschichten entsteht, die sich in ihrem Ätzselektivi­ tätsverhältnis voneinander unterscheiden.

Andere Merkmale, Vorteile und Ausführungsformen der hier offenbarten Erfindung werden Fachleuten beim Lesen der vorangehenden Offenbarungen deutlich. Obwohl bestimmte Ausführungsformen der Erfindung relativ genau beschrieben worden sind, können somit Variationen und Modifikationen dieser Ausführungsformen vorgenommen werden, ohne den Geist und den Umfang der Erfindung, wie sie beschrieben und beansprucht ist, zu verlassen.

Claims (2)

1. Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement, gekennzeichnet durch die Schritte:
Ausbilden eines Kontaktloches in einer Stapel­ struktur, bestehend aus einer ersten Isolierschicht (1) und einer zweiten Isolierschicht (2), die nacheinander auf einem Substrat ausgebildet sind;
Abscheiden einer ersten Polysiliciumschicht (3), um das Kontaktloch auszufüllen, und Ausbilden eines ersten Photosensitivschichtmusters (30) für eine Speicherelektrodenmaske auf der ersten Polysilicium­ schicht (3);
Wegätzen des Materials der ersten Polysilicium­ schicht (3) bis zu einer geeigneten Tiefe, um einen Vorsprung auszubilden, wobei die erste Photosensitiv­ schicht (30) als Maske dient;
Entfernen des ersten Photosensitivschichtmusters (30) und Abscheiden einer dritten Isolierschicht (4) einer vierten Isolierschicht (5) sowie einer fünften Isolierschicht (6) in dieser Reihenfolge;
Ausbilden eines zweiten Photosensitivschichtmu­ sters (40) für eine Speicherelektrodenmaske auf der fünften Isolierschicht (6), das breiter ist als das erste Photosensitivschichtmuster (30);
aufeinanderfolgendes Trockenätzen der fünften, der vierten und der dritten Isolierschichten (6, 5, 4) sowie der ersten Polysiliciumschicht (3), um ein drittes Isolierschichtmuster (4′), ein viertes Isolierschichtmu­ ster (5′), ein fünftes Isolierschichtmuster (6′) bzw. ein erstes Polysiliciumschichtmuster (3′) auszubilden, wobei das zweite Photosensitivschichtmuster (40) als Maske dient;
Entfernen des zweiten Photosensitivschichtmusters (40) und Aushöhlen des vierten Isolierschichtmusters (5′) bis zu einem gewissen Maß, um zwischen den dritten und fünften Isolierschichtmustern (4′, 6′) einen Hohlraum (15) auszubilden;
Abscheiden einer zweiten Polysiliciumschicht (7) auf der sich ergebenden Struktur, um den Hohlraum (15) auszufüllen, und Zurückätzen der zweiten Polysilicium­ schicht (7), um an der Seitenwand der dritten und fünften Isolierschichtmuster (4′, 6′) ein Zwischenstück (7′) auszubilden, wobei dieses Zwischenstück (7′) mit dem ersten Polysiliciumschichtmuster (3′) und der im Hohlraum (15) verbleibenden zweiten Polysiliciumschicht (7) elek­ trisch verbunden ist;
Entfernen des Materials der fünften, der vierten und der dritten Isolierschichtmuster (6′, 5′, 4′) sowie des zweiten Isolierschichtmusters (2) durch Naßätzen, um eine Speicherelektrode (20), bestehend aus dem ersten Polysiliciumschichtmuster (3′) und dem zweiten Polysili­ ciumzwischenstück (7′), von dem ein Teil über das erste Polysiliciummuster (3) hinausragt, freizulegen; und
Auftragen einer dielektrischen Schicht (8) auf die Oberflächen der Speicherelektrode (20) und Ausbilden einer Plattenelektrode (9) auf den Oberflächen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die vierte Isolierschicht (5) aus einem Material hergestellt wird, das sich im Naßätz-Selektivitätsver­ hältnis von den Materialien der dritten Isolierschicht (4) und der fünften Isolierschicht (6) unterscheidet.