DE4408565A1

DE4408565A1 - Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung

Info

Publication number: DE4408565A1
Application number: DE4408565A
Authority: DE
Inventors: Young Kwon Jun
Original assignee: Goldstar Electron Co Ltd
Current assignee: SK Hynix Inc
Priority date: 1994-01-12
Filing date: 1994-03-14
Publication date: 1995-07-13
Anticipated expiration: 2014-03-15
Also published as: KR950024333A; JPH07211794A; KR0140644B1; DE4408565C2; US5459094A; JP2689083B2; US5864154A

Description

Die Erfindung bezieht sich auf eine Halbleiterspeichereinrichtung und auf ein Verfahren zu deren Herstellung, und insbesondere auf eine Halbleiter speichereinrichtung mit einem Kondensator großer Speicherkapazität so wie auf ein entsprechendes Herstellungsverfahren.

In jüngster Zeit wurden Anstrengungen unternommen, um auf einem ein zelnen Halbleiterchip eine immer größer werdende Anzahl von Elementen mit hohem Integrationsgrad anzuordnen. Dabei wurden verschiedene Zel lenstrukturen vorgeschlagen, um zu noch kleineren Speicherzellen für dy namische Speicher mit wahlfreiem Zugriff (DRAMs) zu kommen.

Sind kleine Abmessungen und ein hoher Integrationsgrad gewünscht, so ist jede Speicherzelle vorzugsweise aus einem Transistor und einem Kon densator aufzubauen. Bei einer solchen aus Transistor und Kondensator bestehenden Speicherzelle wird eine Signalladung in einem Speicherkno ten des Kondensators gespeichert, der mit dem Transistor (Schalttransis tor verbunden ist. Verringern sich die Abmessungen der Speicherzelle mit größer werdendem Integrationsgrad der Halbleiterspeichereinrichtung, so geht damit auch eine Verringerung der Abmessungen des Kondensators einher. Dies führt jedoch zu einer Reduzierung der Anzahl von Signalla dungen, die im Speicherknoten gespeichert werden können. Um ein ge wünschtes Signal ohne Störungen übertragen zu können, sollte der Kon densatorspeicherknoten der Speicherzelle einen Oberflächenbereich auf weisen, der größer ist als ein vorbestimmter Wert, um eine für die Signal übertragung hinreichende Kondensatorkapazität zu erhalten.

Werden also die Abmessungen der Speicherzelle mit größer werdendem In tegrationsgrad verkleinert, so führt dies dazu, daß der Speicherknoten des Kondensators innerhalb eines begrenzten Bereichs auf dem Halbleiter substrat mit einem größeren Oberflächenbereich versehen werden muß. Diesbezüglich wurden bereits verschiedene Verfahren vorgeschlagen.

Nach einem dieser Verfahren zur Vergrößerung des Oberflächenbereichs des Kondensatorspeicherknotens ist vorgesehen, einen Kondensator mit dreidimensionaler Struktur zu schaffen, um dessen Kapazität zu maxi mieren. Die dreidimensionale Struktur kann dabei eine Rippenstruktur, eine Zylinderstruktur, eine kastenförmige Struktur, usw. sein.

Vorteilhaft wird als dreidimensionale Struktur die Zylinderstruktur ver wendet, da sich mit ihr die Kapazität pro Flächeneinheit maximieren läßt. Die Zylinderstruktur ist daher geeignet, in Speichereinrichtungen (z. B. in DRAMs) mit einer Speicherkapazität von 16 Megabit oder mehr eingesetzt zu werden.

Im nachfolgenden wird unter Bezugnahme auf die Fig. 1a bis 1g ein kon ventionelles Verfahren zur Herstellung eines Kondensators mit Zylinder struktur näher beschrieben.

In Übereinstimmung mit diesem Verfahren wird zunächst auf einem Halb leitersubstrat 1 ein Feldoxidfilm 2 gebildet, um im Halbleitersubstrat 1 einen aktiven Bereich und einen Elementeisolationsbereich zu definieren, wie die Fig. 1a erkennen läßt. Anschließend wird auf dem Halbleitersub strat 1 ein Zellentransistor erzeugt, und zwar durch Bildung einer Ga teelektrode 3 und eines Source/Drain-Bereichs S/D. Hierbei kommt ein üblicher MOS-Transistorherstellungsprozeß zum Einsatz. Auf die gesam te freiliegende Oberfläche der so erhaltenen Struktur wird anschließend eine Isolationsschicht 4 aufgebracht und selektiv geätzt, um eine Kontakt öffnung zu erhalten, durch die hindurch der Sourcebereich oder Drainbe reich des Zellentransistors freiliegt.

Gemäß Fig. 1b wird eine erste Polysiliciumschicht 5 mit einer Dicke von 1 bis 200 Nanometern (1500 bis 2000 Å) auf der gesamten freiliegenden Oberfläche der so erhaltenen Struktur gebildet. Sodann wird auf die erste Polysiliciumschicht 5 ein Oxidfilm 6 aufgebracht, und zwar mit einer Dicke von etwa 500 bis 600 Nanometern (5000 bis 6000 Å). Auf dem Oxidfilm 6 wird durch einen photolithographischen Prozeß ein Photoresistmuster 7 gebildet, und zwar unter Verwendung einer Maske zur Ausbildung eines Kondensatorspeicherknotens.

Unter Verwendung des Photoresistmusters 7 als Maske werden der Oxid film 6 und die erste Polysiliciumschicht 5 geätzt, um ein Speicherknoten muster gemäß Fig. 1c zu erhalten. Sodann wird das Photoresistmuster 7 entfernt, wie ebenfalls in Fig. 1c zu erkennen ist.

Nachdem das Photoresistmuster 7 entfernt worden ist, wird eine zweite Po lysiliciumschicht 8 auf die gesamte freiliegende Oberfläche der so erhalte nen Struktur aufgebracht. Dies ist in Fig. 1b gezeigt.

Entsprechend der Fig. 1e wird sodann die zweite Polysiliciumschicht 8 zu rückgeätzt, um aus der zweiten Polysiliciumschicht 8 bestehende Seiten wände 8A an den Seitenoberflächen des Oxidfilms 6 und der ersten Polysi liciumschicht 5 zu erhalten.

In einem anschließenden Verfahrensschritt wird der Oxidfilm 6 entfernt, wie in Fig. 1f zu erkennen ist. Im Ergebnis entsteht ein Kondensator speicherknoten mit zylindrischer Struktur, bestehend aus der ersten Po lysiliciumschicht 5 und den zweiten Polysiliciumseitenwänden 8A.

Ein dielektrischer Kondensatorfilm 9 wird sodann auf die gesamte freilie gende Oberfläche der so erhaltenen Struktur niedergeschlagen, wie in Fig. 1g zu erkennen ist. Auf den dielektrischen Kondensatorfilm 9 wird dann leitendes Material aufgebracht, um eine Kondensatorplattenelektrode 10 zu erhalten. Auf diese Weise wird ein zylindrischer Kondensator herge stellt.

Dieser konventionelle Kondensator vom Zylindertyp nutzt jedoch den drei dimensionalen Raum nicht wirksam aus, so daß das Verhältnis aus wirk samer Speicherkapazität zu belegter Substratoberfläche relativ schlecht ist.

Der Erfindung liegt die Aufgabe zugrunde, das oben genannte Problem zu überwinden und eine Halbleiterspeichereinrichtung mit einem Kondensa tor zu schaffen, der eine große Kapazität auch dann aufweist, wenn die für die Speicherzelle zur Verfügung stehende Fläche auf dem Halbleitersub strat gering ist.

Ziel der Erfindung ist es ferner, ein zur Herstellung einer solchen Halblei terspeichereinrichtung geeignetes Verfahren anzugeben.

Die vorrichtungsseitige Lösung der gestellten Aufgabe findet sich im kenn zeichnenden Teil des Patentanspruchs 1. Dagegen sind verfahrensseitige Lösungen der gestellten Aufgabe den kennzeichnenden Teilen der neben geordneten Patentansprüche 8, 20 und 23 zu entnehmen.

Eine Halbleiterspeichereinrichtung nach der Erfindung enthält eine Mehrzahl von Speicherzellen, die in matrixförmiger Weise angeordnet sind. Jede der Speicherzellen enthält einen Übertragungstransistor (Schalttransistor) aus einer Gateelektrode, einem Gateisolationsfilm, einem Sourcebereich und einem Drainbereich. Darüber hinaus weist jede der Speicherzellen einen Ladungsspeicherkondensator auf, der mit dem Schalttransistor verbunden ist und einen Speicherknoten, einen dielek trischen Film und eine Plattenelektrode besitzt. Der Speicherknoten des Ladungsspeicherkondensators besteht unter anderem aus einer zylindri schen oder kastenförmigen unteren Elektrode, die oberhalb des Übertra gungstransistors liegt, wobei die zylindrische oder kastenförmige untere Elektrode auf der auf dem Übertragungstransistor vorhandenen Isola tionsschicht ruht und durch diese hindurch entweder mit dem Sourcebe reich oder mit dem Drainbereich des Übertragungstransistors verbunden ist, während außerdem zum Speicherknoten des Ladungsspeicherkon densators noch eine als Abdeckung oder Deckel dienende obere Elektrode gehört, die auf bzw. oberhalb der unteren Elektrode zu liegen kommt und mit der unteren Elektrode verbunden ist.

Ein Verfahren zur Herstellung einer Halbleiterspeichereinrichtung nach der Erfindung zeichnet sich durch folgende Schritte aus:

- Bildung eines Übertragungstransistors auf einem Halbleitersub strat, der einen Gateisolationsfilm, eine Gateelektrode, einen Sourcebe reich und einen Drainbereich aufweist;
- Bildung einer ersten Isolationsschicht auf der gesamten freiliegen den Oberfläche der resultierenden Struktur einschließlich des Übertra gungstransistors;
- selektives Ätzen der ersten Isolationsschicht, um entweder den Sourcebereich oder den Drainbereich des Übertragungstransistors freizu legen;
- Aufbringen einer ersten Leitungsschicht auf die gesamte freiliegen de Oberfläche der resultierenden Struktur;
- selektives Ätzen der ersten Leitungsschicht, derart, daß Stufen in der ersten Leitungsschicht erhalten werden;
- selektives Aufbringen einer Isolationsschicht auf die erste Lei tungsschicht, derart, daß die erste Leitungsschicht partiell unbedeckt bleibt;
- Bildung einer zweiten Leitungsschicht auf der gesamten freiliegen den Oberfläche der resultierenden Struktur, derart, daß die zweite Lei tungsschicht bereichsweise in Kontakt mit der ersten Leitungsschicht steht;
- Strukturieren der zweiten Leitungsschicht mit Hilfe eines vorbe stimmten Speicherknotenmusters;
- Entfernen der Isolationsschicht, die auf der ersten Leitungsschicht liegt; und
- Strukturieren der ersten Leitungsschicht unter Zuhilfenahme des Speicherknotenmusters.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:

Fig. 1a bis 1g Querschnittsansichten zur Erläuterung eines Verfah rens zur Herstellung einer konventionellen Halbleiter speichereinrichtung mit einem eine zylindrische Struktur aufweisenden Kondensatorspeicherknoten;

Fig. 2 eine Halbleiterspeichereinrichtung nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 3 eine perspektivische Ansicht, die nur den Kondensator speicherelektrodenteil der Halbleiterspeichereinrich tung nach dem ersten Ausführungsbeispiel der vorlie genden Erfindung zeigt;

Fig. 4a bis 4f Querschnittsansichten zur Erläuterung eines Verfah rens zur Herstellung der Halbleiterspeichereinrich tung nach dem ersten Ausführungsbeispiel der vorlie genden Erfindung;

Fig. 5a und 5b Querschnittsansichten zur Erläuterung eines Verfah rens zur Herstellung einer Halbleiterspeichereinrich tung nach einem zweiten Ausführungsbeispiel der vor liegenden Erfindung;

Fig. 6a bis 6g Querschnittsansichten zur Erläuterung eines Verfah rens zur Herstellung einer Halbleiterspeichereinrich tung in Übereinstimmung mit einem dritten Ausfüh rungsbeispiel der vorliegenden Erfindung;

Fig. 7a bis 7g Querschnittsansichten zur Erläuterung eines Verfah rens zur Herstellung einer Halbleiterspeichereinrich tung in Übereinstimmung mit einem vierten Ausfüh rungsbeispiel der vorliegenden Erfindung;

Fig. 8a bis 8g Querschnittsansichten zur Erläuterung eines Verfah rens zur Herstellung einer Halbleiterspeichereinrich tung in Übereinstimmung mit einem fünften Ausfüh rungsbeispiel der vorliegenden Erfindung;

Fig. 9a bis 9g Querschnittsansichten zur Erläuterung eines Verfah rens zur Herstellung einer Halbleiterspeichereinrich tung in Übereinstimmung mit einem sechsten Ausfüh rungsbeispiel der vorliegenden Erfindung; und

Fig. 10 eine perspektivische Ansicht einer Speicherelektrode des Kondensators der Halbleiterspeichereinrichtung nach dem sechsten Ausführungsbeispiel der Erfin dung.

In Übereinstimmung mit der vorliegenden Erfindung weist eine Halbleiter speichereinrichtung einen Kondensator auf, dessen Kondensator speicherknoten aus einer zusammengesetzten Struktur besteht, zu der ei ne untere Struktur mit einer zylindrischen oder kastenförmigen Form und eine obere Struktur gehört, die im Inneren der zylindrischen oder kasten förmigen unteren Struktur liegt. Auf diese Weise läßt sich die Kapazität des Kondensators maximieren.

Nachfolgend wird ein erstes Ausführungsbeispiel der vorliegenden Erfin dung unter Bezugnahme auf die Fig. 2 bis 4f näher beschrieben.

Im allgemeinen besteht eine DRAM-Zelle aus einem Übertragungstransis tor (Schalttransistor) und einem Ladungsspeicherkondensator. Der Über tragungstransistor weist eine Gateelektrode, einen Gateisolationsfilm, ei ne Sourceelektrode und eine Drainelektrode auf. Dagegen soll der La dungsspeicherkondensator Ladungen sammeln, die er über den Übertra gungstransistor erhält, wobei dieser Kondensator eine Speicherelektrode aufweist, die mit der Drainelektrode oder der Sourceelektrode des Über tragungstransistors verbunden ist.

Die Fig. 2 zeigt eine Querschnittsansicht einer Halbleiterspeichereinrich tung in Übereinstimmung mit dem ersten Ausführungsbeispiel der vorlie genden Erfindung. Gemäß Fig. 2 enthält die Halbleiterspeichereinrich tung einen Übertragungstransistor, gebildet durch eine Gateelektrode 13, einen Gateisolationsfilm 12 und einen Sourcebereich bzw. Drainbereich S/D. Zur Halbleiterspeichereinrichtung gehört ferner ein oberhalb des Übertragungstransistors liegender Speicherkondensator, wobei zwischen dem Speicherkondensator und dem Übertragungstransistor ein Isola tionsfilm 14 vorhanden ist. Der Speicherkondensator ist dabei mit der Sourceelektrode oder der Drainelektrode des Übertragungstransistors elektrisch verbunden. Erfindungsgemäß weist der Speicherkondensator eine zylindrische oder kastenförmige untere Struktur auf, die mit der Sourceelektrode oder der Drainelektrode des Übertragungstransistors in Kontakt steht, sowie eine als Abdeckung dienende obere Struktur im Inne ren und oberhalb der unteren Struktur.

Die Fig. 3 zeigt eine perspektivische Ansicht des Kondensatorspeicher elektrodenteils der Halbleiterspeichereinrichtung in Übereinstimmung mit dem ersten Ausführungsbeispiel der Erfindung. Wie zu erkennen ist, weist der Kondensator eine zylindrische oder kastenförmige Struktur 16 auf (untere Struktur), und eine als Abdeckung dienende Struktur 19 (obe re Struktur), die zusammen eine Kondensatorspeicherelektrode ergeben. Hierdurch läßt sich die wirksame Kondensatorfläche maximal vergrößern, was zu einer maximalen Kapazität pro Substratflächenbereich führt.

Die Fig. 4a bis 4f zeigen Querschnitte zur Erläuterung eines Verfahrens zur Herstellung der Halbleiterspeichereinrichtung nach dem ersten Aus führungsbeispiel der vorliegenden Erfindung.

In Übereinstimmung mit diesem Verfahren wird zunächst ein Feldoxidfilm 11 mit einer Dicke von 400 Nanometern (4000 Å) auf einem Halbleitersub strat 100 gebildet, und zwar durch einen herkömmlichen LOCOS-Prozeß (lokale Oxidation von Silicium), um einen Elementeisolationsbereich durch den Feldoxidfilm 11 und einen aktiven Bereich auf dem Halbleiter substrat 100 zu erhalten, wie die Fig. 4a erkennen läßt. Auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur wird dann ein Gate oxidfilm 12 mit einer Dicke von 10 bis 20 Nanometern (100 bis 200 Å) gebil det, und zwar durch einen Oxidationsprozeß.

Sodann wird eine mit Verunreinigungen dotierte Polysiliciumschicht mit einer Dicke von 300 bis 400 Nanometern (3000 bis 4000 Å) auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur aufgebracht, wozu ein Chemical-Vapor-Deposition-Verfahren (CVD-Verfahren) durchgeführt wird. Die Polysiliciumschicht wird anschließend strukturiert, und zwar unter Verwendung eines geeigneten Gateelektrodenmusters, um auf diese Weise eine Gateelektrode 13 zu erhalten.

Unter Verwendung der Gateelektrode 13 als Maske werden Verunreini gungsionen, z. B. As⁺-Ionen, in einen freiliegenden Bereich des Halbleiter substrats 100 implantiert, und zwar mit einer Konzentration von 10¹⁴ bis 10¹⁵ cm^-3 sowie bei einer Beschleunigungsenergie von 60 bis 80 KeV. An schließend erfolgt ein Temperungsschritt, wodurch ein Verunreinigungs diffusionsbereich vom n-Typ entsteht, der als Sourceelektrode bzw. Drain elektrode S/D dient.

Auf diese Weise wird ein Übertragungs- bzw. Schalttransistor erhalten, der aus der Gateelektrode 13, dem Gateisolationsfilm 12 und den Source- und Drainelektroden S/D besteht.

Auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur und auch auf den Übertragungstransistor wird ein erster Isolationsfilm 14 auf gebracht, der entweder ein Oxidfilm oder ein Nitridfilm ist. Diese Filmbil dung kann durch einen CVD-Prozeß oder durch einen LPCVD-Prozeß (Low-Pressure-Chemical-Vapor-Deposition-Prozeß) erfolgen. Danach wird der erste Isolationsfilm 14 selektiv geätzt, und zwar durch Anwen dung eines photolithographischen Prozesses, um auf diese Weise eine Kontaktöffnung 15 im Film 14 zu erhalten, durch die die Sourceelektrode oder die Drainelektrode des Übertragungstransistors freigelegt wird.

Wie die Fig. 4b erkennen läßt, wird anschließend auf der gesamten freilie genden Oberfläche der so erhaltenen Struktur und auch auf der ersten Iso lationsschicht 14 eine erste leitende Schicht 16 gebildet, die eine dotierte amorphe Siliciumschicht oder eine dotierte Polysiliciumschicht sein kann, welche eine Dicke von 300 bis 500 Nanometern (3000 bis 5000 Å) aufweist. Dabei kann die erste leitende Schicht 16 durch einen LPCVD- Prozeß bei Temperaturen im Bereich von 520 bis 620°C und unter der Be dingung erzeugt werden, daß ein Gas aus SiH₄ oder Si₂H₆ sowie ein Gas aus PH₃ verwendet werden. Zu diesem Zeitpunkt wird die Dicke der ersten leitenden Schicht so gewählt, daß sie die Kontaktöffnung 15 ausfüllt. Vor zugsweise ist die Dicke der ersten leitenden Schicht 16 größer als der Radi us der Kontaktöffnung 15. Die Dicke der Schicht 16 kann aber auch größer als der Durchmesser der Kontaktöffnung 15 sein.

Anschließend wird eine zweite Isolationsschicht 17, die beispielsweise aus einem Oxidfilm oder aus einem Nitridfilm besteht, mit einer Dicke von etwa 100 Nanometern (1000 Å) auf die erste leitende Schicht 16 aufgebracht, wobei wiederum ein CVD-Prozeß oder ein plasmaverstärkter CVD-Prozeß (PECVD-Prozeß) zum Einsatz kommen kann.

Sodann wird gem. Fig. 4c die zweite Isolationsschicht 17 mit einem Photo resistfilm abgedeckt. Dieser Photoresistfilm wird dann auf photolithogra phischem Wege strukturiert, um ein gewünschtes Photoresistmuster PR1 zu erhalten. Unter Verwendung des Photoresistmusters PR1 als Maske werden dann die zweite Isolationsschicht 17 und die erste leitende Schicht 16 selektiv geätzt, und zwar durch ein anisotropes Trockenätzverfahren, beispielsweise durch ein reaktives Ionenätzverfahren (RIE-Verfahren). Das Ätzen der zweiten Isolationsschicht 17 erfolgt unter Verwendung eines CF₄ und H₂ enthaltenden Gases. Auf der anderen Seite wird die erste leitende Schicht 16, die aus der Siliciumschicht besteht, unter Verwen dung eines Gases geätzt, das z. B. CCl₂ und O₂ enthält. Wie in Fig. 4c dar gestellt ist, wird die erste leitende Schicht 16 bis zu einer vorbestimmten Tiefe weggeätzt, um eine Stufe zu erhalten, die in Übereinstimmung mit der Höhe einer jeden Seitenwand einer zylindrischen oder kastenförmigen Struktur steht, die noch zu bilden ist, wobei ein Teil der ersten leitenden Schicht 16 noch verbleibt, um einen Boden der zylindrischen bzw. kasten förmigen Struktur zu formen.

Anschließend wird das Photoresistmuster PR1 entfernt, wie in Fig. 4d ge zeigt ist. Auf die gesamte freiliegende Oberfläche der so erhaltenen Struk tur wird dann eine dritte Isolationsschicht aufgebracht, bestehend aus einem Oxidfilm oder aus einem Nitridfilm. Diese dritte Isolationsschicht erhält eine Dicke von 100 Nanometern (1000 Å) und wird durch einen CVD- Prozeß oder durch einen PECVD-Prozeß gebildet. Anschließend wird die resultierende Struktur einem Rückätzprozeß unterworfen, und zwar ohne Verwendung einer Maske, um Seitenwandstücke 18 an den Seitenoberflä chen der zweiten Isolationsschicht 17 und der ersten leitenden Schicht 16 zu erhalten.

Auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur wird eine zweite leitende Schicht 19 aufgebracht, bestehend aus einer Silicium schicht, wobei die zweite leitende Schicht 19 eine Dicke von 100 Nanome tern (1000 Å) aufweist und durch einen LPCVD-Prozeß hergestellt wird.

Sodann wird die zweite leitende Schicht 19 mit einem anderen Photoresist film bedeckt, wie in Fig. 4e gezeigt ist. Dieser Photoresistfilm wird dann auf photolithographischem Wege strukturiert, und zwar unter Verwendung eines vorbestimmten Kondensatorspeicherelektrodenmusters als Maske, um ein Photoresistmuster PR2 zu erhalten.

Unter Verwendung des Photoresistmusters PR2 als Maske wird die zweite leitende Schicht 19 selektiv geätzt, um auf diese Weise die zweite Isola tionsschicht 17 freizulegen. Sodann werden die zweite Isolationsschicht 17 und die Seitenwandstücke 18 entfernt, und zwar unter Anwendung eines Naßätzprozesses. Besteht die zweite Isolationsschicht 17 aus dem Oxidfilm, so kommt während des Ätzschrittes eine HF enthaltende Lösung zum Einsatz. Besteht dagegen die zweite Isolationsschicht 17 aus dem Nitridfilm, so wird während des Ätzschrittes eine Phosphorsäure (H₃PO₄) enthaltende Lösung verwendet.

Sodann wird ein Teil der ersten leitenden Schicht 16, freigelegt nach Ent fernung der zweiten Isolationsschicht 17 und der Seitenwandstücke 18, selektiv geätzt, wobei das Photoresistmuster PR2 als Maske verwendet wird.

Wie die Fig. 4f erkennen läßt, wird anschließend das Photoresistmuster PR2 entfernt. Im Ergebnis wird eine Kondensatorspeicherelektrode 20 er halten, zu der eine zylindrische oder kastenförmige untere Struktur ge hört, die aus der ersten leitenden Schicht 16 besteht, und zu der ferner ei ne als Abdeckung dienende obere Struktur gehört, die mit einem unteren Teil versehen ist, welcher im Inneren der unteren Struktur sitzt, wobei die obere Struktur durch die zweite leitende Schicht 19 gebildet ist, die rund oder rechteckförmig bzw. quadratisch in der Flächenausdehnung sein kann, entsprechend der Ausdehnung der unteren Struktur 16.

Sodann wird auf die gesamte Oberfläche der Kondensatorspeicherelektro de 20 ein dielektrischer Kondensatorfilm 21 aufgebracht. Danach wird auf dem dielektrischen Kondensatorfilm 21 eine Schicht aus leitendem Material gebildet, um eine Kondensatorplattenelektrode 22 zu erhalten. Mit anderen Worten liegt jetzt eine Halbleiterspeichereinrichtung nach dem ersten Ausführungsbeispiel der Erfindung mit der in Fig. 2 gezeigten Struktur vor.

Die Fig. 5a und 5b zeigen Querschnittsansichten zur Erläuterung eines Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung in Über einstimmung mit einem zweiten Ausführungsbeispiel der vorliegenden Er findung. Dabei sind in den Fig. 5a und 5b gleiche Elemente wie in den Fig. 4a bis 4f mit denselben Bezugszeichen versehen.

In Übereinstimmung mit diesem zweiten Herstellungsverfahren wird ein Photoresistfilm PR1 auf eine zweite Isolationsschicht 17 aufgebracht, die hergestellt wird, nachdem dieselben Schritte wie in den Fig. 4a bis 4c des ersten Ausführungsbeispiels ausgeführt worden sind. Die Bildung des Photoresistfilms PR1 erfolgt ebenfalls in derselben Weise wie beim ersten Ausführungsbeispiel. Der Photoresistfilm PR1 wird dann auf photolitho graphischem Wege strukturiert, um ein vorbestimmtes Photoresistmuster (nicht dargestellt) zu erhalten. Unter Verwendung des Photoresistmusters als Maske wird die zweite Isolationsschicht 17 selektiv geätzt, und zwar durch ein anisotropes Trockenätzverfahren, das z. B. ein RIE-Verfahren sein kann. Dies dient zur Freilegung einer ersten leitenden Schicht 16, die unterhalb der zweiten Isolationsschicht 17 liegt, wie in Fig. 5a zu erkennen ist. Das Ätzen der zweiten Isolationsschicht 17 erfolgt unter Verwendung eines Ätzgases, das CF₄ und H₂ enthält. Anschließend wird die erste lei tende Schicht 16 isotrop geätzt, und zwar durch Anwendung eines isotro pen Ätzverfahrens und danach anisotrop geätzt durch Anwendung eines anisotropen Ätzverfahrens, so daß eine Unterschneidung bzw. Stufe an jeder Seitenwand im Inneren der zylindrischen Struktur erhalten wird, wie in Fig. 5b dargestellt ist. Im Anschluß daran werden dieselben Schritte wie in den Fig. 4d bis 4f des ersten Ausführungsbeispiels ausgeführt, um einen Kondensator für eine Halbleiterspeichereinrichtung in Übereinstimmung mit dem zweiten Ausführungsbeispiel der vorliegenden Erfindung zu er halten.

Beim zweiten Ausführungsbeispiel kann die erste leitende Schicht 16 auch nur isotrop geätzt werden. Auch in diesem Fall werden anschließend die weiteren und bereits oben erwähnten Schritte ausgeführt.

Die Fig. 6a bis 6g sind Querschnittsansichten zur Erläuterung eines Ver fahrens zur Herstellung einer Halbleiterspeichereinrichtung in Überein stimmung mit einem dritten Ausführungsbeispiel der vorliegenden Erfin dung. Dabei sind in den Fig. 6a bis 6g gleiche Elemente wie in den Fig. 4a bis 4f mit denselben Bezugszeichen versehen.

Beim vorliegenden Ausführungsbeispiel wird zunächst ein Feldoxidfilm 11 zur Elementisolation mit einer Dicke von 400 Nanometern (4000 Å) durch ein herkömmliches LOCOS-Verfahren auf einem Halbleitersubstrat 100 gebildet, um einen Elementeisolationsbereich und einen aktiven Bereich zu definieren, wie in Fig. 6a zu erkennen ist. Auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur wird anschließend ein Gateoxidfilm 12 mit einer Dicke von 10 bis 20 Nanometern (100 bis 200 Å) hergestellt, und zwar durch einen Oxidationsprozeß.

Anschließend wird auf die gesamte freiliegende Oberfläche der so erhalte nen Struktur durch ein CVD-Verfahren eine mit Verunreinigungen dotier te Polysiliciumschicht aufgebracht, und zwar mit einer Dicke von 300 bis 400 Nanometern (3000 bis 4000 Å). Diese Polysiliciumschicht wird struk turiert, und zwar unter Verwendung eines geeigneten Gateelektrodenmu sters, um auf diese Weise eine Gateelektrode 13 zu erhalten.

Unter Verwendung der Gateelektrode 13 als Maske werden Verunreinigungsionen, z. B. As⁺-Ionen, in einen freiliegenden Teil des Halbleitersub strats 100 implantiert, und zwar mit einer Konzentration von 10¹⁴ bis 10¹⁵ cm^-3 sowie bei einer Beschleunigungsenergie von 60 bis 80 KeV. An schließend erfolgt ein Temperungsschritt, wodurch Verunreinigungsdif fusionsbereiche vom n-Typ entstehen, die als Source- und Drainelektro den S/D dienen.

Im Ergebnis wird somit ein Übertragungstransistor (Schalttransistor) er halten, der aus der Gateelektrode 13, dem Gateisolationsfilm 12 und den Source- und Drainelektroden S/D besteht.

Auf die gesamte freiliegende Oberfläche der so erhaltenen Struktur und auch auf den Übertragungstransistor wird sodann ein erster Isolations film 14 aufgebracht, der aus einem Oxidfilm oder aus einem Nitridfilm be steht, wozu ein CVD-Prozeß oder ein LPCVD-Prozeß durchgeführt werden. Im Anschluß daran wird der erste Isolationsfilm 14 selektiv geätzt, und zwar auf photolithographischem Wege, um eine Kontaktöffnung 15 zu er halten, durch die die Sourceelektrode oder die Drainelektrode des Über tragungstransistors freigelegt wird.

In einem nachfolgenden Schritt wird eine erste leitende Schicht 16 aus einer dotierten amorphen Siliciumschicht oder einer dotierten Polysilici umschicht mit einer Dicke von 300 bis 500 Nanometern (3000 bis 5000 Å) auf die gesamte freiliegende Oberfläche der resultierenden Struktur und auch auf die erste Isolationsschicht 14 aufgebracht, und zwar mit einem LPCVD-Prozeß, wie in Fig. 6b gezeigt ist. Die Bildung der ersten leitenden Schicht 16 wird bei einer Temperatur im Bereich von 520 bis 620°C ausge führt und unter der Bedingung, daß ein Gas aus SiH₄ oder Si₂H₆ und ein Gas aus PH₃ verwendet werden. Zu dieser Zeit wird die Dicke der ersten leitenden Schicht 16 so bestimmt, daß durch die erste leitende Schicht 16 die Kontaktöffnung 15 gefüllt wird. Vorzugsweise ist die Dicke der ersten leitenden Schicht 16 größer als der Radius der Kontaktöffnung 15. Die Dicke der ersten leitenden Schicht 16 kann aber auch größer als der Durchmesser der Kontaktöffnung 15 sein.

Sodann wird ein Photoresistfilm auf die erste leitende Schicht 16 aufge bracht, wie in Fig. 6c dargestellt ist. Dieser Photoresistfilm wird auf photo lithographischem Wege strukturiert, um ein vorbestimmtes Photoresist muster PR1 zu erhalten. Unter Verwendung des Photoresistmusters PR1 als Maske wird dann die erste leitende Schicht 16 selektiv geätzt, und zwar durch ein anisotrop es Trockenätzverfahren, beispielsweise durch ein RIE- Verfahren. Beim Ätzen der ersten leitenden Schicht 16, die aus der Silici umschicht besteht, wird dabei ein Gas verwendet, das CCl₂ und O₂ ent hält. Gemäß Fig. 4c wird die erste leitende Schicht 16 bis zu einer vorbe stimmten Tiefe weggeätzt, um eine Stufe zu erhalten, die in Übereinstim mung mit der Höhe einer jeden Seitenwand einer zylindrischen Struktur steht, die noch zu bilden ist, wobei ein Teil der ersten leitenden Schicht 16 noch verbleibt, um einen Boden der zylindrischen Struktur zu erhalten.

Danach wird das Photoresistmuster PR1 entfernt, wie die Fig. 6d erkennen läßt. Auf die gesamte freiliegende Oberfläche der resultierenden Struktur wird eine zweite Isolationsschicht 17 aufgebracht, die beispielsweise einen Oxidfilm oder einen Nitridfilm enthalten kann, wobei die Dicke der zweiten Isolationsschicht 17 im Bereich von etwa 100 Nanometern (1000 Å) liegt. Die zweite Isolationsschicht 17 kann ebenfalls durch einen CVD- Prozeß oder durch einen PECVD-Prozeß gebildet werden. Ein weiterer Pho toresistfilm wird sodann auf der zweiten Isolationsschicht 17 gebildet. Der Photoresistfilm wird auf photolitographischem Wege strukturiert, um ein vorbestimmtes Photoresistmuster PR3 zu erhalten.

Unter Verwendung des Photoresistmusters PR3 als Maske wird die zweite Isolationsschicht 17 selektiv geätzt, um die erste leitende Schicht 16 be reichsweise freizulegen, wie in Fig. 6e gezeigt ist. Dann wird das Muster PR3 entfernt. Auf die gesamte freiliegende Oberfläche der resultierenden Struktur wird eine zweite leitende Schicht 19 aufgebracht, die eine dotiert Siliciumschicht mit einer Dicke von etwa 100 Nanometern (1000 Å) sein kann. Auch diese Schicht 19 kann z. B. durch ein LPCVD-Verfahren gebil det werden.

Anschließend wird ein anderer Photoresistfilm auf die zweite leitende Schicht 19 aufgebracht, und zwar gemäß Fig. 6f. Dieser Photoresistfilm wird auf photolithographischem Wege strukturiert, wobei als Maske ein vorbestimmtes Kondensatorspeicherelektrodenmuster verwendet wird, um auf diese Weise ein Photoresistmuster PR2 zu erhalten.

Unter Verwendung des Photoresistmusters PR2 als Maske wird die zweite leitende Schicht 19 selektiv geätzt, um auf diese Weise die zweite Isola tionsschicht 17 bereichsweise freizulegen. Anschließend wird die gesamte zweite Isolationsschicht 17 durch einen Naßätzprozeß entfernt. Besteht die zweite Isolationsschicht 17 aus dem Oxidfilm, so kommt während des Ätzschrittes eine HF enthaltende Ätzlösung zum Einsatz. Besteht dagegen die zweite Isolationsschicht 17 aus dem Nitridfilm, so wird während des Ätzschrittes eine Phosphorsäure (H₃PO₄) enthaltende Lösung als Ätzlö sung verwendet.

Ein Teil der ersten leitenden Schicht 16, freigelegt nach der Beseitigung der zweiten Isolationsschicht 17, wird dann selektiv geätzt, und zwar un ter Verwendung des Photoresistmusters PR2 als Maske, wie in Fig. 6g dar gestellt ist. Anschließend wird das Photoresistmuster PR2 entfernt. Im Er gebnis wird eine Kondensatorspeicherelektrode 20 erhalten, zu der eine zylindrische untere Struktur gehört, welche aus der ersten leitenden Schicht 16 besteht, und zu der ferner eine als Abdeckung dienende obere Struktur gehört, welche mit einem unteren Teil versehen ist, der im Inne ren der unteren Struktur sitzt, wobei die obere Struktur durch die zweite leitende Schicht 19 gebildet ist. Im Anschluß daran wird ein dielektrischer Kondensatorfilm auf die gesamte Oberfläche der Kondensatorspeicher elektrode 20 aufgebracht. Danach wird auf den dielektrischen Kondensa torfilm 21 leitendes Material aufgebracht bzw. niedergeschlagen, um eine Kondensatorplattenelektrode 22 zu erhalten. Der Kondensator einer Halb leiterspeichereinrichtung in Übereinstimmung mit dem dritten Ausfüh rungsbeispiel der vorliegenden Erfindung ist somit fertiggestellt. Auch hier können die Zylinderstrukturen durch kastenförmige bzw. rechteckige ersetzt werden.

Die Fig. 7a bis 7g zeigen Querschnittsansichten zur Erläuterung eines Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung in Über einstimmung mit einem vierten Ausführungsbeispiel der vorliegenden Er findung. Dabei sind in den Fig. 7a bis 7g gleiche Elemente wie in den Fig. 4a bis 4f mit denselben Bezugszeichen versehen.

Beim vorliegenden Ausführungsbeispiel wird ein Übertragungstransistor (Schalttransistor) durch eine Gateelektrode 13, einen Gateisolationsfilm 12 und Source-/Drainelektroden S/D gebildet, und zwar auf einem Halb leitersubstrat 100 und in derselben Weise wie im ersten bis dritten Aus führungsbeispiel. Auf die gesamte freiliegende Oberfläche der resultieren den Struktur sowie auf den Übertragungstransistor wird dann ein erster Isolationsfilm 14 aufgebracht, der ein Oxidfilm oder ein Nitridfilm sein kann. Dabei wird der erste Isolationsfilm 14 durch einen CVD-Prozeß oder durch einen LPCVD-Prozeß hergestellt. Anschließend wird der erste Isola tionsfilm 14 selektiv weggeätzt, und zwar auf photolitographischem Wege, um eine Kontaktöffnung 15 zu erhalten, durch die hindurch die Sourceelektrode oder die Drainelektrode des Übertragungstransistors freigelegt wird.

Gemäß Fig. 7a wird sodann eine erste leitende Schicht 16 aus einer dotier ten amorphen Siliciumschicht oder einer dotierten Polysiliciumschicht mit einer Dicke von 300 bis 500 Nanometern (3000 bis 5000 Å) auf die ge samte freiliegende Oberfläche der resultierenden Struktur und auch auf die erste Isolationsschicht 14 mit Hilfe eines LPCVD-Prozesses aufge bracht. Die Bildung der ersten leitenden Schicht 16 wird bei Temperaturen im Bereich von 520 bis 620°C ausgeführt und unter der Bedingung, daß ein Gas aus SiH₄ oder Si₂H₆ und ein Gas aus PH₃ verwendet werden. Zu dieser Zeit wird die Dicke der ersten leitenden Schicht 16 so bestimmt, daß durch die erste leitende Schicht 16 die Kontaktöffnung 15 ausgefüllt ist. Vorzugsweise kann die leitende Schicht 16 größer sein als der Radius der Kontaktöffnung 15 oder auch größer als der Durchmesser der Kontaktöff nung 15.

Sodann wird ein Photoresistfilm auf die erste leitende Schicht 16 aufge bracht. Der Photoresistfilm wird auf photolithographischem Wege struk turiert, um ein vorbestimmtes Photoresistmuster PR4 zu erhalten. Unter Verwendung des Photoresistmusters PR4 als Maske wird die erste leitende Schicht 16 selektiv geätzt, und zwar durch einen anisotropen Trockenätz prozeß, beispielsweise durch einen RIE-Prozeß. Dabei wird die erste lei tende Schicht 16 bis zu einer vorbestimmten Tiefe weggeätzt, ohne also vollständig weggeätzt zu werden, so daß sie Stufen aufweist.

Im Anschluß daran, wird das Photoresistmuster PR 4 entfernt, wie in Fig. 7b zu erkennen ist. Auf die gesamte freiliegende Oberfläche der so erhalte nen Struktur wird eine Isolationsschicht aufgebracht, die beispielsweise einen Oxidfilm oder einen Nitridfilm enthält, und zwar mit einer Dicke von etwa 100 Nanometern (1000 Å) sowie durch einen CVD-Prozeß oder durch einen PECVD-Prozeß. Anschließend wird die Isolationsschicht einem Rückätzprozeß unterworfen, wobei keine Maske verwendet wird, um auf diese Weise erste Seitenwandstücke 23 an den Seiten der Stufen der ersten leitenden Schicht 16 zu erhalten.

Unter Verwendung der ersten Seitenwandstücke 23 als Maske wird die erste leitende Schicht 16 bis zu einer vorbestimmten Tiefe weggeätzt, wo bei die Tiefe der Höhe der jeweiligen Seitenwände einer noch zu bildenden zylindrischen Struktur entspricht, wie in 7c gezeigt ist.

Auf die gesamte freiliegende Oberfläche der resultierenden Struktur wird sodann eine andere Isolationsschicht aufgebracht, die beispielsweise ein Oxidfilm oder ein Nitridfilm sein kann, wobei diese andere Isolations schicht eine Dicke von etwa 100 Nanometern (1000 Å) aufweist und durch einen CVD-Prozeß oder durch einen PECVD-Prozeß gebildet wird, und zwar gemäß Fig. 7d. Danach wird die Isolationsschicht einem Rückätzpro zeß unterworfen, wobei keine Maske verwendet wird, so daß zweite Seiten wandstücke 24 erhalten werden, und zwar im Bereich der Stufen der er sten leitenden Schicht 16, also jeweils rechts und links von den Seiten wandstücken 23.

Sodann wird auf die gesamte freiliegende Oberfläche der resultierenden Struktur, z. B. mittels eines LPCVD-Prozesses gem. Fig. 7e eine zweite lei tende Schicht 19 aufgebracht, die eine Dicke von 100 Nanometern (1000 Å) aufweist und eine dotierte Siliciumschicht sein kann. Diese zweite leiten de Schicht 19 wird anschließend gem. 7f mit einem weiteren Photoresist film bedeckt. Dieser Photoresistfilm wird auf photolithographischem Wege strukturiert, und zwar unter Verwendung eines vorbestimmten Konden satorspeicherelektrodenmusters als Maske, um auf diese Weise ein Photo resistmuster PR2 zu erhalten.

Unter Verwendung des Photoresistmusters PR2 als Maske wird die zweite leitende Schicht 19 selektiv geätzt. Sodann werden die ersten Seitenwand stücke 23 und die zweiten Seitenwandstücke 24 durch einen Naßätzpro zeß entfernt. Bestehen die Seitenwandstücke 23 und 24 aus Oxidfilmen, so wird während des Ätzschrittes eine HF enthaltende Ätzlösung verwen det. Bestehen dagegen die Seitenwandstücke 23 und 24 aus Nitridfilmen, so kommt im Ätzschritt eine Phosphorsäure (H₃PO₄) enthaltende Lösung als Ätzlösung zum Einsatz.

Sodann wird ein Teil der ersten leitenden Schicht 16, die nach Entfernen der Seitenwandstücke 23 und 24 freiliegt, selektiv geätzt, wobei das Pho toresistmuster PR2 als Ätzmaske verwendet wird. Die erste leitende Schicht 16 und die zweite leitende Schicht 19 sind jetzt nur noch unter halb des Photoresistmusters PR2 vorhanden.

Anschließend wird gemäß Fig. 7g das Photoresistmuster PR2 entfernt. Im Ergebnis wird eine Kondensatorspeicherelektrode 20 erhalten, zu der eine zylindrische untere Struktur gehört, die durch die erste leitende Schicht 16 gebildet wird. Zur Kondensatorspeicherelektrode 20 gehört ferner eine als Abdeckung dienende obere Struktur, die einen unteren Teil aufweist, der im Inneren der unteren Struktur sitzt, wobei die obere Struktur durch die zweite leitende Schicht 19 gebildet wird. Im Anschluß daran wird ein dielektrischer Kondensatorfilm 21 auf die gesamte Oberfläche der Kon densatorspeicherelektrode 20 aufgebracht. Danach wird auf den dielektri schen Kondensatorfilm 21 leitendes Material aufgebracht bzw. niederge schlagen, um eine Kondensatorplattenelektrode 22 zu erhalten. Die Her stellung eines Kondensators einer Halbleiterspeichereinrichtung in Über einstimmung mit dem vierten Ausführungsbeispiel der vorliegenden Er findung ist damit beendet.

Die Fig. 8a bis 8g zeigen Querschnittsansichten zur Erläuterung eines Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung in Über einstimmung mit einem fünften Ausführungsbeispiel der vorliegenden Er findung. Dabei sind in den Fig. 8a bis 8g gleiche Elemente wie in den Fig. 4a bis 4f mit denselben Bezugszeichen versehen.

In Übereinstimmung mit diesem Verfahren wird auf einem Halbleitersub strat 100 in derselben Weise wie beim ersten bis dritten Ausführungsbei spiel ein Übertragungstransistor (Schalttransistor) hergestellt, bestehend aus einer Gateelektrode 13, einem Gateisolationsfilm 12 und Source/Drainelektroden S/D. Auf die gesamte freiliegende Oberfläche der resultierenden Struktur und auf den Übertragungstransistor wird so dann ein erster Isolationsfilm 14 aufgebracht, der ein Oxidfilm oder ein Ni tridfilm sein kann und der durch ein CVD-Verfahren oder durch ein LPCVD-Verfahren hergestellt wird. Anschließend wird der erste Isola tionsfilm 14 selektiv geätzt, und zwar auf photolithographischem Wege, um eine Kontaktöffnung 15 zu erhalten, durch die die Sourceelektrode oder die Drainelektrode des Übertragungstransistors freigelegt wird.

Sodann wird auf die gesamte freiliegende Oberfläche der resultierenden Struktur sowie auf die erste Isolationsschicht 14 eine erste leitende Schicht 16 mit einer Dicke von 300 bis 500 Nanometern (3000 bis 5000 Å) sowie durch einen LPCVD-Prozeß aufgebracht, wie die Fig. 8a erkennen läßt. Diese erste leitende Schicht 16 kann eine dotierte amorphe Silicium schicht oder eine dotierte Polysiliciumschicht sein. Die Bildung der ersten leitenden Schicht 16 erfolgt bei einer Temperatur im Bereich von 520 bis 620°C unter der Bedingung, daß ein Gas aus SiH₄ oder Si₂H₆ und ein Gas aus PH₃ verwendet werden. Zu dieser Zeit ist die Dicke der ersten leitenden Schicht 16 so bestimmt, daß durch die erste leitende Schicht 16 die Kon taktöffnung 15 ausgefüllt wird. Vorzugsweise ist die Dicke der ersten lei tenden Schicht 16 größer als der Radius der Kontaktöffnung 15 oder grö ßer als deren Durchmesser.

Sodann wird ein Photoresistfilm auf die erste leitende Schicht 16 aufge bracht. Der Photoresistfilm wird auf photolithographischem Wege struk turiert, um ein vorbestimmtes Photoresistmuster PR4 zu erhalten. Dies kommt oberhalb der Öffnung zu liegen. Unter Verwendung des Photore sistmusters PR4 als Maske wird sodann die erste leitende Schicht 16 se lektiv geätzt, und zwar bis herab zu einer vorbestimmten Tiefe, ohne daß die Schicht 16 vollständig weggeätzt wird, so daß in ihr Stufen entstehen.

Danach wird das Photoresistmuster PR4 entfernt, wie in Fig. 8b zu erken nen ist. Auf die gesamte freiliegende Oberfläche der resultierenden Struk tur wird ein Nitridfilm 25 als Isolationsschicht aufgebracht, und zwar mit einer Dicke von etwa 100 Nanometern (1000 Å) sowie durch einen CVD- Prozeß oder durch einen PECVD-Prozeß. Auf den Nitridfilm 25 wird ein an derer Photoresistfilm aufgebracht, um ein vorbestimmtes Photoresistmu ster PR5 zu erhalten. Unter Verwendung des Photoresistmusters PR5 als Maske wird der Nitridfilm 25 selektiv weggeätzt, um auf diese Weise einen vorbestimmten Bereich der ersten leitenden Schicht 16 freizulegen. Dabei liegt dieser vorbestimmte Bereich oberhalb der Öffnung 15.

Unter Verwendung des verbleibenden Teils des Nitridfilms 25 als Maske wird der freigelegte Bereich der ersten leitenden Schicht 16 selektiv geätzt, und zwar bis herab zu einer vorbestimmten Tiefe, sowie unter Anwendung eines anisotropen Ätzprozesses, wie in Fig. 8c zu erkennen ist.

Eine zweite leitende Schicht 19 aus dotiertem Silicium wird sodann mit einer Dicke von etwa 100 Nanometern (1000 Å) auf die gesamte freiliegende Oberfläche der resultierenden Struktur aufgebracht, und zwar ebenfalls durch einen LPCVD-Prozeß, wie in Fig. 8d gezeigt ist. Auch andere Nieder schlagsverfahren können hier zum Einsatz kommen.

Danach wird ein weiterer Photoresistfilm auf die zweite leitende Schicht 19 aufgebracht, und zwar gemäß Fig. 8e. Dieser Photoresistfilm wird dann auf photolithographischem Wege strukturiert, und zwar unter Verwendung eines vorbestimmten Kondensatorspeicherelektrodenmusters als Maske, um ein Photoresistfilmmuster PR6 zu erhalten. Unter Verwendung des Photoresistmusters PR6 als Maske werden die zweite leitende Schicht 19 und der Nitridfilm 25 durch ein Trockenätzverfahren anisotrop geätzt, derart, daß Seitenwandstücke im Bereich der Stufen der ersten leitenden Schicht 16 erhalten werden. Diese Seitenwandstücke tragen das Bezugs zeichen 25A. Die zweite leitende Schicht 19 und der Nitridfilm 25 verblei ben daher nur noch unterhalb des Musters PR6.

Anschließend wird die erste leitende Schicht 16 bis herab zu einer vorbe stimmten Tiefe weggeätzt, wobei das Photoresistmuster PR6 und die Sei tenwandstücke 25A als Masken verwendet werden. Dies ist in Fig. 8f zu er kennen. Dabei wird der Bereich der Schicht 16, der zwischen der Maske PR6 und den Seitenwandstücken 25A liegt, nicht vollständig weggeätzt, während der Bereich der Schicht 16 rechts neben den Seitenwandstücken 25A in Fig. 8e bis herab zur Schicht 14 weggeätzt werden kann.

Sodann werden gemäß Fig. 8g die Seitenwandstücke 25A und der Nitrid film 25, der sich noch zwischen der zweiten leitenden Schicht 19 und der ersten leitenden Schicht 16 befindet, durch einen Naßätzprozeß entfernt. Im Ergebnis wird eine Kondensatorspeicherelektrode 20 erhalten, die eine doppelt zylindrische Struktur aufweist.

Auf die gesamte Oberfläche der Kondensatorspeicherelektrode 20 wird ein dielektrischer Kondensatorfilm aufgebracht, und zwar in derselben und bereits zuvor beschriebenen Weise. Auf den dielektrischen Kondensator film wird dann leitendes Material aufgebracht bzw. niedergeschlagen, um eine Kondensatorplattenelektrode zu erhalten. Die Herstellung des Kon densators der Halbleiterspeichereinrichtung nach dem fünften Ausfüh rungsbeispiel der vorliegenden Erfindung ist somit beendet.

Die Fig. 9a bis 9g zeigen Querschnittsansichten zur Erläuterung eines Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung in Über einstimmung mit einem sechsten Ausführungsbeispiel der Erfindung. Da bei sind in den Fig. 9a bis 9g gleiche Elemente wie in den Fig. 4a bis 4f mit denselben Bezugszeichen versehen.

In Übereinstimmung mit diesem Verfahren wird in derselben Weise wie bei den oben beschriebenen Ausführungsbeispielen auf einem Halbleitersub strat 100 ein Übertragungstransistor (Schalttransistor) hergestellt, be stehend aus einer Gateelektrode 13, einem Gateisolationsfilm 12 und Source/Drainbereichen S/D. Auf die gesamte freiliegende Oberfläche der resultierenden Struktur sowie auf den Schalttransistor wird anschließend ein erster Isolationsfilm 4 aufgebracht, der ein Oxidfilm oder ein Nitridfilm sein kann. Dabei wird dieser erste Isolationsfilm durch ein CVD-Verfahren oder durch ein LPCVD-Verfahren hergestellt. Anschließend wird der erste Isolationsfilm 14 selektiv geätzt, und zwar auf photolithographischem Wege, um eine Kontaktöffnung 15 zu erhalten, durch die die Sourceelek trode oder die Drainelektrode des Übertragungstransistors freigelegt wird.

Entsprechend der Fig. 9a wird eine erste leitende Schicht 16 aus dotiertem amorphem Silicium oder aus dotiertem Polysilicium mit einer Dicke von etwa 100 Nanometern (1000 Å) auf die gesamte freiliegende Oberfläche der resultierenden Struktur aufgebracht, also auch auf die erste Isolations schicht 14, und zwar durch einen LPCVD-Prozeß. Die Bildung der ersten leitenden Schicht 16 erfolgt bei einer Temperatur von 520 bis 620°C unter der Bedingung, daß ein Gas aus SiH₄ oder Si₂H₆ und ein Gas aus PH₃ ver wendet werden. Auf die geamte freiliegende Oberfläche der resultierenden Struktur wird eine andere Isolationsschicht 26 aus einem Oxidfilm oder einem Nitridfilm aufgebracht, und zwar mit einer Dicke von 100 Nanome tern (1000 Å) sowie ebenfalls durch einen CVD-Prozeß oder durch einen LPCVD-Prozeß.

Sodann wird die Isolationsschicht 26 gemäß Fig. 9b durch einen Photore sistfilm abgedeckt. Dieser Photoresistfilm wird auf photolithographi schem Wege strukturiert, um ein vorbestimmtes Photoresistmuster PR7 oberhalb der Öffnung 15 zu erhalten. Unter Verwendung des Photoresist muster PR7 als Maske wird schließlich die Isolationsschicht 26 selektiv geätzt.

Im Anschluß daran wird die erste leitende Schicht 16 selektiv weggeätzt, und zwar durch einen anisotropen Ätzprozeß sowie unter Verwendung des Photoresistmusters PR7 als Maske. Dadurch wird die Schicht 14 bereichs weise freigelegt. Sodann wird das Photoresistmuster PR7 entfernt, wie Fig. 9c erkennen läßt.

Auf die gesamte freiliegende Oberfläche der resultierenden Struktur wird eine zweite leitende Schicht 19 aus einer dotierten Siliciumschicht mit einer Dicke von etwa 100 Nanometern (1000 Å) aufgebracht, und zwar z. B. unter Durchführung eines LPCVD-Prozesses, wie in Fig. 9d dargestellt ist.

Danach wird die zweite leitende Schicht 19 gemäß Fig. 9e mit einem ande ren Photoresistfilm abgedeckt. Dieser Photoresistfilm wird auf photolitho graphischem Wege strukturiert, um ein Photoresistmuster PR8 zu erhal ten, das in der Größe schmaler ist als der verbleibende Teil des Isolations films 26. Das Muster PR8 reicht also nicht bis zum Rand des Films 26. Unter Verwendung des Photoresistmusters PR8 als Maske wird die zweite leitende Schicht 19 so geätzt, daß der Isolationsfilm 26 partiell freigelegt wird, wobei gleichzeitig Seitenwandstücke 19A an den Seitenoberflächen des Isolationsfilms 26 erhalten werden. Diese Seitenwandstücke 19A be stehen aus Teilen der zweiten leitenden Schicht 19. Dabei liegen die Sei tenwandstücke 19A auch an den Seiten der ersten leitenden Schicht 16, wie die Fig. 9e erkennen läßt.

Entsprechend der Fig. 9f wird sodann das Photoresistmuster PR8 entfernt. Sodann wird der Isolationsfilm 26 durch einen Naßätzprozeß entfernt, wie in Fig. 9g dargestellt ist. Im Ergebnis wird eine Kondensatorspeicherelek trode 20 erhalten, zu der eine zylindrische untere Struktur gehört, die aus der ersten leitenden Schicht 16 und aus den Seitenwandstücken 19A besteht, die mit der ersten leitenden Schicht 16 elektrisch verbunden sind. Zur Kondensatorspeicherelektrode 20 gehört ferner die als Abdeckung dienende obere Struktur aus der zweiten leitenden Schicht 19.

Die Fig. 10 zeigt eine perspektivische Ansicht der Speicherelektrode 20 von Fig. 9g. Wie in Fig. 10 zu erkennen ist, ist die obere bzw. zweite leitende Schicht 19 partiell mit der unteren bzw. ersten leitenden Schicht 16 ver bunden, und zwar über die Seitenwandstücke 19a, die ihrerseits mit der ersten leitenden Schicht 16 verbunden sind. Hier ist die untere Struktur 16, 19A kastenförmig ausgebildet, der Deckel 19 rechteckig bzw. quadra tisch.

Auf die gesamte Oberfläche der Kondensatorspeicherelektrode 20 wird ein dielektrischer Kondensatorfilm aufgebracht, und zwar in derselben Weise wie bei den vorher beschriebenen Ausführungsbeispielen. Auf diesen die lektrischen Kondensatorfilm wird leitendes Material aufgebracht bzw. nie dergeschlagen, um eine Kondensatorplattenelektrode zu erhalten. Auf diese Weise wird ein Kondensator einer Halbleiterspeichereinrichtung nach dem sechsten Ausführungsbeispiel der vorliegenden Erfindung fer tiggestellt.

Wie oben beschrieben, bezieht sich die vorliegende Erfindung auf eine Halbleiterspeichereinrichtung mit einem Kondensator, der einen Konden satorspeicherknoten aus einer zusammengesetzten Struktur aufweist, zu der eine untere Struktur mit zylindrischer Form und eine Deckelstruktur bzw. obere Struktur gehören, die mit der unteren Struktur verbunden ist. Durch diese Struktur läßt sich der dreidimensionale Raum besser zur Erhöhung der Kapazität des Kondensators ausnutzen.

Claims

1. Halbleiterspeichereinrichtung mit einer Mehrzahl von Speicherzel len, die in Form einer Matrix angeordnet sind und jeweils einen Übertra gungstransistor aus einer Gateelektrode (13), einem Gateisolationsfilm (12), einem Sourcebereich (S) sowie Drainbereich (D) und ferner einen La dungsspeicherkondensator aufweisen, der durch einen Speicherknoten, einen dielektrischen Film (21) und eine Plattenelektrode (22) gebildet ist, dadurch gekennzeichnet, daß der Speicherknoten des Ladungsspeicher kondensators eine zylindrische oder kastenförmige untere Elektrode (16) aufweist, die sich oberhalb des Übertragungstransistors sowie auf einer Isolationsschicht (14) befindet, welche auf dem Übertragungstransistor liegt, wobei die zylindrische oder kastenförmige untere Elektrode (16) durch die Isolationsschicht (14) hindurch entweder mit dem Sourcebe reich oder mit dem Drainbereich des Übertragungstransistors verbunden ist, und daß ferner der genannte Speicherknoten eine obere Elektrode (19) aufweist, die auf der unteren Elektrode (16) liegt und mit dieser verbunden ist.

2. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die obere Elektrode (19) und die untere Elektrode (16) des Speicherknotens zwischen sich wenigstens bereichsweise einen Raum definieren bzw. freilassen.

3. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die obere Elektrode (19) des Speicherknotens einen zentra len und mit der unteren Elektrode (16) verbundenen Bereich sowie ferner einen äußeren Bereich aufweist, der gegenüber der unteren Elektrode (16) isoliert ist.

4. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die obere Elektrode (19) des Speicherknotens einen gegen über der unteren Elektrode (16) isolierten Zentralbereich sowie einen äußeren Bereich aufweist, der mit der unteren Elektrode (16) verbunden ist.

5. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die obere Elektrode (19) des Speicherknotens eine planare Abmessung aufweist, die nicht größer ist als diejenige der unteren Elek trode (16).

6. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die obere Elektrode (19) des Speicherknotens einen plana ren äußeren Bereich und einen gekrümmten Zentralbereich aufweist, wel cher mit der unteren Elektrode (16) verbunden ist.

7. Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekenn zeichnet, daß die obere Elektrode (19) des Speicherknotens einen zentra len Bereich, einen äußeren Bereich und wenigstens eine Stufe zwischen dem zentralen Bereich und dem äußeren Bereich aufweist.

8. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung, gekennzeichnet durch folgende Schritte:

- Bildung eines Übertragungstransistors auf einem Halbleitersub strat (100), der einen Gateisolationsfilm (12), eine Gateelektrode (13), ei nen Sourcebereich (S) und einen Drainbereich (D) aufweist;
- Bildung einer ersten Isolationsschicht (14) auf der gesamten freilie genden Oberfläche der resultierenden Struktur einschließlich des Über tragungstransistors;
- selektives Ätzen der ersten Isolationsschicht (14), um entweder den Sourcebereich oder den Drainbereich des Übertragungstransistors freizu legen;
- Aufbringen einer ersten Leitungsschicht (16) auf die gesamte freilie gende Oberfläche der resultierenden Struktur;
- selektives Ätzen der ersten Leitungsschicht (16), derart, daß Stufen in der ersten Leitungsschicht (16) erhalten werden;
- selektives Aufbringen einer Isolationsschicht (17) auf die erste Lei tungsschicht (16), derart, daß die erste Leitungsschicht (16) partiell unbe deckt bleibt;
- Bildung einer zweiten Leitungsschicht (19) auf der gesamten freilie genden Oberfläche der resultierenden Struktur, derart, daß die zweite Lei tungsschicht (19) bereichsweise in Kontakt mit der ersten Leitungsschicht (16) steht;
- Strukturieren der zweiten Leitungsschicht (19) mit Hilfe eines vor bestimmten Speicherknotenmusters;
- Entfernen der Isolationsschicht (17), die auf der ersten Leitungs schicht (16) liegt; und
- Strukturieren der ersten Leitungsschicht (16) unter Zuhilfenahme des Speicherknotenmusters.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zum selektiven Ätzen der ersten Leitungsschicht (16) folgende wei tere Schritte umfaßt:

- Bildung einer Isolationsschicht auf der ersten Leitungsschicht (16);
- Strukturieren der Isolationsschicht auf photolithographischem Wege zwecks Bildung eines vorbestimmten Isolationsschichtmusters; und
- Ätzen eines Zentralbereichs der ersten Leitungsschicht (16) bis zu einer vorbestimmten Tiefe sowie unter Verwendung des Isolationsschicht musters als Maske.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Ätzen des Zentralbereichs der ersten Leitungsschicht (16) unter Anwen dung eines anisotropen Trockenätzprozesses durchgeführt wird.

11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Ätzen des Zentralbereichs der ersten Leitungsschicht (16) unter Anwen dung eines isotropen Ätzprozesses ausgeführt wird.

12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Ätzen des Zentralbereichs der ersten Leitungsschicht (16) unter Anwen dung einer Kombination aus einem anisotropen Ätzprozeß und einem iso tropen Ätzprozeß ausgeführt wird.

13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zur selektiven Bildung des Isolationsfilms auf der ersten Leitungs schicht folgende Schritte umfaßt:

- Bildung einer zweiten Isolationsschicht auf der ersten Leitungs schicht;
- Strukturieren der zweiten Isolationsschicht durch einen photo lithographischen Prozeß zwecks Bildung eines vorbestimmten Isolations schichtmusters;
- Ätzen eines Zentralbereichs der ersten Leitungsschicht bis herab zu einer vorbestimmten Tiefe sowie unter Verwendung des Isolations schichtmusters als Maske;
- Bildung einer dritten Isolationsschicht auf der gesamten freiliegen den Oberfläche der resultierenden Struktur; und
- Zurückätzen der resultierenden Struktur, um Seitenwandstücke an den Seitenoberflächen der zweiten Isolationsschicht und der ersten Leitungsschicht durch diesen Rückätzvorgang zu erhalten.

14. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zum selektiven Ätzen der ersten Leitungsschicht folgende Schritte umfaßt:

- Bildung eines Photoresistfilms auf der ersten Leitungsschicht;
- Strukturieren des Photoresistfilms auf photolithographischem Wege zwecks Bildung eines vorbestimmten Photoresistmusters; und
- Ätzen eines Zentralbereichs der ersten Leitungsschicht bis herab zu einer vorbestimmten Tiefe unter Verwendung des Photoresistmusters als Maske.

15. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zu selektiven Bildung des Isolationsfilms auf der ersten Leitungs schicht folgende Schritte umfaßt:

- Bildung einer zweiten Isolationsschicht auf der gesamten freilie genden Oberfläche der resultierenden Struktur nach Bildung der Stufen innerhalb der ersten Leitungsschicht; und
- selektives Ätzen der zweiten Isolationsschicht unter Heranziehung eines photolithographischen Prozesses.

16. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Schritt zum selektiven Ätzen der ersten Leitungsschicht folgende weitere Schritte umfaßt:

- Bildung eines Photoresistfilms auf der ersten Leitungsschicht;
- Strukturieren des Photoresistfilms auf photolithographischem Wege zwecks Bildung eines vorbestimmten Photoresistmusters;
- Ätzen eines äußeren Bereichs der ersten Leitungsschicht bis herab zu einer vorbestimmten Tiefe unter Verwendung des Photoresistmusters als Maske;
- Bildung einer Isolationsschicht auf der gesamten freiliegenden Oberfläche der resultierenden Struktur;
- Zurückätzen der resultierenden Struktur, so daß Seitenwand stücke an den Seitenoberflächen der ersten Leitungsschicht infolge des Zurückätzens erhalten werden; und
- Ätzen der ersten Leitungsschicht unter Verwendung der Seiten wandstücke als Ätzmaske.

17. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zur selektiven Bildung der Isolationsschicht auf der ersten Lei tungsschicht folgende Schritte umfaßt:

- Bildung eines Photoresistfilms auf der ersten Leitungsschicht;
- Strukturieren des Photoresistfilms auf photolithographischem Wege zwecks Bildung eines vorbestimmten Photoresistmusters;
- Ätzen eines äußeren Bereichs der ersten Leitungsschicht bis herab zu einer vorbestimmten Tiefe unter Verwendung des Photoresistmusters als Ätzmaske;
- Bildung einer Isolationsschicht auf der gesamten freiliegenden Oberfläche der resultierenden Struktur;
- Zurückätzen der Isolationsschicht auf der resultierenden Struktur, derart, daß erste Seltenwandstücke an den Seitenoberflächen der ersten leitenden Schicht infolge des Zurückätzens entstehen;
- Ätzen der ersten leitenden Schicht bis herab zu einer vorbestimm ten Tiefe unter Verwendung der ersten Seitenwandstücke als Ätzmaske, um auf diese Weise Stufen in der ersten Leitungsschicht zu erhalten;
- Bildung einer anderen Isolationsschicht auf der gesamten freilie genden Oberfläche der resultierenden Struktur; und
- Zurückätzen der anderen Isolationsschicht auf der resultierenden Struktur, derart, daß zweite Seitenwandstücke im Bereich der Stufen der ersten Leitungsschicht entstehen.

18. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt zur Entfernung der Isolationsschicht, die auf der ersten Leitungs schicht gebildet wird, durch einen Naßätzprozeß realisiert wird.

19. Verfahren nach Anspruch 8, gekennzeichnet durch folgende Schritte:

- Bildung eines dielektrischen Kondensatorfilms (21) auf der gesam ten freiliegenden Oberfläche der resultierenden Struktur nach Strukturie rung der ersten Leitungsschicht durch das Speicherknotenmuster; und
- Aufbringen eines leitenden Materials auf den dielektrischen Kon densatorfilm zwecks Bildung einer Kondensatorplattenelektrode (22).

20. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung, gekennzeichnet durch folgende Schritte:

- Bildung eines Übertragungstransistors auf einem Halbleitersub strat (100), der einen Gateisolationsfilm (12), eine Gateelektrode (13), ei nen Sourcebereich (S) und einen Drainbereich (D) aufweist;
- Bildung einer ersten Isolationsschicht (14) auf der gesamten freilie genden Oberfläche der resultierenden Struktur sowie auf dem Übertra gungstransistor;
- selektives Ätzen der ersten Isolationsschicht (14), um entweder den Sourcebereich (S) oder den Drainbereich (D) des Übertragungstransistors freizulegen;
- Aufbringen einer ersten leitenden Schicht (16) auf die gesamte frei liegende Oberfläche der resultierenden Struktur,
- selektives Ätzen eines äußeren Bereichs der ersten leitenden Schicht, um Stufen in der ersten leitenden Schicht (16) zu erhalten;
- Bildung einer Isolationsschicht auf der ersten leitenden Schicht (16);
- selektives Ätzen der auf der ersten leitenden Schicht (16) liegenden Isolationsschicht, derart, daß ein Zentralbereich der ersten leitenden Schicht (16) freigelegt wird;
- Ätzen der ersten leitenden Schicht (16) bis herab zu einer vorbe stimmten Tiefe, wobei die auf der ersten leitenden Schicht (16) liegende Isolationsschicht als Maske verwendet wird;
- Bildung einer zweiten leitenden Schicht (19) auf der gesamten frei liegenden Oberfläche der resultierenden Struktur;
- Aufbringen eines Photoresistfilms auf die zweite leitende Schicht (19) und Strukturieren des Photoresistfilms auf photolithographischem Wege zwecks Bildung eines vorbestimmten Photoresistmusters;
- anisotropes Trockenätzen der zweiten leitenden Schicht (19) und der auf der ersten leitenden Schicht (16) liegenden Isolationsschicht unter Verwendung des Photoresistmusters als Maske, um auf diese Weise Sei tenwandstücke (25A) im Bereich der Stufen der ersten leitenden Schicht (16) zu erhalten;
- Ätzen der ersten leitenden Schicht (16) unter Verwendung des Pho toresistmusters (PR6) und der Seitenwandstücke (25A) als Masken;
- Entfernen des Photoresistmusters (PR6); und
- Entfernen des verbleibenden Isolationsfilms (25), der auf der ersten leitenden Schicht (16) liegt, sowie Entfernen der Seitenwandstücke (25A).

21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß die auf der ersten leitenden Schicht zu liegen kommende Isolationsschicht aus ei nem Nitridfilm besteht bzw. einen solchen enthält.

22. Verfahren nach Anspruch 20, gekennzeichnet durch folgende weitere Schritte:

- Bildung eines dielektrischen Kondensatorfilms auf der gesamten freiliegenden Oberfläche der resultierenden Struktur nach Entfernen des verbleibenden Isolationsfilms (25) und der Seitenwandstücke (25A); und
- Aufbringen von leitendem Material auf den dielektrischen Konden satorfilm zwecks Bildung einer Kondensatorplattenelektrode (22).

23. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung, gekennzeichnet durch folgende Schritte:

- Bildung eines Übertragungstransistors auf einem Halb leitersubstrat (100), der einen Gateisolationsfilm (12), eine Gateelektrode (13), einen Sourcebereich (S) und einen Drainbereich (D) aufweist;
- Bildung einer ersten Isolationsschicht (14) auf der gesamten freilie genden Oberfläche der resultierenden Struktur sowie auf dem Übertra gungstransistor;
- selektives Ätzen der ersten Isolationsschicht (14), um dadurch den Sourcebereich (S) oder den Drainbereich (D) des Übertragungstransistors freizulegen;
- Bildung einer ersten leitenden Schicht (16) auf der gesamten freilie genden Oberfläche der resultierenden Struktur;
- Aufbringen einer Isolationsschicht (26) auf die erste leitende Schicht (16);
- selektives Ätzen eines äußeren Bereichs dieser Isolationsschicht (26), die auf der ersten leitenden Schicht (16) liegt;
- Ätzen der ersten leitenden Schicht (16), wobei die auf der ersten lei tenden Schicht (16) liegende Isolationsschicht (26) als Maske verwendet wird;
- Bildung einer zweiten leitenden Schicht (19) auf der gesamten frei liegenden Oberfläche der resultierenden Struktur;
- Aufbringen eines Photoresistfilms auf die zweite leitende Schicht (19) und Strukturieren des Photoresistfilms auf photolithographischem Wege zwecks Bildung eines Photoresistmusters (PR8) mit in der Substrat ebene liegenden Abmessungen, die geringer sind als entsprechende Ab messungen des verbleibenden Teils der auf der ersten leitenden Schicht (16) liegenden Isolationsschicht (26);
- anisotropes Trockenätzen der zweiten leitenden Schicht (19) unter Verwendung des Photoresistmusters (PR8) als Maske, derart, daß die auf der ersten leitenden Schicht (16) liegende Isolationsschicht (26) nur zum Teil freigelegt wird, während sich gleichzeitig Seitenwandstücke (19A) aus der zweiten leitenden Schicht (19) an den Seitenoberflächen der auf der ersten leitenden Schicht (16) liegenden Isolationsschicht (26) sowie auch an den Seitenflächen der ersten leitenden Schicht (16) bilden;
- Entfernen des Photoresistmuster (PR8); und
- Entfernen des auf der ersten leitenden Schicht (16) liegenden Isola tionsfilms (26).

24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß die zweite leitende Schicht (19) bereichsweise über einen Teil der Seitenwand stücke (19A) mit der ersten leitenden Schicht (16) verbunden ist.

25. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß der Schritt zur Entfernung der auf der ersten leitenden Schicht (16) liegenden Isolationsschicht (26) durch einen Naßätzprozeß ausgeführt wird.

26. Verfahren nach Anspruch 23, gekennzeichnet durch folgende weite re Schritte:

- Bildung eines dielektrischen Kondensatorfilms auf der gesamten freiliegenden Oberfläche der resultierenden Struktur nach Entfernen des verbleibenden Isolationsfilms (26); und
- Aufbringen von leitendem Material auf den dielektrischen Konden satorfilm zwecks Bildung einer Kondensatorplattenelektrode (22).