JPH10189911A - キャパシタ及びその製造方法 - Google Patents
キャパシタ及びその製造方法Info
- Publication number
- JPH10189911A JPH10189911A JP9177132A JP17713297A JPH10189911A JP H10189911 A JPH10189911 A JP H10189911A JP 9177132 A JP9177132 A JP 9177132A JP 17713297 A JP17713297 A JP 17713297A JP H10189911 A JPH10189911 A JP H10189911A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- conductive layer
- film
- capacitor
- storage node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 238000003860 storage Methods 0.000 claims abstract description 99
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 193
- 238000000034 method Methods 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 239000011810 insulating material Substances 0.000 claims 2
- 239000002356 single layer Substances 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 description 38
- 239000011229 interlayer Substances 0.000 description 28
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- -1 Phospho Silicate Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 電流漏洩を改善し、かつ再現性を保障できる
キャパシタ及びその製造方法を提供すること。 【解決手段】 ポリシリコン層２５上に、第１ピラー層
２６ａと第２ピラー層２７ａとを、第２ピラー層２７ａ
の幅より第１ピラー層２６ａの幅が狭くなるように形成
する。その後、全面にポリシリコンを蒸着し、そのポリ
シリコンを異方性食刻で食刻することにより、第１ピラ
ー層２６ａの側面にピラーストレージノード２９を形成
する。このピラーストレージノード２９の先端は、第２
ピラー層２７ａの突部下面に対応して平坦に形成され
る。さらに、ピラーストレージノード２９は、第２ピラ
ー層２７ａにより一定の高さに形成される。
キャパシタ及びその製造方法を提供すること。 【解決手段】 ポリシリコン層２５上に、第１ピラー層
２６ａと第２ピラー層２７ａとを、第２ピラー層２７ａ
の幅より第１ピラー層２６ａの幅が狭くなるように形成
する。その後、全面にポリシリコンを蒸着し、そのポリ
シリコンを異方性食刻で食刻することにより、第１ピラ
ー層２６ａの側面にピラーストレージノード２９を形成
する。このピラーストレージノード２９の先端は、第２
ピラー層２７ａの突部下面に対応して平坦に形成され
る。さらに、ピラーストレージノード２９は、第２ピラ
ー層２７ａにより一定の高さに形成される。
Description
【０００１】
【発明の属する技術分野】本発明はキャパシタ及びその
製造方法に係り、特にＵ字状のキャパシタにおいてピラ
ー（上方に突出した柱部分）の尖鋭部発生問題と再現性
問題を解決するのに適したキャパシタ及びその製造方法
に関する。
製造方法に係り、特にＵ字状のキャパシタにおいてピラ
ー（上方に突出した柱部分）の尖鋭部発生問題と再現性
問題を解決するのに適したキャパシタ及びその製造方法
に関する。
【０００２】
【従来の技術】半導体素子の高性能化の一つとして、１
つの半導体チップ上に多数の素子を集積させる作業が活
発に進んでいる。そこで、ＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリ
セルにおいては、素子のサイズを最小にするために、様
々なセルの構造が提案されている。
つの半導体チップ上に多数の素子を集積させる作業が活
発に進んでいる。そこで、ＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のメモリ
セルにおいては、素子のサイズを最小にするために、様
々なセルの構造が提案されている。
【０００３】ところで、ＤＲＡＭメモリセルは１トラン
ジスタと１キャパシタとで構成され、このように１トラ
ンジスタと１キャパシタとで構成されるメモリセルにお
いて、信号電荷はトランジスタ（スイッチングトランジ
スタ）に接続されるキャパシタのストレージノード（ｓ
ｔｏｒａｇｅ ｎｏｄｅ）に貯蔵されるようになる。従
って、半導体メモリ素子の高集積化に起因してメモリセ
ルのサイズが小さくなると、キャパシタのサイズも小さ
くなるので、ストレージノードに貯蔵できる電荷の量も
減少することになる。
ジスタと１キャパシタとで構成され、このように１トラ
ンジスタと１キャパシタとで構成されるメモリセルにお
いて、信号電荷はトランジスタ（スイッチングトランジ
スタ）に接続されるキャパシタのストレージノード（ｓ
ｔｏｒａｇｅ ｎｏｄｅ）に貯蔵されるようになる。従
って、半導体メモリ素子の高集積化に起因してメモリセ
ルのサイズが小さくなると、キャパシタのサイズも小さ
くなるので、ストレージノードに貯蔵できる電荷の量も
減少することになる。
【０００４】しかし、所望の信号を誤動作することなく
伝達するためには、キャパシタ容量を一定値以上に確保
して一定量以上の信号電荷を貯蔵できるようにすること
が必要で、そのためには、ストレージノードが一定値以
上の表面積を有しなければならない。その場合、前述し
た高密度化との両立のため、キャパシタのストレージノ
ードは半導体基板の制限された領域内で相対的に大きい
表面積を有しなければならない。そこで、平板（ｐａｒ
ａｌｌｅｌ ｐｌａｔｅ）構造からフィン（ｆｉｎ）又
はピラー（Ｐｉｌｌａｒ）構造を有するキャパシタが紹
介されている。しかし、キャパシタ構造をフィン又はピ
ラー構造にすることにより、キャパシタの容量を高める
ことはできるが、ピラー構造のキャパシタは、尖鋭部に
高電界がかかって漏洩電流が発生する問題があった。
伝達するためには、キャパシタ容量を一定値以上に確保
して一定量以上の信号電荷を貯蔵できるようにすること
が必要で、そのためには、ストレージノードが一定値以
上の表面積を有しなければならない。その場合、前述し
た高密度化との両立のため、キャパシタのストレージノ
ードは半導体基板の制限された領域内で相対的に大きい
表面積を有しなければならない。そこで、平板（ｐａｒ
ａｌｌｅｌ ｐｌａｔｅ）構造からフィン（ｆｉｎ）又
はピラー（Ｐｉｌｌａｒ）構造を有するキャパシタが紹
介されている。しかし、キャパシタ構造をフィン又はピ
ラー構造にすることにより、キャパシタの容量を高める
ことはできるが、ピラー構造のキャパシタは、尖鋭部に
高電界がかかって漏洩電流が発生する問題があった。
【０００５】以下、添付図面に基づき従来のキャパシタ
及びその製造方法を説明する。図１０は従来のキャパシ
タの断面図であり、図１１および図１２は従来のキャパ
シタの製造方法を示す工程断面図である。
及びその製造方法を説明する。図１０は従来のキャパシ
タの断面図であり、図１１および図１２は従来のキャパ
シタの製造方法を示す工程断面図である。
【０００６】まず、従来のキャパシタは、図１０に示す
ように、基板１上に層間絶縁膜２とブロッキング（ｂｌ
ｏｃｋｉｎｇ）層３が形成される。これら層間絶縁膜２
とブロッキング層３の所定領域にはコンタクトホール１
１を有する。そして、コンタクトホール１１内とコンタ
クトホール１１の周辺部のブロッキング層３上にはスト
レージノード５ａが形成され、このストレージノード５
ａの上部には縁部に沿ってピラーストレージノード８が
形成されている。この際、ピラーストレージノード８の
先端は尖鋭状をなす。そして、ピラーストレージノード
８とストレージノード５ａの表面を覆うように誘電体膜
９が形成され、さらに誘電体膜９の上にプレートノード
１０が形成されて、Ｕ字状のキャパシタが構成される。
ように、基板１上に層間絶縁膜２とブロッキング（ｂｌ
ｏｃｋｉｎｇ）層３が形成される。これら層間絶縁膜２
とブロッキング層３の所定領域にはコンタクトホール１
１を有する。そして、コンタクトホール１１内とコンタ
クトホール１１の周辺部のブロッキング層３上にはスト
レージノード５ａが形成され、このストレージノード５
ａの上部には縁部に沿ってピラーストレージノード８が
形成されている。この際、ピラーストレージノード８の
先端は尖鋭状をなす。そして、ピラーストレージノード
８とストレージノード５ａの表面を覆うように誘電体膜
９が形成され、さらに誘電体膜９の上にプレートノード
１０が形成されて、Ｕ字状のキャパシタが構成される。
【０００７】上記のように構成された従来のキャパシタ
の製造方法は、まず、図１１（ａ）に示すように、基板
１上に熱酸化工程又は化学気相蒸着法（ＣＶＤ）を使用
して層間絶縁膜２を形成する。そして、層間絶縁膜２上
に窒化膜を蒸着してブロッキング層３を形成する。次い
で、ブロッキング層３上に感光膜４を塗布した後、該感
光膜３の所定部分を露光及び現像工程で除去する（パタ
ーニングする）。そして、パターニングされた感光膜４
をマスクとして用いて異方性食刻で基板１が露出するよ
うにブロッキング層３及び層間絶縁膜２の所定部分にコ
ンタクトホール１１を形成する。
の製造方法は、まず、図１１（ａ）に示すように、基板
１上に熱酸化工程又は化学気相蒸着法（ＣＶＤ）を使用
して層間絶縁膜２を形成する。そして、層間絶縁膜２上
に窒化膜を蒸着してブロッキング層３を形成する。次い
で、ブロッキング層３上に感光膜４を塗布した後、該感
光膜３の所定部分を露光及び現像工程で除去する（パタ
ーニングする）。そして、パターニングされた感光膜４
をマスクとして用いて異方性食刻で基板１が露出するよ
うにブロッキング層３及び層間絶縁膜２の所定部分にコ
ンタクトホール１１を形成する。
【０００８】次に、図１１（ｂ）に示すように、感光膜
４を除去した後、全面にポリシリコン層５を蒸着する。
そして、ポリシリコン層５の全面にＰＳＧ（Ｐｈｏｓｐ
ｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）又はＢＰＳＧ（Ｂ
ｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ
Ｇｌａｓｓ）の平坦保護膜６を蒸着する。そして、全面
に感光膜７を塗布した後、図１１（ｃ）に示すように、
該感光膜７の所定部分を残すように露光及び現像工程で
感光膜７をパターニングする。この後、パターニングさ
れた感光膜７をマスクとして用いて異方性食刻で平坦保
護膜６をパターニングしてコンタクトホール１１の上部
にピラー層６ａを形成する。
４を除去した後、全面にポリシリコン層５を蒸着する。
そして、ポリシリコン層５の全面にＰＳＧ（Ｐｈｏｓｐ
ｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）又はＢＰＳＧ（Ｂ
ｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ
Ｇｌａｓｓ）の平坦保護膜６を蒸着する。そして、全面
に感光膜７を塗布した後、図１１（ｃ）に示すように、
該感光膜７の所定部分を残すように露光及び現像工程で
感光膜７をパターニングする。この後、パターニングさ
れた感光膜７をマスクとして用いて異方性食刻で平坦保
護膜６をパターニングしてコンタクトホール１１の上部
にピラー層６ａを形成する。
【０００９】次いで、感光膜７を除去した後、全面にポ
リシリコンを蒸着し、このポリシリコンをＲＩＥ（Ｒｅ
ａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で異方性食刻
して、図１２（ａ）に示すように、ピラー層６ａの両側
面にピラーストレージノード８を形成する。この際、同
時に、ポリシリコン層５も異方性食刻する。その結果、
ブロッキング層３上にストレージノード５ａとピラース
トレージノード８が形成される。この後、湿式食刻でピ
ラー層６ａを除去する。この際、ブロッキング層３は層
間絶縁膜２を保護する働きをする。
リシリコンを蒸着し、このポリシリコンをＲＩＥ（Ｒｅ
ａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で異方性食刻
して、図１２（ａ）に示すように、ピラー層６ａの両側
面にピラーストレージノード８を形成する。この際、同
時に、ポリシリコン層５も異方性食刻する。その結果、
ブロッキング層３上にストレージノード５ａとピラース
トレージノード８が形成される。この後、湿式食刻でピ
ラー層６ａを除去する。この際、ブロッキング層３は層
間絶縁膜２を保護する働きをする。
【００１０】その後、全面に酸化膜さらにはポリシリコ
ン層を蒸着し、パターニングすることにより、図１２
（ｂ）に示すように、誘電体膜９とプレートノード１０
を形成し、Ｕ字状の従来のキャパシタを完成させる。
ン層を蒸着し、パターニングすることにより、図１２
（ｂ）に示すように、誘電体膜９とプレートノード１０
を形成し、Ｕ字状の従来のキャパシタを完成させる。
【００１１】
【発明が解決しようとする課題】しかるに、上記の従来
のキャパシタ及びその製造方法では、次のような問題点
があった。第１に、ピラーストレージノード８の先端部
分の尖鋭部に電界が集中して、この尖鋭部で電流が漏洩
する恐れがある。第２に、ピラーストレージノード８を
異方性食刻で形成するとき、食刻程度に応じてピラース
トレージノード８の高さに変化が生じるため、キャパシ
タンスを一定にし難い。よって、再現性が低くなる。本
発明は上記の点に鑑みなされたもので、その目的は、電
流漏洩を改善し、再現性を保障できるキャパシタ及びそ
の製造方法を提供することにある。
のキャパシタ及びその製造方法では、次のような問題点
があった。第１に、ピラーストレージノード８の先端部
分の尖鋭部に電界が集中して、この尖鋭部で電流が漏洩
する恐れがある。第２に、ピラーストレージノード８を
異方性食刻で形成するとき、食刻程度に応じてピラース
トレージノード８の高さに変化が生じるため、キャパシ
タンスを一定にし難い。よって、再現性が低くなる。本
発明は上記の点に鑑みなされたもので、その目的は、電
流漏洩を改善し、再現性を保障できるキャパシタ及びそ
の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明は上述の課題を解
決するために、基板と、この基板上にコンタクトホール
を有して形成された第１絶縁膜と、前記コンタクトホー
ル内と前記コンタクトホールの周辺部の第１絶縁膜上に
形成された第１ストレージノードと、この第１ストレー
ジノードの縁部上面に、第１ストレージノードと連結さ
れて上方に突出して形成され、さらに先端部が平坦に形
成された第２ストレージノードと、前記第１ストレージ
ノード及び前記第２ストレージノードの表面に形成され
た誘電体膜と、この誘電体膜を挟んで前記第１ストレー
ジノード及び前記第２ストレージノードを覆うように形
成されたプレートノードとを備えることを特徴とするキ
ャパシタとする。
決するために、基板と、この基板上にコンタクトホール
を有して形成された第１絶縁膜と、前記コンタクトホー
ル内と前記コンタクトホールの周辺部の第１絶縁膜上に
形成された第１ストレージノードと、この第１ストレー
ジノードの縁部上面に、第１ストレージノードと連結さ
れて上方に突出して形成され、さらに先端部が平坦に形
成された第２ストレージノードと、前記第１ストレージ
ノード及び前記第２ストレージノードの表面に形成され
た誘電体膜と、この誘電体膜を挟んで前記第１ストレー
ジノード及び前記第２ストレージノードを覆うように形
成されたプレートノードとを備えることを特徴とするキ
ャパシタとする。
【００１３】また、本発明は、基板を用意する工程と、
前記基板上にコンタクトホールを有する第１絶縁膜を形
成する工程と、前記コンタクトホール及び第１絶縁膜上
に第１導電層を形成する工程と、前記第１導電層上の所
定部分に第２絶縁膜、第３絶縁膜を順次に形成し、その
際、第２絶縁膜が第３絶縁膜より狭い幅を有するように
形成する工程と、前記第２絶縁膜の側面を囲み、前記第
１導電層に連結されるように、先端部が平坦な第２導電
層を形成する工程と、前記第２絶縁膜と前記第３絶縁膜
を除去する工程と、前記第１導電層及び第２導電層の表
面に誘電体膜を形成する工程と、前記誘電体膜上に第３
導電層を形成する工程とを備えることを特徴とするキャ
パシタの製造方法とする。
前記基板上にコンタクトホールを有する第１絶縁膜を形
成する工程と、前記コンタクトホール及び第１絶縁膜上
に第１導電層を形成する工程と、前記第１導電層上の所
定部分に第２絶縁膜、第３絶縁膜を順次に形成し、その
際、第２絶縁膜が第３絶縁膜より狭い幅を有するように
形成する工程と、前記第２絶縁膜の側面を囲み、前記第
１導電層に連結されるように、先端部が平坦な第２導電
層を形成する工程と、前記第２絶縁膜と前記第３絶縁膜
を除去する工程と、前記第１導電層及び第２導電層の表
面に誘電体膜を形成する工程と、前記誘電体膜上に第３
導電層を形成する工程とを備えることを特徴とするキャ
パシタの製造方法とする。
【００１４】さらに、本発明は、基板上にコンタクトホ
ールを有する第１絶縁膜を形成する工程と、前記コンタ
クトホール及び第１絶縁膜上に第１導電層を形成する工
程と、前記第１導電層上の所定部分に第２絶縁膜、第３
絶縁膜及び第４絶縁膜を順次に形成し、その際、第３絶
縁膜が第２及び第４絶縁膜より狭い幅を有するように形
成する工程と、前記第２絶縁膜と第３絶縁膜の側面を囲
み、前記第１導電層に連結されるように、先端部が平坦
な第２導電層を形成する工程と、前記第２、第３及び第
４絶縁膜を除去する工程と、前記第１導電層及び第２導
電層の表面に誘電体膜を形成する工程と、前記誘電体膜
上に第３導電層を形成する工程とを備えることを特徴と
するキャパシタの製造方法とする。
ールを有する第１絶縁膜を形成する工程と、前記コンタ
クトホール及び第１絶縁膜上に第１導電層を形成する工
程と、前記第１導電層上の所定部分に第２絶縁膜、第３
絶縁膜及び第４絶縁膜を順次に形成し、その際、第３絶
縁膜が第２及び第４絶縁膜より狭い幅を有するように形
成する工程と、前記第２絶縁膜と第３絶縁膜の側面を囲
み、前記第１導電層に連結されるように、先端部が平坦
な第２導電層を形成する工程と、前記第２、第３及び第
４絶縁膜を除去する工程と、前記第１導電層及び第２導
電層の表面に誘電体膜を形成する工程と、前記誘電体膜
上に第３導電層を形成する工程とを備えることを特徴と
するキャパシタの製造方法とする。
【００１５】さらに、本発明は、基板上にコンタクトホ
ールを有する第１絶縁膜下層部、第１絶縁膜上層部及び
第２絶縁膜を順次に形成する工程と、前記コンタクトホ
ール及び第２絶縁膜上に第１導電層を形成する工程と、
前記第１導電層上の所定部分に第３絶縁膜、第４絶縁膜
を順次に形成し、その際、第３絶縁膜を第４絶縁膜より
狭い幅を有するように形成する工程と、前記第３絶縁膜
の側面を囲み、前記第１導電層に連結されるように、先
端部が平坦な第２導電層を形成する工程と、前記第４絶
縁膜を除去する工程と、前記第３絶縁膜及び前記第２絶
縁膜を除去する工程と、前記第１導電層及び前記第２導
電層の表面に誘電体膜を形成する工程と、前記誘電体膜
を挟んで前記第１導電層及び第２導電層を第３導電層で
覆う工程とを備えることを特徴とするキャパシタの製造
方法とする。
ールを有する第１絶縁膜下層部、第１絶縁膜上層部及び
第２絶縁膜を順次に形成する工程と、前記コンタクトホ
ール及び第２絶縁膜上に第１導電層を形成する工程と、
前記第１導電層上の所定部分に第３絶縁膜、第４絶縁膜
を順次に形成し、その際、第３絶縁膜を第４絶縁膜より
狭い幅を有するように形成する工程と、前記第３絶縁膜
の側面を囲み、前記第１導電層に連結されるように、先
端部が平坦な第２導電層を形成する工程と、前記第４絶
縁膜を除去する工程と、前記第３絶縁膜及び前記第２絶
縁膜を除去する工程と、前記第１導電層及び前記第２導
電層の表面に誘電体膜を形成する工程と、前記誘電体膜
を挟んで前記第１導電層及び第２導電層を第３導電層で
覆う工程とを備えることを特徴とするキャパシタの製造
方法とする。
【００１６】
【発明の実施の形態】次に添付図面を参照して本発明に
よるキャパシタ及びその製造方法の実施の形態を詳細に
説明する。図１は本発明のキャパシタの第１の実施の形
態を示す断面図であり、図２及び図３は本発明のキャパ
シタの製造方法の第１の実施の形態を示す工程断面図で
ある。
よるキャパシタ及びその製造方法の実施の形態を詳細に
説明する。図１は本発明のキャパシタの第１の実施の形
態を示す断面図であり、図２及び図３は本発明のキャパ
シタの製造方法の第１の実施の形態を示す工程断面図で
ある。
【００１７】まず、本発明の第１の実施の形態のキャパ
シタは、図１に示すように、基板２１を有し、この基板
２１上に層間絶縁膜２２とブロッキング層２３が積層形
成される。この層間絶縁膜２２とブロッキング層２３
は、層間絶縁膜２２が酸化膜、ブロッキング層２３が窒
化膜と言うように互いに絶縁特性が異なる膜であり、第
１の絶縁膜を構成し、所定領域にはコンタクトホール２
０を有する。そして、コンタクトホール２０内部とコン
タクトホール２０の周辺部分のブロッキング層２３上に
は、ストレージノード（第１ストレージノード）２５ａ
が形成され、このストレージノード２５ａの縁部の上面
にはピラーストレージノード（第２ストレージノード）
２９が上方に突出して形成されている。この際、ピラー
ストレージノード２９の先端部は平坦な形状を有する。
そして、ストレージノード２５ａとピラーストレージノ
ード２９の表面には誘電体膜３０が形成され、誘電体膜
３０上にはプレートノード３１が形成されて、Ｕ字状の
キャパシタが構成されている。
シタは、図１に示すように、基板２１を有し、この基板
２１上に層間絶縁膜２２とブロッキング層２３が積層形
成される。この層間絶縁膜２２とブロッキング層２３
は、層間絶縁膜２２が酸化膜、ブロッキング層２３が窒
化膜と言うように互いに絶縁特性が異なる膜であり、第
１の絶縁膜を構成し、所定領域にはコンタクトホール２
０を有する。そして、コンタクトホール２０内部とコン
タクトホール２０の周辺部分のブロッキング層２３上に
は、ストレージノード（第１ストレージノード）２５ａ
が形成され、このストレージノード２５ａの縁部の上面
にはピラーストレージノード（第２ストレージノード）
２９が上方に突出して形成されている。この際、ピラー
ストレージノード２９の先端部は平坦な形状を有する。
そして、ストレージノード２５ａとピラーストレージノ
ード２９の表面には誘電体膜３０が形成され、誘電体膜
３０上にはプレートノード３１が形成されて、Ｕ字状の
キャパシタが構成されている。
【００１８】このようなキャパシタは、図２及び図３に
示す本発明の製造方法の第１の実施の形態により製造さ
れる。まず、図２（ａ）に示すように、基板２１上に熱
酸化工程又は化学気相蒸着法（ＣＶＤ）で酸化膜からな
る層間絶縁膜２２を形成する。そして、層間絶縁膜２２
上に窒化膜を蒸着してブロッキング層２３を形成する。
次いで、ブロッキング層２３上に感光膜２４を塗布した
後、コンタクト部分の感光膜２４が除去されるように露
光及び現像工程で感光膜２４をパターニングする。そし
て、パターニングされた感光膜２４をマスクとして用い
て異方性食刻でブロッキング層２３と層間絶縁膜２２
（第１絶縁膜）を選択的に除去してコンタクトホール２
０を形成する。
示す本発明の製造方法の第１の実施の形態により製造さ
れる。まず、図２（ａ）に示すように、基板２１上に熱
酸化工程又は化学気相蒸着法（ＣＶＤ）で酸化膜からな
る層間絶縁膜２２を形成する。そして、層間絶縁膜２２
上に窒化膜を蒸着してブロッキング層２３を形成する。
次いで、ブロッキング層２３上に感光膜２４を塗布した
後、コンタクト部分の感光膜２４が除去されるように露
光及び現像工程で感光膜２４をパターニングする。そし
て、パターニングされた感光膜２４をマスクとして用い
て異方性食刻でブロッキング層２３と層間絶縁膜２２
（第１絶縁膜）を選択的に除去してコンタクトホール２
０を形成する。
【００１９】次に、図２（ｂ）に示すように、感光膜２
４を除去した後、コンタクトホール２０を埋めてブロッ
キング層２３上の全面に第１導電層としてのポリシリコ
ン層２５を蒸着する。そして、ポリシリコン層２５上の
全面にＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇ
ｌａｓｓ）又はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ
ｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）で平坦保護膜
２６を蒸着し、さらに平坦保護膜２６上にＨＬＤ（Ｈｉ
ｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｐｒｅｓｓｕｒｅ Ｌ
ｏｗ Ｄｉｅｌｅｃｔｒｉｃ）又はＨＴＯ（Ｈｉｇｈ
Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）などのような絶
縁膜２７を蒸着する。
４を除去した後、コンタクトホール２０を埋めてブロッ
キング層２３上の全面に第１導電層としてのポリシリコ
ン層２５を蒸着する。そして、ポリシリコン層２５上の
全面にＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇ
ｌａｓｓ）又はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ
ｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）で平坦保護膜
２６を蒸着し、さらに平坦保護膜２６上にＨＬＤ（Ｈｉ
ｇｈ ｔｅｍｐｅｒａｔｕｒｅ ｐｒｅｓｓｕｒｅ Ｌ
ｏｗ Ｄｉｅｌｅｃｔｒｉｃ）又はＨＴＯ（Ｈｉｇｈ
Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）などのような絶
縁膜２７を蒸着する。
【００２０】その後、全面に感光膜２８を塗布した後、
図２（ｃ）に示すように、キャパシタ形成領域にのみ感
光膜２８が残るように感光膜２８を露光及び現像工程で
パターニングする。そして、パターニングされた感光膜
２８をマスクに用いた異方性食刻で絶縁膜２７と平坦保
護膜２６をパターニングすることにより、コンタクトホ
ール２０及びその周辺部の上部に第１ピラー層（第２絶
縁膜）２６ａと第２ピラー層（第３絶縁膜）２７ａを形
成する。
図２（ｃ）に示すように、キャパシタ形成領域にのみ感
光膜２８が残るように感光膜２８を露光及び現像工程で
パターニングする。そして、パターニングされた感光膜
２８をマスクに用いた異方性食刻で絶縁膜２７と平坦保
護膜２６をパターニングすることにより、コンタクトホ
ール２０及びその周辺部の上部に第１ピラー層（第２絶
縁膜）２６ａと第２ピラー層（第３絶縁膜）２７ａを形
成する。
【００２１】次に、図３（ａ）に示すように、パターニ
ングされた感光膜２８をマスクとして用いて第２ピラー
層２７ａより第１ピラー層２６ａの食刻率が高い条件
で、第２ピラー層２７ａと第１ピラー層２６ａの側面を
湿式食刻して、パターニングされた感光膜２８の幅より
第２ピラー層２７ａの幅が狭く、さらに第２ピラー層２
７ａの幅より第１ピラー層２６ａの幅が狭くなるように
する。このようにすると、第２ピラー層２７ａは第１ピ
ラー層２６ａのキャップ（ｃａｐ）として使われる。
ングされた感光膜２８をマスクとして用いて第２ピラー
層２７ａより第１ピラー層２６ａの食刻率が高い条件
で、第２ピラー層２７ａと第１ピラー層２６ａの側面を
湿式食刻して、パターニングされた感光膜２８の幅より
第２ピラー層２７ａの幅が狭く、さらに第２ピラー層２
７ａの幅より第１ピラー層２６ａの幅が狭くなるように
する。このようにすると、第２ピラー層２７ａは第１ピ
ラー層２６ａのキャップ（ｃａｐ）として使われる。
【００２２】次に、感光膜２８を除去した後、全面にポ
リシリコンを蒸着し、そのポリシリコンを異方性食刻で
食刻することにより、図３（ｂ）に示すように、第１ピ
ラー層２６ａの側面にピラーストレージノード（第２導
電層）２９を形成する。このとき、同時に、露出された
ポリシリコン層２５を選択的に除去することにより、ポ
リシリコン層２５は、コンタクトホール部とその周辺部
分にのみ残り、ストレージノード２５ａが形成され、こ
のストレージノード２５ａの縁部上面から前記ピラース
トレージノード２９が上方に突出するようになる。ま
た、ピラーストレージノード２９の先端は、第２ピラー
層２７ａの突部下面に対応して平坦に形成される。さら
に、ピラーストレージノード２９は、第２ピラー層２７
ａにより一定の高さに形成される。
リシリコンを蒸着し、そのポリシリコンを異方性食刻で
食刻することにより、図３（ｂ）に示すように、第１ピ
ラー層２６ａの側面にピラーストレージノード（第２導
電層）２９を形成する。このとき、同時に、露出された
ポリシリコン層２５を選択的に除去することにより、ポ
リシリコン層２５は、コンタクトホール部とその周辺部
分にのみ残り、ストレージノード２５ａが形成され、こ
のストレージノード２５ａの縁部上面から前記ピラース
トレージノード２９が上方に突出するようになる。ま
た、ピラーストレージノード２９の先端は、第２ピラー
層２７ａの突部下面に対応して平坦に形成される。さら
に、ピラーストレージノード２９は、第２ピラー層２７
ａにより一定の高さに形成される。
【００２３】次に、図３（ｃ）に示すように、湿式食刻
で、他との食刻差を利用して第１ピラー層２６ａと第２
ピラー層２７ａを除去する。この際、ブロッキング層２
３は層間絶縁膜２２を保護する役割をする。次いで、全
面に酸化膜とポリシリコン層（第３導電層）を順次に蒸
着し、パターニングすることにより、ストレージノード
２５ａとピラーストレージノード２９の表面に誘電体膜
３０を形成し、さらにその上にプレートノード３１を形
成し、図１のキャパシタが完成する。ここで、誘電体膜
３０は、酸化膜の代わりに酸化膜／窒化膜又は酸化膜／
窒化膜／酸化膜が積層される構造に形成してもよい。
で、他との食刻差を利用して第１ピラー層２６ａと第２
ピラー層２７ａを除去する。この際、ブロッキング層２
３は層間絶縁膜２２を保護する役割をする。次いで、全
面に酸化膜とポリシリコン層（第３導電層）を順次に蒸
着し、パターニングすることにより、ストレージノード
２５ａとピラーストレージノード２９の表面に誘電体膜
３０を形成し、さらにその上にプレートノード３１を形
成し、図１のキャパシタが完成する。ここで、誘電体膜
３０は、酸化膜の代わりに酸化膜／窒化膜又は酸化膜／
窒化膜／酸化膜が積層される構造に形成してもよい。
【００２４】図４は本発明のキャパシタの第２の実施の
形態を示す断面図であり、図５及び図６は本発明のキャ
パシタの製造方法の第２の実施の形態を示す工程断面図
である。
形態を示す断面図であり、図５及び図６は本発明のキャ
パシタの製造方法の第２の実施の形態を示す工程断面図
である。
【００２５】まず、本発明の第２の実施の形態のキャパ
シタは、図４に示すように、基板２１を有し、この基板
２１上に層間絶縁膜２２とブロッキング層２３が積層形
成される。この層間絶縁膜２２とブロッキング層２３
は、層間絶縁膜２２が酸化膜、ブロッキング層２３が窒
化膜と言うように互いに絶縁特性が異なる膜であり、第
１の絶縁膜を構成し、所定領域にはコンタクトホール２
０を有する。そして、コンタクトホール２０内部とコン
タクトホール２０の周辺部分のブロッキング層２３上に
は、ストレージノード（第１ストレージノード）２５ａ
が形成され、このストレージノード２５ａの縁部の上面
にはピラーストレージノード（第２ストレージノード）
２９が上方に突出して形成されている。この際、ピラー
ストレージノード２９の先端部は平坦な形状を有する。
また、ピラーストレージノード２９は、内側下部に窪み
２９ａを有するように形成される。そして、ストレージ
ノード２５ａとピラーストレージノード２９の表面には
誘電体膜３０が形成され、誘電体膜３０上にはプレート
ノード３１が形成されて、Ｕ字状のキャパシタが構成さ
れている。
シタは、図４に示すように、基板２１を有し、この基板
２１上に層間絶縁膜２２とブロッキング層２３が積層形
成される。この層間絶縁膜２２とブロッキング層２３
は、層間絶縁膜２２が酸化膜、ブロッキング層２３が窒
化膜と言うように互いに絶縁特性が異なる膜であり、第
１の絶縁膜を構成し、所定領域にはコンタクトホール２
０を有する。そして、コンタクトホール２０内部とコン
タクトホール２０の周辺部分のブロッキング層２３上に
は、ストレージノード（第１ストレージノード）２５ａ
が形成され、このストレージノード２５ａの縁部の上面
にはピラーストレージノード（第２ストレージノード）
２９が上方に突出して形成されている。この際、ピラー
ストレージノード２９の先端部は平坦な形状を有する。
また、ピラーストレージノード２９は、内側下部に窪み
２９ａを有するように形成される。そして、ストレージ
ノード２５ａとピラーストレージノード２９の表面には
誘電体膜３０が形成され、誘電体膜３０上にはプレート
ノード３１が形成されて、Ｕ字状のキャパシタが構成さ
れている。
【００２６】このようなキャパシタは、図５及び図６に
示す本発明の製造方法の第２の実施の形態により製造さ
れる。まず、図５（ａ）に示すように、基板２１上に熱
酸化工程又は化学気相蒸着法（ＣＶＤ）で酸化膜からな
る層間絶縁膜２２を形成する。そして、層間絶縁膜２２
上に窒化膜を蒸着してブロッキング層２３を形成する。
次いで、ブロッキング層２３上に感光膜２４を塗布した
後、コンタクト部分の感光膜２４が除去されるように露
光及び現像工程で感光膜２４をパターニングする。そし
て、パターニングされた感光膜２４をマスクとして用い
て異方性食刻でブロッキング層２３と層間絶縁膜２２
（第１絶縁膜）を選択的に除去してコンタクトホール２
０を形成する。
示す本発明の製造方法の第２の実施の形態により製造さ
れる。まず、図５（ａ）に示すように、基板２１上に熱
酸化工程又は化学気相蒸着法（ＣＶＤ）で酸化膜からな
る層間絶縁膜２２を形成する。そして、層間絶縁膜２２
上に窒化膜を蒸着してブロッキング層２３を形成する。
次いで、ブロッキング層２３上に感光膜２４を塗布した
後、コンタクト部分の感光膜２４が除去されるように露
光及び現像工程で感光膜２４をパターニングする。そし
て、パターニングされた感光膜２４をマスクとして用い
て異方性食刻でブロッキング層２３と層間絶縁膜２２
（第１絶縁膜）を選択的に除去してコンタクトホール２
０を形成する。
【００２７】次に、図５（ｂ）に示すように、感光膜２
４を除去した後、コンタクトホール２０を埋めてブロッ
キング層２３上の全面に第１導電層としてのポリシリコ
ン層２５を蒸着する。そして、ポリシリコン層２５上の
全面にＨＬＤ（Ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ Ｌ
ｏｗ ｐｒｅｓｓｕｒｅ Ｄｉｅｌｅｃｔｒｉｃ）又は
ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄ
ｅ）などの絶縁膜３２を蒸着し、さらにこの絶縁膜３２
上にＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌ
ａｓｓ）又はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒ
ｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）で平坦保護膜２
６を蒸着し、さらにこの平坦保護膜２６上にＨＬＤ又は
ＨＴＯなどの絶縁膜２７を蒸着する。
４を除去した後、コンタクトホール２０を埋めてブロッ
キング層２３上の全面に第１導電層としてのポリシリコ
ン層２５を蒸着する。そして、ポリシリコン層２５上の
全面にＨＬＤ（Ｈｉｇｈ ｔｅｍｐｅｒａｔｕｒｅ Ｌ
ｏｗ ｐｒｅｓｓｕｒｅ Ｄｉｅｌｅｃｔｒｉｃ）又は
ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄ
ｅ）などの絶縁膜３２を蒸着し、さらにこの絶縁膜３２
上にＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌ
ａｓｓ）又はＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒ
ｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）で平坦保護膜２
６を蒸着し、さらにこの平坦保護膜２６上にＨＬＤ又は
ＨＴＯなどの絶縁膜２７を蒸着する。
【００２８】その後、全面に感光膜２８を塗布した後、
図５（ｃ）に示すように、キャパシタ形成領域にのみ感
光膜２８が残るように感光膜２８を露光及び現像工程で
パターニングする。そして、パターニングされた感光膜
２８をマスクに用いた異方性食刻で絶縁膜２７と平坦保
護膜２６さらには絶縁膜３２をパターニングすることに
より、コンタクトホール２０及びその周辺部の上部に下
から順に第３ピラー層（第２絶縁膜）３２、第１ピラー
層（第３絶縁膜）２６ａ、第２ピラー層（第４絶縁膜）
２７ａを形成する。
図５（ｃ）に示すように、キャパシタ形成領域にのみ感
光膜２８が残るように感光膜２８を露光及び現像工程で
パターニングする。そして、パターニングされた感光膜
２８をマスクに用いた異方性食刻で絶縁膜２７と平坦保
護膜２６さらには絶縁膜３２をパターニングすることに
より、コンタクトホール２０及びその周辺部の上部に下
から順に第３ピラー層（第２絶縁膜）３２、第１ピラー
層（第３絶縁膜）２６ａ、第２ピラー層（第４絶縁膜）
２７ａを形成する。
【００２９】次に、図６（ａ）に示すように、パターニ
ングされた感光膜２８をマスクとして用いて、第２ピラ
ー層２７ａと第３ピラー層３２ａより第１ピラー層２６
ａの食刻率が高い条件で、第２、第１、第３ピラー層２
７ａ，２６ａ，３２ａを湿式食刻して、パターニングさ
れた感光膜２８の幅より第２，第３ピラー層２７ａ，３
２ａの幅が狭く、さらに第２，第３ピラー層２７ａ，３
２ａの幅より第１ピラー層２６ａの幅が狭くなるように
する。このようにすると、第２ピラー層２７ａは第１ピ
ラー層２６ａのキャップとして使われる。
ングされた感光膜２８をマスクとして用いて、第２ピラ
ー層２７ａと第３ピラー層３２ａより第１ピラー層２６
ａの食刻率が高い条件で、第２、第１、第３ピラー層２
７ａ，２６ａ，３２ａを湿式食刻して、パターニングさ
れた感光膜２８の幅より第２，第３ピラー層２７ａ，３
２ａの幅が狭く、さらに第２，第３ピラー層２７ａ，３
２ａの幅より第１ピラー層２６ａの幅が狭くなるように
する。このようにすると、第２ピラー層２７ａは第１ピ
ラー層２６ａのキャップとして使われる。
【００３０】次に、感光膜２８を除去した後、全面にポ
リシリコンを蒸着し、そのポリシリコンを異方性食刻で
食刻することにより、図６（ｂ）に示すように、第１ピ
ラー層２６ａと第３ピラー層３２ａの側面にピラースト
レージノード（第２導電層）２９を形成する。このと
き、同時に、露出されたポリシリコン層２５を選択的に
除去することにより、ポリシリコン層２５は、コンタク
トホール部とその周辺部分にのみ残り、ストレージノー
ド２５ａが形成され、このストレージノード２５ａの縁
部上面から前記ピラーストレージノード２９が上方に突
出するようになる。また、このピラーストレージノード
２９の先端は、第２ピラー層２７ａの突部下面に対応し
て平坦に形成される。さらに、ピラーストレージノード
２９の内側下部においては、第３ピラー層３２ａの突部
が食い込む形になり、その結果、窪み２９ａが形成され
る。さらに、ピラーストレージノード２９は、第２ピラ
ー層２７ａにより一定高さに形成される。
リシリコンを蒸着し、そのポリシリコンを異方性食刻で
食刻することにより、図６（ｂ）に示すように、第１ピ
ラー層２６ａと第３ピラー層３２ａの側面にピラースト
レージノード（第２導電層）２９を形成する。このと
き、同時に、露出されたポリシリコン層２５を選択的に
除去することにより、ポリシリコン層２５は、コンタク
トホール部とその周辺部分にのみ残り、ストレージノー
ド２５ａが形成され、このストレージノード２５ａの縁
部上面から前記ピラーストレージノード２９が上方に突
出するようになる。また、このピラーストレージノード
２９の先端は、第２ピラー層２７ａの突部下面に対応し
て平坦に形成される。さらに、ピラーストレージノード
２９の内側下部においては、第３ピラー層３２ａの突部
が食い込む形になり、その結果、窪み２９ａが形成され
る。さらに、ピラーストレージノード２９は、第２ピラ
ー層２７ａにより一定高さに形成される。
【００３１】次に、図６（ｃ）に示すように、湿式食刻
で、他との食刻差を利用して第２ピラー層２７ａと第１
ピラー層２６ａさらには第３ピラー層３２ａを除去す
る。この際、ブロッキング層２３は層間絶縁膜２２が食
刻されないように保護する役割をする。次いで、全面に
酸化膜とポリシリコン層（第３導電層）を順次に蒸着
し、パターニングすることにより、ストレージノード２
５ａとピラーストレージノード２９の表面に誘電体膜３
０を形成し、さらにその上にプレートノード３１を形成
し、図４のキャパシタが完成する。ここで、誘電体膜３
０は、酸化膜の代わりに、酸化膜／窒化膜又は酸化膜／
窒化膜／酸化膜が積層される構造に形成してもよい。
で、他との食刻差を利用して第２ピラー層２７ａと第１
ピラー層２６ａさらには第３ピラー層３２ａを除去す
る。この際、ブロッキング層２３は層間絶縁膜２２が食
刻されないように保護する役割をする。次いで、全面に
酸化膜とポリシリコン層（第３導電層）を順次に蒸着
し、パターニングすることにより、ストレージノード２
５ａとピラーストレージノード２９の表面に誘電体膜３
０を形成し、さらにその上にプレートノード３１を形成
し、図４のキャパシタが完成する。ここで、誘電体膜３
０は、酸化膜の代わりに、酸化膜／窒化膜又は酸化膜／
窒化膜／酸化膜が積層される構造に形成してもよい。
【００３２】図７は本発明のキャパシタの第３の実施の
形態を示す断面図であり、図８及び図９は本発明のキャ
パシタの製造方法の第３の実施の形態を示す工程断面図
である。
形態を示す断面図であり、図８及び図９は本発明のキャ
パシタの製造方法の第３の実施の形態を示す工程断面図
である。
【００３３】まず、本発明の第３の実施の形態のキャパ
シタは、図７に示すように、基板２１を有し、この基板
２１上に層間絶縁膜２２とブロッキング層２３が積層形
成される。この層間絶縁膜２２とブロッキング層２３
は、層間絶縁膜２２が酸化膜、ブロッキング層２３が窒
化膜と言うように互いに絶縁特性が異なる膜であり、層
間絶縁膜２２が第１絶縁膜下層部、ブロッキング層２３
が第１絶縁膜上層部を構成し、所定領域にはコンタクト
ホール２０を有する。そして、コンタクトホール２０内
部とコンタクトホール２０の周辺部分のブロッキング層
２３上には、ブロッキング層２３の上面から離れて（浮
いて）ストレージノード２５ａが形成され、このストレ
ージノード（第１ストレージノード）２５ａの縁部の上
面にはピラーストレージノード（第２ストレージノー
ド）２９が上方に突出して形成されている。この際、ピ
ラーストレージノード２９の先端部は平坦な形状を有す
る。そして、ストレージノード２５ａの下面も含んで、
ストレージノード２５ａとピラーストレージノード２９
の表面には誘電体膜３０が形成され、さらにこの誘電体
膜３０を挟んでストレージノード２５ａとピラーストレ
ージノード２９を上下及び側面から覆うようにプレート
ノード３１が形成されて、Ｕ字状のキャパシタが構成さ
れている。
シタは、図７に示すように、基板２１を有し、この基板
２１上に層間絶縁膜２２とブロッキング層２３が積層形
成される。この層間絶縁膜２２とブロッキング層２３
は、層間絶縁膜２２が酸化膜、ブロッキング層２３が窒
化膜と言うように互いに絶縁特性が異なる膜であり、層
間絶縁膜２２が第１絶縁膜下層部、ブロッキング層２３
が第１絶縁膜上層部を構成し、所定領域にはコンタクト
ホール２０を有する。そして、コンタクトホール２０内
部とコンタクトホール２０の周辺部分のブロッキング層
２３上には、ブロッキング層２３の上面から離れて（浮
いて）ストレージノード２５ａが形成され、このストレ
ージノード（第１ストレージノード）２５ａの縁部の上
面にはピラーストレージノード（第２ストレージノー
ド）２９が上方に突出して形成されている。この際、ピ
ラーストレージノード２９の先端部は平坦な形状を有す
る。そして、ストレージノード２５ａの下面も含んで、
ストレージノード２５ａとピラーストレージノード２９
の表面には誘電体膜３０が形成され、さらにこの誘電体
膜３０を挟んでストレージノード２５ａとピラーストレ
ージノード２９を上下及び側面から覆うようにプレート
ノード３１が形成されて、Ｕ字状のキャパシタが構成さ
れている。
【００３４】このようなキャパシタは、図８及び図９に
示す本発明の製造方法の第３の実施の形態により製造さ
れる。まず、図８（ａ）に示すように、基板２１上に熱
酸化工程又は化学気相蒸着法（ＣＶＤ）で酸化膜からな
る層間絶縁膜（第１絶縁膜下層部）２２を形成する。そ
して、層間絶縁膜２２上に窒化膜を蒸着してブロッキン
グ層（第１絶縁膜上層部）２３を形成する。さらに、ブ
ロッキング層２３上に化学気相蒸着法で酸化膜からなる
絶縁膜（第２絶縁膜）３３を蒸着する。次いで、絶縁膜
３３上に感光膜２４を塗布した後、コンタクト部分の感
光膜２４が除去されるように露光及び現像工程で感光膜
２４をパターニングする。そして、パターニングされた
感光膜２４をマスクとして用いて異方性食刻で絶縁膜３
３とブロッキング層２３さらには層間絶縁膜２２を選択
的に除去してコンタクトホール２０を形成する。
示す本発明の製造方法の第３の実施の形態により製造さ
れる。まず、図８（ａ）に示すように、基板２１上に熱
酸化工程又は化学気相蒸着法（ＣＶＤ）で酸化膜からな
る層間絶縁膜（第１絶縁膜下層部）２２を形成する。そ
して、層間絶縁膜２２上に窒化膜を蒸着してブロッキン
グ層（第１絶縁膜上層部）２３を形成する。さらに、ブ
ロッキング層２３上に化学気相蒸着法で酸化膜からなる
絶縁膜（第２絶縁膜）３３を蒸着する。次いで、絶縁膜
３３上に感光膜２４を塗布した後、コンタクト部分の感
光膜２４が除去されるように露光及び現像工程で感光膜
２４をパターニングする。そして、パターニングされた
感光膜２４をマスクとして用いて異方性食刻で絶縁膜３
３とブロッキング層２３さらには層間絶縁膜２２を選択
的に除去してコンタクトホール２０を形成する。
【００３５】次に、図８（ｂ）に示すように、感光膜２
４を除去した後、コンタクトホール２０を埋めて絶縁膜
３３上の全面に第１導電層としてのポリシリコン層２５
を蒸着する。そして、ポリシリコン層２５の全面にＰＳ
Ｇ又はＢＰＳＧで平坦保護膜２６を蒸着し、さらに平坦
保護膜２６上に窒化膜を絶縁膜３４として蒸着する。
４を除去した後、コンタクトホール２０を埋めて絶縁膜
３３上の全面に第１導電層としてのポリシリコン層２５
を蒸着する。そして、ポリシリコン層２５の全面にＰＳ
Ｇ又はＢＰＳＧで平坦保護膜２６を蒸着し、さらに平坦
保護膜２６上に窒化膜を絶縁膜３４として蒸着する。
【００３６】その後、全面に感光膜２８を塗布した後、
図８（ｃ）に示すように、キャパシタ形成領域にのみ感
光膜２８が残るように感光膜２８を露光及び現像工程で
パターニングする。そして、パターニングされた感光膜
２８をマスクに用いた異方性食刻で絶縁膜３４と平坦保
護膜２６を除去することにより、コンタクトホール２０
及びその周辺部の上部に第１ピラー層（第３絶縁膜）２
６ａと第２ピラー層（第４絶縁膜）３４ａを形成する。
その後、同図８（ｃ）に示すように、感光膜２８と第２
ピラー層３４ａをマスクとして用いて湿式食刻で第１ピ
ラー層２６ａの側面を若干除去することにより、この第
１ピラー層２６ａが第２ピラー層３４ａより狭い幅を有
するようにする。このようにすると、第２ピラー層３４
ａは第１ピラー層２６ａのキャップとして使われる。
図８（ｃ）に示すように、キャパシタ形成領域にのみ感
光膜２８が残るように感光膜２８を露光及び現像工程で
パターニングする。そして、パターニングされた感光膜
２８をマスクに用いた異方性食刻で絶縁膜３４と平坦保
護膜２６を除去することにより、コンタクトホール２０
及びその周辺部の上部に第１ピラー層（第３絶縁膜）２
６ａと第２ピラー層（第４絶縁膜）３４ａを形成する。
その後、同図８（ｃ）に示すように、感光膜２８と第２
ピラー層３４ａをマスクとして用いて湿式食刻で第１ピ
ラー層２６ａの側面を若干除去することにより、この第
１ピラー層２６ａが第２ピラー層３４ａより狭い幅を有
するようにする。このようにすると、第２ピラー層３４
ａは第１ピラー層２６ａのキャップとして使われる。
【００３７】次に、感光膜２８を除去した後、全面にポ
リシリコンを蒸着し、そのポリシリコンを異方性食刻で
食刻することにより、図９（ａ）に示すように、第１ピ
ラー層２６ａの側面にピラーストレージノード（第２導
電層）２９を形成する。このとき、同時に、露出された
ポリシリコン層２５を選択的に除去することにより、ポ
リシリコン層２５は、コンタクトホール部とその周辺部
分にのみ残り、ストレージノード２５ａが形成され、こ
のストレージノード２５ａの縁部上面から前記ピラース
トレージノード２９が上方に突出するようになる。ま
た、ピラーストレージノード２９の先端は、第２ピラー
層３４ａの突部下面に対応して平坦に形成される。さら
に、ピラーストレージノード２９は、第２ピラー層３４
ａにより一定の高さに形成される。
リシリコンを蒸着し、そのポリシリコンを異方性食刻で
食刻することにより、図９（ａ）に示すように、第１ピ
ラー層２６ａの側面にピラーストレージノード（第２導
電層）２９を形成する。このとき、同時に、露出された
ポリシリコン層２５を選択的に除去することにより、ポ
リシリコン層２５は、コンタクトホール部とその周辺部
分にのみ残り、ストレージノード２５ａが形成され、こ
のストレージノード２５ａの縁部上面から前記ピラース
トレージノード２９が上方に突出するようになる。ま
た、ピラーストレージノード２９の先端は、第２ピラー
層３４ａの突部下面に対応して平坦に形成される。さら
に、ピラーストレージノード２９は、第２ピラー層３４
ａにより一定の高さに形成される。
【００３８】次に、湿式食刻又は異方性食刻で第２ピラ
ー層３４ａを除去する。さらに、湿式食刻で第１ピラー
層２６ａと絶縁膜３３を除去する。このとき、ブロッキ
ング層２３は層間絶縁膜２２を保護する役割をする。ま
た、絶縁膜３３が除去されることにより、ストレージノ
ード２５ａは、ブロッキング層２３の上面から離間した
（浮いた）状態となる。
ー層３４ａを除去する。さらに、湿式食刻で第１ピラー
層２６ａと絶縁膜３３を除去する。このとき、ブロッキ
ング層２３は層間絶縁膜２２を保護する役割をする。ま
た、絶縁膜３３が除去されることにより、ストレージノ
ード２５ａは、ブロッキング層２３の上面から離間した
（浮いた）状態となる。
【００３９】次に、全面に酸化膜とポリシリコン層を順
次に蒸着し、パターニングする。これにより、図９
（ｂ）に示すように、ストレージノード２５ａの下面も
含めて、該ストレージノード２５ａ及びピラーストレー
ジノード２９の表面に誘電体膜３０が形成され、さらに
この誘電体膜３０を挟んでストレージノード２５ａとピ
ラーストレージノード２９を上下及び側面から覆うよう
にプレートノード（第３導電層）３１が形成され、図７
のキャパシタが完成する。なお、誘電体膜３０は、酸化
膜の代わりに酸化膜／窒化膜又は酸化膜／窒化膜／酸化
膜が積層される構造に形成してもよい。
次に蒸着し、パターニングする。これにより、図９
（ｂ）に示すように、ストレージノード２５ａの下面も
含めて、該ストレージノード２５ａ及びピラーストレー
ジノード２９の表面に誘電体膜３０が形成され、さらに
この誘電体膜３０を挟んでストレージノード２５ａとピ
ラーストレージノード２９を上下及び側面から覆うよう
にプレートノード（第３導電層）３１が形成され、図７
のキャパシタが完成する。なお、誘電体膜３０は、酸化
膜の代わりに酸化膜／窒化膜又は酸化膜／窒化膜／酸化
膜が積層される構造に形成してもよい。
【００４０】
【発明の効果】以上詳述したような本発明のキャパシタ
及びその製造方法によれば、次のような効果を奏する。
第１に、第１ピラー層と第２ピラー層の湿式食刻率の差
（幅の差）を利用してピラーストレージノードの尖鋭部
を除去したので、キャパシタの電流が尖鋭部を介して漏
洩することを防止できる。第２に、異方性食刻でピラー
ストレージノードを形成するとき、第２ピラー層がブロ
ッキング機能を行うため、ピラーストレージノードの高
さを一定に形成できる。よって、再現性を保障できる。
及びその製造方法によれば、次のような効果を奏する。
第１に、第１ピラー層と第２ピラー層の湿式食刻率の差
（幅の差）を利用してピラーストレージノードの尖鋭部
を除去したので、キャパシタの電流が尖鋭部を介して漏
洩することを防止できる。第２に、異方性食刻でピラー
ストレージノードを形成するとき、第２ピラー層がブロ
ッキング機能を行うため、ピラーストレージノードの高
さを一定に形成できる。よって、再現性を保障できる。
【図１】本発明によるキャパシタの第１の実施の形態を
示す断面図。
示す断面図。
【図２】本発明によるキャパシタの製造方法の第１の実
施の形態を示す工程断面図。
施の形態を示す工程断面図。
【図３】本発明によるキャパシタの製造方法の第１の実
施の形態を示し、図２に続く工程を示す工程断面図。
施の形態を示し、図２に続く工程を示す工程断面図。
【図４】本発明によるキャパシタの第２の実施の形態を
示す断面図。
示す断面図。
【図５】本発明によるキャパシタの製造方法の第２の実
施の形態を示す工程断面図。
施の形態を示す工程断面図。
【図６】本発明によるキャパシタの製造方法の第２の実
施の形態を示し、図５に続く工程を示す工程断面図。
施の形態を示し、図５に続く工程を示す工程断面図。
【図７】本発明によるキャパシタの第３の実施の形態を
示す断面図。
示す断面図。
【図８】本発明によるキャパシタの製造方法の第３の実
施の形態を示す工程断面図。
施の形態を示す工程断面図。
【図９】本発明によるキャパシタの製造方法の第３の実
施の形態を示し、図８に続く工程を示す工程断面図。
施の形態を示し、図８に続く工程を示す工程断面図。
【図１０】従来のキャパシタを示す断面図。
【図１１】従来のキャパシタの製造方法を示す工程断面
図。
図。
【図１２】従来のキャパシタの製造方法を示し、図１１
に続く工程を示す工程断面図。
に続く工程を示す工程断面図。
２０ コンタクトホール ２１ 基板 ２２ 層間絶縁膜 ２３ ブロッキング層 ２５ ポリシリコン層 ２５ａ ストレージノード ２６ 平坦保護膜 ２６ａ 第１ピラー層 ２７ 絶縁膜 ２７ａ、３４ａ 第２ピラー層 ２９ ピラーストレージノード ２９ａ 窪み ３０ 誘電体膜 ３１ プレートノード ３２ 絶縁膜 ３２ａ 第３ピラー層 ３３ 絶縁膜 ３４ 絶縁膜
Claims (35)
- 【請求項１】 基板と、 前記基板上にコンタクトホールを有して形成された第１
絶縁膜と、 前記コンタクトホール内と前記コンタクトホールの周辺
部の第１絶縁膜上に形成された第１ストレージノード
と、 前記第１ストレージノードの縁部上面に、第１ストレー
ジノードと連結されて上方に突出して形成され、さらに
先端部が平坦に形成された第２ストレージノードと、 前記第１ストレージノード及び前記第２ストレージノー
ドの表面に形成された誘電体膜と、 前記誘電体膜を挟んで前記第１ストレージノード及び前
記第２ストレージノードを覆うように形成されたプレー
トノードとを備えることを特徴とするキャパシタ。 - 【請求項２】 請求項１記載のキャパシタにおいて、前
記第１絶縁膜は、絶縁特性が互いに異なる２つの層で形
成されることを特徴とするキャパシタ。 - 【請求項３】 請求項１記載のキャパシタにおいて、前
記第１ストレージノードと前記第２ストレージノードと
が連結される部分で前記第２ストレージノードが窪みを
有することを特徴とするキャパシタ。 - 【請求項４】 請求項１記載のキャパシタにおいて、前
記第１ストレージノードと前記第１絶縁膜の上面とが離
れていることを特徴とするキャパシタ。 - 【請求項５】 基板を用意する工程と、 前記基板上にコンタクトホールを有する第１絶縁膜を形
成する工程と、 前記コンタクトホール及び第１絶縁膜上に第１導電層を
形成する工程と、 前記第１導電層上の所定部分に第２絶縁膜、第３絶縁膜
を順次に形成し、その際、第２絶縁膜が第３絶縁膜より
狭い幅を有するように形成する工程と、 前記第２絶縁膜の側面を囲み、前記第１導電層に連結さ
れるように、先端部が平坦な第２導電層を形成する工程
と、 前記第２絶縁膜と前記第３絶縁膜を除去する工程と、 前記第１導電層及び第２導電層の表面に誘電体膜を形成
する工程と、 前記誘電体膜上に第３導電層を形成する工程とを備える
ことを特徴とするキャパシタの製造方法。 - 【請求項６】 請求項５記載のキャパシタの製造方法に
おいて、前記第１絶縁膜は、絶縁特性が互いに異なる２
つの層で形成することを特徴とするキャパシタの製造方
法。 - 【請求項７】 請求項６記載のキャパシタの製造方法に
おいて、前記第１絶縁膜は、酸化膜と窒化膜を積層して
形成することを特徴とするキャパシタの製造方法。 - 【請求項８】 請求項５記載のキャパシタの製造方法に
おいて、前記第１導電層は、ポリシリコンで形成するこ
とを特徴とするキャパシタの製造方法。 - 【請求項９】 請求項５記載のキャパシタの製造方法に
おいて、前記第２絶縁膜は、前記第３絶縁膜より食刻率
が大きい物質で形成することを特徴とするキャパシタの
製造方法。 - 【請求項１０】 請求項５記載のキャパシタの製造方法
において、前記第２絶縁膜は、ＰＳＧ又はＢＰＳＧで形
成することを特徴とするキャパシタの製造方法。 - 【請求項１１】 請求項５記載のキャパシタの製造方法
において、前記第３絶縁膜は、ＨＬＤ又はＨＴＯのよう
な絶縁物質で形成することを特徴とするキャパシタの製
造方法。 - 【請求項１２】 請求項５記載のキャパシタの製造方法
において、前記第２絶縁膜と前記第３絶縁膜は、食刻率
の差を利用して湿式食刻で除去して形成することを特徴
とするキャパシタの製造方法。 - 【請求項１３】 請求項５記載のキャパシタの製造方法
において、前記第２導電層は、ポリシリコンを全面に蒸
着した後、このポリシリコンを前記第１導電層とともに
異方性食刻で食刻することにより形成することを特徴と
するキャパシタの製造方法。 - 【請求項１４】 基板上にコンタクトホールを有する第
１絶縁膜を形成する工程と、 前記コンタクトホール及び第１絶縁膜上に第１導電層を
形成する工程と、 前記第１導電層上の所定部分に第２絶縁膜、第３絶縁膜
及び第４絶縁膜を順次に形成し、その際、第３絶縁膜が
第２及び第４絶縁膜より狭い幅を有するように形成する
工程と、 前記第２絶縁膜と第３絶縁膜の側面を囲み、前記第１導
電層に連結されるように、先端部が平坦な第２導電層を
形成する工程と、 前記第２、第３および第４絶縁膜を除去する工程と、 前記第１導電層及び第２導電層の表面に誘電体膜を形成
する工程と、 前記誘電体膜上に第３導電層を形成する工程とを備える
ことを特徴とするキャパシタの製造方法。 - 【請求項１５】 請求項１４記載のキャパシタの製造方
法において、前記第１絶縁膜は、絶縁特性が互いに異な
る２つの層で形成することを特徴とするキャパシタの製
造方法。 - 【請求項１６】 請求項１５記載のキャパシタの製造方
法において、前記第１絶縁膜は、酸化膜と窒化膜を積層
して形成することを特徴とするキャパシタの製造方法。 - 【請求項１７】 請求項１４記載のキャパシタの製造方
法において、前記第１導電層は、ポリシリコンで形成す
ることを特徴とするキャパシタの製造方法。 - 【請求項１８】 請求項１４記載のキャパシタの製造方
法において、前記第２絶縁膜と前記第４絶縁膜は、同じ
食刻率を有する物質で形成することを特徴とするキャパ
シタの製造方法。 - 【請求項１９】 請求項１４記載のキャパシタの製造方
法において、前記第３絶縁膜は、前記第２絶縁膜及び第
４絶縁膜より食刻率が大きい物質で形成することを特徴
とするキャパシタの製造方法。 - 【請求項２０】 請求項１４記載のキャパシタの製造方
法において、前記第３絶縁膜は、ＰＳＧ又はＢＰＳＧで
形成することを特徴とするキャパシタの製造方法。 - 【請求項２１】 請求項１４記載のキャパシタの製造方
法において、前記第２絶縁膜と第４絶縁膜は、ＨＬＤ又
はＨＴＯのような絶縁物質で形成することを特徴とする
キャパシタの製造方法。 - 【請求項２２】 請求項１４記載のキャパシタの製造方
法において、前記第２絶縁膜、前記第３絶縁膜及び前記
第４絶縁膜は、食刻率の差を利用して湿式食刻で除去す
ることを特徴とするキャパシタの製造方法。 - 【請求項２３】 請求項１４記載のキャパシタの製造方
法において、前記第２導電層は、ポリシリコンで形成す
ることを特徴とするキャパシタの製造方法。 - 【請求項２４】 請求項１４記載のキャパシタの製造方
法において、前記第２導電層は、ポリシリコンを全面に
蒸着した後、このポリシリコンを前記第１導電層ととも
に異方性食刻で食刻することにより形成することを特徴
とするキャパシタの製造方法。 - 【請求項２５】 基板上にコンタクトホールを有する第
１絶縁膜下層部、第１絶縁膜上層部及び第２絶縁膜を順
次に形成する工程と、 前記コンタクトホール及び第２絶縁膜上に第１導電層を
形成する工程と、 前記第１導電層上の所定部分に第３絶縁膜、第４絶縁膜
を順次に形成し、その際、第３絶縁膜を第４絶縁膜より
狭い幅を有するように形成する工程と、 前記第３絶縁膜の側面を囲み、前記第１導電層に連結さ
れるように、先端部が平坦な第２導電層を形成する工程
と、 前記第４絶縁膜を除去する工程と、 前記第３絶縁膜及び前記第２絶縁膜を除去する工程と、 前記第１導電層及び前記第２導電層の表面に誘電体膜を
形成する工程と、 前記誘電体膜を挟んで前記第１導電層及び第２導電層を
第３導電層で覆う工程とを備えることを特徴とするキャ
パシタの製造方法。 - 【請求項２６】 請求項２５記載のキャパシタの製造方
法において、前記第１絶縁膜下層部と第２絶縁膜さらに
は第３絶縁膜は、酸化膜で形成することを特徴とするキ
ャパシタの製造方法。 - 【請求項２７】 請求項２５記載のキャパシタの製造方
法において、前記第１絶縁膜上層部は、窒化膜で形成す
ることを特徴とするキャパシタの製造方法。 - 【請求項２８】 請求項２５記載のキャパシタの製造方
法において、前記第１導電層は、ポリシリコンで形成す
ることを特徴とするキャパシタの製造方法。 - 【請求項２９】 請求項２５記載のキャパシタの製造方
法において、前記第３絶縁膜は、前記第４絶縁膜より食
刻率が大きい物質で形成することを特徴とするキャパシ
タの製造方法。 - 【請求項３０】 請求項２５記載のキャパシタの製造方
法において、前記第３絶縁膜は、酸化膜で形成すること
を特徴とするキャパシタの製造方法。 - 【請求項３１】 請求項２５記載のキャパシタの製造方
法において、前記第４絶縁膜は、窒化膜で形成すること
を特徴とするキャパシタの製造方法。 - 【請求項３２】 請求項２５記載のキャパシタの製造方
法において、前記第３絶縁膜と前記第４絶縁膜は、食刻
率の差を利用して湿式食刻で除去することを特徴とする
キャパシタの製造方法。 - 【請求項３３】 請求項２５記載のキャパシタの製造方
法において、前記第２導電層は、ポリシリコンを全面に
蒸着した後、このポリシリコンを前記第１導電層ととも
に異方性食刻で食刻することにより形成することを特徴
とするキャパシタの製造方法。 - 【請求項３４】 請求項２５記載のキャパシタの製造方
法において、前記第４絶縁膜は、異方性食刻又は湿式食
刻で除去することを特徴とするキャパシタの製造方法。 - 【請求項３５】 請求項２５記載のキャパシタの製造方
法において、前記第２絶縁膜と前記第３絶縁膜は、湿式
食刻で除去することを特徴とするキャパシタの製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P-72197 | 1996-12-26 | ||
| KR1019960072197A KR100236069B1 (ko) | 1996-12-26 | 1996-12-26 | 캐패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189911A true JPH10189911A (ja) | 1998-07-21 |
| JP3872174B2 JP3872174B2 (ja) | 2007-01-24 |
Family
ID=19490996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17713297A Expired - Fee Related JP3872174B2 (ja) | 1996-12-26 | 1997-07-02 | キャパシタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6340619B1 (ja) |
| JP (1) | JP3872174B2 (ja) |
| KR (1) | KR100236069B1 (ja) |
| CN (1) | CN1096701C (ja) |
| DE (1) | DE19748274B4 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6759325B2 (en) | 2000-05-15 | 2004-07-06 | Asm Microchemistry Oy | Sealing porous structures |
| US6482733B2 (en) | 2000-05-15 | 2002-11-19 | Asm Microchemistry Oy | Protective layers prior to alternating layer deposition |
| KR100723771B1 (ko) * | 2000-11-16 | 2007-05-30 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 제조방법 |
| WO2002080244A2 (en) * | 2001-02-12 | 2002-10-10 | Asm America, Inc. | Improved process for deposition of semiconductor films |
| US7781819B2 (en) * | 2001-05-31 | 2010-08-24 | Samsung Electronics Co., Ltd. | Semiconductor devices having a contact plug and fabrication methods thereof |
| KR100408410B1 (ko) * | 2001-05-31 | 2003-12-06 | 삼성전자주식회사 | 엠아이엠(ｍｉｍ) 커패시터를 갖는 반도체 소자 및 그제조 방법 |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US7816236B2 (en) * | 2005-02-04 | 2010-10-19 | Asm America Inc. | Selective deposition of silicon-containing films |
| US7608549B2 (en) * | 2005-03-15 | 2009-10-27 | Asm America, Inc. | Method of forming non-conformal layers |
| KR20080089403A (ko) * | 2005-12-22 | 2008-10-06 | 에이에스엠 아메리카, 인코포레이티드 | 도핑된 반도체 물질들의 에피택시 증착 |
| US8278176B2 (en) * | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US7759199B2 (en) * | 2007-09-19 | 2010-07-20 | Asm America, Inc. | Stressor for engineered strain on channel |
| KR100913016B1 (ko) * | 2007-10-25 | 2009-08-20 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 이의 형성 방법 |
| US7939447B2 (en) * | 2007-10-26 | 2011-05-10 | Asm America, Inc. | Inhibitors for selective deposition of silicon containing films |
| US7655543B2 (en) * | 2007-12-21 | 2010-02-02 | Asm America, Inc. | Separate injection of reactive species in selective formation of films |
| US8486191B2 (en) * | 2009-04-07 | 2013-07-16 | Asm America, Inc. | Substrate reactor with adjustable injectors for mixing gases within reaction chamber |
| US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS629085A (ja) * | 1985-07-05 | 1987-01-17 | 住友金属工業株式会社 | 油井管用管継手 |
| JPS6248062A (ja) | 1985-08-28 | 1987-03-02 | Sony Corp | メモリセル |
| US5164337A (en) * | 1989-11-01 | 1992-11-17 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating a semiconductor device having a capacitor in a stacked memory cell |
| US5170233A (en) * | 1991-03-19 | 1992-12-08 | Micron Technology, Inc. | Method for increasing capacitive surface area of a conductive material in semiconductor processing and stacked memory cell capacitor |
| TW243541B (ja) * | 1991-08-31 | 1995-03-21 | Samsung Electronics Co Ltd | |
| KR970000229B1 (ko) * | 1993-08-30 | 1997-01-06 | 현대전자산업 주식회사 | 디램 캐패시터의 제조방법 |
| KR970000228B1 (ko) * | 1993-08-30 | 1997-01-06 | 현대전자산업 주식회사 | 디램 캐패시터의 제조방법 |
| US5543346A (en) * | 1993-08-31 | 1996-08-06 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a dynamic random access memory stacked capacitor |
| KR950015583A (ko) * | 1993-11-02 | 1995-06-17 | 김주용 | 실린더 구조의 저장전극 형성방법 |
| KR950014980A (ko) * | 1993-11-19 | 1995-06-16 | 김주용 | 반도체 소자의 캐패시터 형성방법 |
| US5436186A (en) * | 1994-04-22 | 1995-07-25 | United Microelectronics Corporation | Process for fabricating a stacked capacitor |
| US5460999A (en) * | 1994-06-06 | 1995-10-24 | United Microelectronics Corporation | Method for making fin-shaped stack capacitors on DRAM chips |
| CN1044948C (zh) * | 1994-06-22 | 1999-09-01 | 现代电子产业株式会社 | 用于制造半导体器件叠层电容器的方法 |
| KR0154161B1 (ko) * | 1994-06-30 | 1998-10-15 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| KR960006030A (ko) * | 1994-07-18 | 1996-02-23 | 김주용 | 반도체소자의 캐패시터 제조방법 |
| US5688726A (en) * | 1994-08-03 | 1997-11-18 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes |
| JP2820065B2 (ja) * | 1995-04-27 | 1998-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2785766B2 (ja) * | 1995-09-29 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5656536A (en) * | 1996-03-29 | 1997-08-12 | Vanguard International Semiconductor Corporation | Method of manufacturing a crown shaped capacitor with horizontal fins for high density DRAMs |
| US5825609A (en) * | 1996-04-23 | 1998-10-20 | International Business Machines Corporation | Compound electrode stack capacitor |
| US5824581A (en) * | 1996-10-28 | 1998-10-20 | Vanguard International Semiconductor Corporation | Method for forming a DRAM capacitor with rounded horizontal fins |
| US5843822A (en) * | 1997-02-05 | 1998-12-01 | Mosel Vitelic Inc. | Double-side corrugated cylindrical capacitor structure of high density DRAMs |
| US5909621A (en) * | 1997-02-05 | 1999-06-01 | Mosel Vitelic Inc. | Single-side corrugated cylindrical capacitor structure of high density DRAMs |
| US5766994A (en) * | 1997-04-11 | 1998-06-16 | Vanguard International Semiconductor Corporation | Dynamic random access memory fabrication method having stacked capacitors with increased capacitance |
| TW427013B (en) * | 1997-05-06 | 2001-03-21 | United Microelectronics Corp | The structure of the capacitors of DRAM and the manufacturing method of the same |
| US5770499A (en) * | 1997-05-29 | 1998-06-23 | Texas Instruments Incorporated | Planarized capacitor array structure for high density memory applications |
-
1996
- 1996-12-26 KR KR1019960072197A patent/KR100236069B1/ko not_active IP Right Cessation
-
1997
- 1997-05-04 CN CN97110971A patent/CN1096701C/zh not_active Expired - Fee Related
- 1997-06-09 US US08/871,780 patent/US6340619B1/en not_active Expired - Fee Related
- 1997-07-02 JP JP17713297A patent/JP3872174B2/ja not_active Expired - Fee Related
- 1997-10-31 DE DE19748274A patent/DE19748274B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19748274A1 (de) | 1998-07-02 |
| CN1187026A (zh) | 1998-07-08 |
| DE19748274B4 (de) | 2005-07-14 |
| KR100236069B1 (ko) | 1999-12-15 |
| KR19980053141A (ko) | 1998-09-25 |
| CN1096701C (zh) | 2002-12-18 |
| JP3872174B2 (ja) | 2007-01-24 |
| US6340619B1 (en) | 2002-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940440B2 (ja) | 半導体メモリ装置のキャパシター製造方法 | |
| JPH10189911A (ja) | キャパシタ及びその製造方法 | |
| KR940009616B1 (ko) | 홀 캐패시터 셀 및 그 제조방법 | |
| KR970000718B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| US5219780A (en) | Method for fabricating a semiconductor memory cell | |
| KR100213189B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
| JPH04264767A (ja) | 半導体装置及びその製造方法 | |
| US5759891A (en) | Increased surface area capacitor via use of a novel reactive ion etch procedure | |
| JP3062067B2 (ja) | 半導体装置及びその製造方法 | |
| KR100278643B1 (ko) | 반도체 메모리장치 제조방법 | |
| JP2613077B2 (ja) | 半導体装置の製造方法 | |
| US6232240B1 (en) | Method for fabricating a capacitor | |
| US5459685A (en) | Semiconductor memory device having memory cells with enhanced capacitor capacity | |
| JPH11214626A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH05226583A (ja) | 半導体装置およびその製造方法 | |
| KR0179556B1 (ko) | 반도체소자의캐패시터및그제조방법 | |
| JPH08288472A (ja) | 半導体メモリセル及びその製造方法 | |
| US6400022B1 (en) | Semiconductor device and fabrication process therefor and capacitor structure | |
| KR100248806B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR960008731B1 (ko) | 디램(dram)셀의 전하저장전극 제조방법 | |
| KR0168336B1 (ko) | 반도체 메모리장치의 제조방법 | |
| KR100196223B1 (ko) | 커패시터의 제조방법 | |
| KR960005250B1 (ko) | 캐비티-캐패시터 형성방법 | |
| KR100196999B1 (ko) | 반도체장치의 커패시터 및 그의 제조방법 | |
| KR970000532B1 (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |