DE4224946A1

DE4224946A1 - Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung

Info

Publication number: DE4224946A1
Application number: DE4224946A
Authority: DE
Inventors: Ji-Hong Ahn
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1991-08-31
Filing date: 1992-07-28
Publication date: 1993-03-04
Also published as: GB2259187A; JPH05218333A; JP2677490B2; GB9218177D0; US5330614A; ITMI921873A1; GB2259187B; FR2680913B1; ITMI921873A0; FR2680913A1; TW243541B; IT1259016B

Description

Die Erfindung bezieht sich auf ein, insbesondere hochintegriertes, Halbleiterbauele ment, insbesondere Halbleiterspeicherbauelement, mit einem Kondensator und ein Verfahren zur Herstellung eines solchen Bauelements.

Die durch eine reduzierte Speicherzellenfläche verursachte Abnahme der Zellenka pazität wird für die Steigerung der Packungsdichte in dynamischen Schreib-Lese- Speichern (abgekürzt DRAMs) zu einem ernsthaften Hindernis. Um in einem Halb leiterspeicherbauelement höhere Packungsdichten zu erzielen, muß daher das Pro blem der verminderten Wellenkapazität gelöst werden, da es durch Behinderung des Bauelementbetriebs sowohl die Auslesefähigkeit verschlechtert als auch die Rate der durch Alphateilchen hervorgerufenen Fehler einer Speicherzelle erhöht und während Niederspannungsbetrieb einen übermäßigen Leistungsbedarf aufweist.

Allgemein kann in einem 64 Mbit DRAM mit einer 1,5 µm² großen Speicherzel lenfläche, wenn eine zweidimensionale Speicherzelle mit gestapelter Struktur ver wendet wird, keine ausreichende Zellenkapazität erzielt werden, auch wenn ein Ma terial mit höherer Dielektrizitätskonstante, z. B. Tantaloxid (Ta₂O₅); benutzt wird. Daher wurden zur Verbesserung der Zellenkapazität Stapelkondensatoren mit einer dreidimensionalen Struktur vorgeschlagen. Die Doppelstapel-, Rippen-, zylindrische Elektroden-, ausgedehnte Stapel- und Box-Strukturen wurden alle für eine Speiche relektrode mit einer dreidimensionalen Struktur vorgeschlagen, um die Zellenkapa zität zu erhöhen.

Da sowohl Außen- als auch Innenflächen als effektive Kondensatorflächen verwendet werden können, wird für den dreidimensionalen Stapelkondensator bevorzugt die zylindrische Struktur gewählt, die für eine integrierte Speicherzelle mit 64 Mb oder mehr geeignet ist. Vor kurzem wurde auch ein verbesserter Stapelkondensator mit einer Ringstruktur vorgestellt, bei dem im Inneren des Zylinders eine Säule gebildet ist, wodurch nicht nur die Innen- und Außenfläche des Zylinders sondern auch die Außenfläche der im Inneren des Zylinders gebildeten Säule als effektive Kondensa torflächen verwendet werden (siehe "A Stacked Capacitor Cell with Ring Structure", 22. Konferenz für SSDN 1990, Teil II, Seiten 833-836).

Die Fig. 2A bis 2G sind Querschnitte, die einen Prozeß zur Bildung einer zy lindrischen Speicherelektrode mit einem säulenförmigen Elektrodenteil im Inneren veranschaulichen.

Eine Isolationszwischenschicht (19) und eine Nitridschicht (22) werden aufeinander folgend auf einem Halbleitersubstrat übereinandergeschichtet, auf dem ein Transi stor mit einer Source(14)-, einer Drain(16)- und einer Gate(18)-Elektrode und eine vergrabene Bitleitung (20) in Kontakt mit dem Drain-Bereich des Transistors aus gebildet sind (siehe Fig. 2A). Anschließend wird der über dem Source-Bereich abge schiedene Teil der Isolationszwischenschicht und der Nitridschicht geätzt, wodurch ein Kontaktloch (24) gebildet wird (siehe Fig. 2B). Nacheinander werden eine das Kontaktloch (24) füllende erste polykristalline Siliziumschicht (26) mit einer vorge gebenen Dicke auf der Nitridschicht (22) gebildet und eine Oxidschicht darüberge schichtet und zur Bildung eines säulenförmigen Elektrodenteils innerhalb eines Zy linders strukturiert, wodurch eine Oxidschichtstruktur (28) entsteht (siehe Fig. 2C). Daraufhin wird die polykristalline Siliziumschicht (26) unter Verwendung der Oxid schichtstruktur (28) als Maske bis zu einer vorgegebenen Tiefe zurückgeätzt, so daß ein Säulenelektrodenteil (26a) entsteht, wonach eine Isolationsschicht mit einer von derjenigen der Oxidschichtstruktur (28) verschiedenen Ätzselektivität auf der er sten polykristallinen Siliziumschicht gebildet wird. Dann wird die Isolationsschicht durch anisotropes Ätzen teilweise entfernt. Hierbei verbleiben Teile der Isolations schicht auf der Oxidschichtstruktur (28) an den Seitenwänden des säulenförmigen Elektrodenteils (26a), wodurch eine Abstandsschicht (30) entsteht (siehe Fig. 2D). Nach Abscheidung einer zweiten polykristallinen Siliziumschicht auf der gesamten Oberseite des Halbleitersubstrats, auf dem sich die Oxidschichtstruktur (28), die Abstandsschicht (30) und der säulenförmige Elektrodenteil (26a) befinden, werden die erste und die zweite polykristalline Siliziumschicht anisotrop geätzt, um weitere Abstandsschichtteile an der Seite der Abstandsschicht (30) zu bilden, die aus der zweiten polykristallinen Siliziumschicht bestehen, wodurch ein zylindrischer Elektro denteil (32) fertiggestellt wird (siehe Fig. 2E). Außerdem werden die Oxidschicht struktur (28) und die Abstandsschicht (30) durch Naßätzen entfernt, so daß aus dem verbliebenen Teil (26b) der ersten polykristallinen Siliziumschicht und dem zylindri schen Elektrodenteil (32) gebildete Speicherelektroden fertiggestellt werden (siehe Fig. 2F).

Schließlich werden eine dielektrische Schicht (34) auf der gesamten Oberfläche der Speicherelektrode und eine dritte polykristalline Siliziumschicht (36) auf der gesam ten Oberseite des Halbleitersubstrats abgeschieden, wodurch ein Stapelkondensator mit einer Ringzylinderstruktur fertiggestellt wird (siehe Fig. 2G).

Das oben beschriebene hochintegrierte Halbleiterspeicherbauelement wurde als füh rendes Modell bei der Realisierung von 64 Mbit DRAM-Zellen eingeführt. Der Grund dafür liegt darin, daß innerhalb des zylindrischen Elektrodenteils der säulen förmige Elektrodenteil gebildet wird, wodurch sowohl die Innen- und Außenflächen des zylindrischen Elektrodenteils als auch die Außenfläche des säulenförmigen Elek trodenteils als effektive Kondensatorbereiche benutzt werden können. Das mit Zylinder- und Säulen-Elektrodenteil versehene obige Speicherbauelement weist je doch das Problem auf, daß Zylinder- und Säulen-Elektrodenteil von verschiede nen Schichten eines leitenden Materials (nicht einer Einzelschicht) gebildet werden, was Schwierigkeiten bei der Herstellung hervorruft. Außerdem wird der Zylinder- Elektrodenteil durch anisotropes Ätzen der zweiten polykristallinen Siliziumschicht erzeugt, wodurch Doppelabstandsschichten an der Seitenwand der Abstandsschicht (30) gebildet werden, wobei der abgeätzte Anteil der zweiten polykristallinen Silizi umschicht über den gesamten Wafer ungleich ist, so daß die Höhe des zylindrischen Elektrodenteils (32) zwischen der Peripherie und dem mittigen Waferbereich vari iert, was Zellen mit verschiedenen Kapazitäten sogar auf demselben Wafer zur Folge haben kann. Allgemein kann, wenn das geätzte Material polykristallines Silizium ist, nur in der Mitte eines Wafers eine Speicherelektrode, wie sie im Querschnitt der Fig. 2H gezeigt ist, gebildet werden, da die Ätzraten sich an der Peripherie und in der Mitte voneinander unterscheiden. Daher kann die erhaltene Zellenkapazität niedri ger als die gewünschte Zellenkapazität sein. Außerdem wird aufgrund der Bildung des zylindrischen Elektrodenteils (32) mittels einer zusätzlichen Abstandsschicht an der Seitenwand der Abstandsschicht (30) der obere Teil des Zylinder-Elektrodenteils wegen des zweimaligen anisotropen Ätzens scharfkantig, was leicht einen Durch bruch der darauf abgeschiedenen dielektrischen Schicht verursacht und dadurch die elektrischen Charakteristika, die Ausbeute und die Zuverlässigkeit des Bauelements verschlechtert.

Aufgabe der Erfindung ist die Schaffung eines, insbesondere hochintegrierten, Halb leiterbauelements, das die oben angesprochenen Schwierigkeiten der bekannten Tech nik vermeidet, insbesondere eines Halbleiterspeicherbauelements hoher Speicherka pazität, sowie die Bereitstellung eines Verfahrens zur Herstellung derartiger Halb leiterbauelemente.

Diese Aufgabe wird durch ein hochintegriertes Halbleiterbauelement mit den Merk malen des Patentanspruchs 1 sowie durch ein Verfahren zu dessen Herstellung mit den Merkmalen des Patentanspruchs 7 gelöst. Die Speicherelektrodenstruktur eines solchen Halbleiterspeicherbauelements erfüllt die Anforderungen an die Speicherzel lenkapazität für DRAMs mit 64 Mbit und mehr.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus den Unteransprüchen.

In den Zeichnungen sind vorteilhafte Ausführungsformen der Erfindung, die nach folgend beschrieben werden, sowie zu deren besserem Verständnis die oben beschrie bene bekannte Ausführungsform dargestellt.

Fig. 1A bis 1D zeigen perspektivische Ansichten von durch Verfahren nach der vorliegenden Erfindung hergestellten Halbleiterspeicherbauele menten;

Fig. 2A bis 2G ein bekanntes Halbleiterspeicherbauelement im Querschnitt in aufeinanderfolgenden Stufen seiner Herstellung mittels eines be kannten Verfahrens;

Fig. 2H ein bekanntes, nach dem Verfahren der Fig. 2A bis 2G herge stelltes Halbleiterspeicherbauelement im Querschnitt, bei dem ein Ätzprozeß ungleichmäßig über den ganzen Wafer erfolgt;

Fig. 3A bis 3E Querschnitte, die ein erstes Verfahren zur Herstellung eines er findungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 4A und 4B Querschnitte, die ein zweites Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 5A bis 5E Querschnitte, die ein drittes Verfahren zur Herstellung eines er findungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 6A bis 6C Querschnitte, die ein viertes Verfahren zur Herstellung eines er findungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 7A bis 7C Querschnitte, die ein fünftes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 8 einen Querschnitt, der ein sechstes Verfahren zur Herstellung ei nes erfindungsgemäßen Halbleiterspeicherbauelements darstellt;

Fig. 9A bis 9D Querschnitte, die ein siebtes Verfahren zur Herstellung eines er findungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 10A bis 10D Querschnitte, die ein achtes Verfahren zur Herstellung eines er findungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 11A bis 11D Querschnitte, die ein neuntes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 12A bis 12E Querschnitte, die ein zehntes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 13A bis 13E Querschnitte, die ein elftes Verfahren zur Herstellung eines er findungsgemäßen Halbleiterspeicherbauelements darstellen;

Fig. 14A und 14B Querschnitte, die ein zwölftes Verfahren zur Herstellung eines er findungsgemäßen Halbleiterspeicherbauelements darstellen; und

Fig. 15A bis 15C Querschnitte, die ein dreizehntes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements darstellen.

Die Fig. 1A bis 1D sind perspektivische Ansichten, die durch Ausführungsformen der vorliegenden Erfindung gebildete Halbleiterspeicherbauelemente zeigen. Hierbei veranschaulicht Fig. 1A eine Speicherelektrode mit Einzylinderstruktur ohne eine Säule, bei der ein einziger zylindrischer Elektrodenteil (100b) und ein Basiselektro denteil (100c) ausgebildet sind. Fig. 1B zeigt eine Speicherelektrode mit Mehrzy linderstruktur ohne eine Säule, bei der eine Mehrzahl von zylindrischen Elektro denteilen (100b) konzentrisch ausgebildet und über einen Basiselektrodenteil (100c) miteinander verbunden sind. Fig. 1C veranschaulicht eine Speicherelektrode mit Einzylinder-Mehrsäulen-Struktur, bei der eine Mehrzahl von Säulenelektrodenteilen (100a) innerhalb eines einzigen Zylinderelektrodenteils (100b) ausgebildet und über einen Basiselektrodenteil (100c) miteinander verbunden ist. Fig. 1D zeigt eine Spei cherelektrode mit Mehrzylinder-Mehrsäulen-Struktur, bei der eine Mehrzahl von Zylinderelektrodenteilen (100b) konzentrisch gebildet und eine Mehrzahl von Säu lenelektrodenteilen (100a) im Inneren der Zylinderelektrodenteile ausgebildet sind, wobei alle über einen einzigen Basiselektrodenteil (100c) verbunden sind.

Jede Ausführungsform der oben beschriebenen Speicherelektroden beinhaltet wenig stens einen zylindrischen Elektrodenteil (100b), keinen, einen oder mehrere Säulen elektrodenteile (100a) und einen Basiselektrodenteil (100c) und wird entsprechend der Anzahl der jeweiligen Zylinder- und Säulenelektrodenteile klassifiziert. Hierbei sind die Seitenwände der Speicherelektroden so geneigt, daß ihre Neigung bezüglich der horizontalen Oberfläche nicht-negativ (R < 90°) ist, wobei der Boden des Basis elektrodenteils ebenfalls als effektive Fläche für die Zellenkapazität benutzt wird.

Demgemäß ist, da das Oberflächengebiet der zur Ladungsspeicherung fähigen Spei cherelektroden durch die Innen- und Außenflächen des bzw. der Zylinderelektroden teile (100a) und die Außenfläche des bzw. der Säulenelektrodenteile (100b) innerhalb eines abgegrenzten Speicherzellenbereiches vergrößert wird, die gewünschte Zellen kapazität durch geeignete Wahl der Höhe und der Anzahl von Zylinder- und Säulen elektrodenteilen erreichbar. Außerdem weist das erhaltene Profil keine entlang der Innenwände des bzw. der Zylinderelektrodenteile ausgebildete scharfe Umrandung auf.

Die Fig. 3A bis 3E sind Querschnitte, die ein erstes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements illustrieren.

Beginnend mit Fig. 3A wird ein Prozeß für ein sequentielles Aufeinanderschichten einer planarisierenden Schicht (40), einer Ätzstoppschicht (42) und einer Abstands schicht (44) auf ein Halbleitersubstrat, auf dem ein Transistor ausgebildet ist, veran schaulicht. Dieser Prozeß wird folgendermaßen ausgeführt. Als erstes wird ein Tran sistorpaar, jeweils mit einem Source-Bereich (14) und einer Gate-Elektrode (18), die sich gemeinsam einen Drain-Bereich (16) und eine Bitleitung (20) in Kontakt mit dem Drain-Bereich (16) teilen, auf einem aktiven Bereich des durch eine Feldoxid schicht (12) in aktive und isolierende Bereiche aufgeteilten Halbleitersubstrats (10) gebildet. Danach wird eine isolierende Schicht (19) zur Isolierung des Transistors auf der gesamten Oberseite des Halbleitersubstrats gebildet. Anschließend wird die planarisierende Schicht (40) auf der gesamten Oberfläche der resultierenden Struk tur erzeugt, um die Oberseite des Halbleitersubstrats, die durch den Schritt zur Ausbildung des Transistors stufig wird, zu planarisieren. Ein Material wie z. B. Si liziumnitrid (Si₃N₄) wird als Ätzstoppschicht (42) mit einer Dicke von 3 nm bis 30 nm abgeschieden. Als letztes wird durch Abscheidung eines Materials wie z. B. eines Oxides mit einer Dicke von 50 nm bis 200 nm eine Abstandsschicht (44) ge bildet.

Dabei muß im Hinblick auf einen Naßätzprozeß zur Entfernung der Abstandsschicht die Ätzrate des die Ätzstoppschicht (42) bildenden Materials von jener des die Ab standsschicht (44) bildenden Materials verschieden sein. (Wenn zum Beispiel unter der Voraussetzung, daß die Ätzrate eines Materials "A" 1 gesetzt ist, die Ätzrate eines Materials "B" über 4 liegt, kann man sagen, daß das Material "A" eine hinsicht lich jeder Art von Ätzen von der des Materials "B" verschiedene Ätzrate aufweist.) Allgemein sollte das die Ätzstoppschicht bildende Material eine sehr viel niedrigere Ätzrate als das die Abstandsschicht bildende Material besitzen. In der vorliegen den Erfindung handelt es sich, wie oben beschrieben, bei dem die Ätzstoppschicht (42) bildenden Material um Siliziumnitrid und bei dem die Abstandsschicht (44) bildenden um ein Oxid.

Fig. 3B veranschaulicht einen Prozeß zur Erzeugung eines Kontaktlochs (9), das den Source-Bereich des Transistors teilweise freilegt. Hierzu wird durch teilweises Entfernen der Isolationsschicht (19), der planarisierenden Schicht (40), der Ätzstopp schicht (42) und der Abstandsschicht (44), die sequentiell über den Source-Bereich geschichtet sind, ein erster Schritt zur Bildung des Kontaktlochs ausgeführt. Außer dem wird ein zweiter Schritt derart ausgeführt, daß das gleiche Material wie jenes, das die Ätzstoppschicht bildet, d. h. Siliziumnitrid, und das gleiche Material wie jenes, das die Abstandsschicht bildet, d. h. ein Oxid, sequentiell über die gesamte Oberseite des Halbleitersubstrats mit dem Kontaktloch geschichtet werden; zudem wird durch anisotropes Ätzen der resultierenden Struktur eine Abstandsschicht (82) an den Seitenwänden des Kontaktlochs gebildet.

Der Trend in Richtung Miniaturisierung von Transistoren erhöht die Wahrschein lichkeit für eine teilweise Freilegung der Oberfläche der Gate-Elektrode (18) oder der Bitleitung (20) durch den Ätzprozeß zur Bildung des Kontaktlochs trotz der Erzeu gung des Kontaktlochs auf dem Transistor mit kleinster Strukturbreite, was somit Leckströme in der Speicherzelle, besonders in einer DRAM-Zelle, erzeugt. Gemäß des zweiten Schritts kann die Verursachung eines Leckstroms durch Isolierung der Gate-Elektrode oder der Bitleitung, deren Oberflächen aufgrund des Ätzprozesses zur Erzeugung des Kontaktlochs möglicherweise zum Teil freigelegt werden, elimi niert werden.

Fig. 3C veranschaulicht einen Prozeß zur Bildung einer ersten leitenden Schicht (46), einer ersten Struktur (70), die aus einem ersten Material besteht, und einer ersten Seitenwandabstandsschicht (80a), die aus einem zweiten Material besteht, und zum Ätzen der ersten leitenden Schicht bis zu einer vorgegebenen Tiefe, wobei die er ste Struktur und die erste Seitenwandabstandsschicht als Ätzmaske dienen. Dieser Prozeß wird folgendermaßen ausgeführt. Die erste leitende Schicht (46) wird durch Deposition eines leitenden Materials, z. B. störstellendotierten polykristallinen Si liziums in einer Dicke von 300 nm bis 600 nm, auf der gesamten Oberfläche der resultierenden Struktur mit dem Kontaktloch gebildet. Eine erste Schicht aus dem ersten Material wird durch Abscheidung eines Materials, z. B. eines Photoresists, ei nes Oxids oder Nitrids in einer Dicke von 100 nm bis 300 nm, gebildet, dessen Ätzrate hinsichtlich jeder Art von Ätzen von jener der ersten leitenden Schicht und von jener einer (später zu bildenden) ersten Schicht aus einem zweiten Material verschieden ist. Danach wird die aus der ersten Schicht des ersten Materials bestehende erste Struktur (70) dadurch gebildet, daß die erste Schicht über einen auf diese Schicht angewendeten Photolithographieprozeß in einzelne Zelleneinheiten unterteilt wird. Anschließend wird die erste Schicht aus dem zweiten Material durch Abscheidung eines ungefähr 50 nm bis 150 nm dicken Materials mit einer Ätzrate, die hinsicht lich jeder Art anisotropen Ätzens von jener des die erste leitende Schicht bildenden Materials verschieden ist, gebildet. Anders ausgedrückt wird, wenn Photoresist als das die erste Struktur bildende Material benutzt wird, ein Oxid verwendet, das ei ner Niederdruck-Deposition unterworfen werden kann. In derselben Weise werden, wenn zuerst Oxid benutzt wird, Nitrid, und wenn zuerst Nitrid benutzt wird, Oxid verwendet. Nachfolgend wird eine erste Seitenwandabstandsschicht (80a), die aus der ersten Schicht des zweiten Materials besteht, durch anisotropes Ätzen der ersten Schicht aus dem zweiten Material an den Seitenwänden der ersten Struktur gebil det. Danach wird durch Ausführen eines anisotropen Ätzschritts an der gesamten Oberfläche der resultierenden Struktur unter Verwendung der ersten Struktur und der ersten Abstandsschicht als Ätzmasken die erste leitende Schicht bis zu einer vorgegebenen Tiefe, z. B. ungefähr 50 nm bis 150 nm, geätzt.

Fig. 3D veranschaulicht einen Prozeß zur Bildung einer ersten Speicherelektroden struktur (47) und einer zweiten Seitenwandabstandsschicht (80b). Hierzu wird die erste Struktur entfernt und die erste Speicherelektrodenstruktur (47) wird auf der ersten leitenden Schicht durch anisotropes Ätzen der ersten leitenden Schicht bis zu einer Tiefe von ungefähr 150 nm unter Verwendung der ersten Seitenwandabstands schicht als Ätzmaske gebildet. Anschließend wird ein Material mit einer Ätzrate, die hinsichtlich jeder Art anisotropen Ätzens von jener des Materials, aus dem die erste leitende Schicht besteht, verschieden ist, z. B. ein Oxid oder Nitrid in einer Dicke von ungefähr 50 nm bis 150 nm, auf der gesamten Oberfläche der resultierenden Struktur abgeschieden. Dann wird das abgeschiedene Material, z. B. das Oxid oder Nitrid, anisotrop geätzt, wodurch die zweite Seitenwandabstandsschicht (80b) an den Seitenwänden der ersten Speicherelektrodenstruktur gebildet wird.

Dabei geht der Schritt zur Entfernung der Materialien, aus denen die erste Struk tur (70) und die erste Seitenwandabstandsschicht (80a) besteht, mit einem für die entfernten Materialien geeigneten Ätzmittel vonstatten. Zum Beispiel wird eine Ver aschungstechnik verwendet, wenn es sich beim eliminierten Material um das Photo resist handelt, ein gepuffertes Oxid-Ätzmittel (B.O.E., d. h. eine in einem geeigneten Verhältnis gemischte Lösung von HF und NH₄F) wird für Oxid verwendet oder eine Phosphorsäurelösung für Nitrid.

Fig. 3E veranschaulicht einen Prozeß zur Bildung einer Speicherelektrode (100), ei ner dielektrischen Schicht (110) und einer Plattenelektrode (120). Zuerst wird durch anisotropes Ätzen der ersten leitenden Schicht bis zum Erreichen der Oberfläche der Abstandsschicht (44) unter Verwendung der zweiten Seitenwandabstandsschicht als Ätzmaske die Speicherelektrode (100) gebildet. Danach wird nach Entfernen der zweiten Seitenwandabstandsschicht (80b) und der Abstandsschicht (44) ein dielek trisches Material, z. B. eine ONO(Oxid/Nitrid/Oxid)-Schicht oder Ta₂ mit einer Dicke von ungefähr 6 nm, auf der gesamten Oberfläche der Speicherelektrode ab geschieden, wodurch die dielektrische Schicht (110) gebildet wird. Anschließend wird die Plattenelektrode (120) durch Deposition eines leitenden Materials, wie z. B. störstellendotierten polykristallinen Siliziums, auf der gesamten Oberfläche der re sultierenden Struktur gebildet.

Gemäß der obigen ersten Ausführungsform wird, da die Speicherelektrode durch eine einzige leitende Schicht gebildet wird, ein durch eine Zwischenschicht aus andersarti gem Material, wie z. B. einer natürlichen Oxidschicht, verursachter Leckstrom verhin dert. Außerdem ist die Anzahl der Zylinderelektrodenteile verdoppelt (Mehrzylinder- Struktur ohne Säule), wodurch auf einfache Art die Zellenkapazität erhöht wird.

Die Fig. 4A und 4B sind Querschnitte, die ein zweites Verfahren zur Herstel lung einer erfindungsgemäßen Halbleiterspeicherbauelements illustrieren. Nach der Bildung der ersten Struktur (70) und der ersten Seitenwandabstandsschicht (80a) mittels der zu den Fig. 3A, 3B und 3C beschriebenen ersten Verfahrensweise wird die erste leitende Schicht durch anisotropes Ätzen der gesamten Oberfläche der resultierenden Struktur bis zum Erreichen der Abstandsschicht (44) unter Ver wendung der ersten Struktur und der ersten Seitenwandabstandsschicht (80a) als Ätzmasken in einzelne Zelleneinheiten unterteilt (Fig. 4A). Danach wird die erste Struktur entfernt und eine Speicherelektrode (100) durch anisotropes Ätzen der er sten leitenden Schicht bis in eine vorgegebene Tiefe, z. B. 200 nm bis 500 nm, unter Verwendung der ersten Seitenwandabstandsschicht als Ätzmaske gebildet (Fig. 4B).

Gemäß der obigen zweiten Ausführungsform kann ein einzelner Zylinderelektroden teil (Einzylinder-Struktur ohne Säule) mittels eines einfachen Prozesses gebildet werden.

Die Fig. 5A bis 5E sind Querschnitte, die ein drittes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements zeigen.

Fig. 5A veranschaulicht die Bildung der ersten Struktur (70), die aus dem ersten Material besteht, und der ersten Seitenwandabstandsschicht (80a) auf der ersten lei tenden Schicht (46) ebenfalls nach der zu den Fig. 3A, 3B und 3C beschriebenen Verfahrensweise.

Fig. 5B veranschaulicht einen Schritt zur Bildung einer zweiten Speicherelektro denstruktur (48) an der Oberflache der ersten leitenden Schicht, was die Schritte Entfernen der ersten Struktur und Bilden der zweiten Speicherelektrodenstruktur (48) durch Ätzen der ersten leitenden Schicht bis in eine vorgegebene Tiefe unter Verwendung der ersten Seitenwandabstandsschicht (80a) als Ätzmaske beinhaltet. Vorzugsweise beträgt die vorgegebene Tiefe ungefähr 50 nm bis 150 nm.

Fig. 5C zeigt einen Schritt zur Bildung einer dritten Seitenwandabstandsschicht (80c) an den Seitenwänden der zweiten Speicherelektrodenstruktur. Hierzu wird die erste Seitenwandabstandsschicht entfernt, und ein Material mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des Materials, aus dem die erste leitende Schicht besteht, verschiedenen Ätzrate, z. B. ein Oxid oder Nitrid, wird auf der gesamten Oberfläche der resultierenden Struktur in einer Dicke von ungefähr 50 nm bis 150 nm abgeschieden. Dann wird das abgeschiedene Oxid oder Nitrid anisotrop geätzt, wodurch die dritte Seitenwandabstandsschicht (80c) gebildet wird.

Fig. 5D zeigt einen Schritt zur Bildung der Speicherelektrode (100), in dem die Spei cherelektrode durch Ausführung eines anisotropen Ätzprozesses an der ersten leiten den Schicht über die gesamte Oberfläche der Struktur bis zum Erreichen der Ab standsschicht (44) unter Verwendung der dritten Seitenwandabstandsschicht (80c) als Ätzmaske vollendet wird.

Fig. 5E illustriert einen Schritt zur Bildung der dielektrischen Schicht (110) und der Plattenelektrode (120). Zuerst werden die dritte Seitenwandabstandsschicht (80c) und die Abstandsschicht (44) entfernt und dann die dielektrische Schicht (110) durch Abscheiden eines dielektrischen Materials, z. B. einer ONO-Schicht, auf der gesamten Oberfläche der Speicherelektrode gebildet. Die Plattenelektrode (120) wird durch Deposition eines leitenden Materials, wie z. B. störstellendotierten polykristallinen Siliziums, auf der gesamten Oberfläche der resultierenden Struktur gebildet.

Gemäß der dritten Ausführungsform der vorliegenden Erfindung wird die Speicher elektrode als eine Doppelzylinderelektrode (Mehrzylinder-Struktur ohne Säule) ge bildet.

Die Fig. 6A, 6B und 6C sind Querschnitte, die ein viertes Verfahren zur Herstel lung eines erfindungsgemäßen Halbleiterspeicherbauelements zeigen. Hierbei wird nach Bilden der ersten Struktur (70) auf der ersten leitenden Schicht (was unter Bezugnahme auf Fig. 3C oben beschrieben wurde) die erste leitende Schicht bis in eine vorgegebene Tiefe, z. B. ungefähr 150 nm, unter Verwendung der ersten Struk tur als Ätzmaske geätzt (Fig. 6A). Danach werden die erste Struktur entfernt, die erste Seitenwandabstandsschicht (80a) auf der resultierenden Struktur gebildet (wie unter Bezugnahme auf Fig. 3C oben beschrieben) und die Speicherelektrode (100) (Einzylinder-Struktur ohne Säule) mittels Durchführen eines anisotropen Ätzschritts an der gesamten Oberfläche der resultierenden Struktur bis zum Erreichen der Ab standsschicht (44) unter Verwendung der ersten Seitenwandabstandsschicht als Ätz maske gebildet (Fig. 6C).

Die Fig. 7A, 7B und 7C sind Querschnitte, die ein fünftes Verfahren zur Her stellung eines erfindungsgemäßen Halbleiterspeicherbauelements veranschaulichen. Hierbei wird die erste Seitenwandabstandsschicht (80a) nach der unter Bezugnahme auf die Fig. 6A und 6B beschriebenen Verfahrensweise gebildet (Fig. 7A). Da nach werden eine dritte Speicherelektrodenstruktur (49) durch Ätzen der ersten leitenden Schicht bis in eine vorgegebene Tiefe unter Verwendung der ersten Seiten wandabstandsschicht als Ätzmaske erzeugt und ein Material mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des Materials, aus dem die erste leitende Schicht besteht, verschiedenen Ätzrate auf der gesamten Oberfläche der resultieren den Struktur abgeschieden und dann anisotrop geätzt, so daß eine vierte Seitenwan dabstandsschicht (80d) an den Seitenwänden der dritten Speicherelektrodenstruktur gebildet wird (Fig. 7B). Daraufhin wird mittels Durchführung eines anisotropen Ätz schritts an der gesamten Oberfläche der resultierenden Struktur bis zum Erreichen der Abstandsschicht (44) unter Verwendung der vierten Seitenwandabstandsschicht als Ätzmaske die Speicherelektrode (100) gebildet. Danach werden die vierte Sei tenwandabstandsschicht (80d) und die Abstandsschicht (44) entfernt und die dielek trische Schicht (110) durch Abscheidung einer dielektrischen Schicht, wie z. B. einer ONO-Schicht, auf der gesamten Oberfläche der Speicherelektrode gebildet. Schließ lich wird die Plattenelektrode (120) durch Deposition eines leitenden Materials, wie z. B. störstellendotierten polykristallinen Siliziums, auf der gesamten Oberfläche der resultierenden Struktur gebildet.

Gemäß der fünften Ausführungsform wird die Speicherelektrode als eine Doppelzy linderelektrode (Mehrzylinder-Struktur ohne Säule) gebildet.

Fig. 8 veranschaulicht ein durch ein sechstes erfindungsgemäßes Herstellungsverfah ren gebildetes Halbleiterspeicherbauelement. Nach Durchführung des unter Bezug nahme auf die Fig. 7A und 7B beschriebenen Prozesses wird die erste leitende Schicht unter Verwendung der vierten Seitenwandabstandsschicht als Ätzmaske bis in eine vorgegebene Tiefe geätzt, wodurch eine nicht gezeigte vierte Speicherelek trodenstruktur erzeugt wird. Dann werden die vierte Seitenwandabstandsschicht entfernt und eine ebenfalls nicht gezeigte fünfte Seitenwandabstandsschicht an den Seitenwänden der vierten Speicherelektrodenstruktur gebildet. Danach wird die Speicherelektrode (100) mittels Durchführen eines anisotropen Ätzschritts an der ge samten Oberfläche der resultierenden Schicht bis zum Erreichen der Abstandsschicht unter Verwendung der fünften Seitenwandabstandsschicht als Ätzmaske gebildet. Schließlich werden die dielektrische Schicht (110) auf der gesamten Oberfläche der Speicherelektrode und die Plattenelektrode (120) auf der gesamten Oberfläche der dielektrischen Schicht gebildet.

Gemäß der obigen sechsten Ausführungsform wird die Speicherelektrode als Vier zylinderelektrode (Mehrzylinder-Struktur ohne Säule) gebildet.

Die Fig. 9A bis 9D sind Querschnitte, die ein siebtes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements zeigen.

Fig. 9A veranschaulicht einen Schritt zur Bildung einer zweiten Schicht (82) aus dem zweiten Material und der ersten Struktur (70) auf der ersten leitenden Schicht. Hierzu wird nach Bilden der ersten leitenden Schicht (46) mittels der zu den Fig. 3A bis 3C beschriebenen Verfahrensweise ein Material mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des Materials, aus dem die erste leitende Schicht besteht, verschiedenen Ätzrate, z. B. ein Oxid oder Nitrid, auf der gesamten Oberfläche der resultierenden Struktur mit einer Dicke von ungefähr 10 nm bis 30 nm abgeschieden, wodurch die zweite Schicht (82) aus dem zweiten Material gebildet wird. Danach wird ein Material mit einer hinsichtlich jeder Art anisotropen Ätzens gleichen oder ähnlichen Ätzrate wie jene des Materials, aus dem die erste leitende Schicht besteht, z. B. polykristallines Silizium mit einer Dicke von ungefähr 100 nm bis 300 nm, auf der gesamten Oberfläche der resultierenden Struktur abgeschieden, so daß eine erste Schicht aus dem ersten Material gebildet wird. Dann wird die erste Schicht aus dem ersten Material strukturiert, um sie in einzelne Zelleneinheiten zu unterteilen, wodurch die erste Struktur (70) entsteht.

Fig. 9B veranschaulicht einen Prozeß zur Bildung der ersten Seitenwandabstands schicht (80a). Auf der gesamten Oberfläche, auf der sich die erste Struktur befindet, wird ein Material mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des Materials, aus dem die erste leitende Schicht (46) besteht, verschiedenen Ätzrate, z. B. ein Oxid oder Nitrid, in einer Dicke von ungefähr 50 nm bis 150 nm abgeschie den, wodurch die erste Schicht aus dem zweiten Material gebildet wird. Danach wird zur Bildung der Seitenwandabstandsschicht (80a) an den Seitenwänden der ersten Struktur ein anisotroper Ätzprozeß ausgeführt. Dabei wird, was dem Durch schnittsfachmann klar ist, die zweite Schicht aus dem zweiten Material (82) in den Bereichen zwischen der ersten Seitenwandabstandsschicht (80a) ebenfalls entfernt.

Fig. 9C veranschaulicht einen Prozeß zur Bildung einer fünften Speicherelektroden struktur (50). An der ersten leitenden Schicht wird unter Verwendung der ersten Seitenwandabstandsschicht (80a) als Ätzmaske ein anisotroper Ätzprozeß durch geführt, so daß die erste leitende Schicht bis in eine vorgegebene Tiefe, z. B. ungefähr 50 nm bis 150 nm, geätzt und so die fünfte Speicherelektrodenstruktur (50) erzeugt wird. Dabei wird die erste Struktur (70) im Verlauf des Ätzprozesses zur Bildung der fünften Speicherelektrodenstruktur entfernt, da sie die gleiche oder eine ähnliche Ätzrate wie jene des Materials, aus dem die erste leitende Schicht besteht, aufweist.

Fig. 9D illustriert einen Prozeß zur Bildung der Speicherelektrode (100), was die Schritte Entfernen der zweiten Schicht aus dem zweiten Material bis auf einen un terhalb der ersten Seitenwandabstandsschicht verbleibenden Teil und Bilden der Speicherelektrode (100) mittels Durchführen eines anisotropen Ätzprozesses an der gesamten Oberfläche der resultierenden Struktur bis zum Erreichen der Abstands schicht (44) unter Verwendung der ersten Seitenwandabstandsschicht (80a) als Ätz maske beinhaltet.

Die Fig. 10A bis 10D sind Querschnitte, die ein achtes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements zeigen.

Beginnend mit Fig. 10A wird ein Schritt zur Bildung einer Struktur (82b) für die Erzeugung eines Säulenelektrodenteils und der ersten Struktur (70) auf der ersten leitenden Schicht veranschaulicht. Nach der Bildung der ersten Struktur (70) mittels der unter Bezugnahme auf Fig. 9A beschriebenen Verfahrensweise wird ein aniso troper, ein isotroper oder ein anisotroper plus isotroper Ätzprozeß an der zweiten Schicht aus dem zweiten Material durchgeführt, so daß die zweite Schicht aus dem zweiten Material teilweise entfernt wird, wobei der unterhalb der ersten Struktur gelegene Teil derselben zurückbleibt, wodurch die Struktur (82b) zur Erzeugung des Säulenelektrodenteils gebildet wird. Vorzugsweise wird die zweite Schicht aus dem zweiten Material mit einer Dicke von ungefähr 20 nm bis 150 nm gebildet und die Neigung der Seitenwand der ersten Struktur hat nicht positiv (R < 90°) zu sein, was durch Überätzen der Seitenwände der ersten Struktur unter Verwendung der zweiten Schicht aus dem zweiten Material als Ätzstoppschicht möglich ist.

Fig. 10B veranschaulicht einen Schritt zur Bildung einer zweiten Schicht (72) aus dem ersten Material sowie der ersten Seitenwandabstandsschicht (80a). Ein Ma terial mit einer hinsichtlich jeder Art anisotropen Ätzens derjenigen der Materia lien, aus denen die erste Struktur (70) und die erste leitende Schicht (46) bestehen, gleichen oder ähnlichen Ätzrate, z. B. polykristallines Silizium, wird auf der gesam ten Oberfläche der resultierenden Struktur in einer Dicke von ungefähr 30 nm bis 150 nm abgeschieden, wodurch die zweite Schicht (72) aus dem ersten Material ge bildet wird. Dann wird die erste Seitenwandabstandsschicht (80a) mittels derselben Verfahrensweise gebildet, wie sie unter Bezugnahme auf Fig. 9B beschrieben ist.

Fig. 10C veranschaulicht einen Prozeß zur Bildung der Speicherelektrode (100), bei dem ein anisotroper Ätzschritt an der resultierenden Struktur mit der sich darauf be findenden ersten Seitenwandabstandsschicht (80a) bis zum Erreichen der Abstands schicht (44) unter Ätzen der zweiten Schicht (72) aus dem ersten Material durch geführt wird, wodurch die aus einem zylindrischen Elektrodenteil (100b) und einem Säulenelektrodenteil (100a) bestehende Speicherelektrode (100) vollendet wird. Da bei werden, was dem Durchschnittsfachmann klar ist, da die erste Struktur und die erste leitende Schicht aus Materialien aufgebaut sind, die die gleiche oder eine ähnliche Ätzrate hinsichtlich anisotropen Ätzens aufweisen, die erste Struktur und die erste leitende Schicht während des anisotropen Ätzprozesses zusammen entfernt, und die Struktur (82b) zur Erzeugung des Säulenelektrodenteils wird als Ätzmaske benutzt.

Wenn die Seitenwandneigung positiv ist, wird eine nicht gezeigte scharfkantige Be randung entlang der Innenwand (Teil A) des Zylinderelektrodenteils erzeugt, so daß die Wahrscheinlichkeit für einen bei dem bekannten Verfahren (siehe Fig. 2A bis 2H) beschriebenen Leckstrom hoch ist. In dieser Ausführungsform wird jedoch, da der nachfolgende Prozeß nach der Bildung der Seitenwandneigung derart, daß diese nicht positiv ist, durchgeführt wird, die Bildung einer solchen Berandung verhindert, so daß damit ein äußerst zuverlässiges Halbleiterspeicherbauelement hergestellt wird.

Fig. 10D veranschaulicht einen Prozeß zur Bildung der dielektrischen Schicht (110) und der Plattenelektrode (120). Hierzu werden die erste Seitenwandabstandsschicht, die Struktur zur Erzeugung des Säulenelektrodenteils und die Abstandsschicht (44) entfernt. (Hierbei kann die zweite Schicht (72a) aus dem ersten Material, die un terhalb der ersten Seitenwandabstandsschicht zurückbleibt, entfernt oder nicht ent fernt werden; sie wird aber in dem Fall, daß polykristallines Silizium für die zweite Schicht aus dem ersten Material verwendet wird, intakt gelassen und nicht entfernt.) Danach wird die dielektrische Schicht (110) auf der gesamten Oberfläche der Spei cherelektrode abgeschieden, und die Plattenelektrode (120) wird durch Deposition eines leitenden Materials, z. B. störstellendotierten polykristallinen Siliziums, auf der gesamten Oberfläche der dielektrischen Schicht gebildet.

Gemäß der achten Ausführungsform wird ein Einsäulenelektrodenteil innerhalb des zylindrischen Elektrodenteils derart gebildet, daß eine scharfe Umrandung nicht er zeugt wird. Daher können auch Zuverlässigkeit und Packungsdichte des Halbleiter speicherbauelements gesteigert werden.

Die Fig. 11A bis 11D sind Querschnitte, die ein neuntes Verfahren zur Herstel lung eines erfindungsgemäßen Halbleiterspeicherbauelements zeigen.

Fig. 11 A veranschaulicht einen Prozeß zur Bildung der Struktur (82b) für die Erzeu gung eines Säulenelektrodenteils sowie der ersten Struktur (70), wobei die Struktur (82b) zur Erzeugung des Säulenelektrodenteils mittels derselben Verfahrensweise wie zu Fig. 10A beschrieben gebildet wird mit der Ausnahme, daß hier die zweite Schicht aus dem zweiten Material in einer Dicke von ungefähr 50 nm bis 150 nm ge bildet wird und der einzige verwendete Ätzprozeß zur Erzeugung der Struktur für die Bildung des Säulenelektrodenteils ein isotroper oder ein anisotroper plus isotroper Ätzprozeß ist.

Fig. 11B veranschaulicht einen Prozeß zur Bildung einer Schicht (90) aus einem dritten Material und einer Schicht (92) aus einem vierten Material. Die Schicht (90) aus dein dritten Material wird durch Abscheidung eines Materials gebildet, dessen Ätzrate hinsichtlich jeder Art anisotropen Ätzens gleich oder ähnlich wie jene des Materials, aus dem die erste Struktur (70) und die erste leitende Schicht (46) besteht, ist, z. B. polykristallines Silizium mit einer Dicke von ungefähr 30 nm bis 60 nm. Des weiteren wird die Schicht aus dem vierten Material durch Abscheidung eines Materials mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des Materials, aus dein die Schicht (90) aus dein dritten Material besteht, verschiedenen Ätzrate, z. B. ein Oxid oder Nitrid, gebildet. Dann wird die Schicht aus dem vierten Material geätzt, um die Schicht (92) aus dem vierten Material nur in dem Zwischenraum unter der ersten Struktur (70) zu belassen.

Fig. 11C illustriert den Schritt zur Bildung der zweiten Schicht (72) aus dem ersten Material und der ersten Seitenwandabstandsschicht (80a), die mittels der zu Fig. 10B beschriebenen Verfahrensweise auf der resultierenden Struktur gebildet werden.

Fig. 11D illustriert einen Schritt zur Bildung der Speicherelektrode (100). Mittels Durchführung eines anisotropen Ätzprozesses an der zweiten Schicht aus dem er sten Material werden nicht nur Teile dieser Schicht, sondern auch der Schicht aus dem dritten Material, der ersten Struktur und ebenso der ersten leitenden Schicht entfernt, wodurch die Speicherelektrode (100) vollendet wird. Hierbei ist es für den Durchschnittsfachmann offensichtlich, daß die Struktur (82b) zur Bildung der Schicht (92) aus dem vierten Material und des Säulenelektrodenteils zusammen mit der ersten Seitenwandabstandsschicht als Ätzmaske wirkt.

Gemäß der neunten Ausführungsform wird eine Speicherelektrode mit einem Säu lenelektrodenteil innerhalb einer Doppelzylinderelektrode (Mehrzylinder-Einsäulen- Struktur) erhalten.

Die Fig. 12A bis 12E sind Querschnitte, die ein zehntes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements zeigen.

Beginnend mit Fig. 12A wird ein Prozeß zur Bildung einer ersten Schicht (94) aus ei nem fünften Material sowie der ersten Struktur (70) veranschaulicht. Nach Bildung der ersten leitenden Schicht (46) mittels der unter Bezugnahme auf die Fig. 3A bis 3C beschriebenen Verfahrensweise wird ein Material mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des Materials, aus dem die erste leitende Schicht besteht, verschiedenen Ätzrate, z. B. ein Oxid oder Nitrid, auf die gesamte Oberfläche der resultierenden Struktur in einer Dicke von ungefähr 20 nm bis 150 nm abgeschie den, wodurch die erste Schicht (94) aus dem fünften Material gebildet wird. Danach wird ein Material, dessen Ätzrate hinsichtlich jeder Art anisotropen Ätzens von je ner des die Schicht aus dem fünften Material bildenden Materials verschieden und die gleich oder ähnlich wie jene des die erste leitende Schicht bildenden Materials ist, mit einer Dicke von ungefähr 100 nm bis 300 nm abgeschieden. Anschließend wird das abgeschiedene Material strukturiert, um in einzelne Zelleneinheiten unterteilt zu werden, wodurch die erste Struktur (70) gebildet wird.

Fig. 12B veranschaulicht einen Schritt zur Bildung einer zweiten Schicht (96) aus dem fünften Material und der ersten Seitenwandabstandsschicht (80a). Zuerst wird die erste Schicht aus dem fünften Material unter Verwendung der ersten Struk tur (70) als Ätzmaske geätzt (dieser Schritt kann ausgelassen werden). Die zweite Schicht (96) aus dem fünften Material wird durch Abscheidung eines Materials mit der gleichen oder einer ähnlichen Ätzrate hinsichtlich jeder Art anisotropen Ätzens wie jene des Materials, aus dem die erste Schicht aus dem fünften Material besteht, erzeugt. Danach wird ein Material, dessen Ätzrate hinsichtlich jeder Art anisotropen Ätzens die gleiche wie jene der Materialien, aus denen die erste Struktur (70) und die erste leitende Schicht (46) bestehen, ist, z. B. polykristallines Silizium, auf der gesamten Oberfläche der resultierenden Struktur abgeschieden und dann anisotrop geätzt, wodurch die erste Seitenwandabstandsschicht (80a) gebildet wird.

Fig. 12C illustriert einen Schritt zur Bildung einer dritten Schicht (84) aus dem zweiten Material. Hierzu wird ein Material, dessen Ätzrate hinsichtlich jeder Art anisotropen Ätzens die gleiche oder ähnlich wie jene der Materialien, aus denen die erste Seitenwandabstandsschicht (80a), die erste Struktur (70) und die erste leitende Schicht (46) bestehen, ist, z. B. polykristallines Silizium, auf der gesamten Oberfläche der resultierenden Struktur mit einer Dicke abgeschieden, die mehr als die Hälfte derjenigen der zweiten Schicht (96) aus dem fünften Material beträgt, wodurch die dritte Schicht (84) aus dem zweiten Material gebildet wird.

Fig. 12D illustriert den Schritt zur Bildung der Speicherelektrode (100). Mittels Durchführen eines anisotropen Ätzschritts an der gesamten Oberfläche der resultie renden Struktur unter Ätzen der dritten Schicht aus dem zweiten Material wird, da die Materialien, aus denen die erste Seitenwandabstandsschicht, die erste Struk tur und die erste leitende Schicht bestehen, die gleiche Ätzrate aufweisen wie das Material, aus dem die dritte Schicht aus dem zweiten Material besteht, die erste leitende Schicht durch den anisotropen Ätzprozeß ebenfalls geätzt, so daß die Spei cherelektrode (100) gebildet wird. Hierbei wirkt die erste Schicht (94) aus dem fünften Material zusammen mit der zweiten Schicht (96) aus dem fünften Material als Ätzmaske.

Fig. 12E veranschaulicht einen Prozeß zur Bildung der dielektrischen Schicht (110) und der Plattenelektrode (120). Zuerst werden die erste Schicht aus dem fünften Material, die zweite Schicht aus dem fünften Material und die Abstandsschicht ent fernt. Dann wird ein dielektrisches Material, z. B. eine ONO-Schicht, auf der gesam ten Oberfläche der Speicherelektrode (100) abgeschieden, wodurch die dielektrische Schicht (110) gebildet wird. Anschließend wird ein leitendes Material, z. B. störstel lendotiertes polykristallines Silizium, auf der gesamten Oberfläche der resultierenden Struktur abgeschieden, wodurch die Plattenelektrode (120) gebildet wird.

Gemäß der zehnten Ausführungsform wird eine einlagige Speicherelektrode mit Ein zylinder-Einsäulen-Struktur erhalten.

Die Fig. 13A bis 13E sind Querschnitte, die ein elftes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements zeigen.

Beginnend mit Fig. 13A wird in der dort veranschaulichten Struktur mittels der unter Bezugnahme auf die Fig. 3A bis 3C beschriebenen Verfahrensweise die er ste leitende Schicht (46) gebildet. Danach werden unter der Voraussetzung, daß ein Material, dessen Ätzrate hinsichtlich jeder Art anisotropen Ätzens die gleiche oder ähnlich wie jene des Materials, aus dem die erste leitende Schicht besteht, ist, z. B. polykristallines Silizium, das erste Material sei und ein Material mit einer von jener der Schicht aus dem ersten leitenden Material verschiedenen Ätzrate das zweite Ma terial, z. B. ein Oxid oder Nitrid, sei, das zweite Material und das erste Material auf der gesamten Oberfläche der resultierenden Struktur abwechselnd zweifach überein andergeschichtet, so daß eine vierte Schicht (86) aus dem zweiten Material (ungefähr 20 nm bis 150 nm dick), eine dritte Schicht (74) aus dem ersten Material, eine zweite Schicht aus dem zweiten Material (ungefähr 20 nm bis 150 nm dick) und eine erste Schicht aus dem ersten Material gebildet werden. Dann wird die erste Schicht aus dem ersten Material zur Erzeugung der ersten Struktur (70) strukturiert und eine zweite Struktur (82c) durch Ätzen der zweiten Schicht aus dem zweiten Material unter Verwendung der ersten Struktur als Ätzmaske gebildet. Anschließend wird ein Material, dessen Ätzrate hinsichtlich jeder Art anisotropen Ätzens die gleiche oder ähnlich wie jene des ersten Materials ist, z. B. polykristallines Silizium, auf der gesamten Oberfläche der resultierenden Struktur abgeschieden, wodurch eine vierte Schicht (76) aus dem ersten Material gebildet wird. Nach Abscheiden eines Materials mit der gleichen oder einer ähnlichen Ätzrate hinsichtlich jeder Art ani sotropen Ätzens wie jene des zweiten Materials, z. B. eines Oxids oder Nitrids, auf der gesamten Oberfläche der resultierenden Struktur wird ein anisotroper Ätzprozeß durchgeführt, wodurch die erste Seitenwandabstandsschicht (80a) gebildet wird.

Fig. 13B veranschaulicht einen Schritt zur Bildung einer sechsten Speicherelektro denstruktur (51). Wenn ein anisotroper Ätzprozeß an der vierten Schicht aus dem ersten Material durchgeführt wird, wird die sechste Speicherelektrodenstruktur (51) durch das unter der ersten Seitenwandabstandsschicht und unter der zweiten Struk tur geschichtete verbleibende erste Material gebildet. Dies wird durch die Tatsache erreicht, daß das die vierte Schicht aus dem ersten Material bildende Material die gleiche oder eine ähnliche Ätzrate hinsichtlich jeder Art anisotropen Ätzens aufweist wie jenes Material, aus dem die erste Struktur und die dritte Schicht aus dem er sten Material bestehen, das aber eine von jener des Materials, aus dem die erste Seitenwandabstandsschicht (80a), die zweite Struktur (80c) und die vierte Schicht (86) aus dem zweiten Material bestehen, verschiedene Ätzrate besitzt.

Fig. 13C illustriert einen Schritt zur Bildung einer siebten Speicherelektrodenstruk tur (52), einer fünften Schicht (78) aus dem ersten Material und einer sechsten Seitenwandabstandsschicht (88). Durch Ätzen der vierten Schicht aus dem zwei ten Material unter Verwendung der sechsten Speicherelektrodenstruktur (51) als Ätzmaske (wobei es sich um dieselbe Verfahrensweise handelt, die zu Fig. 10A be schrieben wurde) wird die siebte Speicherelektrodenstruktur (52) unter der sechsten Speicherelektrodenstruktur gebildet. Ein Material mit der gleichen oder einer ähn lichen Ätzrate hinsichtlich jeder Art anisotropen Ätzens wie jene des Materials, aus dem die sechste Speicherelektrodenstruktur (51) besteht, wird zur Erzeugung der fünften Schicht (78) aus dem ersten Material abgeschieden. Danach wird ein Ma terial mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des Materials, das die fünfte Schicht aus dem ersten Material bildet, verschiedenen Ätzrate, z. B. ein Oxid oder Nitrid, auf der gesamten Oberfläche der resultierenden Struktur ab geschieden, wodurch die fünfte Schicht aus dem zweiten Material gebildet wird. Die sechste Seitenwandabstandsschicht (88) wird durch anisotropes Ätzen der fünften Schicht aus dem zweiten Material erzeugt.

Fig. 13D illustriert den Schritt zur Bildung der Speicherelektrode (100). Mittels Durchführung eines anisotropen Ätzprozesses an der gesamten Oberfläche der resul tierenden Struktur unter Verwendung der sechsten Seitenwandabstandsschicht (88) als Ätzmaske und der fünften Schicht (78) aus dem ersten Material als geätztes Ma terial werden die sechste Speicherelektrodenstruktur und teilweise die erste leitende Schicht durch den anisotropen Ätzprozeß ebenfalls entfernt, wodurch die Speicher elektrode (100) gebildet wird. Dies liegt daran, daß das Material, aus dem die fünfte Schicht (78) aus dem ersten Material besteht, die gleiche oder eine ähnliche Ätzrate hinsichtlich jeder Art anisotropen Ätzens wie das Material, aus dem die erste lei tende Schicht (46) und die sechste Speicherelektrodenstruktur (51) bestehen, und eine von jener des Materials, aus dein die sechste Seitenwandabstandsschicht (88) und die sechste Speicherelektrodenstruktur (52) bestehen, verschiedene Ätzrate auf weist. Hierbei wirkt die siebte Speicherelektrodenstruktur (52) zusammen mit der sechsten Seitenwandabstandsschicht (88) als Ätzmaske.

Fig. 13E veranschaulicht einen Prozeß zur Bildung der dielektrischen Schicht (110) und der Plattenelektrode (120). Nach Entfernen der sechsten Seitenwandabstands schicht, der Abstandsschicht (44) und der siebten Speicherelektrodenstruktur wer den die dielektrische Schicht (110) und die Plattenelektrode (120) auf der gesamten Oberfläche der resultierenden Struktur mittels der gleichen Verfahrensweise wie un ter Bezugnahme auf Fig. 12E beschrieben gebildet.

Gemäß der elften Ausführungsform wird eine Speicherelektrode mit einem Säulen elektrodenteil und vier Zylinderelektrodenteilen (Mehrzylinder-Einsäulen-Struktur) erhalten.

Die Fig. 14A und 14B sind Querschnitte, die ein zwölftes Verfahren zur Herstel lung eines erfindungsgemäßen Halbleiterspeicherbauelements zeigen. Nach Erzeu gung einer Vertiefung (7), deren zweidimensionale (laterale) Ausdehnung kleiner als die der fertigen Speicherelektrode ist, in der Abstandsschicht (44) (oder einer Schicht aus isolierendem Material), wo die Speicherelektrode zu erzeugen ist (Fig. 14A), wird die Speicherelektrode gebildet und dann die Abstandsschicht (oder die Schicht aus isolierendem Material) entfernt.

Gemäß der zwölften Ausführungsform wird eine Speicherelektrode (100) erhalten, die keinen Schwachstellenbereich (wie in Fig. 13E mit A markiert) aufweist.

Die Fig. 15A, 15B und 15C sind Querschnitte, die ein dreizehntes Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterspeicherbauelements zeigen. Ein Material mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des Materials der ersten leitenden Schicht verschiedenen Ätzrate, z. B. ein Oxid oder Nitrid, wird auf der ersten leitenden Schicht (46) abgeschieden und strukturiert, um die erste Struktur (70) zu erzeugen (Fig. 15A). Außerdem wird ein Material mit hinsichtlich jeder Art anisotropen Ätzens der gleichen oder einer ähnlichen Ätzrate wie jene des Materials, aus dem die erste leitende Schicht besteht, auf der resultierenden Struktur abgeschieden, wodurch eine Schicht (98) aus einem sechsten Material gebildet wird. Danach wird ein Material mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des Materials, aus dem die Schicht (98) aus dem sechsten Material besteht, verschiedenen Ätzrate, z. B. ein Oxid oder Nitrid, auf der gesamten Oberfläche der resultierenden Struktur abgeschieden, wodurch die erste Seitenwandabstandsschicht (80a) gebildet wird (Fig. 15B). Schließlich wird durch Ätzen der Schicht aus dem sechsten Material und der ersten leitenden Schicht unter Verwendung der ersten Seitenwandabstandsschicht (80a) und der ersten Struktur (70) als Ätzmasken die Speicherelektrode (100) erzeugt (Fig. 15C). Dabei besteht die erste Struktur (70) aus einer Mehrzahl von Strukturen und die Schicht aus dem sechsten Material wird als Teil der Speicherelektrode verwendet, wenn das die Schicht aus dem sechsten Ma terial bildende Material dasselbe wie das die erste leitende Schicht bildende Material ist.

Gemäß der dreizehnten Ausführungsform wird eine Speicherelektrode mit einer Mehr zahl von Säulenelektrodenteilen innerhalb eines Zylinderelektrodenteils (Einzylinder Mehrsäulen-Struktur) erhalten.

Das in den obigen Ausführungsformen verwendete Oxid kann irgendeine der folgen den Schichten sein: Hochtemperaturoxidschicht, plasmaunterstützte Tetra-Ethyl- Ortho-Silikat(PE-TEOS)-Oxidschicht oder Silan-Oxid-Schicht, und Siliziumnitrid wird als das Nitrid verwendet. Außerdem wird die Seitenwand jeder Speicherelek trode vorzugsweise so ausgebildet, daß sie nicht negativ geneigt ist.

Demgemäß ist die vorliegende Erfindung vorteilhaft für die Erzielung hoher Packungs dichten eines Halbleiterspeicherbauelements durch Speicherelektroden mit verschie denen Strukturen, wie z. B. einer Einzylinder-Einsäulen-, einer Einzylinder-Mehr säulen-, einer Mehrzylinder-Einsäulen- oder einer Mehrzylinder-Mehrsäulen-Elek trodenstruktur. Ferner wird das Auftreten einer scharfen Umrandung verhindert und es ist möglich, die Elektrode aus einer einzigen Schicht herauszubilden, so daß ein äußerst zuverlässiges Halbleiterspeicherbauelement herstellbar ist.

Es ist offensichtlich, daß der Durchschnittsfachmann zahlreiche Modifikationen und Variationen vornehmen kann, ohne Umfang und Wesen der neuartigen Konzepte der vorliegenden Erfindung zu verlassen.

Claims

1. Halbleiterbauelement, insbesondere Halbleiterspeicherbauelement, das einen Kondensator mit einer Speicherelektrode (100) enthält, dadurch gekennzeichnet, daß die Seitenwand der Speicherelektrode eine nicht-negative Neigung bezüglich der horizontalen Oberfläche aufweist.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherelektrode wenigstens einen zylindrischen Teil (100b) enthält.

3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß we nigstens ein säulenförmiger Elektrodenteil (100a) innerhalb des wenigstens einen zylindrischen Teils ausgebildet ist.

4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekenn zeichnet, daß die Unterseite der Speicherelektrode als effektive Kondensatorfläche zur Bereitstellung von Zellenkapazität dient.

5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekenn zeichnet, daß die Unterseite der Speicherelektrode plan verläuft.

6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeich net, daß die Speicherelektrode einlagig aus einer einzigen leitenden Schicht gebildet ist.

7. Verfahren zur Herstellung eines Halbleiterbauelements mit einem Konden sator, insbesondere eines Halbleiterspeicherbauelements, gekennzeichnet durch fol gende Schritte zur Bildung des Kondensators:

- Aufbringen einer ersten leitenden Schicht (46) auf ein Halbleitersubstrat (10);
- Erzeugen einer ersten Struktur (70), die aus einer ersten Schicht eines ersten Materials besteht, auf der ersten leitenden Schicht;
- Erzeugen einer ersten Seitenwandabstandsschicht (80a), die aus einer ersten Schicht eines zweiten Materials besteht, auf der resultierenden Struktur; und
- Ätzen der unter der ersten Seitenwandabstandsschicht liegenden Materialschicht unter Verwendung der ersten Seitenwandabstandsschicht als Ätzmaske.

8. Verfahren nach Anspruch 7, weiter gekennzeichnet durch einen Schritt zum Übereinanderschichten einer Ätzstoppschicht (42) und einer Abstandsschicht (44) auf der gesamten Oberseite des Halbleitersubstrats vor dem Schritt zum Aufbringen der ersten leitenden Schicht.

9. Verfahren nach Anspruch 8, weiter gekennzeichnet durch einen Schritt zur Bildung einer planarisierenden Schicht (40) mit einer planarisierten Oberfläche auf der gesamten Oberseite des Halbleitersubstrats vor dem Schritt des Übereinander schichtens der Ätzstopp- und der Abstandsschicht.

10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Ab standsschicht (44) vor der Bildung einer dielektrischen Schicht (110) für den Kon densator entfernt wird.

11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die unterhalb der ersten Seitenwandabstandsschicht (80a) gebildete Materialschicht aus der ersten leitenden Schicht (46) besteht.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Schritt zum Ätzen der ersten leitenden Schicht unter Verwendung der ersten Seitenwandab standsschicht als Ätzmaske dergestalt ausgeführt wird, daß hierbei die erste Struktur (70), die aus der ersten Schicht des ersten Materials besteht, entfernt oder aber in takt gelassen wird.

13. Verfahren nach Anspruch 12, wobei zum Ätzen der ersten leitenden Schicht die aus der ersten Schicht des ersten Materials bestehende erste Struktur intakt ge lassen wird, weiter gekennzeichnet durch folgende Schritte:

- Entfernen der aus der ersten Schicht des ersten Materials bestehenden ersten Struktur (70) nach Unterteilen der ersten leitenden Schicht in einzelne Zelleneinhei ten durch das Ätzen der ersten leitenden Schicht; und
- erneutes Ätzen der ersten leitenden Schicht bis in eine vorgegebene Tiefe unter Verwendung der ersten Seitenwandabstandsschicht (80a) als Ätzmaske.

14. Verfahren nach Anspruch 12, wobei zum Ätzen der ersten leitenden Schicht die aus der ersten Schicht des ersten Materials bestehende erste Struktur intakt ge lassen wird, weiter gekennzeichnet durch folgende Schritte:

- Entfernen der aus der ersten Schicht des ersten Materials bestehenden ersten Struktur nach dem Ätzen der ersten leitenden Schicht bis in eine vorgegebene Tiefe;
- Erzeugen einer ersten Speicherelektrodenstruktur (47) durch erneutes Ätzen der ersten leitenden Schicht bis in eine vorgegebene Tiefe unter Verwendung der ersten Seitenwandabstandsschicht (80a) als Ätzmaske;
- Entfernen der ersten Seitenwandabstandsschicht;
- Erzeugen einer zweiten Seitenwandabstandsschicht (80b) an den Seitenwänden der ersten Speicherelektrodenstruktur (47); und
- erneutes Ätzen der ersten leitenden Schicht unter Verwendung der zweiten Sei tenwandabstandsschicht (80b) als Ätzmaske.

15. Verfahren nach Anspruch 12, wobei zum Ätzen der ersten leitenden Schicht die aus der ersten Schicht des ersten Materials bestehende erste Struktur entfernt wird, weiter gekennzeichnet durch folgende Schritte:

- Erzeugen einer zweiten Speicherelektrodenstruktur (48) durch das Ätzen der er sten leitenden Schicht bis in eine vorgegebene Tiefe unter Verwendung der ersten Seitenwandabstandsschicht (80a) als Ätzmaske;
- Entfernen der ersten Seitenwandabstandsschicht;
- Erzeugen einer dritten Seitenwandabstandsschicht (80c) an den Seitenwänden der zweiten Speicherelektrodenstruktur (48); und
- Ätzen der ersten leitenden Schicht unter Verwendung der dritten Seitenwandab standsschicht als Ätzmaske.

16. Verfahren nach einem der Ansprüche 7 bis 12, weiter gekennzeichnet durch folgende Schritte nach dem Schritt zum Erzeugen der ersten Struktur (70) und vor dem Schritt zum Erzeugen der ersten Seitenwandabstandsschicht (80a):

- Ätzen der ersten leitenden Schicht (46) bis in eine vorgegebene Tiefe unter Ver wendung der aus der ersten Schicht des ersten Materials bestehenden ersten Struktur (70) als Ätzmaske; und
- Entfernen der aus der ersten Schicht des ersten Materials bestehenden ersten Struktur.

17. Verfahren nach Anspruch 16, weiter gekennzeichnet durch folgende Schritte nach dem Ätzen der ersten leitenden Schicht bis in eine vorgegebene Tiefe unter Verwendung der ersten Seitenwandabstandsschicht (80a) als Ätzmaske, mittels dem eine dritte Speicherelektrodenstruktur (49) gebildet wird:

- Entfernen von auf der dritten Speicherelektrodenstruktur (49) verbliebenen Ma terialien
- Erzeugen einer vierten Seitenwandabstandsschicht (80d) an den Seitenwänden der dritten Speicherelektrodenstruktur (49); und
- Ätzen der ersten leitenden Schicht unter Verwendung der vierten Seitenwandab standsschicht als Ätzmaske.

18. Verfahren nach Anspruch 17, weiter gekennzeichnet durch folgende Schritte nach dem Ätzen der ersten leitenden Schicht (46) bis in eine vorgegebene Tiefe un ter Verwendung der vierten Seitenwandabstandsschicht (80d) als Ätzmaske, mittels dem eine vierte Speicherelektrodenstruktur gebildet wird:

- Erzeugen einer fünften Seitenwandabstandsschicht an den Seitenwänden der vier ten Speicherelektrodenstruktur; und
- Ätzen der ersten leitenden Schicht unter Verwendung der fünften Seitenwandab standsschiclit als Ätzmaske.

19. Verfahren nach einem der Ansprüche 7 bis 18, dadurch gekennzeichnet, daß für die eine oder mehreren Seitenwandabstandsschichten und für die erste Schicht aus dem ersten Material (70) Materialien mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des die erste leitende Schicht (46) bildenden Materials verschiede nen Ätzrate verwendet werden.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß störstellendotier tes polykristallines Silizium als das die erste leitende Schicht bildende Material, ein Photoresist für die erste Schicht aus dem ersten Material (70) und ein Oxid oder Ni trid als Material für die eine oder mehreren Seitenwandabstandsschichten verwendet werden.

21. Verfahren nach einem der Ansprüche 13 bis 20, dadurch gekennzeichnet, daß die vorgegebene Ätztiefe jeweils ungefähr 50 nm bis 150 nm beträgt.

22. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß das erste Material (70) ein Material mit der gleichen Ätzrate hinsichtlich jeder Art anisotropen Ätzens wie das die erste leitende Schicht (46) bildende Material ist.

23. Verfahren nach Anspruch 22, weiter gekennzeichnet durch einen Schritt zur Bildung einer zweiten Schicht (82) aus einem zweiten Material auf der ersten leiten den Schicht (46) durch Deposition des zweiten Materials mit einer hinsichtlich jeder Art anisotropen Ätzens von jener des die erste Schicht (70) aus dem ersten Material bildenden Materials verschiedenen Ätzrate vor der Bildung der ersten Struktur (70), die aus der ersten Schicht aus dem ersten Material besteht.

24. Verfahren nach Anspruch 23, weiter gekennzeichnet durch folgende Schritte nach Bildung der aus der ersten Schicht aus dem ersten Material bestehenden ersten Struktur (70):

- Bilden einer aus der zweiten Schicht (82) des zweiten Materials bestehenden Struktur (82b) zur Erzeugung wenigstens eines säulenförmigen Elektrodenteils durch Ätzen der zweiten Schicht (82) des zweiten Materials unter Verwendung der aus der ersten Schicht des ersten Materials bestehenden ersten Struktur (70) als Ätzmaske; und
- Bilden einer zweiten Schicht (72) aus dem ersten Material durch nochmalige Depo sition des ersten Materials auf der gesamten Oberfläche der resultierenden Struktur, wobei die Struktur (82b) zur Erzeugung des Säulenelektrodenteils während des Ätzens der sich unter der ersten Seitenwandabstandsschicht (80a) befindenden Ma terialschicht unter Verwendung der ersten Seitenwandabstandsschicht (80a) als Ätz maske ebenfalls als Ätzmaske wirkt.

25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die erste leitende Schicht (46) ungefähr 300 nm bis 600 nm, die zweite Schicht (82) aus dem zweiten Material ungefähr 20 nm bis 150 nm, die aus der ersten Schicht aus dem ersten Material bestehende erste Struktur (70) ungefähr 100 nm bis 300 nm, die zweite Schicht (72) aus dem ersten Material ungefähr 50 nm bis 150 nm und die erste Schicht aus dem zweiten Material, die die erste Seitenwandabstandsschicht (80a) bildet, ungefähr 50 nm bis 150 nm dick sind.

26. Verfahren nach Anspruch 24 oder 25, dadurch gekennzeichnet, daß der Schritt für die Bildung der aus der zweiten Schicht (82) aus dem zweiten Material beste henden Struktur zur Erzeugung des Säulenelektrodenteils mittels Ätzen der zweiten Schicht aus dem zweiten Material unter Verwendung der aus der ersten Schicht des ersten Materials bestehenden ersten Struktur (70) als Ätzmaske durch anisotropes Ätzen, isotropes Ätzen oder anisotropes plus isotropes Ätzen ausgeführt wird.

27. Verfahren nach Anspruch 26, weiter gekennzeichnet durch folgende Schritte bei Verwendung isotropen Ätzens oder anisotropen plus isotropen Ätzens für die Bildung der Struktur zur Erzeugung des Säulenelektrodenteils:

- einen ersten Schritt zum Übereinanderschichten einer Schicht (90) aus einem dritten Material und einer Schicht (92) aus einem vierten Material auf der gesamten Oberfläche der resultierenden Struktur nach Durchführen des isotropen Ätzens oder des anisotropen plus isotropen Ätzens; und
- einen zweiten Schritt zum Ätzen der Schicht (92) aus dem vierten Material derart, daß ein unter der ersten Struktur (70) gelegener Teil der Schicht aus dem vierten Material verbleibt.

28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß das die Schicht (90) aus dem dritten Material bildende Material hinsichtlich jeder Art anisotropen Ätzens eine von jener des zweiten Materials verschiedene Ätzrate und die gleiche oder eine ähnliche Ätzrate wie jene des ersten Materials aufweist und daß das die Schicht (92) aus dem vierten Material bildende Material hinsichtlich jeder Art anisotropen Ätzens eine von jener des Materials, aus dein die Schicht aus dem dritten Material besteht, verschiedene Ätzrate und die gleiche oder eine ähnliche Ätzrate wie jene des zweiten Materials aufweist.

29. Verfahren nach Anspruch 27 oder 28, dadurch gekennzeichnet, daß der erste und der zweite Schritt mindestens einmal nach dem Schritt für die Bildung der Struktur (82b) zur Erzeugung des Säulenelektrodenteils ausgeführt werden.

30. Verfahren nach einem der Ansprüche 27 bis 29, dadurch gekennzeichnet, daß die zweite Schicht (82) aus dem zweiten Material ungefähr 50 nm bis 150 nm und die Schicht (90) aus dem dritten Material ungefähr 30 nm bis 60 nm dick sind.

31. Verfahren nach einem der Ansprüche 7 bis 30, dadurch gekennzeichnet, daß die Seitenwand der aus der ersten Schicht aus dem ersten Material bestehenden ersten Struktur (70) so ausgebildet ist, daß sie eine bezüglich der horizontalen Oberfläche nicht-negative Neigung aufweist.

32. Verfahren nach Anspruch 22, weiter gekennzeichnet durch einen Schritt zur Bildung einer ersten Schicht (94) aus einem fünften Material, dessen Ätzrate hin sichtlich jeder Art anisotropen Ätzens von jener des die erste leitende Schicht (46) bildenden Materials verschieden ist, vor dem Schritt zur Bildung der aus der ersten Schicht aus dem ersten Material bestehenden ersten Struktur (70).

33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß

- ein Schritt zur Bildung einer zweiten Schicht (96) aus dem fünften Material auf der gesamten Oberfläche der resultierenden Struktur nach dem Schritt zur Bildung der aus der ersten Schicht aus dem ersten Material bestehenden ersten Struktur (70) ausgeführt wird;
- der Schritt zum Ätzen der sich unter der ersten Seitenwandabstandsschicht (80a) befindenden Materialschicht unter Verwendung der aus der ersten Schicht (80) aus dem zweiten Material bestehenden ersten Seitenwandabstandsschicht (80a) als Ätz maske als ein Schritt durchgeführt wird, bei dem ein anisotroper Ätzprozeß an der gesamten Oberfläche der resultierenden Struktur bis zum Erreichen der Oberfläche der ersten leitenden Schicht (46) unter Verwendung der ersten Seitenwandabstands schicht (80a) und der aus der ersten Schicht aus dem ersten Material bestehenden ersten Struktur (70) als Ätzmasken erfolgt; und
- anschließend eine dritte Schicht (84) aus dem zweiten Material gebildet und die dritte Schicht aus dem zweiten Material, die erste Seitenwandabstandsschicht (80a), die erste Struktur (70) und die erste leitende Schicht unter Verwendung der unter der ersten Struktur verbliebenen ersten (94) und der unter der ersten Seiten wandabstandsschicht verbliebenen zweiten Schicht (96) aus dem fünften Material als Ätzmasken einem anisotropen Ätzprozeß unterworfen werden.

34. Verfahren nach Anspruch 32 oder 33, weiter gekennzeichnet durch einen Schritt zum anisotropen Ätzen der ersten Schicht (94) aus dem fünften Material unter Verwendung der aus der ersten Schicht aus dem ersten Material bestehenden ersten Struktur (70) als Ätzmaske nach dem Schritt zur Bildung der aus der ersten Schicht aus dem ersten Material bestehenden ersten Struktur.

35. Verfahren nach einem der Ansprüche 32 bis 34, dadurch gekennzeichnet, daß störstellendotiertes polykristallines Silizium als erste leitende Schicht, polykristalli nes Silizium als erstes und als zweites Material und ein Oxid oder Nitrid als das fünfte Material verwendet werden.

36. Verfahren nach Anspruch 23, weiter gekennzeichnet durch folgende Schritte:

- Übereinanderschichten einer vierten Schicht (86) aus dem zweiten Material und einer dritten Schicht (74) aus dem ersten Material auf der ersten leitenden Schicht (46) vor dem Schritt zur Bildung der zweiten Schicht (82) aus dem zweiten Material
- Erzeugen einer aus der zweiten Schicht aus dem zweiten Material bestehenden zweiten Struktur (82c) durch Ätzen der zweiten Schicht aus dem zweiten Material unter Verwendung der ersten Struktur (70) als Ätzmaske und Bilden einer vierten Schicht (76) aus dem ersten Material durch nochmalige Deposition des ersten Ma terials auf der gesamten Oberfläche der resultierenden Struktur nach dem Schritt zur Bildung der aus der ersten Schicht aus dem ersten Material bestehenden ersten Struktur;
- Ätzen der sich unter der ersten Seitenwandabstandsschicht (80a) befindenden Materialschicht unter Verwendung der aus der ersten Schicht des zweiten Materials bestehenden ersten Seitenwandabstandsschicht als Ätzmaske;
- Erzeugen einer fünften Speicherelektrodenstruktur (51) durch anisotropes Ätzen der vierten Schicht (76) aus dem ersten Material und der dritten Schicht (74) aus dem ersten Material unter Verwendung der ersten Seitenwandabstandsschicht (80a) und der aus der zweiten Schicht (82) aus dem zweiten Material bestehenden zweiten Struktur (82c) als Ätzmasken;
- Erzeugen einer aus der vierten Schicht (86) aus dem zweiten Material bestehenden sechsten Speicherelektrodenstruktur (52) durch Ätzen der vierten Schicht aus dem zweiten Material unter Verwendung der fünften Speicherelektrodenstruktur (51) als Ätzmaske und gleichzeitiges Entfernen der ersten Seitenwandabstandsschicht (80a) und der zweiten Struktur (82c);
- Erzeugen einer fünften Schicht (78) aus dem ersten Material und einer fünften Schicht (88) aus dem zweiten Material durch aufeinanderfolgendes Übereinander schichten des ersten und des zweiten Materials auf der gesamten Oberfläche der resultierenden Struktur;
- Bilden einer aus der fünften Schicht aus dem zweiten Material bestehenden sech sten Seitenwandabstandsschicht (88) durch anisotropes Ätzen der fünften Schicht aus dem zweiten Material; und
- anisotropes Ätzen der fünften Schicht (78) aus dem ersten Material, der fünften Speicherelektrodenstruktur (51) und der ersten leitenden Schicht (46) unter Verwen dung der sechsten Seitenwandabstandsschicht (88) und der sechsten Speicherelek trodenstruktur (52) als Ätzmasken.

37. Verfahren nach einem der Ansprüche 23 bis 36, dadurch gekennzeichnet, daß die erste und die zweite Struktur so gebildet werden, daß die Neigung von deren Seitenwänden bezüglich der horizontalen Oberfläche nicht positiv ist.

38. Verfahren nach einem der Ansprüche 8 bis 37, dadurch gekennzeichnet, daß in der Abstandsschicht (44) eine Vertiefung ausgebildet wird, um die Abschnitte voneinander zu isolieren und als einzelne Zelleneinheiten zu definieren.

39. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß störstellendotier tes polykristallines Silizium als das die erste leitende Schicht bildende Material, ein Oxid oder Nitrid als das die erste Schicht aus dem ersten Material bildende Material und ein Oxid oder Nitrid als das die eine oder mehreren Seitenwandabstandsschich ten bildende Material verwendet werden.

40. Verfahren nach Anspruch 40, dadurch gekennzeichnet, daß nach der Bildung der aus der ersten Schicht aus dem ersten Material bestehenden ersten Struktur (70) ein Material mit der gleichen Ätzrate hinsichtlich jeder Art anisotropen Ätzens wie das die erste leitende Schicht (46) bildende Material noch einmal auf der resultie renden Struktur abgeschieden wird.

41. Verfahren nach einem der Ansprüche 7 bis 40, dadurch gekennzeichnet, daß die erste Struktur (70) aus einer Mehrzahl voneinander isolierter Strukturen besteht.