JP3221376B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3221376B2 JP3221376B2 JP30553097A JP30553097A JP3221376B2 JP 3221376 B2 JP3221376 B2 JP 3221376B2 JP 30553097 A JP30553097 A JP 30553097A JP 30553097 A JP30553097 A JP 30553097A JP 3221376 B2 JP3221376 B2 JP 3221376B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- forming
- film
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 title claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 89
- 229910052710 silicon Inorganic materials 0.000 claims description 89
- 239000010703 silicon Substances 0.000 claims description 89
- 239000010410 layer Substances 0.000 claims description 84
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 50
- 239000003550 marker Substances 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 27
- 238000012544 monitoring process Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000004949 mass spectrometry Methods 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、シリンダ型のキャ
パシタを備えた半導体装置の製造方法に関するものであ
る。
パシタを備えた半導体装置の製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、高容量化を図るため、シリンダ型
のキャパシタを有したメモリ装置が提案されている（例
えば、特開平５−２１８３３３号公報等）。すなわち、
キャパシタの下部電極の形状をシリンダ型にすることに
より、誘電体膜を介した上部電極と下部電極との接触面
積をキャパシタの占有面積を大きくすることなく大きく
し、キャパシタの容量を確保しながら集積度の向上を図
っているものである。このようなシリンダ型の下部電極
は、一般的にストリッジ電極と呼ばれている。
のキャパシタを有したメモリ装置が提案されている（例
えば、特開平５−２１８３３３号公報等）。すなわち、
キャパシタの下部電極の形状をシリンダ型にすることに
より、誘電体膜を介した上部電極と下部電極との接触面
積をキャパシタの占有面積を大きくすることなく大きく
し、キャパシタの容量を確保しながら集積度の向上を図
っているものである。このようなシリンダ型の下部電極
は、一般的にストリッジ電極と呼ばれている。
【０００３】ここで、従来のシリンダ型のキャパシタの
製造方法について説明する。図６，７は、従来のシリン
ダ型のキャパシタの製造工程を示す断面図である。両図
において（ａ）〜（ｅ）は、製造工程の一連のステップ
を示す。
製造方法について説明する。図６，７は、従来のシリン
ダ型のキャパシタの製造工程を示す断面図である。両図
において（ａ）〜（ｅ）は、製造工程の一連のステップ
を示す。
【０００４】まず、ステップ（ａ）に示される構成は、
通常の製造方法によって作られているため、その構成に
ついてのみ簡単に説明する。シリコン基板１にゲート酸
化膜２、ゲート電極３、拡散層４等が形成されて素子が
構成されている。このような素子は、図中では１個しか
記載されていないが実際には複数作製されている。各素
子はその間に素子分離膜５が形成されて互いに電気的に
分離されている。
通常の製造方法によって作られているため、その構成に
ついてのみ簡単に説明する。シリコン基板１にゲート酸
化膜２、ゲート電極３、拡散層４等が形成されて素子が
構成されている。このような素子は、図中では１個しか
記載されていないが実際には複数作製されている。各素
子はその間に素子分離膜５が形成されて互いに電気的に
分離されている。
【０００５】そして、これらの素子や素子分離膜５の上
には、層間絶縁膜６および酸化膜７が形成され、これら
２つの膜を貫通して拡散層４に達する深さのコンタクト
ホール１４が開孔されている。このコンタクトホール１
４の側面には、電気的特性をよくするために酸化膜８が
形成されている。
には、層間絶縁膜６および酸化膜７が形成され、これら
２つの膜を貫通して拡散層４に達する深さのコンタクト
ホール１４が開孔されている。このコンタクトホール１
４の側面には、電気的特性をよくするために酸化膜８が
形成されている。
【０００６】そして、このコンタクトホール１４を埋め
尽くすとともに、酸化膜７の上には所定の膜厚のポリシ
リコンからなるシリコン膜９が形成され、その上には所
定の幅の酸化膜３０およびポリシリコンからなるシリコ
ン膜１３が形成されている。また、酸化膜３０およびシ
リコン膜１３の両側には、酸化シリコンからなるサイド
ウォール１５ａが形成されている。
尽くすとともに、酸化膜７の上には所定の膜厚のポリシ
リコンからなるシリコン膜９が形成され、その上には所
定の幅の酸化膜３０およびポリシリコンからなるシリコ
ン膜１３が形成されている。また、酸化膜３０およびシ
リコン膜１３の両側には、酸化シリコンからなるサイド
ウォール１５ａが形成されている。
【０００７】次に、ステップ（ｂ）においては、酸化膜
７をエッチングストッパとしてシリコン膜９をエッチン
グし、酸化膜３０をエッチングストッパとしてシリコン
膜１３をエッチングする。ステップ（ｃ）において、エ
ッチングによって酸化膜３０を除去する。
７をエッチングストッパとしてシリコン膜９をエッチン
グし、酸化膜３０をエッチングストッパとしてシリコン
膜１３をエッチングする。ステップ（ｃ）において、エ
ッチングによって酸化膜３０を除去する。
【０００８】ステップ（ｄ）において、サイドウォール
１５ａをエッチングマスクとしてシリコン膜９をエッチ
ングし、底部に所定の厚さのシリコン膜９が残るように
開孔してストリッジ電極１６を作製する。ステップ
（ｅ）において、ストリッジ電極１６の表面に誘電体膜
１８を形成した後に、さらにその上にセルプレート電極
１９を形成することによってシリンダ型のキャパシタが
できあがる。
１５ａをエッチングマスクとしてシリコン膜９をエッチ
ングし、底部に所定の厚さのシリコン膜９が残るように
開孔してストリッジ電極１６を作製する。ステップ
（ｅ）において、ストリッジ電極１６の表面に誘電体膜
１８を形成した後に、さらにその上にセルプレート電極
１９を形成することによってシリンダ型のキャパシタが
できあがる。
【０００９】
【発明が解決しようとする課題】ところで、以上のよう
な従来例においては、ステップ（ｄ）におけるシリコン
膜９のエッチングの際に、エンドポイントの検出ができ
ないため、ストリッジ電極１６の底部のシリコン膜の肉
厚を安定的に制御することが困難という問題点がある。
すなわち、底部のシリコン膜厚が薄すぎると抵抗が高く
なってメモリホールドの不良の原因となり、逆に厚すぎ
るとストリッジ電極１６の内側の面積が小さくなってキ
ャパシタの容量が低下する。本発明は、このような課題
を解決するためのものであり、エッチングの際にエンド
ポイントを検出することができ、エッチングの深さを容
易に制御することができる半導体装置の製造方法を提供
することを目的とする。
な従来例においては、ステップ（ｄ）におけるシリコン
膜９のエッチングの際に、エンドポイントの検出ができ
ないため、ストリッジ電極１６の底部のシリコン膜の肉
厚を安定的に制御することが困難という問題点がある。
すなわち、底部のシリコン膜厚が薄すぎると抵抗が高く
なってメモリホールドの不良の原因となり、逆に厚すぎ
るとストリッジ電極１６の内側の面積が小さくなってキ
ャパシタの容量が低下する。本発明は、このような課題
を解決するためのものであり、エッチングの際にエンド
ポイントを検出することができ、エッチングの深さを容
易に制御することができる半導体装置の製造方法を提供
することを目的とする。
【００１０】
【課題を解決するための手段】このような目的を達成す
るために、請求項１に係る本発明の半導体装置の製造方
法は、半導体基板に素子を形成する工程と、この素子の
上に層間絶縁膜を形成する工程と、この層間絶縁膜に半
導体基板に達する深さのコンタクトホールを開孔する工
程と、このコンタクトホールを埋め尽くすとともに、層
間絶縁膜上に所定の膜厚の第１のシリコン膜を形成する
工程と、この第１のシリコン膜の上に、ストリッジ電極
とは異なる材料によって形成されるとともに、ストリッ
ジ電極のエッチングの際にエッチングストッパとして機
能することのない程度の膜厚の第１のエンドポイントマ
ーカ層を形成する工程と、この第１のエンドポイントマ
ーカ層の上に、第２のシリコン膜を形成する工程と、こ
の第２のシリコン膜の上に、ストリッジ電極とは異なる
材料によって形成されるとともに、ストリッジ電極のエ
ッチングの際にエッチングストッパとして機能すること
のない程度の膜厚の第２のエンドポイントマーカ層を形
成する工程と、この第２のエンドポイントマーカ層の上
に、第３のシリコン膜を形成する工程と、この第３のシ
リコン膜を、エッチングされた物質の種類をモニタする
とともにその濃度変化に基づいてエッチングし、コンタ
クトホールの上方に所定の幅のシリコン膜を形成する工
程と、この所定の幅のシリコン膜の両側に、酸化シリコ
ンからなるサイドウォールを形成する工程と、第１のシ
リコン膜を、エッチングされた物質の種類をモニタする
とともにその濃度変化に基づいてエッチングし、第１の
シリコン膜に所定の深さの開孔を施すことによってスト
リッジ電極を形成する工程と、サイドウォールを除去し
た後に、ストリッジ電極の表面に誘電体膜を形成し、さ
らにこの誘電体膜の上にセルプレート電極を形成する工
程とを備えたものである。このように構成することによ
り、請求項１に係る本発明は、エンドポイントを検出す
ることができるため、エッチングの深さを容易に制御す
ることができる。また、上部に配置された第２のエンド
ポイントマーカ層が、ストリッジ電極の加工時にシリコ
ン膜と一緒にエッチングされてしまうため、このエンド
ポイントマーカ層を除去するための新たな工程を用意す
る必要がない。
るために、請求項１に係る本発明の半導体装置の製造方
法は、半導体基板に素子を形成する工程と、この素子の
上に層間絶縁膜を形成する工程と、この層間絶縁膜に半
導体基板に達する深さのコンタクトホールを開孔する工
程と、このコンタクトホールを埋め尽くすとともに、層
間絶縁膜上に所定の膜厚の第１のシリコン膜を形成する
工程と、この第１のシリコン膜の上に、ストリッジ電極
とは異なる材料によって形成されるとともに、ストリッ
ジ電極のエッチングの際にエッチングストッパとして機
能することのない程度の膜厚の第１のエンドポイントマ
ーカ層を形成する工程と、この第１のエンドポイントマ
ーカ層の上に、第２のシリコン膜を形成する工程と、こ
の第２のシリコン膜の上に、ストリッジ電極とは異なる
材料によって形成されるとともに、ストリッジ電極のエ
ッチングの際にエッチングストッパとして機能すること
のない程度の膜厚の第２のエンドポイントマーカ層を形
成する工程と、この第２のエンドポイントマーカ層の上
に、第３のシリコン膜を形成する工程と、この第３のシ
リコン膜を、エッチングされた物質の種類をモニタする
とともにその濃度変化に基づいてエッチングし、コンタ
クトホールの上方に所定の幅のシリコン膜を形成する工
程と、この所定の幅のシリコン膜の両側に、酸化シリコ
ンからなるサイドウォールを形成する工程と、第１のシ
リコン膜を、エッチングされた物質の種類をモニタする
とともにその濃度変化に基づいてエッチングし、第１の
シリコン膜に所定の深さの開孔を施すことによってスト
リッジ電極を形成する工程と、サイドウォールを除去し
た後に、ストリッジ電極の表面に誘電体膜を形成し、さ
らにこの誘電体膜の上にセルプレート電極を形成する工
程とを備えたものである。このように構成することによ
り、請求項１に係る本発明は、エンドポイントを検出す
ることができるため、エッチングの深さを容易に制御す
ることができる。また、上部に配置された第２のエンド
ポイントマーカ層が、ストリッジ電極の加工時にシリコ
ン膜と一緒にエッチングされてしまうため、このエンド
ポイントマーカ層を除去するための新たな工程を用意す
る必要がない。
【００１１】
【発明の実施の形態】次に、本発明の一つの実施の形態
について図を用いて説明する。図１は、本発明に係る半
導体装置の製造工程を示す断面図である。同図中の
（ａ）〜（ｈ）は、製造工程の一連のステップを示す。
について図を用いて説明する。図１は、本発明に係る半
導体装置の製造工程を示す断面図である。同図中の
（ａ）〜（ｈ）は、製造工程の一連のステップを示す。
【００１２】まず、ステップ（ａ）においては、予めシ
リコン基板１にゲート酸化膜２、ゲート電極３、拡散層
４等が形成されて素子が構成されている。このような素
子は、図中では１個しか記載されていないが実際には複
数作製されており、各素子はその間に素子分離膜５が形
成されて互いに電気的に分離されている。
リコン基板１にゲート酸化膜２、ゲート電極３、拡散層
４等が形成されて素子が構成されている。このような素
子は、図中では１個しか記載されていないが実際には複
数作製されており、各素子はその間に素子分離膜５が形
成されて互いに電気的に分離されている。
【００１３】そして、これらの素子や素子分離膜５の上
には、層間絶縁膜６およびノンドープの酸化膜７が形成
され、これら２つの膜を貫通して拡散層４に達する深さ
のコンタクトホール１４が開孔されている。コンタクト
ホール１４の側面には、電気的特性をよくするために酸
化膜８が形成されている。
には、層間絶縁膜６およびノンドープの酸化膜７が形成
され、これら２つの膜を貫通して拡散層４に達する深さ
のコンタクトホール１４が開孔されている。コンタクト
ホール１４の側面には、電気的特性をよくするために酸
化膜８が形成されている。
【００１４】そして、希フッ酸によってコンタクトホー
ル１４の底部に生じた自然酸化膜を除去した後に、この
コンタクトホール１４を埋め尽くすとともに、酸化膜７
の上に所定の膜厚のシリコン膜９を形成する。さらに、
その上には順次エンドポイントマーカ層１０、シリコン
膜１１、エンドポイントマーカ層１２、シリコン膜１３
が順次形成されている。
ル１４の底部に生じた自然酸化膜を除去した後に、この
コンタクトホール１４を埋め尽くすとともに、酸化膜７
の上に所定の膜厚のシリコン膜９を形成する。さらに、
その上には順次エンドポイントマーカ層１０、シリコン
膜１１、エンドポイントマーカ層１２、シリコン膜１３
が順次形成されている。
【００１５】ここで、例えばシリコン膜９、１１、１３
としてリンドープト・アモルファスシリコンを成長させ
る場合は、シランガスとホスフィンを含むガス系によ
り、成長温度を５２０〜５３０℃、成長圧力を０．５〜
２．０Ｔｏｒｒ、Ｐ濃度を１．０ｅ２０〜ａｔｏｍｓ／
ｃｃとする。なお、シリコン膜１３は、ドープまたはノ
ンドープの何れを用いてもよく、ＰＥ−ＣＶＤによって
アモルファスシリコン膜を成膜してもよい。また、後工
程でＨＳＧ処理を施さない場合は、シリコン膜９、１
１、１３をポリシリコンによって形成してもよい。
としてリンドープト・アモルファスシリコンを成長させ
る場合は、シランガスとホスフィンを含むガス系によ
り、成長温度を５２０〜５３０℃、成長圧力を０．５〜
２．０Ｔｏｒｒ、Ｐ濃度を１．０ｅ２０〜ａｔｏｍｓ／
ｃｃとする。なお、シリコン膜１３は、ドープまたはノ
ンドープの何れを用いてもよく、ＰＥ−ＣＶＤによって
アモルファスシリコン膜を成膜してもよい。また、後工
程でＨＳＧ処理を施さない場合は、シリコン膜９、１
１、１３をポリシリコンによって形成してもよい。
【００１６】さらに、エンドポイントマーカ層１０，１
２は、１〜２ｎｍ程度の酸化シリコン膜や窒化シリコン
膜によって形成され、それらの下層のシリコン膜の成膜
途中でＯ2 やＮＨ3 ガスを添加するだけで形成される。
また、シリコン膜の成長を中断してからＯ2 ガスを導入
し、シリコン膜表面にシリコン膜に表面に自然酸化膜を
形成することによっても得られる。したがって、シリコ
ン膜９，１１，１３を連続して成長させることができ
る。
２は、１〜２ｎｍ程度の酸化シリコン膜や窒化シリコン
膜によって形成され、それらの下層のシリコン膜の成膜
途中でＯ2 やＮＨ3 ガスを添加するだけで形成される。
また、シリコン膜の成長を中断してからＯ2 ガスを導入
し、シリコン膜表面にシリコン膜に表面に自然酸化膜を
形成することによっても得られる。したがって、シリコ
ン膜９，１１，１３を連続して成長させることができ
る。
【００１７】ステップ（ｂ）において、シリコン膜１３
を異方性ドライエッチングによってコンタクトホール１
４の上方に所定の幅だけ残るように加工する。このと
き、エッチングされた物質のプラズマ中での発光（エン
ドポイントマーカ層１２に酸化シリコンを用いたとき
は、酸素の発光をモニタする）を常時モニタし、エンド
ポイントマーカ層１２に含まれる物質等の発光強度の変
化に応じてエッチングを停止する。なお、発光強度をモ
ニタする代わりに、エッチングされた物質の質量分析に
よってエンドポイントを検出してもよく、詳細は以下の
実施例に記載する。
を異方性ドライエッチングによってコンタクトホール１
４の上方に所定の幅だけ残るように加工する。このと
き、エッチングされた物質のプラズマ中での発光（エン
ドポイントマーカ層１２に酸化シリコンを用いたとき
は、酸素の発光をモニタする）を常時モニタし、エンド
ポイントマーカ層１２に含まれる物質等の発光強度の変
化に応じてエッチングを停止する。なお、発光強度をモ
ニタする代わりに、エッチングされた物質の質量分析に
よってエンドポイントを検出してもよく、詳細は以下の
実施例に記載する。
【００１８】ステップ（ｃ）において、シリコン膜１３
の上に酸化膜１５を形成する。例えば、既存の常圧ＣＶ
Ｄ、または、５００℃以下のＰＥ−ＣＶＤによって酸化
膜を成膜する。このとき、不純物としてＰやＢを用いる
ことにより、酸化膜１５をＢＰＳＧ膜とする。ステップ
（ｄ）において、酸化膜１５を異方性ドライエッチング
技術によってエッチバックし、サイドウォール１５ａを
形成する。
の上に酸化膜１５を形成する。例えば、既存の常圧ＣＶ
Ｄ、または、５００℃以下のＰＥ−ＣＶＤによって酸化
膜を成膜する。このとき、不純物としてＰやＢを用いる
ことにより、酸化膜１５をＢＰＳＧ膜とする。ステップ
（ｄ）において、酸化膜１５を異方性ドライエッチング
技術によってエッチバックし、サイドウォール１５ａを
形成する。
【００１９】ステップ（ｅ）において、サイドウォール
１５ａをエッチングマスクとして、シリコン膜１１およ
び１３をエッチングする。このとき、エッチングされた
物質の発光（エンドポイントマーカ層に酸化シリコンを
用いたときは、酸素の発光をモニタする）を常時モニタ
し、エンドポイントマーカ層１０に含まれる物質の発光
強度に応じてエッチングを停止する。その結果、底部に
所定の厚さのシリコン膜を残したストリッジ電極が作製
される。なお、発光強度をモニタする代わりに、質量分
析によってエンドポイントを検出してもよく、詳細は以
下の実施例に記載する。
１５ａをエッチングマスクとして、シリコン膜１１およ
び１３をエッチングする。このとき、エッチングされた
物質の発光（エンドポイントマーカ層に酸化シリコンを
用いたときは、酸素の発光をモニタする）を常時モニタ
し、エンドポイントマーカ層１０に含まれる物質の発光
強度に応じてエッチングを停止する。その結果、底部に
所定の厚さのシリコン膜を残したストリッジ電極が作製
される。なお、発光強度をモニタする代わりに、質量分
析によってエンドポイントを検出してもよく、詳細は以
下の実施例に記載する。
【００２０】ステップ（ｆ）において、サイドウォール
１５ａを選択的に除去する。このとき、酸化膜７をノン
ドープとし、サイドウォール１５ａをＢＰＳＧによって
形成しておけば、ＨＦを用いてサイドウォール１５ａの
みを選択的に除去することができる。ステップ（ｇ）に
おいて、ＨＳＧ化の前処理として希フッ酸でストリッジ
電極１６上の自然酸化膜を除去した後に、５５０〜６０
０℃および１ｍＴｏｒｒ以下の下でシランガスを照射
し、ストリッジ電極１６の表面に核１７を付着させる。
１５ａを選択的に除去する。このとき、酸化膜７をノン
ドープとし、サイドウォール１５ａをＢＰＳＧによって
形成しておけば、ＨＦを用いてサイドウォール１５ａの
みを選択的に除去することができる。ステップ（ｇ）に
おいて、ＨＳＧ化の前処理として希フッ酸でストリッジ
電極１６上の自然酸化膜を除去した後に、５５０〜６０
０℃および１ｍＴｏｒｒ以下の下でシランガスを照射
し、ストリッジ電極１６の表面に核１７を付着させる。
【００２１】ステップ（ｈ）において、ストリッジ電極
１６の表面に核１７を付着させた状態でアニール処理を
行い、凹凸形状のＨＳＧグレイン１７ａを成長させる。
その後、ストリッジ電極１６の表面に誘電体膜１８を形
成してからセルプレート電極１９を形成することによ
り、シリンダ型のキャパシタが形成される。なお、必ず
しもＨＳＧ処理を施す必要はなく、従来例のようにスト
リッジ電極にＨＳＧ処理を施さずに誘電体膜およびセル
プレート電極を形成してキャパシタを作製してもよい。
この場合には、シリコン膜をアモルファスシリコンで形
成しなくてもよい。
１６の表面に核１７を付着させた状態でアニール処理を
行い、凹凸形状のＨＳＧグレイン１７ａを成長させる。
その後、ストリッジ電極１６の表面に誘電体膜１８を形
成してからセルプレート電極１９を形成することによ
り、シリンダ型のキャパシタが形成される。なお、必ず
しもＨＳＧ処理を施す必要はなく、従来例のようにスト
リッジ電極にＨＳＧ処理を施さずに誘電体膜およびセル
プレート電極を形成してキャパシタを作製してもよい。
この場合には、シリコン膜をアモルファスシリコンで形
成しなくてもよい。
【００２２】次に、本発明に係るその他の実施の形態に
ついて説明する。図４は、本発明に係るその他の実施の
形態を示す断面図である。同図において、図１における
同一符号のものは同一または同等のものを示し、コンタ
クト抵抗等を下げるためにシリコン膜９，１１，１３が
ドープト・アモルファスシリコンによって形成されたも
のである。また、エンドポイントマーカ層１０，１２と
シリコン膜１１との界面には、それぞれノンドープト・
アモルファスシリコン膜２０，２１を形成している。
ついて説明する。図４は、本発明に係るその他の実施の
形態を示す断面図である。同図において、図１における
同一符号のものは同一または同等のものを示し、コンタ
クト抵抗等を下げるためにシリコン膜９，１１，１３が
ドープト・アモルファスシリコンによって形成されたも
のである。また、エンドポイントマーカ層１０，１２と
シリコン膜１１との界面には、それぞれノンドープト・
アモルファスシリコン膜２０，２１を形成している。
【００２３】さて、高濃度の不純物を含んだアモルファ
スシリコン膜を、酸化膜上に直接形成すると、膜成長、
ＨＳＧの核形成、ＨＳＧ化アニール等の工程における高
温によって、酸化膜との界面からアモルファスシリコン
が結晶化しやすくなる。すなわち、図４（ａ）において
は、ドープト・アモルファスシリコンによって形成され
たシリコン膜９，１１，１３が結晶化することがある。
そして、ストリッジ電極１６の表面にＨＳＧ処理を施す
場合、結晶化がストリッジ電極１６の表面に達するとＨ
ＳＧの成長が停止してしまうという問題が生ずることが
ある。
スシリコン膜を、酸化膜上に直接形成すると、膜成長、
ＨＳＧの核形成、ＨＳＧ化アニール等の工程における高
温によって、酸化膜との界面からアモルファスシリコン
が結晶化しやすくなる。すなわち、図４（ａ）において
は、ドープト・アモルファスシリコンによって形成され
たシリコン膜９，１１，１３が結晶化することがある。
そして、ストリッジ電極１６の表面にＨＳＧ処理を施す
場合、結晶化がストリッジ電極１６の表面に達するとＨ
ＳＧの成長が停止してしまうという問題が生ずることが
ある。
【００２４】そのため、ストリッジ電極１６の中で最も
表面積の大きいシリコン膜１１においては、特に結晶化
するのを防止する必要がある。そこで、本願の発明者
は、エンドポイントマーカ層１０，１２とシリコン膜１
１との界面に、ノンドープト・アモルファスシリコン膜
２０，２１をそれぞれ形成することにより、シリコン膜
１１の結晶化を防止する方法を見いだした。その結果、
酸化膜７，１５と接したシリコン膜９，１３が結晶化
（ポリシリコン２２）することはあっても、ノンドープ
ト・アモルファスシリコン膜２０，２１によって挟まれ
たシリコン膜１１が結晶化することはない。
表面積の大きいシリコン膜１１においては、特に結晶化
するのを防止する必要がある。そこで、本願の発明者
は、エンドポイントマーカ層１０，１２とシリコン膜１
１との界面に、ノンドープト・アモルファスシリコン膜
２０，２１をそれぞれ形成することにより、シリコン膜
１１の結晶化を防止する方法を見いだした。その結果、
酸化膜７，１５と接したシリコン膜９，１３が結晶化
（ポリシリコン２２）することはあっても、ノンドープ
ト・アモルファスシリコン膜２０，２１によって挟まれ
たシリコン膜１１が結晶化することはない。
【００２５】なお、エンドポイントマーカ層１０は、後
述のようにストリッジ電極１６中に残ることになるが、
その膜厚は１〜２ｎｍと極めて薄いため、電子がトンネ
ル電流として貫通するので寄生容量素子が形成されるこ
とはない。また、１ｎｍ以上の膜厚が有ればエンドポイ
ントマーカとして十分に検出可能である。
述のようにストリッジ電極１６中に残ることになるが、
その膜厚は１〜２ｎｍと極めて薄いため、電子がトンネ
ル電流として貫通するので寄生容量素子が形成されるこ
とはない。また、１ｎｍ以上の膜厚が有ればエンドポイ
ントマーカとして十分に検出可能である。
【００２６】次に、ノンドープト・アモルファスシリコ
ン膜２０、２１の膜厚の決め方について説明する。図５
は、ノンドープト・アモルファスシリコン膜の膜厚と、
その上に形成されたＨＳＧグレインの形状不良との関係
を示すグラフである。同図に示されるように、下地のド
ープト・アモルファスシリコンにおけるＰの濃度によっ
て若干変化するが、３０ｎｍ程度以上のノンドープト・
アモルファスシリコン膜２０，２１を形成すればＨＳＧ
グレインの形状不良を防止できることがわかる。
ン膜２０、２１の膜厚の決め方について説明する。図５
は、ノンドープト・アモルファスシリコン膜の膜厚と、
その上に形成されたＨＳＧグレインの形状不良との関係
を示すグラフである。同図に示されるように、下地のド
ープト・アモルファスシリコンにおけるＰの濃度によっ
て若干変化するが、３０ｎｍ程度以上のノンドープト・
アモルファスシリコン膜２０，２１を形成すればＨＳＧ
グレインの形状不良を防止できることがわかる。
【００２７】
【実施例】次に本発明に係る実施例について説明する。
なお、実施例１〜３におけるシリコン膜１３，９の成膜
にはＬＰ−ＣＶＤを用い、実施例４におけるシリコン膜
１３の成膜にはプラズマＣＶＤを用いている。 ［実施例１］各層の材料および膜厚を以下のようにす
る。 シリコン膜１３ ：ドープト・アモルファスシリコン膜(430nm) エンドポイントマーカ層１２：酸化シリコン膜(1〜2nm) ノンドープト・アモルファスシリコン膜２１ ：ノンドープト・アモルファスシリコン膜(30nm) シリコン膜１１ ：ドープト・アモルファスシリコン膜(490nm) ノンドープト・アモルファスシリコン膜２０ ：ノンドープト・アモルファスシリコン膜(30nm) エンドポイントマーカ層１０：酸化シリコン膜(1〜2nm) シリコン膜９ ：ドープト・アモルファスシリコン膜(150nm)
なお、実施例１〜３におけるシリコン膜１３，９の成膜
にはＬＰ−ＣＶＤを用い、実施例４におけるシリコン膜
１３の成膜にはプラズマＣＶＤを用いている。 ［実施例１］各層の材料および膜厚を以下のようにす
る。 シリコン膜１３ ：ドープト・アモルファスシリコン膜(430nm) エンドポイントマーカ層１２：酸化シリコン膜(1〜2nm) ノンドープト・アモルファスシリコン膜２１ ：ノンドープト・アモルファスシリコン膜(30nm) シリコン膜１１ ：ドープト・アモルファスシリコン膜(490nm) ノンドープト・アモルファスシリコン膜２０ ：ノンドープト・アモルファスシリコン膜(30nm) エンドポイントマーカ層１０：酸化シリコン膜(1〜2nm) シリコン膜９ ：ドープト・アモルファスシリコン膜(150nm)
【００２８】また、発光強度をモニタする方法は以下の
とおりであり、エンドポイントマーカ層１２，１０の何
れとも（１）〜（３）の何れかで検出することができ
る。 （１）酸素の発光をモニタし、強度が強くなったところ
をエンドポイントとする。モニタする光の波長は、４３
７，４９７，５０２，５３３，５４４，６０５，６１
６，６４６，７００，７２５，７７７［ｎｍ］等とす
る。 （２）ＳｉＯ2 発光をモニタし、強度が強くなったとこ
ろをエンドポイントとする。モニタする光の波長は、２
４１，２３４，２４９［ｎｍ］等とする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、Ｐの発光をモニタし、強度の弱
くなったところをエンドポイントとする。モニタする光
の波長は、２１４，２５３［ｎｍ］等とする。
とおりであり、エンドポイントマーカ層１２，１０の何
れとも（１）〜（３）の何れかで検出することができ
る。 （１）酸素の発光をモニタし、強度が強くなったところ
をエンドポイントとする。モニタする光の波長は、４３
７，４９７，５０２，５３３，５４４，６０５，６１
６，６４６，７００，７２５，７７７［ｎｍ］等とす
る。 （２）ＳｉＯ2 発光をモニタし、強度が強くなったとこ
ろをエンドポイントとする。モニタする光の波長は、２
４１，２３４，２４９［ｎｍ］等とする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、Ｐの発光をモニタし、強度の弱
くなったところをエンドポイントとする。モニタする光
の波長は、２１４，２５３［ｎｍ］等とする。
【００２９】また、質量分析によってモニタする方法は
以下のとおりであり、エンドポイント層１２，９の何れ
とも（１）〜（３）の何れかで方法で検出することがで
きる。 （１）酸素原子Ｏを質量数１６でモニタし、強度が強く
なったところをエンドポイントとする。 （２）ＳｉＯ2 を質量数６０でモニタし、強度が強くな
ったところをエンドポイントとする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、Ｐを質量数３１でモニタし、強
度の弱くなったところをエンドポイントとする。 （４）ノンドープ層とドープ層におけるＳｉＰの濃度の
違いを利用する。すなわち、ＳｉＰを質量数５９でモニ
タし、強度の弱くなったところをエンドポイントとす
る。
以下のとおりであり、エンドポイント層１２，９の何れ
とも（１）〜（３）の何れかで方法で検出することがで
きる。 （１）酸素原子Ｏを質量数１６でモニタし、強度が強く
なったところをエンドポイントとする。 （２）ＳｉＯ2 を質量数６０でモニタし、強度が強くな
ったところをエンドポイントとする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、Ｐを質量数３１でモニタし、強
度の弱くなったところをエンドポイントとする。 （４）ノンドープ層とドープ層におけるＳｉＰの濃度の
違いを利用する。すなわち、ＳｉＰを質量数５９でモニ
タし、強度の弱くなったところをエンドポイントとす
る。
【００３０】［実施例２］ 各層の材料および膜厚を以下のようにする。 シリコン膜１３ ：ノンドープト・アモルファスシリコン膜(430nm) エンドポイントマーカ層１２：酸化シリコン膜(1〜2nm) ノンドープト・アモルファスシリコン膜２１ ：ノンドープト・アモルファスシリコン膜(30nm) シリコン膜１１ ：ドープト・アモルファスシリコン膜(490nm) ノンドープト・アモルファスシリコン膜２０ ：ノンドープト・アモルファスシリコン膜(30nm) エンドポイントマーカ層１０：酸化シリコン膜(1〜2nm) シリコン膜９ ：ドープト・アモルファスシリコン膜(150nm)
【００３１】また、発光強度をモニタする方法は以下の
とおりである。 （１）酸素の発光をモニタし、強度が強くなったところ
をエンドポイントとする。モニタする光の波長は、４３
７，４９７，５０２，５３３，５４４，６０５，６１
６，６４６，７００，７２５，７７７［ｎｍ］等とす
る。 （２）ＳｉＯ2 発光をモニタし、強度が強くなったとこ
ろをエンドポイントとする。モニタする光の波長は、２
４１，２３４，２４９［ｎｍ］等とする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰの発光をモニタし、強度が強くなったところ
をエンドポイントとする。エンドポイントマーカ層１０
の検出にはＰの発光をモニタし、強度が弱くなったとこ
ろをエンドポイントとする。モニタする光の波長は、そ
れぞれ２１４，２５３［ｎｍ］等とする。
とおりである。 （１）酸素の発光をモニタし、強度が強くなったところ
をエンドポイントとする。モニタする光の波長は、４３
７，４９７，５０２，５３３，５４４，６０５，６１
６，６４６，７００，７２５，７７７［ｎｍ］等とす
る。 （２）ＳｉＯ2 発光をモニタし、強度が強くなったとこ
ろをエンドポイントとする。モニタする光の波長は、２
４１，２３４，２４９［ｎｍ］等とする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰの発光をモニタし、強度が強くなったところ
をエンドポイントとする。エンドポイントマーカ層１０
の検出にはＰの発光をモニタし、強度が弱くなったとこ
ろをエンドポイントとする。モニタする光の波長は、そ
れぞれ２１４，２５３［ｎｍ］等とする。
【００３２】また、質量分析によってモニタする方法は
以下のとおりである。 （１）酸素原子Ｏを質量数１６でモニタし、強度が強く
なったところをエンドポイントとする。 （２）ＳｉＯ2 を質量数６０でモニタし、強度が強くな
ったところをエンドポイントとする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰを質量数３１でモニタし、強度が強くなった
ところをエンドポイントとする。 （４）ノンドープ層とドープ層におけるＳｉＰの濃度の
違いを利用する。すなわち、エンドポイントマーカ層９
の検出にはＳｉＰを質量数５９でモニタし、強度の強く
なったところをエンドポイントとする。
以下のとおりである。 （１）酸素原子Ｏを質量数１６でモニタし、強度が強く
なったところをエンドポイントとする。 （２）ＳｉＯ2 を質量数６０でモニタし、強度が強くな
ったところをエンドポイントとする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰを質量数３１でモニタし、強度が強くなった
ところをエンドポイントとする。 （４）ノンドープ層とドープ層におけるＳｉＰの濃度の
違いを利用する。すなわち、エンドポイントマーカ層９
の検出にはＳｉＰを質量数５９でモニタし、強度の強く
なったところをエンドポイントとする。
【００３３】［実施例３］ 各層の材料および膜厚を以下のようにする。 シリコン膜１３ ：ノンドープト・アモルファスシリコン膜(430nm) エンドポイントマーカ層１２：窒化シリコン膜(1〜2nm) ノンドープト・アモルファスシリコン膜２１ ：ノンドープト・アモルファスシリコン膜(30nm) シリコン膜１１ ：ドープト・アモルファスシリコン膜(490nm) ノンドープト・アモルファスシリコン膜２０ ：ノンドープト・アモルファスシリコン膜(30nm) エンドポイントマーカ層１０：窒化シリコン膜(1〜2nm) シリコン膜９ ：ドープト・アモルファスシリコン膜(150nm)
【００３４】また、発光強度をモニタする方法は以下の
とおりである。 （１）ＳｉＮの発光をモニタし、強度が強くなったとこ
ろをエンドポイントとする。モニタする光の波長は、４
４１，４０５，４０９，４１３，４２０，４２４［ｎ
ｍ］等とする。 （２）エンドポイントマーカ層１２の検出にはＣＮの発
光モニタし、強度が強くなったところをエンドポイント
とする。モニタする光の波長は，３８７，４１８，６４
７，６９３，７０９，７８５［ｎｍ］等とする。なお、
上記ＣＮのＣは、製造工程においてレジストから供給さ
れたものである。
とおりである。 （１）ＳｉＮの発光をモニタし、強度が強くなったとこ
ろをエンドポイントとする。モニタする光の波長は、４
４１，４０５，４０９，４１３，４２０，４２４［ｎ
ｍ］等とする。 （２）エンドポイントマーカ層１２の検出にはＣＮの発
光モニタし、強度が強くなったところをエンドポイント
とする。モニタする光の波長は，３８７，４１８，６４
７，６９３，７０９，７８５［ｎｍ］等とする。なお、
上記ＣＮのＣは、製造工程においてレジストから供給さ
れたものである。
【００３５】また、質量分析によってモニタする方法は
以下のとおりである。 （１）窒素原子Ｎをモニタし、強度が強くなったところ
をエンドポイントとする。 （２）ＳｉＮをモニタし、強度が強くなったところをエ
ンドポイントとする。 （３）ノンドープ層とドープ層におけるＳｉＰの濃度の
違いを利用する。すなわち、エンドポイントマーカ層１
２の検出にはＳｉＰをモニタし、強度が弱くなったとこ
ろをエンドポイントとする。 （４）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰをモニタし、強度の強くなったところをエン
ドポイントとする。
以下のとおりである。 （１）窒素原子Ｎをモニタし、強度が強くなったところ
をエンドポイントとする。 （２）ＳｉＮをモニタし、強度が強くなったところをエ
ンドポイントとする。 （３）ノンドープ層とドープ層におけるＳｉＰの濃度の
違いを利用する。すなわち、エンドポイントマーカ層１
２の検出にはＳｉＰをモニタし、強度が弱くなったとこ
ろをエンドポイントとする。 （４）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰをモニタし、強度の強くなったところをエン
ドポイントとする。
【００３６】［実施例４］ 各層の材料および膜厚を以下のようにする。 シリコン膜１３ ：プラズマＣＶＤノント゛ーフ゜ト・アモルファスシリコン膜(430nm) エンドポイントマーカ層１２：自然酸化膜(1〜2nm) ノンドープト・アモルファスシリコン膜２１ ：ノンドープト・アモルファスシリコン膜(30nm) シリコン膜１１ ：ドープト・アモルファスシリコン膜(490nm) ノンドープト・アモルファスシリコン膜２０ ：ノンドープト・アモルファスシリコン膜(30nm) エンドポイントマーカ層１０：酸化シリコン膜(1〜2nm) シリコン膜９ ：ドープト・アモルファスシリコン膜(150nm)
【００３７】また、発光強度をモニタする方法は以下の
とおりである。 （１）酸素の発光をモニタし、強度が強くなったところ
をエンドポイントとする。モニタする光の波長は、４３
７，４９７，５０２，５３３，５４４，６０５，６１
６，６４６，７００，７２５，７７７［ｎｍ］等とす
る。 （２）ＳｉＯ2 発光をモニタし、強度が強くなったとこ
ろをエンドポイントとする。モニタする光の波長は、２
４１，２３４，２４９［ｎｍ］等とする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰの発光をモニタし、強度が強くなったところ
をエンドポイントとする。エンドポイントマーカ層１０
の検出にはＰの発光をモニタし、強度が弱くなったとこ
ろをエンドポイントとする。モニタする光の波長は、２
１４，２５３［ｎｍ］等とする。
とおりである。 （１）酸素の発光をモニタし、強度が強くなったところ
をエンドポイントとする。モニタする光の波長は、４３
７，４９７，５０２，５３３，５４４，６０５，６１
６，６４６，７００，７２５，７７７［ｎｍ］等とす
る。 （２）ＳｉＯ2 発光をモニタし、強度が強くなったとこ
ろをエンドポイントとする。モニタする光の波長は、２
４１，２３４，２４９［ｎｍ］等とする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰの発光をモニタし、強度が強くなったところ
をエンドポイントとする。エンドポイントマーカ層１０
の検出にはＰの発光をモニタし、強度が弱くなったとこ
ろをエンドポイントとする。モニタする光の波長は、２
１４，２５３［ｎｍ］等とする。
【００３８】また、質量分析によってモニタする方法は
以下のとおりである。 （１）酸素原子Ｏを質量数１６でモニタし、強度が強く
なったところをエンドポイントとする。 （２）ＳｉＯ2 を質量数６０でモニタし、強度が強くな
ったところをエンドポイントとする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰを質量数３１でモニタし、強度が強くなった
ところをエンドポイントとする。 （４）ノンドープ層とドープ層におけるＳｉＰの濃度の
違いを利用する。すなわち、エンドポイントマーカ層９
の検出にはＳｉＰを質量数５９でモニタし、強度の強く
なったところをエンドポイントとする。
以下のとおりである。 （１）酸素原子Ｏを質量数１６でモニタし、強度が強く
なったところをエンドポイントとする。 （２）ＳｉＯ2 を質量数６０でモニタし、強度が強くな
ったところをエンドポイントとする。 （３）ノンドープ層とドープ層におけるＰの濃度の違い
を利用する。すなわち、エンドポイントマーカ層１２の
検出にはＰを質量数３１でモニタし、強度が強くなった
ところをエンドポイントとする。 （４）ノンドープ層とドープ層におけるＳｉＰの濃度の
違いを利用する。すなわち、エンドポイントマーカ層９
の検出にはＳｉＰを質量数５９でモニタし、強度の強く
なったところをエンドポイントとする。
【００３９】なお、実施例４においては、ノンドープト
・アモルファスシリコンをプラズマＣＶＤによって成膜
しているため、ＬＰ−ＣＶＤに比べて低温での成長が可
能であり、犠牲シリコンであるシリコン膜１３の形成時
に熱履歴が少なく、ストリッジ電極１６中に結晶化が生
じにくいという効果を有する。
・アモルファスシリコンをプラズマＣＶＤによって成膜
しているため、ＬＰ−ＣＶＤに比べて低温での成長が可
能であり、犠牲シリコンであるシリコン膜１３の形成時
に熱履歴が少なく、ストリッジ電極１６中に結晶化が生
じにくいという効果を有する。
【００４０】 また、実施例１〜４におけるエッチング条件は、以下のとおりである。 エッチング装置 ：平行平板型リアクティフ゛イオンエッチンク゛装置 圧力 ：１００ｍＴｏｒｒ 電極間ギャップ ：８０ｍｍ Ｃｌ2 ：１５０ｓｃｃｍ ＨＢｒ ：４５０ｓｃｃｍ Ｏ2 ：５ｓｃｃｍ トップ（TOP ）側パワー ：５００Ｗ ボトム（Bottom）側パワー：３００Ｗ
【００４１】
【発明の効果】以上説明したように、本発明はＨＳＧ処
理の際に、ストリッジ電極内にエンドポイントマーカ層
を形成しているため、エッチング深さを安定的に制御す
ることができる。また、エンドポイントマーカ層は、ス
トリッジ電極の加工時にシリコン膜と一緒にエッチング
されてしまうため、除去するための新たな工程を用意す
る必要がない。さらに、シリコン膜内にノンドープト・
アモルファスシリコン膜を２箇所形成することによって
これら２つの膜によって挟まれたアモルファスシリコン
の結晶化を防止でき、ＨＳＧグレインの形状不良を抑制
することができる。
理の際に、ストリッジ電極内にエンドポイントマーカ層
を形成しているため、エッチング深さを安定的に制御す
ることができる。また、エンドポイントマーカ層は、ス
トリッジ電極の加工時にシリコン膜と一緒にエッチング
されてしまうため、除去するための新たな工程を用意す
る必要がない。さらに、シリコン膜内にノンドープト・
アモルファスシリコン膜を２箇所形成することによって
これら２つの膜によって挟まれたアモルファスシリコン
の結晶化を防止でき、ＨＳＧグレインの形状不良を抑制
することができる。
【図１】 本発明に係る製造工程の一つの実施の形態を
示す断面図である。
示す断面図である。
【図２】 図１に引き続く製造工程を示す断面図であ
る。
る。
【図３】 図２に引き続く製造工程を示す断面図であ
る。
る。
【図４】 各層の膜厚を示す断面図である。
【図５】 ノンドープト・アモルファスシリコン膜の膜
厚と、その上に形成されたＨＳＧグレインの形状不良と
の関係を示すグラフである。
厚と、その上に形成されたＨＳＧグレインの形状不良と
の関係を示すグラフである。
【図６】 従来の製造工程を示す断面図である。
【図７】 図６に引き続く製造工程を示す断面図であ
る。
る。
１…シリコン基板、２…ゲート酸化膜、３…ゲート電
極、４…拡散層、５…素子分離膜、６…層間絶縁膜、
７，８，１５…酸化膜、９，１１，１３…シリコン膜、
１０，１２…エンドポイントマーカ層、１４…コンタク
トホール、１５ａ…サイドウォール、１６…ストリッジ
電極、１７…核、１７ａ…ＨＳＧグレイン、１８…誘電
体膜、１９…セルプレート電極。
極、４…拡散層、５…素子分離膜、６…層間絶縁膜、
７，８，１５…酸化膜、９，１１，１３…シリコン膜、
１０，１２…エンドポイントマーカ層、１４…コンタク
トホール、１５ａ…サイドウォール、１６…ストリッジ
電極、１７…核、１７ａ…ＨＳＧグレイン、１８…誘電
体膜、１９…セルプレート電極。
フロントページの続き (56)参考文献 特開 平９−266287（ＪＰ，Ａ) 特開 平６−120172（ＪＰ，Ａ) 特開 平８−124904（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/3065 H01L 21/8242
Claims (8)
- 【請求項１】 ストリッジ電極を有するキャパシタを、
半導体基板上に形成する半導体装置の製造方法におい
て、前記半導体基板に素子を形成する工程と、 この素子の上に層間絶縁膜を形成する工程と、 この層間絶縁膜に前記半導体基板に達する深さのコンタ
クトホールを開孔する工程と、 このコンタクトホールを埋め尽くすとともに、前記層間
絶縁膜上に所定の膜厚の第１のシリコン膜を形成する工
程と、 この第１のシリコン膜の上に、前記ストリッジ電極とは
異なる材料によって形成されるとともに、前記ストリッ
ジ電極のエッチングの際にエッチングストッパとして機
能することのない程度の膜厚の第１のエンドポイントマ
ーカ層を形成する工程と、 この第１のエンドポイントマーカ層の上に、第２のシリ
コン膜を形成する工程と、 この第２のシリコン膜の上に、前記ストリッジ電極とは
異なる材料によって形成されるとともに、前記ストリッ
ジ電極のエッチングの際にエッチングストッパとして機
能することのない程度の膜厚の第２のエンドポイントマ
ーカ層を形成する工程と、 この第２のエンドポイントマーカ層の上に、第３のシリ
コン膜を形成する工程と、 この第３のシリコン膜を、エッチングされた物質の種類
をモニタしながらその濃度変化に応じてエッチングし、
前記コンタクトホールの上方に所定の幅のシリコン膜を
形成する工程と、 この所定の幅のシリコン膜の両側に、酸化シリコンから
なるサイドウォールを形成する工程と、 前記第１のシリコン膜を、エッチングされた物質の種類
をモニタしながらその濃度変化に応じてエッチングし、
前記第１のシリコン膜に所定の深さの開孔を施すことに
よってストリッジ電極を形成する工程と、 前記サイドウォールを除去した後に、前記ストリッジ電
極の表面に誘電体膜を形成し、さらにこの誘電体膜の上
にセルプレート電極を形成する工程とを備えたことを 特
徴とする半導体装置の製造方法。 - 【請求項２】 請求項１において、前記エンドポイントマーカ層は、その膜厚が１〜２ｎｍ
の酸化シリコンによって形成されていることを 特徴とす
る半導体装置の製造方法。 - 【請求項３】 請求項１において、前記第１，第２および第３のシリコン膜は、不純物を含
むドープト・アモルファスシリコンによって形成されて
いる ことを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１において、前記第３のシリコン膜は、不純物を含まないノンドープ
ト・アモルファスシリコンによって形成されている こと
を特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１において、 前記ストリッジ電極の表面に、ＨＳＧグレインを形成す
る ことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項３において、前記不純物は、リンである ことを特徴とする半導体装置
の製造方法。 - 【請求項７】 請求項５において、前記第１のエンドポイントマーカ層と前記第２のシリコ
ン膜との界面、および、前記第２のシリコン膜と前記第
２のエンドポイントマーカ層との界面に、それぞれ所定
の膜厚のノンドープト・アモルファスシリコン膜を形成
した ことを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項７において、前記ノンドープト・アモルファスシリコン膜の膜厚は、
３０ｎｍ以上である ことを特徴とする半導体装置の製造
方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30553097A JP3221376B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置の製造方法 |
| TW087118275A TW396437B (en) | 1997-11-07 | 1998-11-03 | A method of manufacturing a semiconductor device |
| US09/187,488 US6187623B1 (en) | 1997-11-07 | 1998-11-06 | Method of manufacturing semiconductor device |
| KR1019980047423A KR100306691B1 (ko) | 1997-11-07 | 1998-11-06 | 반도체장치의제조방법 |
| GB9824430A GB2331182A (en) | 1997-11-07 | 1998-11-06 | Manufacturing a semiconductor device having a capacitor |
| CN98124152A CN1217565A (zh) | 1997-11-07 | 1998-11-07 | 制造半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30553097A JP3221376B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145419A JPH11145419A (ja) | 1999-05-28 |
| JP3221376B2 true JP3221376B2 (ja) | 2001-10-22 |
Family
ID=17946268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30553097A Expired - Fee Related JP3221376B2 (ja) | 1997-11-07 | 1997-11-07 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6187623B1 (ja) |
| JP (1) | JP3221376B2 (ja) |
| KR (1) | KR100306691B1 (ja) |
| CN (1) | CN1217565A (ja) |
| GB (1) | GB2331182A (ja) |
| TW (1) | TW396437B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3246476B2 (ja) * | 1999-06-01 | 2002-01-15 | 日本電気株式会社 | 容量素子の製造方法、及び、容量素子 |
| US6780704B1 (en) * | 1999-12-03 | 2004-08-24 | Asm International Nv | Conformal thin films over textured capacitor electrodes |
| US6440869B1 (en) * | 2000-06-26 | 2002-08-27 | Vanguard International Semiconductor Corporation | Method of forming the capacitor with HSG in DRAM |
| JP2002261257A (ja) | 2001-03-05 | 2002-09-13 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7713813B2 (en) * | 2005-08-31 | 2010-05-11 | Micron Technology, Inc. | Methods of forming capacitors |
| JP5524453B2 (ja) | 2008-05-15 | 2014-06-18 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコンウェーハのエッチング方法及びエッチング装置 |
| JP2011066164A (ja) * | 2009-09-16 | 2011-03-31 | Tokyo Electron Ltd | マスクパターンの形成方法及び半導体装置の製造方法 |
| JP5471988B2 (ja) * | 2010-09-08 | 2014-04-16 | 日立金属株式会社 | 圧電体薄膜ウェハの製造方法、圧電体薄膜素子及び圧電体薄膜デバイス、並びに圧電体薄膜ウェハの加工方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01259535A (ja) * | 1988-04-08 | 1989-10-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5043292A (en) * | 1990-05-31 | 1991-08-27 | National Semiconductor Corporation | Self-aligned masking for ultra-high energy implants with application to localized buried implants and insolation structures |
| TW243541B (ja) | 1991-08-31 | 1995-03-21 | Samsung Electronics Co Ltd | |
| JP3100192B2 (ja) * | 1991-09-02 | 2000-10-16 | 東京エレクトロン株式会社 | プラズマエッチャーのエンドポイント検出装置 |
| DE4321638A1 (de) * | 1992-09-19 | 1994-03-24 | Samsung Electronics Co Ltd | Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung |
| US5656531A (en) * | 1993-12-10 | 1997-08-12 | Micron Technology, Inc. | Method to form hemi-spherical grain (HSG) silicon from amorphous silicon |
| US5413950A (en) * | 1994-04-22 | 1995-05-09 | United Microelectronics Corporation | Method of forming a DRAM stacked capacitor cell |
| US5380673A (en) * | 1994-05-06 | 1995-01-10 | United Microelectronics Corporation | Dram capacitor structure |
| JP3242526B2 (ja) * | 1994-05-24 | 2001-12-25 | オリンパス光学工業株式会社 | プラズマエッチャーのエンドポイント検出装置 |
| JPH0837240A (ja) | 1994-07-22 | 1996-02-06 | Nec Corp | 半導体装置の製造方法 |
| US5946566A (en) * | 1996-03-01 | 1999-08-31 | Ace Memory, Inc. | Method of making a smaller geometry high capacity stacked DRAM device |
| JP2795313B2 (ja) * | 1996-05-08 | 1998-09-10 | 日本電気株式会社 | 容量素子及びその製造方法 |
-
1997
- 1997-11-07 JP JP30553097A patent/JP3221376B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-03 TW TW087118275A patent/TW396437B/zh not_active IP Right Cessation
- 1998-11-06 GB GB9824430A patent/GB2331182A/en not_active Withdrawn
- 1998-11-06 KR KR1019980047423A patent/KR100306691B1/ko not_active IP Right Cessation
- 1998-11-06 US US09/187,488 patent/US6187623B1/en not_active Expired - Fee Related
- 1998-11-07 CN CN98124152A patent/CN1217565A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100306691B1 (ko) | 2001-12-17 |
| GB9824430D0 (en) | 1999-01-06 |
| GB2331182A (en) | 1999-05-12 |
| TW396437B (en) | 2000-07-01 |
| KR19990045060A (ko) | 1999-06-25 |
| CN1217565A (zh) | 1999-05-26 |
| JPH11145419A (ja) | 1999-05-28 |
| US6187623B1 (en) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5284787A (en) | Method of making a semiconductor memory device having improved electrical characteristics | |
| US7846826B2 (en) | Method of manufacturing a semiconductor device with multilayer sidewall | |
| JPH0774317A (ja) | 半導体装置の製造方法 | |
| US6218237B1 (en) | Method of forming a capacitor | |
| JPH0326547B2 (ja) | ||
| US5508223A (en) | Method for manufacturing DRAM cell with fork-shaped capacitor | |
| JPH08330543A (ja) | 半導体素子のキャパシター製造方法 | |
| KR100477807B1 (ko) | 캐패시터 및 그의 제조 방법 | |
| KR100414204B1 (ko) | 캐퍼시터 소자를 갖는 반도체 메모리 장치 및 그 형성 방법 | |
| US6479855B1 (en) | Capacitor and conductive line constructions and semiconductor processing methods of forming capacitors and conductive lines | |
| JP3221376B2 (ja) | 半導体装置の製造方法 | |
| JP2751906B2 (ja) | 容量素子の形成方法 | |
| JPH11261025A (ja) | 半導体装置の製造方法 | |
| US6458604B1 (en) | Method for fabricating capacitor | |
| JPH0629463A (ja) | 半導体素子の製造方法 | |
| US20010030336A1 (en) | Semiconductor device with stack electrode formed using HSG growth | |
| US5928966A (en) | Method for manufacturing a stacked electrode for a semiconductor device | |
| KR20020010830A (ko) | 반도체 메모리 소자의 커패시터 제조 방법 | |
| US6214687B1 (en) | Method of forming a capacitor and a capacitor construction | |
| JP2611744B2 (ja) | 半導体装置の製造方法 | |
| US6686234B1 (en) | Semiconductor device and method for fabricating the same | |
| JPH1117149A (ja) | 半導体装置及びその製造方法 | |
| KR0126624B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR0147490B1 (ko) | 스택 캐패시터의 제조방법 | |
| KR100275947B1 (ko) | 반도체의커패시터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |