DE4447229A1 - Halbleiterspeichervorrichtung und Verfahren zu ihrer Herstellung - Google Patents
Halbleiterspeichervorrichtung und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE4447229A1 DE4447229A1 DE4447229A DE4447229A DE4447229A1 DE 4447229 A1 DE4447229 A1 DE 4447229A1 DE 4447229 A DE4447229 A DE 4447229A DE 4447229 A DE4447229 A DE 4447229A DE 4447229 A1 DE4447229 A1 DE 4447229A1
- Authority
- DE
- Germany
- Prior art keywords
- polysilicon
- storage electrode
- spacer
- oxide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 101
- 229920005591 polysilicon Polymers 0.000 claims abstract description 101
- 125000006850 spacer group Chemical group 0.000 claims abstract description 56
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000003860 storage Methods 0.000 claims description 77
- 238000005530 etching Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910004481 Ta2O3 Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 abstract 2
- 230000010354 integration Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich im allgemeinen
auf eine Halbleiterspeichervorrichtung und ein Verfahren zu
deren Herstellung, und insbesondere auf eine Verbesserung zum
Sicherstellen der Kapazität und der Zuverlässigkeit in Ver
bindung mit dem Verfahren.
Wichtige Faktoren im Zusammenhang mit der Integration
eines DRAM, einer universellen Halbleiterspeichervorrichtung,
sind die Verringerung der Zellenfläche und der Ladungsspei
cherkapazität. Das bedeutet, daß eine hohe Integration eines
integrierten Halbleiterschaltkreises durch eine große Ver
ringerung der Einheitsflächen von Chips und Zellen erreicht
wird, wobei aber eine ausreichende Ladungsspeicherkapazität
sichergestellt wird. Folglich sind hochpräzise Verfahrens
techniken erforderlich, um die Ladungsspeicherkapazität einer
Zelle und auch die Zuverlässigkeit einer Zelle sicherzustel
len.
Um den Hintergrund der vorliegenden Erfindung besser zu
verstehen, wird eine herkömmliche Halbleiterspeichervorrich
tung zusammen mit ihrem Herstellungsverfahren in Verbindung
mit Fig. 5 gezeigt.
Wie in Fig. 5 gezeigt, umfaßt die herkömmliche
Halbleiterspeichervorrichtung grob einen MOS- (Metall
-Oxyd-Halbleiter) FET und einen Kondensator. Für den MOSFET
wird ein Halbleitersubstrat 1 zunächst mit einem Feldoxyd 2
versehen, und eine Gateoxydschicht 3 wird darauf gewachsen.
Danach wird Polysilizium zur Implantation von Dotierstoffen
und zum Formen einer Gateelektrode 4 abgeschieden, und eine
Wortleitung 4′ wird geformt. Dann wird ein Oxydabstandsele
ment an einer Seitenwand der Gateelektrode 4 verwendet, um
aktive Bereiche 6, 6′ einer leicht dotierten Drainstruktur
(LDD) zu formen, wodurch die elektrischen Eigenschaften des
MOSFETs verbessert werden können. Für den Kondensator wird
zunächst eine Deckenisolationsschicht 7 über dem MOSFET ge
formt, um ihn zu planarisieren, und dann wird sie selektiv
geätzt, um ein Kontaktloch zu formen, das den aktiven Bereich
6 freilegt. Danach wird verunreinigungsdotiertes Polysilizium
derart abgeschieden, daß es in Kontakt mit dem aktiven Be
reich 6 kommt, und dann zum Bilden einer Speicherelektrode 11
geformt. Auf der Speicherelektrode wird eine zusammenge
setzte, dielektrische Nitrid-Oxyd- (hiernach "NO" bezeichnet)
oder eine Oxyd-Nitrid-Oxyd- (hiernach "ONO" bezeichnet)
Schicht 15 aufgewachsen, auf die verunreinigungsdotiertes
Polysilizium aufgewachsen und dann zu einer Plattenelektrode
16 geformt wird.
Eine solche herkömmliche Halbleiterspeicherelektrode er
weist sich als ungeeignet für eine hohe Integration der Halb
leitervorrichtung, da es bei dieser Struktur praktisch unmög
lich ist, die zum Erreichen der hohen Integration notwendige
Kapazität zu erreichen.
Es ist daher eine Aufgabe der vorliegenden Erfindung,
die obigen Probleme, die beim Stand der Technik angetroffen
werden, zu überwinden, und ein Verfahren zum Herstellen einer
Halbleiterspeichervorrichtung, die in der Lage ist, eine aus
reichende Kapazität für die Speicherelektrode sicherzustel
len, zur Verfügung zu stellen.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
eine Halbleiterspeichervorrichtung zur Verfügung zu stellen,
die in der Kapazität der Speicherelektrode und in ihrer Zu
verlässigkeit verbessert ist.
Diese und weitere Aufgaben werden durch die in den bei
gefügten Patentansprüchen definierte Halbleiterspeichervor
richtung und das Verfahren zu ihrer Herstellung gelöst.
Insbesondere können die obigen Aufgaben entsprechend ei
nem Gesichtspunkt der vorliegenden Erfindung gelöst werden
durch ein Verfahren zur Herstellung einer
Halbleiterspeichervorrichtung, das folgende Verfahrens
schritte umfaßt: (A) Aufwachsen einer Feldoxydschicht in
einem LOCOS-Schritt auf einer Halbleiterscheibe, die mit ei
ner P-Wanne versehen ist, und Herstellen eines MOSFETs mit
einem aktiven Bereich mit einer LDD-Struktur; (B) Abscheiden
eines isolierenden Deckenoxydfilms über die resultierende
Struktur, Planarisieren des isolierenden Deckenoxydfilms
durch Ätzen, Abscheiden einer Barrieren-Siliziumnitridschicht
und eines ersten Speicherelektroden-Polysiliziums in dieser
Reihenfolge, und selektives Ätzen des ersten
Speicherelektroden-Polysiliziums, der Barrieren-Silizium
nitridschicht und des isolierenden Oxydfilms mit einer Maske
für ein Kontaktloch, um eine Vertiefung zu bilden; (C) Ab
scheiden von Polysilizium über der resultierenden Struktur,
anisotropes Ätzen des Polysiliziums, um ein
Polysilizium-Abstandselement an einer Seitenwand der Vertie
fung zu erzeugen, Ätzen des isolierenden Oxydfilms, um ein
Kontaktloch zu bilden, wobei das erste
Speicherelektroden-Polysilizium und das Polysilizium-Ab
standselement als Maske dienen, Bilden eines verunreinigungs
dotierten, zweiten Speicherelektroden-Polysiliziums auf der
resultierenden Struktur auf solche weise, daß es mit dem
Sourcebereich des MOSFETs verbunden ist, Abscheiden eines
lichtempfindlichen Films über dem zweiten Speicher
elektroden-Polysilizium und zweimaliges Belichten des licht
empfindlichen Films mit der Maske für das Kontaktloch und ei
ner Maske für die Speicherelektrode, um eine Struktur des
lichtempfindlichen Films zu erzeugen; (D) selektives Ätzen
des zweiten Speicherelektroden-Polysiliziums unter Verwendung
der lichtempfindlichen Filmstruktur als Maske, um eine Struk
tur des zweiten Speicherelektroden-Polysiliziums zu erzeugen,
Entfernen der lichtempfindlichen Filmstruktur, Abscheiden ei
nes Deckenoxydfilms über der Struktur des zweiten
Speicherelektroden-Polysiliziums und anisotropes Ätzen des
Deckenoxydfilms, um ein Opfer-Oxydabstandselement an einer
Seitenwand der Struktur des zweiten Speicherelektro
den-Polysiliziums zu formen; (E) selektives Ätzen des ersten
Speicherelektroden-Polysiliziums und der Struktur des zweiten
Speicherelektroden-Polysiliziums bis das Barrie
ren-Siliziumnitrid freigelegt wird, wobei das
Opfer-Oxydabstandselement als Maske dient; (F) Abscheiden
eines dritten Speicherelektroden-Polysiliziums, um das
Opfer-Oxydabstandselement vollständig zu bedecken,
anisotropes Ätzen des dritten Speicherelektroden-Po
lysiliziums in einem solchen Maße, daß ein oberer Bereich des
Opfer-Oxydabstandselementes freigelegt wird, um eine Struktur
des dritten Speicherelektroden-Polysiliziums an einer Flanke
des Opferoxyd-Abstandselements zu formen, wobei die Struktur
des dritten Speicherelektroden-Polysiliziums eine Struktur
aus einem hohlen Zylinder in der Form eines Abstandselements
und einem vollen Zylinder in der Form eines Abstandselements
im zentralen Bereich des hohlen Zylinders in der Form eines
Abstandselements und über dem Kontaktloch aufweist, und Ent
fernen des Opfer-Oxydabstandselements durch Naßätzen, wobei
das Barrieren-Siliziumnitrid als Ätzstopper dient; und (G)
Aufwachsen einer dielektrischen Schicht entlang der freige
legten Oberfläche der Strukturen dem ersten, zweiten und
dritten Speicherelektroden-Polysilizium, Abscheiden von
verunreinigungsdotiertem Polysilizium und Strukturieren des
verunreinigungsdotierten Polysiliziums, um eine Plattenelek
trode herzustellen.
Entsprechend einem weiteren Gesichtspunkt der vorliegen
den Erfindung wird eine Halbleiterspeichervorrichtung zur
Verfügung gestellt, die umfaßt: eine Speicherelektrode, die
mit einem Sourcebereich eines MOSFETs verbunden ist und mit
einer größeren Fläche als die Maske dafür hergestellt wird
und eine Struktur besitzt, die einen hohlen Zylinder in der
Form eines Abstandselements aus verunreinigungsdotiertem
Polysilizium, der drei getrennte, volle Zylinder aus
verunreinigungsdotiertem Polysilizium darin umfaßt, eine das
Kontaktloch ausfüllende Säule und eine scheibenförmige Platte
umfaßt, wobei der hohle Zylinder in der Form eines Abstands
elements und die drei getrennten Zylinder auf der
scheibenförmigen Platte stehen, von der sich die Säule zum
aktiven Bereich hin erstreckt.
Die obigen Aufgaben und weitere Vorteile der vorliegen
den Erfindung werden deutlicher aus einer Detailbeschreibung
der bevorzugten Ausführungsbeispiele der vorliegenden Erfin
dung in Verbindung mit den beigefügten Zeichnungen.
Fig. 1 ist ein Layout, das Masken nach der vorliegenden
Erfindung zeigt.
Die Fig. 2A bis 2D sind schematische Querschnitte, im
allgemeinen entlang der Linie A-A′ der Fig. 1, die ein Ver
fahren zur Herstellung einer Halbleitervorrichtung nach einem
ersten Ausführungsbeispiel der vorliegenden Erfindung zeigen.
Fig. 2E ist ein schematischer Querschnitt, im allgemei
nen entlang der Linie B-B′ der Fig. 1, der eine Halbleiter
vorrichtung nach einem ersten Ausführungsbeispiel der vorlie
genden Erfindung zeigt.
Fig. 3 ist ein schematischer Querschnitt, der eine Halb
leitervorrichtung nach einem zweiten Ausführungsbeispiel der
vorliegenden Erfindung zeigt.
Fig. 4 ist ein schematischer Querschnitt, der eine Halb
leitervorrichtung nach einem dritten Ausführungsbeispiel der
vorliegenden Erfindung zeigt.
Fig. 5 ist ein schematischer Querschnitt, der eine Halb
leitervorrichtung nach dem Stand der Technik zeigt.
Die bevorzugten Ausführungsbeispiele der vorliegenden
Erfindung werden am besten unter Bezugnahme auf die beigefüg
ten Zeichnungen verstanden, in denen gleiche Bezugszeichen
für ähnlich und entsprechende Teile verwendet werden.
In Fig. 1 ist eine Reihe von Masken zur Herstellung ei
ner Halbleiterspeichervorrichtung nach der vorliegenden Er
findung gezeigt, welche eine Maske für den Isolationsbereich
a, Masken für die Gatelektrode und Wortleitung b, eine Maske
für das Kontaktloch c und Masken für die Speicherelektrode d
umfassen.
In den Fig. 2A bis 2D sind die bevorzugten Herstel
lungsschritte für eine Halbleiterspeichervorrichtung entspre
chend einem ersten Ausführungsbeispiel der vorliegenden Er
findung im allgemeinen in einer Ansicht entlang der Linie
A-A′ der Fig. 1 gezeigt.
Wie in Fig. 2A gezeigt, wird eine MOSFET-Struktur in ei
ner Halbleiterscheibe hergestellt und dann mit einer licht
empfindlichen Filmstruktur für eine Speicherelektrode verse
hen.
Für die MOSFET-Struktur wird auf einer Halbleiterscheibe
1 mit einer P-Wanne zunächst ein Feldoxyd 2 in einem
LOCOS-Verfahren aufgewachsen. Dann werden ein Gateoxyd 3 und
Polysilizium für die Gateelektrode und Wortleitung ohne zeit
liche Verzögerung abgeschieden. Danach wird dieses
Polysilizium mit Dotierstoffen dotiert und unter Verwendung
der Masken für die Gateelektrode und Wortleitung b der Fig. 1
geätzt, um eine Struktur für die Gateelektrode 4 und die
Wortleitung 4′ zu erzeugen. Danach werden aktive Bereiche 6,
6′ mit einer LDD-Struktur durch Implantation von n-Typ-Ionen
mit einer geringen Dichte in die Halbleiterscheibe 1 und an
schließendes Bilden von Oxyd-Abstandselementen 5 an einer
Seitenwand der Gateelektrode und Implantation von n-Typ-Ionen
mit einer relativ hohen Dichte in die Halbleiterscheibe 1 ge
formt. Als Ergebnis wird ein MOSFET erhalten.
Als nächstes wird die MOSFET-Struktur mit einem
isolierenden Deckenoxydfilm 7 abgedeckt, der selbst einer
Ätzung zu seiner Planarisierung unterworfen wird. Anschlie
ßend wird ein Decken-Barrieren-Siliziumnitrid 8 auf dem
planarisierten Oxydfilm 7 abgeschieden, worauf eine Abschei
dung eines ersten Speicherelektroden-Polysiliziums 9 auf der
Barrieren-Siliziumnitridschicht 8 erfolgt. Unter Verwendung
der Maske für das Kontaktloch c der Fig. 1 werden das erste
Speicherelektroden-Polysilizium 9, die Siliziumnitridschicht
8 und ein Bereich des isolierenden Oxydfilms 7 in vorgegebe
nen Bereichen entfernt, um eine Vertiefung zu bilden. Dann
wird ein Decken-Polysilizium über der resultierenden Struktur
abgeschieden und einer anisotropen Ätzung unterworfen, um ein
Polysilizium-Abstandselement 10 an einer Seitenwand der Ver
tiefung zu bilden. Unter Verwendung des ersten
Speicherelektroden-Polysiliziums 9 und des Polysilizium-Ab
standselements 10 als Ätzstopper wird der freigelegte, iso
lierende Oxydfilm 7 selektiv geätzt, um ein Kontaktloch zu
bilden, das eine Fläche des Sourcebereichs des MOSFETs frei
legt. Danach wird ein verunreinigungsdotiertes, zweites
Speicherelektroden-Polysilizium 11 derart abgeschieden, daß
es in Kontakt mit dem Sourcebereich 6 des MOSFETs kommt. Ein
lichtempfindlicher Film wird abgeschieden, mit der Maske für
das Kontaktloch c und der Maske für die Speicherelektrode d
doppelt belichtet und entwickelt, um eine lichtempfindliche
Filmstruktur 12 zu bilden.
Das verunreinigungsdotierte, zweite Speicherelektroden
-Polysilizium 11 kann durch Abscheiden von reinem
Polysilizium und Implantation von Dotierstoffen in dasselbe
erzeugt werden. Sowohl das erste Speicherelektro
den-Polysilizium 9 als auch das Polysilizium-Abstandselement
10 können aus reinem Polysilizium bestehen, um die
Ätzselektivität zwischen ihnen und dem Oxydfilm 7 zu verbes
sern. In diesem Fall ist der isolierenden Oxydfilm 7 mit
Dotierstoffen dotiert.
Fig. 2B ist ein Querschnitt nach dem selektiven Ätzen
des zweiten Speicherelektroden-Polysiliziums 11 unter Verwen
dung des lichtempfindlichen Films 12 als Barriere, um eine
Struktur des zweiten Speicherelektroden-Polysiliziums 11 zu
erzeugen, die aus getrennten, vollen Zylindern und einer das
Kontaktloch füllenden Säule besteht, dem das Bilden eines
Opfer-Oxydabstandselements 13 an einer Seitenwand des ge
trennten, vollen Zylinders folgt. Für das Opfer
-Oxydabstandselement 13 wird zunächst der lichtempfindliche
Film 12 entfernt, und dann wird ein Oxyd so dick abgeschie
den, daß es den vollen Zylinder der Struktur des zweiten
Speicherelektroden-Polysiliziums 11 hinreichend bedecken
kann, und einer anisotropen Ätzung unterworfen. In dieser Fi
gur ist außerdem die Bildung einer Struktur des ersten
Speicherelektroden-Polysiliziums 9 gezeigt. Die Struktur des
ersten Speicherelektroden-Polysiliziums 9 wird durch einen
Ätzvorgang unter Verwendung des Opfer-Oxydabstandselements 13
als Maske geformt. Das heißt, daß das erste
Speicherelektroden-Polysilizium 9 und die das Kontaktloch
füllende Säule solange geätzt werden, bis das
Barrieren-Siliziumnitrid 8 freigelegt wird, wobei der
Opfer-Oxydabstandsfilm 13 als Maske dient.
Fig. 2C ist ein Querschnitt nach dem Abscheiden eines
dritten Speicherelektroden-Polysiliziums 14 mit einer solchen
Dicke, daß das Opfer-Oxydabstandselement 13 vollständig be
deckt ist, und nach dem anisotropen Ätzen auf eine Weise, daß
ein oberer Bereich des Opfer-Oxydabstandselements 13 freige
legt wird, um eine Struktur des dritten Speicherelek
troden-Polysiliziums 14 an einer Flanke des Opfer-Oxyd
abstandselements 13 zu bilden, worauf das Entfernen des
Opfer-Oxydabstandselements 13 folgt. Diese Entfernen des
Opfer-Oxydabstandselements 13 wird durch Naßätzen unter Ver
wendung der Barrieren-Siliziumnitridschicht 8 als Ätzstopper
für das verwendete chemische Ätzmittel durchgeführt. Wie in
dieser Figur gezeigt, besteht die Struktur des dritten
Speicherelektroden-Polysiliziums 14 aus einem hohlen Zylinder
in der Form eines Abstandselements und einem vollen Zylinder
in der Form eines Abstandselements im zentralen Bereich des
hohlen Zylinders in der Form eines Abstandselements. Der
volle Zylinder in der Form eines Abstandselements ist zwi
schen den beiden getrennten, vollen Zylindern des zweiten
Speicherelektroden-Polysiliziums 14 in einem Abstand davon
angeordnet.
Fig. 2D ist ein Querschnitt nach dem Aufwachsen einer
zusammengesetzten, dielektrischen Schicht 15 des NO- oder
ONO-Typs auf der freigelegten Oberfläche der Strukturen des
ersten, zweiten und dritten Speicherelektroden-Polysiliziums
8, 11, 14, worauf die Herstellung einer Plattenelektrode 16
folgt. Die Plattenelektrode 16 wird durch Abscheidung eines
verunreinigungsdotierten Polysiliziums und durch
Strukturieren des Polysiliziums erzeugt. Durch anschließende
Ausglühprozesse, die das Aufwachsen der dielektrischen
Schicht 15 umfassen, werden Dotierstoffe in die Struktur des
ersten Speicherelektroden-Polysiliziums 9 und das
Polysilizium-Abstandselement 10 diffundiert, und somit können
diese letztendliche zusammen mit dem Speicherelektro
den-Polysilizium 11 als Speicherelektrode dienen. Als
Ergebnis wird eine Halbleiterspeichervorrichtung mit einer
neuartigen Struktur erhalten. Anstelle der zusammengesetzten,
dielektrischen Schicht 15 des NO- oder ONO-Typs kann eine
dielektrische Schicht aus Tantaloxyd (Ta₂O₃) verwendet wer
den. Die Plattenelektrode kann aus Polycide oder ähnlichen
leitfähigen Materialien hergestellt werden. Folglich besteht
die Speicherelektrode aus verunreinigungsdotiertem Polysili
zium, das einen hohlen Zylinder in der Form eines Abstands
elements, der drei getrennte, volle Zylinder aus verunrei
nigungsdotiertem Polysilizium darin umfaßt, einer das Kon
taktloch ausfüllenden Säule und einer scheibenförmigen
Platte, wobei der hohle Zylinder in der Form eines Abstands
elements und die drei getrennten Zylinder auf der
scheibenförmigen Platte stehen, von der sich die Säule zum
aktiven Bereich hin erstreckt.
Fig. 2E ist ein Querschnitt der Halbleiter
speichervorrichtung, die nach dem ersten Ausführungsbeispiel
der vorliegenden Erfindung hergestellt wird, entlang der Li
nie B-B′ der Fig. 1.
In Fig. 3 ist eine Halbleiterspeichervorrichtung nach
einem zweiten Ausführungsbeispiel der vorliegenden Erfindung
gezeigt. Wie in der Figur gezeigt, ist der volle Zylinder in
der Form eines Abstandselements des dritten Speicher
elektroden-Polysiliziums 14 über dem Kontakt gespalten, und
somit hat die Speicherelektrode eine vergrößerte, effektive
Fläche. Dies wird durch Steuern der Dicken des
Opfer-Oxydabstandsfilms 13 der Fig. 2B und des dritten
Speicherelektroden-Polysiliziums 14 der Fig. 2C erreicht.
In Fig. 4 ist eine Halbleiterspeichervorrichtung nach
einem dritten Ausführungsbeispiel der vorliegenden Erfindung
gezeigt, die ohne Verwendung des Barrieren-Siliziumnitrids
der Fig. 2A hergestellt wird. Folglich wird, wenn der
Opfer-Oxydabstandsfilm 13 der Fig. 2C mit einem chemischen
Ätzmittel geätzt wird, die Speicherelektrode unterschnitten,
wie in Fig. 4 gezeigt. Folglich wird die effektive Fläche der
Speicherelektrode vergrößert.
Wie hiervor beschrieben, umfaßt die Halbleiter
speichervorrichtung nach der vorliegenden Erfindung: eine
Speicherelektrode, die mit einem Sourcebereich eines MOSFETs
verbunden ist und mit einer größeren Fläche als die Maske da
für hergestellt wird und eine Struktur besitzt, die einen
hohlen Zylinder in der Form eines Abstandselements aus
verunreinigungsdotiertem Polysilizium, der drei getrennte,
volle Zylinder aus verunreinigungsdotiertem Polysilizium
darin umfaßt, eine das Kontaktloch ausfüllende Säule und eine
scheibenförmige Platte umfaßt, wobei der hohle Zylinder in
der Form eines Abstandselements und die drei getrennten Zy
linder auf der scheibenförmigen Platte stehen, von der sich
die Säule zum aktiven Bereich hin erstreckt. Folglich bringt
das Verfahren nach der vorliegenden Erfindung den Vorteil,
daß die effektive Fläche der Speicherelektrode der
Halbleitervorrichtung vergrößert wird, wodurch die Kapazität
erhöht wird. Zusätzlich wird die Vorrichtung zuverlässiger
und somit steigt ihr Preis.
Weitere Merkmale, Vorteile und Ausführungsformen der
hierin offengelegten Erfindung sind dem Fachmann nach dem Le
sen der vorstehenden Offenlegung sofort offensichtlich. Daher
sind, auch wenn die speziellen Ausführungsbeispiele der Er
findung in Detail beschrieben wurden, Änderungen und
Modifikationen dieser Ausführungsbeispiele möglich, ohne daß
vom Umfang und Wesen der Erfindung, wie sie beansprucht wird,
abgewichen wird.
Claims (12)
1. Verfahren zur Herstellung einer
Halbleiterspeichervorrichtung, dadurch gekennzeichnet, daß es
folgende Verfahrensschritte umfaßt:
- (A) Aufwachsen einer Feldoxydschicht (2) in einem LOCOS-Schritt auf einer Halbleiterscheibe (1), die mit einer P-Wanne versehen ist, und Herstellen eines MOSFETs mit einem aktiven Bereich mit einer LDD-Struktur;
- (B) Abscheiden eines isolierenden Deckenoxydfilms (7) über die resultierende Struktur, Planarisieren des isolieren den Deckenoxydfilms durch Ätzen, Abscheiden einer Barrieren-Siliziumnitridschicht (8) und eines ersten Speicherelektroden-Polysiliziums (9) in dieser Reihenfolge, und selektives Ätzen des ersten Speicherelektroden-Polysili ziums, der Barrieren-Siliziumnitridschicht und des isolieren den Oxydfilms mit einer Maske für ein Kontaktloch (c), um eine Vertiefung zu bilden;
- (C) Abscheiden von Polysilizium (10) über der resultierenden Struktur, anisotropes Ätzen des Polysiliziums, um ein Polysilizium-Abstandselement (10) an einer Seitenwand der Vertiefung zu erzeugen, Ätzen des isolierenden Oxydfilms, um ein Kontaktloch zu bilden, wobei das erste Speicherelek troden-Polysilizium (9) und das Polysilizium-Abstandselement (10) als Maske dienen, Bilden eines verunreinigungsdotierten, zweiten Speicherelektroden-Polysiliziums (11) auf der resultierenden Struktur auf solche weise, daß es mit dem Sourcebereich des MOSFETs verbunden ist, Abscheiden eines lichtempfindlichen Films (12) über dem zweiten Speicher elektroden-Polysilizium (11) und zweimaliges Belichten des lichtempfindlichen Films mit der Maske für das Kontaktloch (c) und einer Maske für die Speicherelektrode (d), um eine Struktur des lichtempfindlichen Films zu erzeugen;
- (D) selektives Ätzen des zweiten Speicherelektro den-Polysiliziums (11) unter Verwendung der lichtempfindli chen Filmstruktur (12) als Maske, um eine Struktur des zwei ten Speicherelektroden-Polysiliziums zu erzeugen, Entfernen der lichtempfindlichen Filmstruktur, Abscheiden eines Decken oxydfilms (13) über der Struktur des zweiten Speicher elektroden-Polysiliziums (11) und anisotropes Ätzen des Deckenoxydfilms, um ein Opfer-Oxydabstandselement (13) an ei ner Seitenwand der Struktur des zweiten Speicherelektroden-Polysiliziums zu formen;
- (E) selektives Ätzen des ersten Speicherelektro den-Polysiliziums (9) und der Struktur des zweiten Speicher elektroden-Polysiliziums (11) bis das Barrieren-Siliziumni trid (8) freigelegt wird, wobei das Opfer-Oxydabstandselement (13) als Maske dient;
- (F) Abscheiden eines dritten Speicherelektroden-Poly siliziums (14), um das Opfer-Oxydabstandselement vollständig zu bedecken, anisotropes Ätzen des dritten Speicherelek troden-Polysiliziums in einem solchen Maße, daß ein oberer Bereich des Opfer-Oxydabstandselementes (13) freigelegt wird, um eine Struktur des dritten Speicherelektroden-Polysiliziums (14) an einer Flanke des Opferoxyd-Abstandselements (13) zu formen, wobei die Struktur des dritten Speicherelektro den-Polysiliziums (14) eine Struktur aus einem hohlen Zylinder in der Form eines Abstandselements und einem vollen Zylinder in der Form eines Abstandselements im zentralen Be reich des hohlen Zylinders in der Form eines Abstandselements und über dem Kontaktloch aufweist, und Entfernen des Opfer-Oxydabstandselements (13) durch Naßätzen, wobei das Barrieren-Siliziumnitrid (8) als Ätzstopper dient; und
- (G) Aufwachsen einer dielektrischen Schicht (15) entlang der freigelegten Oberfläche der Strukturen dem ersten, zwei ten und dritten Speicherelektroden-Polysilizium (9, 11, 13), Abscheiden von verunreinigungsdotiertem Polysilizium (16) und Strukturieren des verunreinigungsdotierten Polysiliziums, um eine Plattenelektrode (16) herzustellen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß das Polysilizium-Abstandselement (13) durch Abscheidung
des Deckpolysiliziums nach dem selektiven Ätzen des isolie
renden Oxydfilms für das Kontaktloch und einem anisotropen
Ätzen des Deckpolysiliziums zum Füllen eines Kantenbereichs
eines oberen Bereichs des Kontaktlochs hergestellt wird, um
dort eine Diskontinuität in der Struktur des dritten
Speicherelektroden-Polysiliziums (14) zu verhindern, wo eine
solche Diskontinuität erzeugt werden kann, wenn das dritte
Speicherelektroden-Polysilizium geätzt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß das zweite Speicherelektroden-Polysilizium (11) durch Ab
scheiden von reinem Polysilizium und Dotieren des reinen
Polysiliziums mit Dotierstoffen hergestellt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß das erste Speicherelektroden-Polysilizium (9) und das
Polysilizium-Abstandselement (10) aus reinem Polysilizium be
stehen, wodurch ihre Ätzselektivität bezüglich des Oxyds
verbessert wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß das erste Speicherelektroden-Polysilizium (9) und das
Polysilizium-Abstandselement (10) durch Verunreinigungsdiffu
sion durch eine Ausglühbehandlung während des Aufwachsens der
dielektrischen Schicht (15) mit Verunreinigungen dotiert wer
den, um ihnen zu ermöglichen, als Speicherelektrode zu die
nen.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß der volle Zylinder in der Form eines Abstandselements der
Struktur der zweiten Speicherelektrode durch Steuern seiner
Dicke und der Dicke des Opfer-Oxydabstandselements gespalten
wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet,
daß das Naßätzen zum Entfernen des Opfer-Oxydabstandselements
(13) in der Abwesenheit von Siliziumnitrid (8) durchgeführt
wird, um einen unterschnitten Bereich unter der Speicherelek
trode unter Verwendung der Unterschiede in der Ätz
selektivität zwischen dem isolierenden Film und dem
Opfer-Oxydabstandselement (13) zu formen.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die dielektrische Schicht (15) aus einer Gruppe ausge
wählt wird, die besteht aus: einer zusammengesetzten
Nitrid-Oxyd-Schicht, einer zusammengesetzten Oxyd-Nitrid-
Oxyd-Schicht und einer Tantaloxyd- (Ta₂O₃) Schicht.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Plattenelektrode (16) aus Polysilizium, Polycide oder
einem ähnlichen leitfähigen Material besteht.
10. Verfahren nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, daß der isolierende Oxydfilm eine verun
reinigungsdotierter, isolierender Oxydfilm ist.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß die Maske für das Kontaktloch (c) und die Maske für die
Elektrode (d) der Reihe nach einer Photolithographie unter
worfen werden, so daß eine doppelte Belichtung durchgeführt
wird.
12. Halbleiterspeichervorrichtung mit einer Speicher
elektrode, die mit einem Sourcebereich (6) eines MOSFETs ver
bunden ist, dadurch gekennzeichnet, daß die Speicherelektrode
und mit einer größeren Fläche als die Maske dafür hergestellt
wird und eine Struktur besitzt, die einen hohlen Zylinder in
der Form eines Abstandselements aus verunreinigungsdotiertem
Polysilizium, der drei getrennte, volle Zylinder aus verun
reinigungsdotiertem Polysilizium darin umfaßt, eine das Kon
taktloch ausfüllende Säule und eine scheibenförmige Platte
umfaßt, wobei der hohle Zylinder in der Form eines Abstands
elements und die drei getrennten Zylinder auf der
scheibenförmigen Platte stehen, von der sich die Säule zum
aktiven Bereich hin erstreckt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930031911A KR950021644A (ko) | 1993-12-31 | 1993-12-31 | 반도체 기억장치 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4447229A1 true DE4447229A1 (de) | 1995-07-06 |
DE4447229C2 DE4447229C2 (de) | 1997-08-21 |
Family
ID=19374834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4447229A Expired - Fee Related DE4447229C2 (de) | 1993-12-31 | 1994-12-30 | Verfahren zur Herstellung einer Halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5492850A (de) |
JP (1) | JP2664130B2 (de) |
KR (1) | KR950021644A (de) |
DE (1) | DE4447229C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19625883A1 (de) * | 1996-04-12 | 1997-10-16 | Lg Semicon Co Ltd | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2679671B2 (ja) * | 1995-03-30 | 1997-11-19 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
US5773341A (en) | 1996-01-18 | 1998-06-30 | Micron Technology, Inc. | Method of making capacitor and conductive line constructions |
US6083831A (en) | 1996-03-26 | 2000-07-04 | Micron Technology, Inc. | Semiconductor processing method of forming a contact pedestal, of forming a storage node of a capacitor |
US5721154A (en) * | 1996-06-18 | 1998-02-24 | Vanguard International Semiconductor | Method for fabricating a four fin capacitor structure |
JPH1022476A (ja) * | 1996-07-02 | 1998-01-23 | Sony Corp | 容量素子 |
SG86315A1 (en) * | 1996-08-21 | 2002-02-19 | Texas Instruments Inc | Stack cell memory device and method of forming the same |
US5710074A (en) * | 1996-10-18 | 1998-01-20 | Vanguard International Semiconductor Corporation | Increased surface area of an STC structure via the use of a storage node electrode comprised of polysilicon mesas and polysilicon sidewall spacers |
US5770510A (en) * | 1996-12-09 | 1998-06-23 | Vanguard International Semiconductor Corporation | Method for manufacturing a capacitor using non-conformal dielectric |
JPH10189898A (ja) * | 1996-12-24 | 1998-07-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6238971B1 (en) * | 1997-02-11 | 2001-05-29 | Micron Technology, Inc. | Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures |
US5879985A (en) * | 1997-03-26 | 1999-03-09 | International Business Machines Corporation | Crown capacitor using a tapered etch of a damascene lower electrode |
US6218260B1 (en) | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
US5780339A (en) * | 1997-05-02 | 1998-07-14 | Vanguard International Semiconductor Corporation | Method for fabricating a semiconductor memory cell in a DRAM |
US5923973A (en) * | 1997-10-24 | 1999-07-13 | Vanguard International Semiconductor Corporation | Method of making greek letter psi shaped capacitor for DRAM circuits |
US5972789A (en) * | 1998-06-01 | 1999-10-26 | Vanguard International Semiconductor Corporation | Method for fabricating reduced contacts using retardation layers |
US6074954A (en) * | 1998-08-31 | 2000-06-13 | Applied Materials, Inc | Process for control of the shape of the etch front in the etching of polysilicon |
JP2000077622A (ja) * | 1998-08-31 | 2000-03-14 | Texas Instr Inc <Ti> | 半導体記憶装置及びその製造方法 |
KR100363083B1 (ko) | 1999-01-20 | 2002-11-30 | 삼성전자 주식회사 | 반구형 그레인 커패시터 및 그 형성방법 |
US6319789B1 (en) * | 1999-01-25 | 2001-11-20 | Micron Techonology, Inc. | Method for improved processing and etchback of a container capacitor |
KR100317042B1 (ko) | 1999-03-18 | 2001-12-22 | 윤종용 | 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법 |
JP3479010B2 (ja) * | 1999-11-04 | 2003-12-15 | Necエレクトロニクス株式会社 | 不揮発性半導体記憶装置の製造方法 |
KR100431819B1 (ko) * | 1999-12-30 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
KR20020043815A (ko) | 2000-12-04 | 2002-06-12 | 윤종용 | 반구형 그레인 커패시터의 제조방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4105501A1 (de) * | 1990-02-23 | 1991-08-29 | Zentr Mikroelekt Dresden Gmbh | Ein-transistor-speicherzellenanordnung und verfahren zu deren herstellung |
DE4224946A1 (de) * | 1991-08-31 | 1993-03-04 | Samsung Electronics Co Ltd | Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6248062A (ja) * | 1985-08-28 | 1987-03-02 | Sony Corp | メモリセル |
JPH0321062A (ja) * | 1989-06-19 | 1991-01-29 | Toshiba Corp | 半導体記憶装置 |
KR940016805A (ko) * | 1992-12-31 | 1994-07-25 | 김주용 | 반도체 소자의 적층 캐패시터 제조 방법 |
JPH0777237B2 (ja) * | 1993-01-04 | 1995-08-16 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
-
1993
- 1993-12-31 KR KR1019930031911A patent/KR950021644A/ko not_active Application Discontinuation
-
1994
- 1994-12-28 JP JP6327743A patent/JP2664130B2/ja not_active Expired - Fee Related
- 1994-12-30 DE DE4447229A patent/DE4447229C2/de not_active Expired - Fee Related
- 1994-12-30 US US08/366,827 patent/US5492850A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4105501A1 (de) * | 1990-02-23 | 1991-08-29 | Zentr Mikroelekt Dresden Gmbh | Ein-transistor-speicherzellenanordnung und verfahren zu deren herstellung |
DE4224946A1 (de) * | 1991-08-31 | 1993-03-04 | Samsung Electronics Co Ltd | Halbleiterbauelement mit einem kondensator und verfahren zu dessen herstellung |
Non-Patent Citations (1)
Title |
---|
IEEE Trans.Electr.Dev., Vol. 38, No. 2, 1991, S. 255-260 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19625883A1 (de) * | 1996-04-12 | 1997-10-16 | Lg Semicon Co Ltd | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben |
DE19625883C2 (de) * | 1996-04-12 | 2001-04-19 | Lg Semicon Co Ltd | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben |
Also Published As
Publication number | Publication date |
---|---|
JPH07326717A (ja) | 1995-12-12 |
US5492850A (en) | 1996-02-20 |
KR950021644A (ko) | 1995-07-26 |
DE4447229C2 (de) | 1997-08-21 |
JP2664130B2 (ja) | 1997-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4447229C2 (de) | Verfahren zur Herstellung einer Halbleiterspeichervorrichtung | |
DE4220497B4 (de) | Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung | |
DE68918619T2 (de) | Verfahren zum Herstellen eines selbstisolierenden source/drain-Kontaktes in einem MOS-Transistor. | |
DE4424933C2 (de) | Verfahren zur Herstellung einer dynamischen Speicherzelle | |
DE69523091T2 (de) | DRAM-Bauteil mit oberem und unterem Kondensator und Herstellungsverfahren | |
DE4332074C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
EP0030640B1 (de) | Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor | |
DE2809233A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE3834241A1 (de) | Halbleitereinrichtung | |
DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
DE68919172T2 (de) | MOSFET und dessen Herstellungsverfahren. | |
DE3785317T2 (de) | Matrix hoher Packungsdichte aus dynamischen VMOS RAM. | |
DE3930016A1 (de) | Halbleitereinrichtung mit feldabschirmtrennung | |
DE19521006C2 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE19542606C2 (de) | MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren | |
DE10012112C2 (de) | Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors | |
DE19825524B4 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
DE102009058844B4 (de) | Sperrschicht-Feldeffekttransistor und Herstellungsverfahren | |
DE10260185B4 (de) | Halbleiterspeicher mit vertikalen Charge-trapping-Speicherzellen und Verfahren zu seiner Herstellung | |
DE4406850C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE3145101C2 (de) | Verfahren zur Herstellung eines Halbleiterspeichers | |
EP0903788A2 (de) | Nichtflüchtige Speicherzelle mit hoher Koppelkapazität | |
DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE10261600B4 (de) | Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE102007015505B4 (de) | Verfahren zur Herstellung einer Halbleiterstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |