KR0155856B1 - 원통형 캐패시터의 제조방법 - Google Patents

Abstract

본 발명은 단순한 공정개선을 통하여 사진식각 공정으로는 형성하기 어려운 미세간격을 갖는 원통형 캐패시터를 신뢰성 있게 제조할 수 있는 방법을 개시한다. 본 발명은 스토리지 노드 패턴을 원통구조로 형성하기 위한 식각 방지막으로ㅅ, 미세 패턴 형성이 용이한 산화(Oxidation) 공정에 의해 형성되는 양측면과 그이외의 영역이 서로 차별화된 두께를 갖는 열산화막을 이용한다. 그 결과, 포토레지스트를 이용한 사진식각 공정으로 패터닝 할 수 없는 미세 간격을 요구하는 캐패시터의 제작에 매우 유용하게 적용할 수 있으며, 공정을 단순화 시킬 수 있다.

Description

원통형 캐패시터의 제조방법

제1a도 내지 제1g도는 종래 기술에 의한 고집적 반도체장치의 캐패시터 제조방법을 각 단계별로 순차적으로 도시한 공정단면도.

제2a도 내지 제2h도는 본 발명에 의한 고집적 반도체 장치의 캐패시터 제조방법을 각 단계별로 순차적으로 도시한 공정단면도이다.

본 발명은 반도체 메모리 장치의 제조방법에 관한 것으로, 특히 고온 산화공정(Thermal Oxidation)을 이용하여 미세한 구조를 갖는 원통형 캐패시터를 제조하는 방법에 관한 것이다.

메모리 셀 면적의 감소에 따른 셀 캐패시턴스의 감소는 DRAM의 집적도 증가에 심각한 장애요인이 되고 있다. 이는 메모리 셀의 독출능력을 저하시키고 소프트 에러율을 증가시킬 뿐만 아니라, 저전압에서의 소자동작을 어렵게 하여 동작시 과다한 전력소모를 초래하기 때문에 반도체 메모리장치의 고집적화를 위해서는 반드시 해결해야 할 과제이다.

집적도 증가와 더불어 단위면적에 확보되는 정전용량과의 상관관계를 고려하여 캐패시턴스 확보를 위한 방안들이 꾸준히 연구되어 오고 있다. 제한된 면적에서 최대한의 캐패시턴스를 얻으려는 많은 연구결과, 그 제조공정이 비교적 간단하면서도 원통구조의 외면과 내면의 영역을 유효 캐패시터 영역으로 활용하여 많은 양의 캐패시턴스 확보가 가능한, 3차원적 스택구조인 원통구조(Cylindrical Structure)의 캐패시터가 제안되었다.

이러한 원통형 캐패시터 제조방법의 한 예로, 동출원인은 포토레지스트 패턴 및 이 패턴의 양측에 형성된 식각 마스크용 스페이서를 이용하여 원통구조의 캐패시터를 형성하는 방법을 대한민국 특허 출원번호 제91-153250호로 출원한 바 있다. 상술한 캐패시터의 제조방법을 제 1A 내지 1G도를 참조하여 간략히 설명하면 다음과 같다.

제 1A 도를 참조하여, 트랜지스터가 형성된 반도체 기판(1) 전면에 절연막(3)을 도포한 후, 사진식각 공정을 이용하여 상기 절연막(3)위에 포토레지스트 패턴(PR1)을 형성한다.

제1b도는 스토리지 노드가 접촉되는 접촉홀을 형성하는 단계를 나타낸다. 이는 상기 포토레지스트 패턴(PR1)을 이용하여 상기 절연막(3)을 건식 식각하여 접촉홀을 형성한 후, 상기 레지스트 패턴(PR1)을 제거하고 스트리지 전극으로 사용되는 폴리실리콘(5)을 적층한 상태이다.

제1c∼1d도는 원통구조의 노드패턴을 형성하기 위한 식각 마스크 패턴 즉, 스페이서(6a)를 형성하는 단계를 나타낸다. 먼저, 제1c도에 도시한 바와 같이, 스토리지 전극 형성을 위한 포토레지스트 패턴(PR2)을 형성한 후, 스페이서 형성을 위한 산화물(6)을 전면 도포한다. 이어, 제1d도에 도시한 바와 같이, 상기 산화물(6)을 이방성 식각하여 상기 레지스트 패턴(PR2)의 양측벽에 스페이서(6a)을 형성한다.

제1e도는 실린더의 외면을 형성하는 단계를 나타낸다. 상기 레지스트 패턴(PR2)과 스페이서(6a)를 이용하여 상기 폴리실리콘(5)의 일부와 레지스트 패턴(PR2)의 일부만을 먼저 식각한다.

제1f도는 실린더의 내면을 형성하는 단계를 나타낸다. 상기 공정을 통하여 잔류된 레지스트 패턴(PR2)을 제거한 후, 건식 식각 방법으로 노출된 폴리실리콘(5)을 식각하여 원통구조의 스토리지 전극패턴(5a)을 형성한다.

제1g도는 원통형 캐패시터를 형성한 후의 단면구조를 나타낸다.

이 공정은 실린더의 내면과 외면 형성시 식각방지막으로 이용된 스페이서(6a)를 제거한 후, 스토리지 전극(5a)의 전표면에 박형의 유전막(7)을 형성한 후, 그 결과물 전면에 제2전극인 폴리실리콘(19)을 도포하여 실린더형 캐패시터를 제작하고 있다.

상술한 종래의 방법에 있어서의 문제점은 다음과 같다.

첫째, 스토리지 노드 패턴(5a)의 재현성을 결정짓는 상기 식각 마스크용 스페이서(6a)를 재현성있게 형성하기가 매우 어렵다. 그 이유는, 상기 스페이서(6a)를 구성하는 절연물 증착시 온도와 같은 증착조건에 의하여 포토레지스트(PR2)가 변형되거나 패턴의 일부가 떨어져 나가는 불량등이 발생하기 쉽기 때문이다.

둘째로는, 상기 스페이서(6a)의 크기가 사진식각 공정에 의해 제한을 받기 때문에 사진식각 공정의 한계 이하의 미세 간격을 요구하는 소토리지 노드 패턴을 형성하기가 어렵다.

따라서, 본 발명은 상술한 문제점들을 해소하기 위해 안출된 것으로서, 그 목적은 단순한 공정개선을 통하여 사진식각 공정으로는 형성하기 어려운 미세간격을 갖는 원통형 캐패시터를 신뢰성 있게 제조할 수 있는 방법을 제공하는데 있다.

상기 목적을 달성하기 위한 본 발명의 특징은 하기 단계들을 포함하여 적어도 하나의 원통형 캐패시터를 제조하는 것이다.

a)트랜지스터들이 형성되어 있는 반도체기판의 전면에 절연막을 증착한 후 이 절연막을 사진식각하여 콘택 홀을 형성하는 단계.

b)상기 결과물 전면에 도전층 및 산화방지막을 순차적으로 적층하는 단계.

c)통상의 사진식각 공정을 이용하여 상기 산화방지막과 도전층의 일부를 식각하는 단계.

d)상기 공정을 통하여 잔류된 산화방지막을 산화 억제층으로 이용하여 상기 노출된 도전층을 산화시키는 단계.

e)상기 산화방지막을 제거한 후 상기 공정을 통하여 형성된 산화막을 식각 마스크로 이용하고 상기 산화막의 양측에 노출된 도전층을 식각 대상물로 이용한 건식식각 공정을 통하여 실린더의 외면을 형성하는 단계.

f)상기 산화막의 양측 일부만이 남을 수 있도록 산화막을 전면 식각하는 단계.

g)상기 잔류된 산화막을 마스크로 이용하여 실린더의 내면을 형성할 수 있도록 노출된 도전층을 건식식각하여 원통구조의 스토리지 노드패턴을 형성하는 단계.

바람직하게, 상기 산화방지막은 CVD 방법에 의해 증착된 실리콘질화막으로 이루어지며, 상기 도전층은 산화가 용이한 CVD 방법에 의해 증착된 불순물이 함유된 폴리실리콘으로 구성된 것을 특징으로한다.

본 발명의 바람직한 실시예에 의하면, 스토리지 노드 패턴을 원통구조로 형성하기 위한 식각 방지막으로서, 미세 패턴 형성이 용이한 산화(Oxidation) 공정에 의해 형성된 산화물을 이용함으로써, 공정을 단순화시키면서 더욱 미세한 패턴을 갖는 캐패시터를 신뢰성 있게 제작 할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 보다 상세히 설명한다.

제2a도 내지 제2h도는 본 발명에 의한 스택 캐패시터의 스토리지 노드 패턴의 제조방법을 각 단계별로 도시한 공정단면도를 나타낸다. 용이한 설명을 위해, 종래 기술과 대응되는 부분에 대해서는 끝자리수가 같은 동일한 참조부호를 부여하였으며, 그에 대한 설명은 약하기로 한다.

제2a도를 참조하여, 먼저, 활성영역과 비활성영역으로 구분되어진 반도체기판(11)의 활성영역에 트랜지스터(도시안됨) 들을 형성한 후, 상기 트랜지스터가 형성된 반도체기판(11)의 전면에 상기 트랜지스터들을 절연시키고 평탄화 시키기 위한 목적으로 후막의 절연막(13)을 형성한다.

이어, 후술되는 스토리지 전극을 상기 트랜지스터의 활성영역에 접촉시키기 위한 접촉홀을 형성한다. 연이어, 상기 결과물 전면에 도전층(15) 및 산화방지막(22)을 순차적으로 적층한 후, 상기 산화방지막(22)을 패터닝하기 위한 포토레지스트 패턴(PR)을 형성한다. 상기 도전층(15)은 접촉홀을 충분히 피복할 수 있을 정도의 두께를 갖도록 도전재, 예를 들어 불순물이 도핑된 폴리실리콘과 같은 물질을 CVD(Chemical Vapor Deposition)와 같은 방법으로 증착한다. 상기 산화방지막(22)은 후술되는 산화공정에서의 산화 억제 역할을 수행할 수 있도록 실리콘질화물을 사용하여 역시 CVD방법으로 증착한다.

이때, 상기 레지스트 패턴(PR)의 크기는 사진식각 공정의 허용범위 내에서 공정에 편리한 정도로 하여도 된다. 그 이유는 후속의 산화공정에서 식각 마스크용 패턴의 크기를 조절할 수 있기 때문이다. 또한, 상기 도전층(15)은 전도율이 높으며 산화가 용이할 수 있도록 불순물이 첨가된 폴리실리콘을 사용하는 것이 바람직하며, 증착된 도전층(15)의 높이는 원하는 패턴의 높이보다 조금 두껍게 증착하는 것이 바람직하다. 그 이유는, 후속 공정의 일부 식각 및 산화시 소모되는 폴리실리콘을 고려해야 하기 때문이다. 따라서, 식각 두께 및 산화 두께를 고려하여 최종 두께를 설정하여야 한다.

제2b도는 상기 산화방지막(22)을 패터닝하는 단계를 나타낸다. 상기 레지스트 패턴(PR)을 마스크로 이용한 건식식각 공정을 통하여 산화방지막(22)과 도전층(15)의 일부를 식각한 후, 레지스트 패턴(PR)을 제거하여 산화방지막 패턴(22a)을 형성한다.

본 공정에서, 상기 도전층(15)의 일부를 식각하는 이유는 후속의 산화공정을 통해 형성되는 산화막의 두께를 균일하게 제어하고 측면의 산화 두께를 제어하고 측면의 산화두께를 차별화하기 위함이다. 측벽의 산화정도에 따라 스토리지 노드 즉, 캐패시터의 용량과 관련된 패턴의 크기가 결정되며 패턴의 폭을 미세하게 제어할 수있다.

제2c도는 산화공정을 통해 열산화막(24)을 형성하는 단계를 나타낸다. 상기 공정을 통하여 형성된 산화방지막 패턴(22a)을 산화억제층으로 이용하여 상기 노출된 도전층(15)의 일부를 산화한다. 이 산화공정은 고온의 확산로(diffusion furnace)나 RTP(Rapid Thermal Processor)를 사용한다.

상기 산화방지막(22a)을 이용하여 폴리실리콘인 도전층(15)을 산화하는 경우에는 버즈-빅(bird's beak) 없이 매끈한 측면을 갖는 산화막(24)을 형성할 수 있다. 따라서, 상기 산화방지막 패턴(22a) 하부의 폴리실리콘의 측면 산화량을 조절하여 미세한 패턴 간격을 갖는 스토리지 노드 패턴을 형성할 수 있다. 상기 측면 산화량은 산화공정조건들 예를 들어, 압력, 온도, 유량 등의 공정변수에 따라 제어된다. 이러한 공정을 통하여 형성된 산화막(24)은 도전층(15)인 포리실리콘을 이방성 식각하기 위한 식각 마스크로 사용된다.

제2d도는 상기 산화방지박 패턴(22a)을 제거하는 단계를 나타낸다. 상기 산화방지막 패턴(22a)의 제거는 인산과 같은 에쳔트를 사용한 습식식각 또는 건식식각을 통해 이루어질 수 있다.

제2e도 는 스토리지 전극 패턴 즉, 원통구조의 외면을 형성하는 단계를 나타낸다. 상기 산화막(24)을 식각 마스크로 이용하고 상기 산화막(24)의 양측에 노출된 도전층(15)을 식각 대상물로 이용한 건식식각 공정을 통하여 실린더의 외면을 형성한다.

제2f도는 상기 공정(제2c도 참조)을 통하여 차별화된 두께를 갖는 상기 산화막의 양측면의 일부분(24a)만이 남을 수 있도록 산화막(24)을 전면 식각하는 단계를 나타낸다. 상기 산화막(24)의 양측면 두께와 이외의 산화막 두께는 상기 도전층(15)의 일부가 식각된 후 산화막이 성정되었기 때문에 식각량 만큼의 두께 차이를 갖는다. 따라서, 타임-에치(time-etch)방식으로 식각공정을 수행하여 잔류 산화막(24a)을 형성한다.

제2g도는 상기 잔류 산화막(24a)을 마스크로 이용하여 실린더의 내면을 형성할 수 있도록 노출된 도전층(15)을 건식식각하여 원통구조의 스토리지 노드 패턴(15a)을 형성하는 단계를 나타낸다.

제2h도는 원통구조의 스토리지 노드 패턴(15a) 형성을 완료한 후 상기 식각용 마스크로 이용된 잔류 산화막(24a)을 제거하는 단계를 나타낸다.

최종적으로, 도시하지는 않았지만 통상적인 방법으로 유전막 및 플레이트 전극을 형성하여 원통형 캐패시터의 제작을 완료한다. 구체적으로, 상기 스토리지 전극(25a)이 형성되어 있는 결과물 전면에 예를 들어 O/N/O(oxide/nitride/oxide) 구조와 같은 다층구조의 고유전물질을 도포하여 유전막을 형성하고, 상기 유전막이 형성되어 있는 결과물 전면에 제2도전물질, 예를 들어 불순물이 첨가된 폴리실리콘을 증착하여 플레이트전극을 형성한다.

이상 설명한 바와 같이 본 발명의 캐패시터 제조방법에 의하면, 다음과 같은 효과를 발휘한다.

첫째, 스토리지 전극을 원통구조로 형성하기 위한 식각 마스크로서, 미세 패턴 형성이 용이한 산화(Oxidation) 공정에 의해 형성된 열산화막을 이용하기 때문에 포토레지스트를 이용한 사진식각 공정으로 패터닝 할 수 없는 미세 간격을 요구하는 캐패시터의 제작에 매우 유용하게 적용할 수 있다.

둘째, 식각 마스크로서 레지스트 패턴과 스페이서를 이용하는 종래 기술에 비해 공정을 단순화 할 수 잇다.

셋째, 종래의 스페이서 형성시의 레지스트 패턴의 파손 및 변형 등의 문제가 없기 때문에 공정이 쉬워지며, 재현성 있는 식각 마스크를 형성할 수 있다.

넷째, 종래 기술의 스페이서 형성을 위한 추가 절연물 증착시 발생할 수 있는 과다입자(particle)의 발생이 적고, 식각시 막과 막의 계면에서 발생하는 결함 발생을 감소시켜 소자의 신뢰성을 향상시킬 수 있다.

이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되지 않으며 본 발명의 기술적 사상내의 당분야에서 통상의 지식으로 그 변형이나 개량이 가능함은 물론이다.

Claims (4)

1. 트랜지스터들이 형성되어 있는 반도체기판의 전면에 절연막을 증착한 후 이 절연막을 사진식각하여 콘택홀을 형성하는 단계; 상기 결과물 전면에 도전층 및 산화방지막을 순차적으로 적층하는 단계; 통상의 사진식각 공정을 이용하여 상기 산화방지막과 도전층의 일부를 식각하는 단계; 상기 공정을 통하여 잔류된 산화방지막을 산화 억제층으로 이용하여 상기 노출된 도전층을 산화시키는 단계; 상기 산화방지막을 제거한 후 상기 공정을 통하여 형성된 산화막을 식각 마스크로 이용하고 상기 산화막의 양측에 노출된 도전층을 식각 대상물로 이용한 건식식각 공정을 통하여 실린더의 외면을 형성하는 단계; 상기 산화막의 양측 일부만이 남을 수 있도록 산화막을 전면 식각하는 단계; 상기 잔류된 산화막을 마스크로 이용하여 실린더의 내면을 형성할 수 있도록 노출된 도전층을 건식식각하여 원통구조의 스토리지 노드 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법.
2. 제1항에 있어서, 상기 산화방지막은 실리콘질화막으로 이루어진 것을 특징으로 하는 원통형 캐패시터의 제조방법.
3. 제1항에 있어서, 상기 도전층은 산화가 용이한 불순물이 함유된 폴리실리콘으로 이루어진 것을 특징으로 하는 원통형 캐패시터 제조방법.
4. 제1항에 있어서, 상기 도전층 및 산화방지막은 CVD(Chemical Vapor Deposition) 방법에 의해 형성된 것을 특징으로 하는 원통형 캐패시터의 제조방법.