JPH07201700A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07201700A JPH07201700A JP5337105A JP33710593A JPH07201700A JP H07201700 A JPH07201700 A JP H07201700A JP 5337105 A JP5337105 A JP 5337105A JP 33710593 A JP33710593 A JP 33710593A JP H07201700 A JPH07201700 A JP H07201700A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- antireflection film
- semiconductor device
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 反射防止膜を含む半導体装置の製造工程の効
率化を図ることを可能とする半導体装置の製造方法を提
供する。 【構成】 基板２の上に金属材料よりなる配線層４を形
成する工程と、この配線層４の上に、この配線層４と同
一の金属材料を用いて、金属−シリコン−酸素を有する
化合物を含む反射防止膜６を形成する工程とを有してい
る。これにより、同一の装置を用いて配線層４と反射防
止膜６とを形成することが可能となり、また、同一のエ
ッチング材を用いて配線層４と反射防止膜６とを加工す
ることが可能となる。
率化を図ることを可能とする半導体装置の製造方法を提
供する。 【構成】 基板２の上に金属材料よりなる配線層４を形
成する工程と、この配線層４の上に、この配線層４と同
一の金属材料を用いて、金属−シリコン−酸素を有する
化合物を含む反射防止膜６を形成する工程とを有してい
る。これにより、同一の装置を用いて配線層４と反射防
止膜６とを形成することが可能となり、また、同一のエ
ッチング材を用いて配線層４と反射防止膜６とを加工す
ることが可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、反射防止膜を用いた半導体装置の製造
方法に関するものである。
法に関し、特に、反射防止膜を用いた半導体装置の製造
方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置の製造工程において
は、基板上に配線層を形成し、この配線層の上にレジス
ト膜を塗布した後、所定の露光用光源を用いて所定のパ
ターンをレジスト膜に露光する。その後、現像によって
所定のパターンを有するレジスト膜を形成する。さら
に、このレジスト膜をマスクとして、基板上の配線層を
エッチングするという工程が用いられている。
は、基板上に配線層を形成し、この配線層の上にレジス
ト膜を塗布した後、所定の露光用光源を用いて所定のパ
ターンをレジスト膜に露光する。その後、現像によって
所定のパターンを有するレジスト膜を形成する。さら
に、このレジスト膜をマスクとして、基板上の配線層を
エッチングするという工程が用いられている。
【０００３】しかしながら、下地の配線層などに段差が
ある場合、レジスト膜に所定のパターンを露光する際
に、下地の配線層の段差の斜面部で反射した露光光がレ
ジスト膜内を散乱するため、レジスト膜に露光されるパ
ターンの形状が、所望の形状から変形してしまうという
問題点があった。図１７および図１８は、この問題点の
様子を示す概念断面図である。
ある場合、レジスト膜に所定のパターンを露光する際
に、下地の配線層の段差の斜面部で反射した露光光がレ
ジスト膜内を散乱するため、レジスト膜に露光されるパ
ターンの形状が、所望の形状から変形してしまうという
問題点があった。図１７および図１８は、この問題点の
様子を示す概念断面図である。
【０００４】まず、図１７を参照して、基板１００の上
に、配線層１０１が形成されている。さらに、この配線
層１０１の上にレジスト膜１０２が形成されている。こ
のレジスト膜１０２の所定の位置に露光光１０４を照射
した場合、配線層１０１に生じている段差の斜面部（図
中Ｙの円内で示される領域）において、露光光が本来レ
ジスト膜１０２が露光されるべきでない箇所を露光す
る。
に、配線層１０１が形成されている。さらに、この配線
層１０１の上にレジスト膜１０２が形成されている。こ
のレジスト膜１０２の所定の位置に露光光１０４を照射
した場合、配線層１０１に生じている段差の斜面部（図
中Ｙの円内で示される領域）において、露光光が本来レ
ジスト膜１０２が露光されるべきでない箇所を露光す
る。
【０００５】その後、図１８を参照して、このレジスト
膜１０２を現像した場合、所望の形状のレジスト膜１０
２が形成されず、このレジスト膜１０２を用いては、配
線層１０１を所定の形状にエッチングすることができな
い。この問題点を解決する手法としては、レジスト膜の
下に配線層の段差の斜面部での露光光の散乱を防止する
ための反射防止膜を形成する方法がある。
膜１０２を現像した場合、所望の形状のレジスト膜１０
２が形成されず、このレジスト膜１０２を用いては、配
線層１０１を所定の形状にエッチングすることができな
い。この問題点を解決する手法としては、レジスト膜の
下に配線層の段差の斜面部での露光光の散乱を防止する
ための反射防止膜を形成する方法がある。
【０００６】図１９および図２０は、この反射防止膜を
形成した場合の概念断面図である。まず、図１９を参照
して、基板１００の上に配線層１０１が形成されてい
る。この配線層１０１の上には、露光光１０４の波長光
を吸収する有機材料よりなる反射防止膜１０６が形成さ
れている。この反射防止膜１０６の上にレジスト膜１０
２が形成されている。
形成した場合の概念断面図である。まず、図１９を参照
して、基板１００の上に配線層１０１が形成されてい
る。この配線層１０１の上には、露光光１０４の波長光
を吸収する有機材料よりなる反射防止膜１０６が形成さ
れている。この反射防止膜１０６の上にレジスト膜１０
２が形成されている。
【０００７】この反射防止膜１０６を形成することによ
り、段差に生じる斜面部Ｙの領域に露光光１０４が入射
した場合であっても、図１９に示すように露光光が散乱
することなく、所定のパターンにレジスト膜１０２を露
光することが可能となる。その後、図２０を参照して、
レジスト膜１０２を現像することにより、所定形状のパ
ターンを有するレジスト膜１０２を得ることができる。
り、段差に生じる斜面部Ｙの領域に露光光１０４が入射
した場合であっても、図１９に示すように露光光が散乱
することなく、所定のパターンにレジスト膜１０２を露
光することが可能となる。その後、図２０を参照して、
レジスト膜１０２を現像することにより、所定形状のパ
ターンを有するレジスト膜１０２を得ることができる。
【０００８】しかしながら、上記反射防止膜１０６を形
成する方法においても、レジスト膜１０２と反射防止膜
１０６とがともに有機系の材料より形成されていること
から、レジスト膜１０２のエッチング時に、図２０に示
すように反射防止膜１０６もエッチング除去され、アン
ダーカット部分Ｘが生じてしまうという問題点があっ
た。このアンダーカット部分が生じることにより、半導
体装置のパターンが微細になるにつれ、レジスト膜が剥
がれてしまうという問題点を引起こしている。
成する方法においても、レジスト膜１０２と反射防止膜
１０６とがともに有機系の材料より形成されていること
から、レジスト膜１０２のエッチング時に、図２０に示
すように反射防止膜１０６もエッチング除去され、アン
ダーカット部分Ｘが生じてしまうという問題点があっ
た。このアンダーカット部分が生じることにより、半導
体装置のパターンが微細になるにつれ、レジスト膜が剥
がれてしまうという問題点を引起こしている。
【０００９】また一方、この有機系の反射防止膜１０６
に代えて、無機系の材料からなるアモルファスシリコン
を反射防止膜として用いる手法もある。しかしながら、
このアモルファスシリコンからなる反射防止膜は、露光
波長としてｇ−線（４３６ｎｍ）の光を用いた場合は、
露光光の散乱を低減させることが可能であるが、ｉ−線
（３６５ｎｍ）やｋｒＦエキシマレーザ光（２４８ｎ
ｍ）を露光光に用いた場合には、露光光の散乱を十分に
低減できないという問題点があった。
に代えて、無機系の材料からなるアモルファスシリコン
を反射防止膜として用いる手法もある。しかしながら、
このアモルファスシリコンからなる反射防止膜は、露光
波長としてｇ−線（４３６ｎｍ）の光を用いた場合は、
露光光の散乱を低減させることが可能であるが、ｉ−線
（３６５ｎｍ）やｋｒＦエキシマレーザ光（２４８ｎ
ｍ）を露光光に用いた場合には、露光光の散乱を十分に
低減できないという問題点があった。
【００１０】そこで、この反射防止膜として、金属−シ
リコン−窒化物からなる化合物を反射防止膜として用い
た半導体装置の製造方法が、特開平４−２３３７１９号
公報に開示されている。図２１ないし図２４は、上記反
射防止膜として、金属−シリコン−窒化物の化合物から
なる膜を用いた場合の半導体装置の製造方法を示す断面
工程図である。
リコン−窒化物からなる化合物を反射防止膜として用い
た半導体装置の製造方法が、特開平４−２３３７１９号
公報に開示されている。図２１ないし図２４は、上記反
射防止膜として、金属−シリコン−窒化物の化合物から
なる膜を用いた場合の半導体装置の製造方法を示す断面
工程図である。
【００１１】まず、図２１を参照して、半導体基板１０
０の上に、シリコン・オキシナイトライドなどからなる
誘電体層１０５が形成されている。この誘電体層１０５
の上には、導電体のパターンを形成するための、アルミ
ニウムからなる金属層１０１が形成されている。この金
属層１０１の上に、金属−シリコン−窒化物の化合物か
らなる反射防止膜１０６が形成されている。この反射防
止膜１０６に含まれる金属には、チタン、バナジウム、
クロム、ジルコニウム、ニオビウム、モリブデン、ハフ
ニウム、タンタルおよびタングステンなどが用いられて
いる。この反射防止膜１０６の上には、レジスト膜１０
２が形成されている。さらに、このレジスト膜１０２の
上方には、所定のパターンが形成されたフォトマスク１
１０が配置されている。その後、このフォトマスク１１
０を用いて、露光光１０４をレジスト膜１０２に照射
し、所定のパターンを露光する。
０の上に、シリコン・オキシナイトライドなどからなる
誘電体層１０５が形成されている。この誘電体層１０５
の上には、導電体のパターンを形成するための、アルミ
ニウムからなる金属層１０１が形成されている。この金
属層１０１の上に、金属−シリコン−窒化物の化合物か
らなる反射防止膜１０６が形成されている。この反射防
止膜１０６に含まれる金属には、チタン、バナジウム、
クロム、ジルコニウム、ニオビウム、モリブデン、ハフ
ニウム、タンタルおよびタングステンなどが用いられて
いる。この反射防止膜１０６の上には、レジスト膜１０
２が形成されている。さらに、このレジスト膜１０２の
上方には、所定のパターンが形成されたフォトマスク１
１０が配置されている。その後、このフォトマスク１１
０を用いて、露光光１０４をレジスト膜１０２に照射
し、所定のパターンを露光する。
【００１２】次に、図２２を参照して、レジスト膜１０
２を現像し、所定のパターンを有する開口部１２０を形
成する。その後、図２３を参照して、レジスト膜１０２
をマスクとして、反射防止膜１０６および金属層１０１
のエッチングを行なう。その後、図２４を参照して、レ
ジスト膜１０２を所定の方法を用いて除去することによ
り、所定形状のパターンを有する金属層１０６を形成す
ることが可能となる。
２を現像し、所定のパターンを有する開口部１２０を形
成する。その後、図２３を参照して、レジスト膜１０２
をマスクとして、反射防止膜１０６および金属層１０１
のエッチングを行なう。その後、図２４を参照して、レ
ジスト膜１０２を所定の方法を用いて除去することによ
り、所定形状のパターンを有する金属層１０６を形成す
ることが可能となる。
【００１３】
【発明が解決しようとする課題】しかしながら、上記従
来技術によれば、金属層１０１はアルミニウムより形成
され、金属−シリコン−窒化膜よりなる反射防止膜に用
いられる金属は、チタン、バナジウム、クロム、ジルコ
ニウム、ニオビウム、モリブデン、ハフニウム、タンタ
ルおよびタングステンなどである。そのために、金属層
と反射防止膜とは同一の装置を用いて成膜することがで
きるものの、ターゲットを変更する必要があった。
来技術によれば、金属層１０１はアルミニウムより形成
され、金属−シリコン−窒化膜よりなる反射防止膜に用
いられる金属は、チタン、バナジウム、クロム、ジルコ
ニウム、ニオビウム、モリブデン、ハフニウム、タンタ
ルおよびタングステンなどである。そのために、金属層
と反射防止膜とは同一の装置を用いて成膜することがで
きるものの、ターゲットを変更する必要があった。
【００１４】このために、半導体装置の製造工程数が増
加し、その結果、半導体装置の生産性の向上およびコス
トダウンを妨げる要因となってしまう。また、露光光の
波長が、半導体装置の微細化に伴って、短波長化した場
合においても、露光光の散乱を防止することのできる反
射防止膜が望まれている。
加し、その結果、半導体装置の生産性の向上およびコス
トダウンを妨げる要因となってしまう。また、露光光の
波長が、半導体装置の微細化に伴って、短波長化した場
合においても、露光光の散乱を防止することのできる反
射防止膜が望まれている。
【００１５】この発明は、上記問題点を解決するために
なされたもので、反射防止膜の製造工程を含む半導体装
置の製造工程の効率化を図ることを可能とした、半導体
装置の製造方法を提供することを目的とする。
なされたもので、反射防止膜の製造工程を含む半導体装
置の製造工程の効率化を図ることを可能とした、半導体
装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、この発明に基づく半導体装置の製造方法において
は、以下の工程を備えている。
め、この発明に基づく半導体装置の製造方法において
は、以下の工程を備えている。
【００１７】まず、基板の上に金属材料よりなる配線層
が形成される。その後、この配線層の上に、この配線層
と同一の金属材料を用いて、金属−シリコン−酸素を有
する化合物を含む反射防止膜が形成される。
が形成される。その後、この配線層の上に、この配線層
と同一の金属材料を用いて、金属−シリコン−酸素を有
する化合物を含む反射防止膜が形成される。
【００１８】次に、この反射防止膜の上に、フォトリソ
グラフィ技術を用いて、所定形状のパターンを有するレ
ジスト膜が形成される。その後、このレジスト膜のパタ
ーンに従って、配線層および反射防止膜のパターニング
が行なわれる。
グラフィ技術を用いて、所定形状のパターンを有するレ
ジスト膜が形成される。その後、このレジスト膜のパタ
ーンに従って、配線層および反射防止膜のパターニング
が行なわれる。
【００１９】さらに好ましくは、反射防止膜を形成する
工程は、さらに窒素を含む、金属−シリコン−酸素−窒
素を有する化合物により形成される。
工程は、さらに窒素を含む、金属−シリコン−酸素−窒
素を有する化合物により形成される。
【００２０】また、さらに好ましくは、金属材料は、モ
リブデン，タングステン，チタン，アルミニウムおよび
銅のいずれか１つの材料が選択される。
リブデン，タングステン，チタン，アルミニウムおよび
銅のいずれか１つの材料が選択される。
【００２１】
【作用】この発明に基づく半導体装置の製造方法によれ
ば、配線層と同質の金属材料を用いて、金属−シリコン
−酸素を有する化合物を含む反射防止膜を形成してい
る。これにより、配線層を形成する装置を用いて、ター
ゲットを変更することなしに反射防止膜を形成すること
ができる。その結果、半導体装置の製造を効率よく行な
うことが可能となる。また、下地の配線層と反射防止膜
とが同質の材料となることから、同一のエッチング工程
およびエッチング材により配線層と反射防止膜とをパタ
ーニングすることが可能となる。
ば、配線層と同質の金属材料を用いて、金属−シリコン
−酸素を有する化合物を含む反射防止膜を形成してい
る。これにより、配線層を形成する装置を用いて、ター
ゲットを変更することなしに反射防止膜を形成すること
ができる。その結果、半導体装置の製造を効率よく行な
うことが可能となる。また、下地の配線層と反射防止膜
とが同質の材料となることから、同一のエッチング工程
およびエッチング材により配線層と反射防止膜とをパタ
ーニングすることが可能となる。
【００２２】さらに、金属−シリコン−酸素を有する化
合物を含む反射防止膜を用いることにより、露光光が短
波長化された場合であっても、露光光の散乱を防止する
に十分な屈折率を有しており、所定形状のパターンを有
するレジスト膜を形成することができる。また、有機系
の材料からなるレジスト膜を、エッチング工程によりパ
ターニングする場合においても、エッチング材に反射防
止膜が侵されることがないため、従来のようなアンダー
カット部分が生じない。したがって、レジスト膜が剥が
れるようなこともなく、配線層のパターニングを高精度
に行なうことが可能となる。
合物を含む反射防止膜を用いることにより、露光光が短
波長化された場合であっても、露光光の散乱を防止する
に十分な屈折率を有しており、所定形状のパターンを有
するレジスト膜を形成することができる。また、有機系
の材料からなるレジスト膜を、エッチング工程によりパ
ターニングする場合においても、エッチング材に反射防
止膜が侵されることがないため、従来のようなアンダー
カット部分が生じない。したがって、レジスト膜が剥が
れるようなこともなく、配線層のパターニングを高精度
に行なうことが可能となる。
【００２３】
【実施例】以下、この発明に基づいた第１の実施例につ
いて図を参照して説明する。図１〜図５は、第１の実施
例における半導体装置の製造工程を示す断面図である。
いて図を参照して説明する。図１〜図５は、第１の実施
例における半導体装置の製造工程を示す断面図である。
【００２４】まず、図１を参照して、段差を有する基板
２の上に、たとえばＭｏＳｉを２０００Å形成し、配線
層４を形成する。次に、図２を参照して、この配線層４
の上に、ＭｏＳｉＯ膜を５０〜１０００Å形成し反射防
止膜６を形成する。
２の上に、たとえばＭｏＳｉを２０００Å形成し、配線
層４を形成する。次に、図２を参照して、この配線層４
の上に、ＭｏＳｉＯ膜を５０〜１０００Å形成し反射防
止膜６を形成する。
【００２５】この反射防止膜６の成膜方法としては、ス
パッタリング法，ＣＶＤ法または蒸着法などを用いるこ
とができる。たとえば、スパッタ法を用いた場合は、Ａ
ｒ＋Ｏ2 によるＭｏＳｉのスパッタで形成することがで
きる。このとき、Ａｒ，Ｏ2の比率は、Ａｒ９５〜５０
％，Ｏ2 ５〜５０％とすることで、反射防止膜６の複素
屈折率を適当な値に制御することができる。
パッタリング法，ＣＶＤ法または蒸着法などを用いるこ
とができる。たとえば、スパッタ法を用いた場合は、Ａ
ｒ＋Ｏ2 によるＭｏＳｉのスパッタで形成することがで
きる。このとき、Ａｒ，Ｏ2の比率は、Ａｒ９５〜５０
％，Ｏ2 ５〜５０％とすることで、反射防止膜６の複素
屈折率を適当な値に制御することができる。
【００２６】ここで、図６は、アルゴンガス中の酸素分
圧における反射防止膜６の複素屈折率ｎ，ｋの値を示す
グラフであり、アルゴンガス中の酸素分圧を５〜５０％
とすることにより、反射防止膜６の複素屈折率（ｎ−ｉ
×ｋ）をｎ＝０．８〜４．５かつｋ＝０〜２．０の範囲
内に設定することが可能となる。
圧における反射防止膜６の複素屈折率ｎ，ｋの値を示す
グラフであり、アルゴンガス中の酸素分圧を５〜５０％
とすることにより、反射防止膜６の複素屈折率（ｎ−ｉ
×ｋ）をｎ＝０．８〜４．５かつｋ＝０〜２．０の範囲
内に設定することが可能となる。
【００２７】ここで、複素屈折率（ｎ−ｉ×ｋ）の値を
ｎ＝０．８〜４．５かつｋ＝０〜２．０としたのは、図
７に示すように、レジスト膜と、反射防止膜との界面で
の反射率は複素屈折率（ｎ−ｉ×ｋ）で決まるためであ
る。従って、ｎ＝０．８〜４．５，ｋ＝０〜２の値にす
ることで反射防止膜６の反射率を２０％以下に抑えるこ
とができる。さらに、スパッタガス中にＮ2 を約０〜５
０％添加することで、図８に示すように、ｋの値のみを
独立に変化させることができ、最適なｎ，ｋ値をもつ反
射防止膜６を成膜することができる。
ｎ＝０．８〜４．５かつｋ＝０〜２．０としたのは、図
７に示すように、レジスト膜と、反射防止膜との界面で
の反射率は複素屈折率（ｎ−ｉ×ｋ）で決まるためであ
る。従って、ｎ＝０．８〜４．５，ｋ＝０〜２の値にす
ることで反射防止膜６の反射率を２０％以下に抑えるこ
とができる。さらに、スパッタガス中にＮ2 を約０〜５
０％添加することで、図８に示すように、ｋの値のみを
独立に変化させることができ、最適なｎ，ｋ値をもつ反
射防止膜６を成膜することができる。
【００２８】次に、図３を参照して、反射防止膜６の上
に、スピンコーティング法によりレジスト膜８を形成す
る。その後、図４を参照して、フォトリソグラフィ技術
を用いて、レジスト膜の所定箇所に露光光を照射し、そ
の後現像することにより、所定のパターンを有するレジ
スト膜８を形成する。このとき、上述した反射防止膜６
を設けていることにより、露光光は散乱することがな
い。従ってレジスト膜を所望の形状に形成することが可
能となる。
に、スピンコーティング法によりレジスト膜８を形成す
る。その後、図４を参照して、フォトリソグラフィ技術
を用いて、レジスト膜の所定箇所に露光光を照射し、そ
の後現像することにより、所定のパターンを有するレジ
スト膜８を形成する。このとき、上述した反射防止膜６
を設けていることにより、露光光は散乱することがな
い。従ってレジスト膜を所望の形状に形成することが可
能となる。
【００２９】次に、図５を参照して、レジスト膜８を用
いて、反射防止膜６および配線層４のパターニングを行
なう。このパターニングにおいては、ドライエッチング
法を用いる。このドライエッチング法は、Ｃｌ2 ＋ＢＣ
ｌ3 ガスなどを用いることにより、ＭｏＳｉＯ膜からな
る反射防止膜６と、ＭｏＳｉ膜からなる配線層４とを同
時にエッチングすることができる。その後、レジスト膜
８をアッシング法により除去する。
いて、反射防止膜６および配線層４のパターニングを行
なう。このパターニングにおいては、ドライエッチング
法を用いる。このドライエッチング法は、Ｃｌ2 ＋ＢＣ
ｌ3 ガスなどを用いることにより、ＭｏＳｉＯ膜からな
る反射防止膜６と、ＭｏＳｉ膜からなる配線層４とを同
時にエッチングすることができる。その後、レジスト膜
８をアッシング法により除去する。
【００３０】次に、配線層４上に残存した反射防止膜６
は、配線層４と同種の金属より形成されているため、除
去する必要はないが、ドライエッチングなどで除去する
ことも可能である。以上、この実施例によれば、配線層
４と反射防止膜６とを同種の金属を含むようにすること
で、同一の装置を用いてターゲットを変更することはな
く配線層４と反射防止膜６とを形成することが可能とな
る。また、配線層４と反射防止膜６のパターニング工程
においても、同一のエッチング材を用いて、パターニン
グを行なうことができる。
は、配線層４と同種の金属より形成されているため、除
去する必要はないが、ドライエッチングなどで除去する
ことも可能である。以上、この実施例によれば、配線層
４と反射防止膜６とを同種の金属を含むようにすること
で、同一の装置を用いてターゲットを変更することはな
く配線層４と反射防止膜６とを形成することが可能とな
る。また、配線層４と反射防止膜６のパターニング工程
においても、同一のエッチング材を用いて、パターニン
グを行なうことができる。
【００３１】なお、上記第１の実施例において、配線層
および反射防止膜の金属材料として、Ｍｏを用いたが、
これに限られることなく、たとえばＷ，Ｔｉ，Ａｌ，Ｃ
ｕの中から選択される１つの材料を用いても同様の作用
効果を得ることができる。また、反射防止膜６の上に、
ＳｉＯ2 膜をＣＶＤ法により形成した後にレジスト膜８
を形成するようにしても同様の作用効果を得ることがで
きる。
および反射防止膜の金属材料として、Ｍｏを用いたが、
これに限られることなく、たとえばＷ，Ｔｉ，Ａｌ，Ｃ
ｕの中から選択される１つの材料を用いても同様の作用
効果を得ることができる。また、反射防止膜６の上に、
ＳｉＯ2 膜をＣＶＤ法により形成した後にレジスト膜８
を形成するようにしても同様の作用効果を得ることがで
きる。
【００３２】次に、この発明に基づいた第２の実施例に
ついて、図を参照して説明する。図９〜図１５は、第２
の実施例における半導体装置の製造方法の製造工程を示
す断面図である。
ついて、図を参照して説明する。図９〜図１５は、第２
の実施例における半導体装置の製造方法の製造工程を示
す断面図である。
【００３３】まず、図９を参照して、基板２の上に、Ｗ
Ｓｉを２０００Å堆積させることにより、配線層４を形
成する。その後、この配線層４の上に、ＣＶＤ法により
ＳｉＯ2 膜を約１０００Å堆積させることにより、絶縁
層１２を形成する。その後、図１０を参照して、絶縁層
１２の上に、第１の実施例と同様の要領でスパッタ法を
用いてＷＳｉＯ膜を約５０〜１０００Å堆積させること
により反射防止膜６を形成する。
Ｓｉを２０００Å堆積させることにより、配線層４を形
成する。その後、この配線層４の上に、ＣＶＤ法により
ＳｉＯ2 膜を約１０００Å堆積させることにより、絶縁
層１２を形成する。その後、図１０を参照して、絶縁層
１２の上に、第１の実施例と同様の要領でスパッタ法を
用いてＷＳｉＯ膜を約５０〜１０００Å堆積させること
により反射防止膜６を形成する。
【００３４】次に、図１１を参照して、反射防止膜６の
上にレジスト膜１０をスピンコート法により形成する。
その後、このレジスト膜にフォトリソグラフィ技術を用
いて、露光光を照射する。その後、図１２を参照して、
レジスト膜を現像することにより所定のレジストパター
ンを形成する。このとき、基板２に段差からなる傾斜部
が存在していても、反射防止膜６を形成することによ
り、露光光が散乱することがないため、レジスト膜８を
所定の形状にパターニングすることが可能である。
上にレジスト膜１０をスピンコート法により形成する。
その後、このレジスト膜にフォトリソグラフィ技術を用
いて、露光光を照射する。その後、図１２を参照して、
レジスト膜を現像することにより所定のレジストパター
ンを形成する。このとき、基板２に段差からなる傾斜部
が存在していても、反射防止膜６を形成することによ
り、露光光が散乱することがないため、レジスト膜８を
所定の形状にパターニングすることが可能である。
【００３５】次に、図１３を参照して、レジスト膜８を
マスクとして、ドライエッチングにより反射防止膜６の
エッチングを行なう。このときエッチングガスは、Ｃｌ
2 ＋ＢＣｌ3 ガス等を用いて行なう。さらに、レジスト
膜８および層間絶縁膜６をマスクとして、絶縁層１２の
エッチングを行なう。このときのエッチングガスは、Ｃ
ＨＦ3 ＋Ｏ2 を用いる。
マスクとして、ドライエッチングにより反射防止膜６の
エッチングを行なう。このときエッチングガスは、Ｃｌ
2 ＋ＢＣｌ3 ガス等を用いて行なう。さらに、レジスト
膜８および層間絶縁膜６をマスクとして、絶縁層１２の
エッチングを行なう。このときのエッチングガスは、Ｃ
ＨＦ3 ＋Ｏ2 を用いる。
【００３６】次に、図１４を参照して、レジスト膜８を
アッシング法を用いて除去する。その後、図１５を参照
して、絶縁層１２をマスクとして、配線層６のエッチン
グ材と同じＣｌ2 ＋ＢＣｌ3 を用いてエッチングし、所
定形状の配線パターンを有する配線層４を形成する。こ
のとき、上記反射防止膜６は、エッチングガスＣｌ2＋
ＢＣｌ3 により同時に除去されるので、特に、反射防止
膜６を除去するための工程を設けることはない。
アッシング法を用いて除去する。その後、図１５を参照
して、絶縁層１２をマスクとして、配線層６のエッチン
グ材と同じＣｌ2 ＋ＢＣｌ3 を用いてエッチングし、所
定形状の配線パターンを有する配線層４を形成する。こ
のとき、上記反射防止膜６は、エッチングガスＣｌ2＋
ＢＣｌ3 により同時に除去されるので、特に、反射防止
膜６を除去するための工程を設けることはない。
【００３７】以上、この第２の実施例においても、配線
層４と層間絶縁膜６とは、同一の装置を用いて同一のタ
ーゲットで形成することが可能であり、また、同一のエ
ッチングガスを用いてパターニングを行なうことができ
る。また、配線層４のパターニング時において、反射防
止膜の除去を同時に行なうことができる。
層４と層間絶縁膜６とは、同一の装置を用いて同一のタ
ーゲットで形成することが可能であり、また、同一のエ
ッチングガスを用いてパターニングを行なうことができ
る。また、配線層４のパターニング時において、反射防
止膜の除去を同時に行なうことができる。
【００３８】なお、上記実施例において、配線層と反射
防止膜とに含まれる金属材料としてＷを用いたが、これ
に限られることなく、Ｍｏ，Ｔｉ，Ａｌ，Ｃｕを用いて
も同様の作用効果を得ることができる。また、上記第２
の実施例において反射防止膜として用いたＷＳｉＯ膜の
複素屈折率の値は、図１６に示すようにｎ＝０．８〜
４．５，ｋ＝０〜２．０の範囲であれば、反射率を２０
％以下に抑えることができる。
防止膜とに含まれる金属材料としてＷを用いたが、これ
に限られることなく、Ｍｏ，Ｔｉ，Ａｌ，Ｃｕを用いて
も同様の作用効果を得ることができる。また、上記第２
の実施例において反射防止膜として用いたＷＳｉＯ膜の
複素屈折率の値は、図１６に示すようにｎ＝０．８〜
４．５，ｋ＝０〜２．０の範囲であれば、反射率を２０
％以下に抑えることができる。
【００３９】
【発明の効果】以上、この発明に基づいた半導体装置の
製造方法によれば、配線層と同質の金属材料を用いて、
金属−シリコン−酸素を有する化合物を含む反射防止膜
を形成している。これにより、配線層を形成する装置を
用いて、反射防止膜を形成することができる。
製造方法によれば、配線層と同質の金属材料を用いて、
金属−シリコン−酸素を有する化合物を含む反射防止膜
を形成している。これにより、配線層を形成する装置を
用いて、反射防止膜を形成することができる。
【００４０】その結果、半導体装置の製造を効率よく行
なうことが可能となる。また、配線層と反射防止膜とが
同質の材料となるから、同一のエッチング工程で、パタ
ーニングを行なうことが可能となる。また、金属−シリ
コン−酸素を有する化合物を含む反射防止膜を用いるこ
とにより、露光光が短波長化された場合であっても、露
光光の散乱を防止するに十分な屈折率を有しており、所
定形状のパターンを有するレジスト膜を確実に形成する
ことができる。
なうことが可能となる。また、配線層と反射防止膜とが
同質の材料となるから、同一のエッチング工程で、パタ
ーニングを行なうことが可能となる。また、金属−シリ
コン−酸素を有する化合物を含む反射防止膜を用いるこ
とにより、露光光が短波長化された場合であっても、露
光光の散乱を防止するに十分な屈折率を有しており、所
定形状のパターンを有するレジスト膜を確実に形成する
ことができる。
【００４１】さらに、有機系の材料からなるレジスト膜
をエッチング工程によりパターニングする場合において
も、エッチング材に反射防止膜がエッチングされること
がないため、従来のようなアンダーカット部分が生じな
い。したがって、レジスト膜が剥がれるようなこともな
く、配線層のパターニングを確実に行なうことが可能と
なる。よって、反射防止膜を含む半導体装置の製造工程
を効率よく行なうことが可能となり、半導体装置のコス
トダウンを行なうことが可能となる。
をエッチング工程によりパターニングする場合において
も、エッチング材に反射防止膜がエッチングされること
がないため、従来のようなアンダーカット部分が生じな
い。したがって、レジスト膜が剥がれるようなこともな
く、配線層のパターニングを確実に行なうことが可能と
なる。よって、反射防止膜を含む半導体装置の製造工程
を効率よく行なうことが可能となり、半導体装置のコス
トダウンを行なうことが可能となる。
【図１】この発明に基づいた第１の実施例における半導
体装置の製造方法の第１製造工程を示す断面図である。
体装置の製造方法の第１製造工程を示す断面図である。
【図２】この発明に基づいた第１の実施例における半導
体装置の製造方法の第２製造工程を示す断面図である。
体装置の製造方法の第２製造工程を示す断面図である。
【図３】この発明に基づいた第１の実施例における半導
体装置の製造方法の第３製造工程を示す断面図である。
体装置の製造方法の第３製造工程を示す断面図である。
【図４】この発明に基づいた第１の実施例における半導
体装置の製造方法の第４製造工程を示す断面図である。
体装置の製造方法の第４製造工程を示す断面図である。
【図５】この発明に基づいた第１の実施例における半導
体装置の製造方法の第５製造工程を示す断面図である。
体装置の製造方法の第５製造工程を示す断面図である。
【図６】アルゴンガス中の酸素分圧と複素屈折率の関係
を示す図である。
を示す図である。
【図７】第１の実施例における反射率と複素屈折率を示
す図である。
す図である。
【図８】第１の実施例におけるアルゴン・酸素ガス中の
窒素分圧と複素屈折率の関係を示す図である。
窒素分圧と複素屈折率の関係を示す図である。
【図９】この発明に基づいた第２の実施例における半導
体装置の製造方法の第１製造工程を示す断面図である。
体装置の製造方法の第１製造工程を示す断面図である。
【図１０】この発明に基づいた第２の実施例における半
導体装置の製造方法の第２製造工程を示す断面図であ
る。
導体装置の製造方法の第２製造工程を示す断面図であ
る。
【図１１】この発明に基づいた第２の実施例における半
導体装置の製造方法の第３製造工程を示す断面図であ
る。
導体装置の製造方法の第３製造工程を示す断面図であ
る。
【図１２】この発明に基づいた第２の実施例における半
導体装置の製造方法の第４製造工程を示す断面図であ
る。
導体装置の製造方法の第４製造工程を示す断面図であ
る。
【図１３】この発明に基づいた第２の実施例における半
導体装置の製造方法の第５製造工程を示す断面図であ
る。
導体装置の製造方法の第５製造工程を示す断面図であ
る。
【図１４】この発明に基づいた第２の実施例における半
導体装置の製造方法の第６製造工程を示す断面図であ
る。
導体装置の製造方法の第６製造工程を示す断面図であ
る。
【図１５】この発明に基づいた第２の実施例における半
導体装置の製造方法の第７製造工程を示す断面図であ
る。
導体装置の製造方法の第７製造工程を示す断面図であ
る。
【図１６】第２の実施例における反射率と複素屈折率の
関係を示す図である。
関係を示す図である。
【図１７】第１従来例における半導体装置の製造方法の
第１工程を示す断面図である。
第１工程を示す断面図である。
【図１８】第１従来例における半導体装置の製造方法の
第２工程を示す断面図である。
第２工程を示す断面図である。
【図１９】第２従来例における半導体装置の製造方法の
第１工程を示す断面図である。
第１工程を示す断面図である。
【図２０】第２従来例における半導体装置の製造方法の
第２工程を示す断面図である。
第２工程を示す断面図である。
【図２１】第３従来例における半導体装置の製造方法の
第１工程を示す断面図である。
第１工程を示す断面図である。
【図２２】第３従来例における半導体装置の製造方法の
第２工程を示す断面図である。
第２工程を示す断面図である。
【図２３】第３従来例における半導体装置の製造方法の
第３工程を示す断面図である。
第３工程を示す断面図である。
【図２４】第３従来例における半導体装置の製造方法の
第４工程を示す断面図である。
第４工程を示す断面図である。
２ 基板 ４ 配線層 ６ 反射防止膜 ８ レジスト膜 １０ 露光光 １２ 絶縁層 なお、図中同一符号は、同一または相当部分を示す。
Claims (3)
- 【請求項１】 基板の上に金属材料よりなる配線層を形
成する工程と、 前記配線層の上に、前記配線層と同一の金属材料を用い
て、金属−シリコン−酸素を有する化合物を含む反射防
止膜を形成する工程と、 前記反射防止膜の上に、フォトリソグラフィ技術を用い
て、所定形状のパターンを有するレジスト膜を形成する
工程と、 前記レジスト膜のパターンに従って、前記配線層および
前記反射防止膜のパターニングを行なう工程と、を含む
半導体装置の製造方法。 - 【請求項２】 前記反射防止膜を形成する工程は、 さらに窒素を含む、金属−シリコン−酸素−窒素を有す
る化合物により形成される請求項１に記載の半導体装置
の製造方法。 - 【請求項３】 前記金属材料は、 モリブデン，タングステン，チタン，アルミニウムおよ
び銅のいずれか１つの材料から選択される請求項１に記
載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337105A JPH07201700A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
| US08/345,734 US5595938A (en) | 1993-12-28 | 1994-11-22 | Method of manufacturing semiconductor device |
| DE4442648A DE4442648C2 (de) | 1993-12-28 | 1994-11-30 | Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung einer Anti-Reflexionsschicht |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337105A JPH07201700A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201700A true JPH07201700A (ja) | 1995-08-04 |
Family
ID=18305487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337105A Pending JPH07201700A (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5595938A (ja) |
| JP (1) | JPH07201700A (ja) |
| DE (1) | DE4442648C2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2791525B2 (ja) * | 1992-04-16 | 1998-08-27 | 三菱電機株式会社 | 反射防止膜の選定方法およびその方法により選定された反射防止膜 |
| US6699530B2 (en) * | 1995-07-06 | 2004-03-02 | Applied Materials, Inc. | Method for constructing a film on a semiconductor wafer |
| US5918147A (en) * | 1995-03-29 | 1999-06-29 | Motorola, Inc. | Process for forming a semiconductor device with an antireflective layer |
| US5841179A (en) * | 1996-08-28 | 1998-11-24 | Advanced Micro Devices, Inc. | Conductive layer with anti-reflective surface portion |
| US6090674A (en) * | 1998-11-09 | 2000-07-18 | Taiwan Semiconductor Manufacturing Company | Method of forming a hole in the sub quarter micron range |
| JP2002189304A (ja) * | 2000-12-19 | 2002-07-05 | Matsushita Electric Ind Co Ltd | パターン形成方法 |
| US7504008B2 (en) * | 2004-03-12 | 2009-03-17 | Applied Materials, Inc. | Refurbishment of sputtering targets |
| US9127362B2 (en) | 2005-10-31 | 2015-09-08 | Applied Materials, Inc. | Process kit and target for substrate processing chamber |
| US8647484B2 (en) * | 2005-11-25 | 2014-02-11 | Applied Materials, Inc. | Target for sputtering chamber |
| US8968536B2 (en) * | 2007-06-18 | 2015-03-03 | Applied Materials, Inc. | Sputtering target having increased life and sputtering uniformity |
| US7901552B2 (en) | 2007-10-05 | 2011-03-08 | Applied Materials, Inc. | Sputtering target with grooves and intersecting channels |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4557797A (en) * | 1984-06-01 | 1985-12-10 | Texas Instruments Incorporated | Resist process using anti-reflective coating |
| JPS6252551A (ja) * | 1985-08-30 | 1987-03-07 | Mitsubishi Electric Corp | フオトマスク材料 |
| JPH061366B2 (ja) * | 1987-02-19 | 1994-01-05 | 三菱電機株式会社 | フオトマスク材料 |
| JP2590133B2 (ja) * | 1987-09-10 | 1997-03-12 | 日本板硝子株式会社 | 導電性反射防止膜を有する透明板 |
| JPH0734109B2 (ja) * | 1987-12-22 | 1995-04-12 | 三菱電機株式会社 | フォトマスクの製造方法 |
| JP2732903B2 (ja) * | 1989-08-12 | 1998-03-30 | 宮城沖電気株式会社 | 半導体集積回路装置の電極配線の製造方法 |
| US5106786A (en) * | 1989-10-23 | 1992-04-21 | At&T Bell Laboratories | Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide |
| JP3072114B2 (ja) * | 1990-05-30 | 2000-07-31 | ホーヤ株式会社 | フォトマスクブランク、フォトマスク及びその製造方法 |
| JPH0775221B2 (ja) * | 1990-08-06 | 1995-08-09 | エイ・ティ・アンド・ティ・コーポレーション | 半導体集積回路の製造方法 |
| JP3037763B2 (ja) * | 1991-01-31 | 2000-05-08 | ホーヤ株式会社 | フォトマスクブランク及びその製造方法、並びにフォトマスク及びその製造方法 |
| JP2811124B2 (ja) * | 1991-03-15 | 1998-10-15 | 三菱電機株式会社 | パターン形成方法およびフォトマスクの製造方法 |
| JP2791525B2 (ja) * | 1992-04-16 | 1998-08-27 | 三菱電機株式会社 | 反射防止膜の選定方法およびその方法により選定された反射防止膜 |
| JPH05341385A (ja) * | 1992-06-08 | 1993-12-24 | Mitsubishi Rayon Co Ltd | レンズシート |
| JPH06232273A (ja) * | 1993-02-03 | 1994-08-19 | Sony Corp | アルミニウム配線形成方法 |
-
1993
- 1993-12-28 JP JP5337105A patent/JPH07201700A/ja active Pending
-
1994
- 1994-11-22 US US08/345,734 patent/US5595938A/en not_active Expired - Fee Related
- 1994-11-30 DE DE4442648A patent/DE4442648C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4442648A1 (de) | 1995-06-29 |
| DE4442648C2 (de) | 1996-08-22 |
| US5595938A (en) | 1997-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4820611A (en) | Titanium nitride as an antireflection coating on highly reflective layers for photolithography | |
| JP4686006B2 (ja) | ハーフトーン位相シフトフォトマスクとハーフトーン位相シフトフォトマスク用ブランクス、及びハーフトーン位相シフトフォトマスクの製造方法 | |
| TW591326B (en) | Halftone type phase shift mask blank and halftone type phase shift mask | |
| JP2000181048A (ja) | フォトマスクおよびその製造方法、並びにそれを用いた露光方法 | |
| WO2006028168A1 (ja) | フォトマスクブランク及びフォトマスク | |
| TW201901282A (zh) | 相位移空白遮罩、相位移遮罩及相位移遮罩之製造方法 | |
| JP3993005B2 (ja) | ハーフトーン型位相シフトマスクブランク、ハーフトーン型位相シフトマスク及びその製造方法、並びにパターン転写方法 | |
| JPH07201700A (ja) | 半導体装置の製造方法 | |
| JPH1012534A (ja) | レジスト膜パターンの形成方法 | |
| JPH10186632A (ja) | ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスク | |
| JP3312702B2 (ja) | 位相シフトフォトマスク及び位相シフトフォトマスク用ブランクス | |
| TW544549B (en) | Half-tone type phase shift mask blank, process for prodncing half-tone type phase shift mask, pattern transfer method, laminate and method of forming pattern | |
| JPH07152140A (ja) | ハーフトーン型位相シフトマスクの製造方法 | |
| JP2022009498A (ja) | フォトマスク及びその製造方法 | |
| JP4641086B2 (ja) | ハーフトーン位相シフトフォトマスク用ブランクス、及びハーフトーン位相シフトフォトマスクとその製造方法 | |
| JPH07307333A (ja) | パターン形成方法 | |
| JP2022028476A (ja) | マスクブランク、及びマスクの製造方法 | |
| JPH0463349A (ja) | フォトマスクブランクおよびフォトマスク | |
| JP3225074B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JP3301557B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| JPH09325468A (ja) | ハーフトーン型位相シフトマスク及びその製造方法 | |
| JP3032089B2 (ja) | フォトマスク形成方法 | |
| JPH05114558A (ja) | 半導体装置の製造方法 | |
| JPH07281414A (ja) | 位相シフトマスクブランク及び位相シフトマスクとその製造方法 | |
| JPS63316053A (ja) | 光の量を減じるための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010710 |