JPS61256731A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS61256731A
JPS61256731A JP9774785A JP9774785A JPS61256731A JP S61256731 A JPS61256731 A JP S61256731A JP 9774785 A JP9774785 A JP 9774785A JP 9774785 A JP9774785 A JP 9774785A JP S61256731 A JPS61256731 A JP S61256731A
Authority
JP
Japan
Prior art keywords
layer
pattern
resist
film
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9774785A
Other languages
English (en)
Other versions
JPH06101453B2 (ja
Inventor
Toshihiko Tanaka
稔彦 田中
Hiroshi Shiraishi
洋 白石
Takashi Nishida
西田 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9774785A priority Critical patent/JPH06101453B2/ja
Publication of JPS61256731A publication Critical patent/JPS61256731A/ja
Publication of JPH06101453B2 publication Critical patent/JPH06101453B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はパターン形成方法に関し、詳しくは高い集積度
を有する半導体集積回路や磁気バブル素子の微細パター
ン形成に特に有用なパターン形成方法に関する。
〔発明の背景〕
近年、半導体集積回路の規模は増大し、高密度化、パタ
ーンの微細化が要求されている。高密度化にともないパ
ターン寸法は微細になるにもかかわらず、段差深さはむ
しろ増大し、したがって基板表面の凹凸はますます急峻
かつ激しくなってきた。
基板表面に凹凸がある場合、凹部と凸部ではレジスト膜
厚が異なるために寸法精度が低下する。
さらに、基板からの反射光の影響によって解像度が低下
し、また寸法精度も低下する。これらの問題点を解決す
るために多層レジスト法とよばれる方法が提案されてい
る。
多層レジスト法は基板の凹凸を厚い流動性有機物で平坦
化した後、その上に通常の方法、すなわちレジスト層を
形成し露光・現像を行なってパターンを形成し、ここで
形成したパターンを順次下地層に反応性プラズマエツチ
ング、スパッタエツチングなどにより転写するものであ
る。
第1層有機物層とレジストは双方有機物であるため、パ
ターンを上記第1層有機物層に直接転写することは困難
である。そこでパターン転写の除用いる反応性イオンエ
ツチングにおいて十分選択比のとれる層(中間層)を第
1層有機物層とレジストの間に形成し、レジスト/中間
層/第1暦有機物層からなる三層構造でパターンを形成
する方法が一般的である。
厚い第1層有機物層に吸光性を持たせることにより、基
板からの反射光の影響を低減することができる。
流動性の高い厚い有機物層により第1層有機物層の表面
は基板に大きな凹凸があるにもかかわらず比較的平坦に
なる。このためレジスト膜厚差にともなう寸法精度の低
下を防止することができる。
しかしながら、基板上の相対的な凹凸はパターンが微細
になるほど大きくなり、現在ではアスペクト比が1を越
えるものや、段差が1μmを超えるものも存在する。こ
のような場合には流動性の高い厚い有機物層を用いても
十分には表面を平坦にすることができない。
中間層には量産性の面からジャーナル・オブ・ケミカル
ソサイテイ(J、 E1ectroche+a、 So
c、)第129巻2152ページに報告されて居ように
塗布形成膜であるS OG (Spin on Gla
ss )が用いられている。しかしSOGは塗布形成膜
であるために塗布面が平坦でないと膜厚が場所によって
変化する。SOGはその構造上クラックを生じやすく、
膜厚を厚くすることができない。したがって基板段差が
激しい場合には中間層SOGが極端に薄い部分が生じ、
中間層本来の機能である第1層有機物層の加工マスクと
しての機能を果たさなくなるという問題があった。
またSOGは光学的な面からも問題がある。レジストと
SOGとでは屈折率が異なるため(おのおの約1.68
 .1.45 )上層レジストと中間層SOGおよび中
間層SOGと第1層有機物層との界面で光反射を生じ、
この反射光がパターン精度を低下させていた。
眉間絶縁膜にポリイミド膜を用いる場合にも多層レジス
トの場合とほぼ同様の問題がある。レジスト膜とポリイ
ミド膜はともに有機膜であるため、レジスト上に形成し
たパターンをドライエツチングによってポリイミド膜へ
転写するためにはレジスト膜とポリイミド膜との間に無
機物でできた中間層を形成する必要がある。中間層は量
産性の面から塗布形成膜が好ましいが、SOGでは多層
レジストの中間層に用いた場合と全く同様の問題点をも
つ。特にポリイミド膜は多層レジストに用いる第1層有
機物膜より平坦化の能力が劣るので基板に段差がある場
合中間層SOGの膜厚差が多層レジストの場合より大き
くなり9時としてマスクにならないことがある。なおS
oGの膜厚を厚くするとクラックが生ずる。
以上、従来用いられていた多層レジストの中間層として
のSoGおよびポリイミド膜等の有機膜の加工マスクと
してのSOGは基板の凹凸にともなうマスク機能の低下
、欠陥の発生および寸法精度の低下といった問題点をも
つ。
なお、第1層有機物層を十分に厚く形成するとその表面
は平坦となるため基板段差にともなう中間層の膜厚変化
は小さくなる。そのためSOGを中間層に用いた場合で
もパターン形成は可能となる。しかし第1層有機物層が
十分に厚いため多層レジストパターンのアスペクト比は
極めて大きくなり、被加工膜のエツチングが困難になる
という問題がある。また第1層有機物層がポリイミドの
ような眉間絶縁膜の場合には素子特性に影響を与え、ま
た配線間の導通をとることが困難になるという問題を生
ずる。
〔発明の目的〕
本発明の目的は、上記従来の問題を解決し、基板表面に
凹凸が存在しても微細な各種パターンを極めて高い精度
で、かつ極めて低い欠陥密度で形成することのできるパ
ターン形成方法を提供することである。
〔発明の概要〕
多層レジスト法における中間層および有機膜加工用マス
クは量産性の面から塗布形成膜が好ましい。そこで塗布
形成膜でかつ厚膜であってもクラックを生じない材料を
各種検討した。その結果、ラダー型シリコン樹脂が適し
ていることがわかった。しかしラダー型シリコン樹脂の
屈折率は約1.4〜1.5 とレジストの屈折率約1.
68 に比べて低いためレジスト膜とラダー型シリコン
膜およびラダー型シリコン膜と第1R有機物層界面で光
反射を生ずる。そこでラダー型シリコン樹脂に金属錯体
化合物を混入して屈折率を高めてこれらの界面での光反
射を低減し、寸法精度を向上させた。金属錯体化合物は
ベークする、二とにより酸化金属化するのでドライエツ
チングに対して有機物と十分なエッチレート比がとれる
。このためマスク材料として好ましい。
〔発明の実施例〕
以下、本発明の実施例を図面を参照して説明する。
まず第1図(a)に示すように段差をもっSi基板1上
に被加工膜であるA1膜2を形成した。
本実施例ではSi基板上の段差を0.8  μmおよび
1.5 μmとしたが、この段差に限らない。また被加
工膜にはA1膜を用いたがこれに限らず、W、Moなど
の金属膜、SiO2,リンガラス膜。
窒化シリコン膜などの絶縁膜、 Po1y Si 、タ
ングステンシリサイド、モリブデンシリサイドなどのシ
リサイドあるいはポリサイド膜でもかまわない。
次に被加工膜であるA1膜2上に第1層有機物層3を約
2μmの厚さで形成した。この膜厚は平坦部での膜厚で
ある。ここで第1層有機物層3にはAZ1350J  
(Shipley社商品名)を用いたが、AZ1350
Jニ限らず0FPR800,0NPR830(東京応化
工業(株)商品名) 、 HPR204(Hunt C
hem。
社命品名)などのフェノールノボラック系レジスト、 
RD20ON 、 RUlooON (日立化成工業(
株)社命品名)などのポリビニルフェノール系レジスト
KTFR(Kodak商品名)、CBR(日本合成ゴム
(株)社命品名)などの環化ゴム系レジスト。
PMにA、 PMIPK 、あるいはポリサルフオン樹
脂なども用いることができる。しかる後約200℃30
分の熱処理を行なった。その後、ポリメチルシルセスキ
オサンとジプロポキシアセチルアセトナトチタンの等量
(重量比)混合物をブタノールに溶解し、上記第1層有
機物層上にスピン塗布・200℃30分の熱処理を行な
って第2層中間膜4を形成した。中間膜4の膜厚は第1
層有機物層表面が平坦でないために場所によって異なり
、その値は約0.05〜0.25 μmであった。なお
、第1層有機物層3の熱処理によって、第1層有機物層
3と中間層4は混じりあうことはなかった。
その後、通常の方法でAZ1350Jを用いたフォトレ
ジスト層に縮小投影露光法によってパターン5を形成し
た。使用した露光光の波長は365μmである。パター
ン5の寸法精度は約0.05  μmであった。ここで
は365μmの波長の露光光を用いた場合を示したがこ
の波長に限らず、405゜436nmなど他の波長の光
を用いてもがまわない、また縮小投影露光法に限らず、
1:1プロジェクション法、コンタクト露光法およびプ
ロキシミテイ露光法などでもかまわない。ちなみにポリ
メチルシルセスキオキサンのみをブタノールに溶かした
溶液を用いて中間層4を形成した場合では、パターン5
の寸法精度は約0.1  μであり、ジプロポキシアセ
チルアセトナトチタンとの混合物を用いた場合に比べ、
約2倍はど寸法精度が低かった。中間層にSOGを用い
た場合でもパターン5の寸法精度は約0.1  μmで
ありポリメチルシルセスキオキサンのみの溶液を用いた
場合と同様に寸法精度が低かった。
しかる後、第1図(c)に示したように通常のドライエ
ツチングにより、レジストパターン5を中間層4に転写
し、パターン4′を形成した。4レジストAZ1350
Jと中間層4との選択比は大きく、良好なパターン転写
ができた。しかる後第1図(d)に示したように通常の
方法によりパターン4′をマスクとして第1層有機物層
3にパターンを転写しパターン3′を形成した。中間層
4の02ガスを用いた反応性イオンエツチングのエッチ
レートは約0.5  nm/winであり、第1層有機
物層(AZ1350J )のエッチレートは約50nm
/winであるので、中間層と第1層有機物層との選択
比はこの場合も十分大きく良好なパターン転写ができた
。中間層4の膜厚は最も薄い部分でも約0・05 μm
あったので第1層有機物層のエツチング後にも中間層4
′は残り、マスクとしての機能を十分果たした。
ポリメチルシルセスキオキサンとジプロポキシアセチル
アセトナトチタンの混合溶液による塗布形成膜は約0.
4 μmの膜厚でもクランクを生じなかった。上述の実
施例でもクラック等の欠陥は認められなかった。一方、
中間層にSOGを用いた場合には約0.2  μm以上
の膜厚でクラックが生じた。SOGの原液とジプロポキ
シアセチルアセトナトチタンの混合溶液による塗布形成
膜を中間層に用いた場合には約0.13 μm以上の膜
厚でクラックが生じた。したがってクラックに比較的強
いSOGを中間層に用いた場合でも膜厚は約0.2 μ
m以下にする必要があった。中間層4にポリメチルシル
セスキオキサンとジプロポキシアセチルアセトナトチタ
ンの混合溶液による塗布形成膜を用いる代わりに膜厚が
最も厚いところで約0.2 μmのSOGを用いて、上
述の工程に従ってパターンを形成した。この場合、基板
膜差部付近で中間層SOGが薄くなるため、第1層有機
物層を加工するときに中間層パターン4′がエツチング
に耐えず、一部本来あるべきパターンが欠如していた。
すなわち、中間層SOGはマスク材料としての機能を果
たさなかった。
上記実施例ではポリメチルシルセスキオキサンとジプロ
ポキシアセチルアセトナトチタンの混合物の場合を説明
したが、この材料に限らず、ポリメチルシルセスキオキ
サンの代わりにポリエチルシルセスキオキサン、ポリフ
ェニルシルセスキオキサンなどのラダー型シリコンを用
いてもよい。
またジプロポキシアセチルアセトナトチタンの代わりに
イソプロポキシチタネート、テトラブトキシチタンなど
のチタン錯体化合物あるいはCe。
Hf、In、La、Sb、Ta、Th、Y、Zr*Sn
などの錯体化合物も用いることができる。またこれらの
混合物の溶剤もブタノールに限らず、エタノール、メタ
ノール、プロパツールなどのアルコール、ブチルアセテ
ートおよびアセテートとアルコールの混合物などを用い
ることができる。
以上のことから、中間層にラダー型シリコンと錯体化合
物の混合物を用いることにより、基板段差が大きな場合
でも、欠陥が少なくかつ精度の高いパターンを形成する
ことができた。
以上多層レジストの場合を説明してきたが、有機膜の加
工マスクとしてもラダー型シリコンと錯体化合物の混合
物は多層レジストの中間層に用いた場合と同様に効果が
あった。
第1図に示す工程にしたがって上記実施例と長様な方法
でパターン形成を行なった。ただし、この場合の被加工
膜は第1層有機物層3であり、第1層化合物層3にはポ
リイミド膜を用いた。ポリイミド膜はポリイミド溶液(
P I Q :日立化層(株)社製)を塗布した後20
0 ”C30分、その後350℃30分の熱処理を行な
って形成した。
ポリイミド膜の平坦部での膜厚は熱処理後で約2μmで
ある。ポリイミド膜は熱処理したレジスト膜より段差に
忠実に形成されるのでポリイミド膜の表面は基板段差に
応じて起伏に豊み、熱処理レジスト膜より平坦度は低か
った。
第1層有機物層3の加工マスクとしての中間層4には上
記実施例と同様にポリメチルシルセスキオキサンとジプ
ロポキシアセトナトチタンの混合溶液による塗布形成膜
を用いた。この場合の膜厚は最も薄い場所で約0.05
 μm、厚い場所で約0・3 μmであった。
上記実施例と同様な方法で形成したレジストパターン5
の寸法精度は約0.05 μmであった。
そして第1層有機物層であるポリイミド膜に高精度でか
つ欠陥のないパターン3′を形成することができた。
なお中間層4にSOGを用いると場所による中間層の膜
厚変化が大きいために欠陥なしにパターンを形成するこ
とはできなかった。またラダー型シリコン樹脂のみを用
いて中間層4を形成するとレジストパターン5の寸法精
度は約0.1  μmであり良好ではあるが、錯体化合
物を含む場合よりは寸法精度が低かった。
〔発明の効果〕
基板表面に急峻な段差が存在する場合においても本発明
に用いれば極めて高い精度で、かつ極めて低い欠陥密度
で微細な各種パターンを形成することができる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例を示す工程図
である。 1・・・Si基板、2・・・AQ膜、3・・・第1層有
機物層、3′・・・第1層有機物層に転写されたパター
ン、4・・・中間層、4′中間層に転写されたパターン
、5・・・レジストパターン。

Claims (1)

  1. 【特許請求の範囲】 1、被加工基板上に第1層有機物層、第2層化合物層、
    および第3層レジスト層を積層して形成し、順次前記第
    3層、第2層および第1層に所望パターンを転写し、被
    加工膜の加工マスクを形成する方法において、ラダー型
    シリコンと錯体化合物を含有する溶液を塗布・加熱する
    ことによって形成した膜を第2層化合物層として用いる
    ことを特徴とするパターン形成方法。 2、被加工物層である第1層有機物層上に第2層化合物
    層、および第3層レジスト層を形成し、順次前記第3層
    、第2層、第1層に所望パターンを転写し、被加工層で
    ある第1層有機物層を加工する方法において、第2層化
    合物層にラダー型シリコンと錯体化合物を含有する溶液
    を塗布・加熱することによって形成した膜を用いること
    を特徴とするパターン形成方法。
JP9774785A 1985-05-10 1985-05-10 パタ−ン形成方法 Expired - Lifetime JPH06101453B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9774785A JPH06101453B2 (ja) 1985-05-10 1985-05-10 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9774785A JPH06101453B2 (ja) 1985-05-10 1985-05-10 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS61256731A true JPS61256731A (ja) 1986-11-14
JPH06101453B2 JPH06101453B2 (ja) 1994-12-12

Family

ID=14200477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9774785A Expired - Lifetime JPH06101453B2 (ja) 1985-05-10 1985-05-10 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPH06101453B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442585A (en) * 1987-08-07 1989-02-14 Nec Corp Method for etching polysilicon
JPH0335557A (ja) * 1989-07-03 1991-02-15 Mitsubishi Electric Corp カラーフィルタの製造方法
JPH03126036A (ja) * 1989-10-11 1991-05-29 Oki Electric Ind Co Ltd 3層レジスト法用の中間層形成材
EP0538824A2 (en) * 1991-10-22 1993-04-28 SHARP Corporation An inclination adjusting device for an objective lens for an optical information recording and reproduction apparatus
JPH05326718A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008282912A (ja) * 2007-05-09 2008-11-20 Mitsubishi Electric Corp 太陽電池素子の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6442585A (en) * 1987-08-07 1989-02-14 Nec Corp Method for etching polysilicon
JPH0335557A (ja) * 1989-07-03 1991-02-15 Mitsubishi Electric Corp カラーフィルタの製造方法
JPH03126036A (ja) * 1989-10-11 1991-05-29 Oki Electric Ind Co Ltd 3層レジスト法用の中間層形成材
EP0538824A2 (en) * 1991-10-22 1993-04-28 SHARP Corporation An inclination adjusting device for an objective lens for an optical information recording and reproduction apparatus
JPH05326718A (ja) * 1992-05-25 1993-12-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2008282912A (ja) * 2007-05-09 2008-11-20 Mitsubishi Electric Corp 太陽電池素子の製造方法

Also Published As

Publication number Publication date
JPH06101453B2 (ja) 1994-12-12

Similar Documents

Publication Publication Date Title
JP3320685B2 (ja) 微細パターン形成方法
US6316167B1 (en) Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
JP2002110510A (ja) パターン形成方法
JP2001015479A (ja) 半導体装置の製造方法
US6713234B2 (en) Fabrication of semiconductor devices using anti-reflective coatings
JP4004014B2 (ja) レジストパターンの形成方法
JPS61256731A (ja) パタ−ン形成方法
JP2003163265A (ja) 配線構造およびその製造方法
CN102227683B (zh) 使用具有分等级的光学性质的底部抗反射涂层来执行光刻的方法
JPH0458167B2 (ja)
KR0161467B1 (ko) 반도체장치의 평탄화 방법
KR100713238B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
JPS586306B2 (ja) ハンドウタイソウチノ セイゾウホウホウ
JP3961041B2 (ja) 半導体集積回路装置およびその製造方法
JP2000040739A (ja) 半導体装置の製造方法
JPS60253223A (ja) パタ−ン形成方法
JPS62247523A (ja) 半導体装置の製造方法
KR960015489B1 (ko) 반도체의 금속배선 형성방법
JPS603620A (ja) 微細パタ−ンの形成方法
JPH0430740B2 (ja)
JP2000208393A (ja) 半導体装置の製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPS61103967A (ja) コーテイング用溶液
JPH01303432A (ja) 感光性樹脂組成物
JP2000294498A (ja) 半導体装置の製造方法