DE10032282A1 - Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht - Google Patents

Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht

Info

Publication number
DE10032282A1
DE10032282A1 DE10032282A DE10032282A DE10032282A1 DE 10032282 A1 DE10032282 A1 DE 10032282A1 DE 10032282 A DE10032282 A DE 10032282A DE 10032282 A DE10032282 A DE 10032282A DE 10032282 A1 DE10032282 A1 DE 10032282A1
Authority
DE
Germany
Prior art keywords
layer
material layer
substrate
applying
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10032282A
Other languages
English (en)
Other versions
DE10032282B4 (de
Inventor
Lothar Bauch
Matthias Lehr
Wolfgang Leiberg
Stefan Spinler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10032282A priority Critical patent/DE10032282B4/de
Publication of DE10032282A1 publication Critical patent/DE10032282A1/de
Application granted granted Critical
Publication of DE10032282B4 publication Critical patent/DE10032282B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

Zur örtlich selektiven Behandlung einer unterhalb einer Photoresistschicht (3) angeordneten, transparenten Materialschicht (2; 12) wird zwischen der Materialschicht (2; 12) und einem Substrat (1; 10) eine Antireflexionsschicht (4; 14) angeordnet, durch die verhindert wird, daß durch die Materialschicht (2; 12) hindurchgetretene Belichtungsstrahlung der Lithografie an dem Substrat (1; 10) reflektiert wird und zu Interfrenzeffekten oder Fehlbelichtungen führt. Das Verfahren kann besonders vorteilhaft zur Herstellung von in Isolationsschichten eingebetteten metallischen Leiterbahnen verwendet werden.

Description

Die Erfindung betrifft ein lithografisches Belichtungs- und Strukturierungsverfahren zur Strukturierung einer strahlungs­ sensitiven Photoresistschicht mit dem Ziel der örtlich selek­ tiven Behandlung einer unterhalb der Photoresistschicht be­ findlichen, transparenten Materialschicht.
Bei einem derartigen an sich im Stand der Technik bekannten Lithographieverfahren wird die strahlungssensitive Photore­ sist- oder Photolackschicht in den gewünschten Bereichen der­ art bestrahlt, daß in einem geeigneten Entwickler nur die be­ strahlten (oder unbestrahlten) Bereiche entfernt werden. Das so entstehende Resistmuster dient dann als Maske bei einem därauffolgenden Prozeßschritt, z. B. bei einer Ätzung oder ei­ ner Ionenimplantation. Anschließend an den Prozeßschritt wird die Resistmaske wieder abgelöst.
Die Grundprinzipien und Anwendungsformen der lithografischen Technik sind beispielsweise in dem Buch "Technologie hochinte­ grierter Schaltungen", 2. Auflage, D. Widmann, H. Mader und H. Friedrich, Springer-Verlag, 1996, Kapitel 4 eingehend be­ schrieben.
Bei fast allen lithografischen Techniken tritt das Problem auf, daß die bei der Belichtung verwendete Strahlung an der Grenzfläche zwischen der Resistschicht und der zu strukturie­ renden Materialschicht in die Resistschicht zurückreflektiert wird. Da für die Belichtung relativ schmalbandiges Licht aus einer Quecksilber-Höchstdrucklampe oder aus einem Laser ver­ wendet wird, kommt es deshalb zu unerwünschten Interferenzef­ fekten zwischen einfallenden und reflektierten Lichtwellen. Daneben tritt die Belichtung von Bereichen auf, die eigentlich unbelichtet bleiben sollen, beispielsweise als Folge von Lichtreflexionen an Oberflächenstufen.
Es ist bekannt, zwischen der zu strukturierenden Material­ schicht und der Photoresistschicht geeignete Antireflexions­ schichten aufzubringen, durch die die Intensität der zurückre­ flektierten Lichtwelle erheblich reduziert wird. So kann z. B. eine dünne aufgesputterte amorphe Siliziumschicht zwischen ei­ ner hochreflektierenden Aluminiumoberfläche und der Photore­ sistschicht die Intensität des reflektierten Lichts um mehr als eine Größenordnung herabsetzen. Ähnliche Antireflexions­ schichten sind auch zwischen den anderen, in der Siliziumtech­ nologie vorkommenden Schichten und der Resistschicht möglich, wie in der Publikation von L. Mader, D. Widmann und W. G. Old­ ham in den Proceedings Microcircuit Engineering (1981), S. 105 gezeigt wurde.
Bisher werden die Antireflexionsschichten auf die zu struktu­ rierende Schicht unter der Photoresistschicht aufgebracht. Dieses Verfahren hat den Nachteil, daß in den freigelegten, zu behandelnden Bereichen zunächst die Antireflexionsschicht durch eine Ätzung entfernt werden muß, um die Behandlung der darunterliegenden Bereiche erst zu ermöglichen. Jeder zusätz­ liche Ätzschritt stellt jedoch einen Materialverbrauch der Photoresistschicht und eine entsprechende Verformung ihrer Flankenverläufe dar. Um diesen Verlust zu kompensieren, muß von vornherein eine entsprechend dickere Photoresistschicht gewählt werden. Jede Erhöhung der Lackdicke erhöht wiederum das Fokus-Prozeßfenster der Lithografie. Bei der Anwendung auf die lithografische Strukturierung von Oxidschichten kann es zudem infolge von Schichtdickenschwankungen des unterliegenden Oxids zur Reduzierung der Wirksamkeit der Antireflexions­ schicht kommen. Außerdem kann es bei der Verwendung anorgani­ scher Reflexionsschichten zur Bildung von sogenannten Lackfü­ ßen kommen.
Bei der Herstellung metallischer Leiterbahnen durch lithogra­ fische Techniken kommen ebenfalls bereits Antireflexions­ schichten zum Einsatz. Diese können dann benutzt werden, wenn das Metall, zumeist in Form einer metallischen Schichtenfolge, ganzflächig abgeschieden und mittels Plasmaätzen (oder Reacti­ ve Ion Etching, RIE) strukturiert wird. Als oberste Schicht wird in diesem Fall eine Antireflexionsschicht aufgebracht, durch die die Reflexion in die darüberliegende Photore­ sistschicht minimiert wird, indem deren Dicke auf die jeweili­ ge Belichtungswellenlänge der Lithografie abgestimmt ist. Oft­ mals werden jedoch die metallischen Leiterbahnen durch das sogenannte Dual-Damascene-Verfahren hergestellt, bei welchem das Metall in strukturierte Gräben eines Isolationsoxids ein­ gefüllt und dann so zurückpoliert wird, daß es nur noch in dem Oxid, nicht aber auf dem Oxid verbleibt. Bei diesem Verfahren kann somit naturgemäß keine Antireflexionsschicht auf die me­ tallische Leiterbahn aufgebracht werden.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, ein lithografisches Belichtungs- und Strukturierungsverfahren zur Strukturierung einer strahlungssensitiven Photore­ sistschicht unter Verwendung einer Antireflexionsschicht anzu­ geben, bei welchem die Antireflexionsschicht nicht mehr ent­ fernt werden muß und durch die Antireflexionsschicht das Pro­ zeßfenster der Lithografie nicht verkleinert wird.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung von Antireflexionsschichten zur nachfolgenden Herstellung von metallischen Leiterbahnen, insbesondere durch das sogenannte Dual-Damascene-Verfahren bereitzustellen.
Diese Aufgaben werden durch die Merkmale der unabhängigen Pa­ tentansprüche gelöst. Vorteilhafte Weiterbildungen werden in den Unteransprüchen angegeben.
Die erfindungsgemäße Lösung geht aus von der Erkenntnis, daß in bestimmten Anwendungsbereichen lithografischer Techniken, nämlich insbesondere bei deren Anwendung auf die Strukturie­ rung von Oxiden oder dergleichen, die Reflexion der lithogra­ fischen Belichtungsstrahlung an der oberen Grenzfläche zwi­ schen der Resistschicht und der zu strukturierenden Materialschicht aufgrund einer relativ kleinen Änderung im Brechungs­ index vernachlässigbar ist. Die meisten Photoresistmaterialien weisen Brechungsindizes n0 im Bereich zwischen 1,6 und 2 auf. Bei Abscheidung des Resists auf einem Siliziumsubstrat (n0 = 4,75) tritt an der Grenzfläche ein relativ hoher Brechungsin­ dexsprung und damit hohe Reflexion auf. Da jedoch die Bre­ chungsindizes von Oxiden und Nitriden zumeist erheblich klei­ ner sind, tritt an der Grenzfläche dieser beiden Materialien mit der Photoresistschicht keine nennenswerte Reflexion auf. Jedoch kommt es infolge der zumeist vorhandenen Transparenz dieser Oxid- oder Nitridschichten für die Belichtungsstrahlung der Lithografie zu einer Reflexion an der Grenzfläche zwischen dem Substrat und der zu strukturierenden Materialschicht. Dar­ aus zieht die erfindungsgemäße Lösung die Schlußfolgerung, daß die Antireflexionsschicht in vorteilhafter Weise statt an der oberen Grenzfläche der Resistschicht an deren unterer Grenz­ fläche angeordnet wird.
Die Belichtung und Entwicklung des Resists erfolgt wie beim Stand der Technik. Bei dem nachfolgenden Prozeßschritt kann beispielsweise vorgesehen sein, daß die Oxidschicht in den freigelegten Bereichen entfernt wird. In der Regel wird dann auch in diesen Bereichen die darunterliegende Antireflexions­ schicht entfernt werden müssen. Im Gegensatz zum Stand der Technik ist dieser aber nicht mit einer Verkleinerung des Pro­ zeßfensters der Lithografie verbunden, da für diesen Ätz­ schritt die Resistmaske nicht mehr benötigt wird.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß Schichtdickenschwankungen der zu strukturierenden Materialschicht, insbesondere Oxidschicht, ohne Einfluß auf die Wirksamkeit der Antireflexionsschicht sind, da letztere sich unterhalb der Materialschicht befindet. Außerdem ist bei der erfindungsgemäßen Lösung die Gefahr des Auftretens soge­ nannter Lackfüße geringer.
Unter dem Terminus "Antireflexionsschicht" wird begrifflich sowohl eine einzelne, homogene Antireflexionsschicht als auch eine Schichtenfolge aus mehreren Schichten umfaßt, die in ih­ rer Gesamtwirkung auf die durch die zu behandelnde Material­ schicht durchdringende Belichtungsstrahlung antireflektierende Wirkung hat. Als einzelne Antireflexionsschicht kann bei­ spielsweise eine SiON-Schicht verwendet werden. In der nach­ folgenden Tabelle sind Ausführungsbeispiele dargestellt, bei welchen eine antireflektierende SiON-Schicht jeweils geeigne­ ter Dicke auf verschiedenen Substratmaterialien wie Wolfram (W), Aluminium (Al), Kupfer (Cu) oder Silizium (Si) abgeschie­ den ist. Auf die SiON-Schicht ist dann eine 700 nm dicke SiO2- Schicht abgeschieden, die mittels eines strukturierten Photo­ resists örtlich selektiv behandelt werden soll. In der Tabelle sind die optimierten Schichtdicken der antireflektierenden SiON-Schicht für zwei verschiedene Belichtungswellenlängen der Lithografie, nämlich zum einen 248 nm (DUV, Deep UV) und zum anderen die i-Linie der Quecksilber-Hochdruckdampflampe bei 365 nm angegeben. Die optischen Konstanten des SiON-Materials wurden dabei als n = 1,96 und k = 0,55 für 248 nm und n = 2,06 und k = 0,15 für 365 nm angenommen.
Eine erfindungsgemäße Erweiterung besteht in einem Verfahren zur Herstellung einer metallischen Leiterbahn, bei welchem zu­ nächst auf ein Substrat eine Antireflexionsschicht aufgebracht wird, anschließend auf die Antireflexionsschicht eine zu strukturierende Materialschicht wie eine Oxidschicht aufge­ bracht wird und anschließend eine Resistschicht direkt auf die Materialschicht abgeschieden wird. Dann wird die Resistschicht derart belichtet und strukturiert, daß die Materialschicht an solchen vorbestimmten Abschnitten freigelegt wird, an denen eine Leiterbahn vorgesehen ist. Dann wird durch einen vertika­ len Ätzschritt die Materialschicht in den freigelegten Ab­ schnitten entfernt, worauf metallisches Leiterbahnmaterial in die geätzten Bereiche eingefüllt wird. Gegebenenfalls wird in einem letzten Verfahrensschritt auf der Materialschicht seit­ lich der geätzten Bereiche überschüssigerweise abgeschiedenes metallisches Material durch Rückpolieren entfernt.
Dabei kann vorgesehen sein, daß vor dem Einfüllen des metalli­ schen Leiterbahnmaterials mehrfach eine Resistmaske erzeugt und ein anschließender Ätzschritt durchgeführt wird. Dies ist beispielsweise beim sogenannten Dual-Damascene-Verfahren der Fall, bei welchem durch zweifache Erzeugung einer Resistmaske und anschließendes Ätzen eine zweistufige Leiterbahnstruktur innerhalb einer umgebenden, isolierenden Oxidschicht erzeugt wird.
Bei einem solchen Verfahren zur Herstellung metallischer Lei­ terbahnen ist die Erfindung besonders vorteilhaft einsetzbar, da das Substrat meistens ein hochreflektierendes Metall ist und die oberhalb des metallischen Substrats zu bildende Lei­ terbahn in eine Isolationsschicht wie eine Oxid- oder Nitrid­ schicht eingebettet werden soll, die in der Regel für die Be­ lichtungsstrahlung der Lithografie transparent ist.
Im folgenden wird die Erfindung anhand von Ausführungsbeispie­ len in den Zeichnungsfiguren näher erläutert. Es zeigen:
Fig. 1 einen Materialkörper mit aufgebrachtem, struktu­ riertem Photoresist unter Verwendung einer Antire­ flexionsschicht nach dem Stand der Technik;
Fig. 2 einen Materialkörper mit aufgebrachtem, struktu­ riertem Photoresist unter Verwendung einer Antire­ flexionsschicht gemäß der vorliegenden Erfindung;
Fig. 3A-D Zwischenprodukte eines erfindungsgemäßen Verfahrens zur Herstellung einer metallischen Leiterbahn unter erfindungsgemäßer Verwendung einer Antireflexions­ schicht.
Gemäß Fig. 1 ist auf einem Substrat 1 eine zu strukturierende oder anderweitig ortsselektiv zu behandelnde Materialschicht 2 aufgebracht. Auf diese wird dann eine geeignete Antirefle­ xionsschicht 4 abgeschieden. Die auf diese aufgebrachte Photo­ resistschicht 3 wird durch Belichten mit einer Photomaske und anschließendes Entwickeln in gewünschter Weise strukturiert, wobei einzelne Abschnitte entfernt werden, um die darunterlie­ gende Materialschicht 2 durch einen vertikalen Ätzschritt zu entfernen oder Fremdsubstanzen in diese einzubringen, etwa durch Diffusion oder (Ionen)-Implantation. Die bekanntermaßen zwischen der zu behandelnden Materialschicht 2 und der Photo­ resistschicht 3 eingefügte Antireflexionsschicht 4 verhindert, daß während dem Belichten das UV-Licht an der Grenzfläche zwi­ schen der Materialschicht 2 und der Photoresistschicht 3 re­ flektiert wird, so daß entweder innerhalb der Photore­ sistschicht 3 durch Interferenz bedingte Intensitätsschwankun­ gen entstehen oder aber das Licht durch Reflexion an Stufen in Bereiche der Photoresistschicht 3 gelangt, die nicht belichtet werden sollen.
Die Fig. 2 zeigt dagegen eine erfindungsgemäße Anordnung, bei welcher auf einem Substrat 1, welches beispielsweise durch ein hochreflektierendes Metall gebildet sein kann, eine geeignete Antireflexionsschicht 4 abgeschieden wird. Auf diese wird dann direkt die örtlich selektiv zu behandelnde Materialschicht 2, beispielsweise eine Oxid- oder Nitridschicht aufgebracht. Die Materialschicht 2 ist für die Belichtungsstrahlung der Litho­ grafie transparent, so daß das Licht durch sie bis zu der An­ tireflexionsschicht 4 im wesentlichen hindurchdringen kann. Dort würde es ohne Vorhandensein der Antireflexionsschicht 4 in unerwünschter Weise an der Oberfläche des Substrats 1 re­ flektiert und würde somit zu unerwünschten Intensitätsschwan­ kungen durch Interferenzen in der Materialschicht 2 und der Photoresistschicht 3 führen oder die Photoresistschicht 3 infolge Reflexion an Stufenbereichen belichten, die nicht be­ lichtet werden sollen. Die Antireflexionsschicht 4 kann bei­ spielsweise eine SiON-Schicht sein. Sie kann aber auch anstatt aus einer einzelnen Schicht aus einem Schichtenpaar oder einer Schichtenfolge gebildet sein. Eine derartige Schichtenfolge kann beispielsweise in an sich bekannter Weise aus dielektri­ schen Schichten mit abwechselnd hohem und niedrigem Bre­ chungsindex gebildet sein. Nach Bildung der Resistmaske kann die Materialschicht 2 in den freigelegten Bereichen durch ei­ nen vertikalen Ätzschritt entfernt oder auf andere gewünschte Weise ortsselektiv behandelt werden.
In den Fig. 3A-D ist ein bevorzugter Anwendungsfall der vor­ liegenden Erfindung dargestellt. Zunächst wird auf einem vor­ zugsweise metallischen Substrat 10 wie bereits beschrieben eine Antireflexionsschicht 14 abgeschieden, auf die dann eine für Lithografiestrahlung transparente Materialschicht wie eine Oxid- oder Nitridschicht 12 aufgebracht wird (Fig. 3A). In Fig. 3B ist das Endergebnis eines zweistufigen Ätzprozesses an der Materialschicht 12 und der Antireflexionsschicht 14 darge­ stellt. Das Verfahren wird demgemäß als "Dual-Damascene- Verfahren" bezeichnet. Dabei wird eine erste Resistmaske mit einer relativ kleinen Öffnung hergestellt, durch die in einem anschließenden Ätzschritt die Materialschicht 12 bis zu dem Substrat 10 durchgeätzt wird. Anschließend wird die erste Re­ sistmaske entfernt und eine zweite Resistmaske erzeugt, die einen um die in die Materialschicht 12 geätzte Öffnung erwei­ terten Öffnungsbereich aufweist, so daß bei einem nachfolgen­ den vertikalen Ätzschritt der in der Fig. 3B gezeigte stufen­ förmige Verlauf der Ausnehmung in der Materialschicht 12 ent­ steht. Anschließend wird gemäß Fig. 3C ein metallisches Lei­ terbahnmaterial 15 in die geätzte Öffnung eingefüllt. Dabei entsteht eine über die Ausnehmung hinausreichende und die obe­ re Oberfläche der Materialschicht 12 bedeckende Schicht 15A, die anschließend durch ein planares Ätzverfahren wie bei­ spielsweise CMP (chemisch-mechanisches Polieren) wieder ent­ fernt werden kann. Das Endresultat einer in die isolierende Materialschicht 12 eingebetteten Leiterbahn 16 ist in Fig. 3D dargestellt.
Die Antireflexionsschicht 14 muß dabei nicht in jedem Fall durch einen Ätzschritt entfernt werden. Auch wenn beispiels­ weise eine elektrisch leitende Verbindung zwischen der Leiter­ bahn 16 und dem metallischen Substrat 10 hergestellt werden soll, so kann die Antireflexionsschicht 14, insofern sie dünn genug ist, auch zurückgelassen werden, da sie in diesem Fall als Tunnelkontakt wirken kann.
Bezugszeichenliste
1
Substrat
2
Materialschicht
3
Photoresistschicht
4
Antireflexionsschicht
10
Substrat
12
Materialschicht
14
Antireflexionsschicht
15
Leiterbahnmaterial
15
A Leiterbahnmaterial (auf der Oberfläche abgeschieden)
16
metallische Leiterbahn

Claims (6)

1. Lithografisches Belichtungs- und Strukturierungsverfahren zur Strukturierung einer strahlungssensitiven Photore­ sistschicht (3) zur örtlich selektiven Behandlung einer unterhalb der Photoresistschicht (3) befindlichen, trans­ parenten Materialschicht (2; 12), mit den Verfahrens­ schritten
  • a) Bereitstellen eines Substrats (1; 10);
  • b) Aufbringen einer aus einer oder mehreren Schichten bestehenden Antireflexionsschicht (4; 14) auf das Substrat (1; 10)
  • c) Aufbringen der zu behandelnden Materialschicht (2; 12) auf die Antireflexionsschicht (4; 14);
  • d) Aufbringen der Photoresistschicht (3) direkt auf die Materialschicht (2; 12);
  • e) Belichten und Strukturieren der Photoresistschicht (3) derart, daß die Materialschicht (2; 12) in vor­ bestimmten Abschnitten für die örtlich selektive Behandlung freigelegt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Antireflexionsschicht (4; 14) eine anorganische Ma­ terialschicht, insbesondere eine SiON-Schicht verwendet wird.
3. Verfahren nach Anspruch 1, da durch gekennzeichnet, daß als Antireflexionsschicht (4; 14) eine Schichtenfolge aus dielektrischen Schichten mit abwechselnd hohem und niedrigem Brechungsindex verwendet wird.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Materialschicht (2; 12) eine Oxidschicht, insbeson­ dere SiO2-Schicht oder eine Nitridschicht verwendet wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat (1; 10) ein Metall ist.
6. Verfahren zur Herstellung einer metallischen Leiterbahn, mit den Verfahrensschritten
  • A) Erzeugen einer strukturierten Photoresistschicht nach einem oder mehreren der Ansprüche 1 bis 5, wobei die Materialschicht (12) an einem Abschnitt freigelegt wird, an dem die Leiterbahn (16) vorgesehen ist;
  • B) Entfernen der Materialschicht (12) in den freigelegten Abschnitten durch einen vertikalen Ätzschritt;
  • C) gegebenenfalls erneutes Durchführen der Verfahrens­ schritte A. und B.;
  • D) Abscheiden von metallischem Leiterbahnmaterial (15) in die geätzte Ausnehmung; und
  • E) gegebenenfalls Rückpolieren des auf der Materialschicht (12) abgeschiedenen metallischen Materials (15A).
DE10032282A 2000-07-03 2000-07-03 Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht Expired - Fee Related DE10032282B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10032282A DE10032282B4 (de) 2000-07-03 2000-07-03 Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10032282A DE10032282B4 (de) 2000-07-03 2000-07-03 Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht

Publications (2)

Publication Number Publication Date
DE10032282A1 true DE10032282A1 (de) 2002-01-24
DE10032282B4 DE10032282B4 (de) 2011-05-05

Family

ID=7647611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10032282A Expired - Fee Related DE10032282B4 (de) 2000-07-03 2000-07-03 Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht

Country Status (1)

Country Link
DE (1) DE10032282B4 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040739A (ja) * 1998-07-23 2000-02-08 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980032463A (ko) * 1996-10-03 1998-07-25 윌리엄비.켐플러 개선된 전자이주 능력을 위한 비아(ｖｉａ) 패드와 캡

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000040739A (ja) * 1998-07-23 2000-02-08 Fujitsu Ltd 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2000040739 A, sowie das zugehörige englische Abstract in: Patents Abstracts of Japan *

Also Published As

Publication number Publication date
DE10032282B4 (de) 2011-05-05

Similar Documents

Publication Publication Date Title
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE2754396C2 (de)
EP0662243B1 (de) Antireflexschicht und verfahren zur lithografischen strukturierung einer schicht
DE2420589C3 (de) Verfahren zum Herstellen von Photolackmustern
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19938072A1 (de) Verfahren zum selbstjustierenden Herstellen von zusätzlichen Strukturen auf Substraten mit vorhandenen ersten Strukturen
DE19727261B4 (de) Verfahren zum Herstellen einer Phasenschiebemaske
DE3105934C2 (de)
DE19709246B4 (de) Phasenverschiebungsmaske und Verfahren zum Herstellen derselben
DE2835363A1 (de) Verfahren zum uebertragen von strukturen fuer halbleiterschaltungen
DE4447264B4 (de) Verfahren zur Herstellung einer Halbton-Phasenverschiebungsmaske
EP0039020A2 (de) Lichtempfindliche Halbleiterbauelemente
DE10062660B4 (de) Verfahren zur Herstellung einer Siliciumoxynitrid-ARC-Schicht über einer Halbleiterstruktur
DE102022111943B3 (de) Verfahren und Trägersubstrat zur Herstellung eines Halbleiterbauelementes
DE4442648A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10200703A1 (de) Verfahren zum Bilden einer Resiststruktur, zum Bilden einer Elektrodenstruktur und zum Herstellen eines akustischen Oberflächenwellenbauelements
DE3435750A1 (de) Verfahren zum erzielen einer konstanten masshaltigkeit von leiterbahnen in integrierten schaltkreisen
DE10032282B4 (de) Lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung einer Antireflexionsschicht
DE10137575A1 (de) Verfahren zur Erzeugung einer Maske sowie Verfahren zur Herstellung einer Halbleitervorrichtung
DE60114690T2 (de) Halbton-Phasenschiebermaske sowie deren Rohlinge und Verfahren zur Erzeugung von Strukturen unter Einsatz dieser Maske
DE10228325B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung durch den Einsatz eines mit ArF-Laserstrahl belichteten Photoresist-Musters
DE19704709C2 (de) Phasenverschiebungsmaske und Verfahren zum Herstellen derselben
DE19636751B4 (de) Verfahren zum Herstellen einer Phasenschiebemaske
DE3133350A1 (de) "verfahren zur herstellung von maskierungsschichten auf einer zu strukturierenden flaeche eines festkoerpers"

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R020 Patent grant now final

Effective date: 20110806

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee