DE10032282A1 - Lithographic exposure and structuring process comprises applying anti-refection layer made up of several layers on substrate, and applying material layer to be treated - Google Patents
Lithographic exposure and structuring process comprises applying anti-refection layer made up of several layers on substrate, and applying material layer to be treatedInfo
- Publication number
- DE10032282A1 DE10032282A1 DE10032282A DE10032282A DE10032282A1 DE 10032282 A1 DE10032282 A1 DE 10032282A1 DE 10032282 A DE10032282 A DE 10032282A DE 10032282 A DE10032282 A DE 10032282A DE 10032282 A1 DE10032282 A1 DE 10032282A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- material layer
- substrate
- applying
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 55
- 239000000758 substrate Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000007769 metal material Substances 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000005530 etching Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 13
- 230000005855 radiation Effects 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 229910010272 inorganic material Inorganic materials 0.000 claims 1
- 239000011147 inorganic material Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 230000037361 pathway Effects 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 115
- 238000001459 lithography Methods 0.000 description 10
- 230000003667 anti-reflective effect Effects 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 239000003973 paint Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000543 intermediate Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Die Erfindung betrifft ein lithografisches Belichtungs- und Strukturierungsverfahren zur Strukturierung einer strahlungs sensitiven Photoresistschicht mit dem Ziel der örtlich selek tiven Behandlung einer unterhalb der Photoresistschicht be findlichen, transparenten Materialschicht.The invention relates to a lithographic exposure and Structuring method for structuring a radiation sensitive photoresist layer with the aim of locally selective tive treatment of a below the photoresist layer sensitive, transparent material layer.
Bei einem derartigen an sich im Stand der Technik bekannten Lithographieverfahren wird die strahlungssensitive Photore sist- oder Photolackschicht in den gewünschten Bereichen der art bestrahlt, daß in einem geeigneten Entwickler nur die be strahlten (oder unbestrahlten) Bereiche entfernt werden. Das so entstehende Resistmuster dient dann als Maske bei einem därauffolgenden Prozeßschritt, z. B. bei einer Ätzung oder ei ner Ionenimplantation. Anschließend an den Prozeßschritt wird die Resistmaske wieder abgelöst.With such a known in the prior art Lithography process becomes the radiation sensitive photore sist or photoresist layer in the desired areas of irradiated art that in a suitable developer only the be radiated (or unirradiated) areas are removed. The the resulting resist pattern then serves as a mask for one the following process step, e.g. B. in an etching or egg ion implantation. Subsequent to the process step the resist mask removed.
Die Grundprinzipien und Anwendungsformen der lithografischen Technik sind beispielsweise in dem Buch "Technologie hochinte grierter Schaltungen", 2. Auflage, D. Widmann, H. Mader und H. Friedrich, Springer-Verlag, 1996, Kapitel 4 eingehend be schrieben.The basic principles and uses of lithographic For example, technology is high in the book "Technology grierter Schaltungen ", 2nd edition, D. Widmann, H. Mader and H. Friedrich, Springer-Verlag, 1996, Chapter 4 in detail wrote.
Bei fast allen lithografischen Techniken tritt das Problem auf, daß die bei der Belichtung verwendete Strahlung an der Grenzfläche zwischen der Resistschicht und der zu strukturie renden Materialschicht in die Resistschicht zurückreflektiert wird. Da für die Belichtung relativ schmalbandiges Licht aus einer Quecksilber-Höchstdrucklampe oder aus einem Laser ver wendet wird, kommt es deshalb zu unerwünschten Interferenzef fekten zwischen einfallenden und reflektierten Lichtwellen. Daneben tritt die Belichtung von Bereichen auf, die eigentlich unbelichtet bleiben sollen, beispielsweise als Folge von Lichtreflexionen an Oberflächenstufen. The problem occurs with almost all lithographic techniques on that the radiation used in the exposure at the Interface between the resist layer and the structure the material layer reflected back into the resist layer becomes. Because relatively narrow-band light is used for the exposure a high pressure mercury lamp or from a laser ver is used, there is therefore an undesirable interference interference effects between incident and reflected light waves. In addition, the exposure of areas that actually occurs should remain unexposed, for example as a result of Light reflections on surface steps.
Es ist bekannt, zwischen der zu strukturierenden Material schicht und der Photoresistschicht geeignete Antireflexions schichten aufzubringen, durch die die Intensität der zurückre flektierten Lichtwelle erheblich reduziert wird. So kann z. B. eine dünne aufgesputterte amorphe Siliziumschicht zwischen ei ner hochreflektierenden Aluminiumoberfläche und der Photore sistschicht die Intensität des reflektierten Lichts um mehr als eine Größenordnung herabsetzen. Ähnliche Antireflexions schichten sind auch zwischen den anderen, in der Siliziumtech nologie vorkommenden Schichten und der Resistschicht möglich, wie in der Publikation von L. Mader, D. Widmann und W. G. Old ham in den Proceedings Microcircuit Engineering (1981), S. 105 gezeigt wurde.It is known between the material to be structured layer and the photoresist layer suitable anti-reflection Apply layers through which the intensity of the back inflected light wave is significantly reduced. So z. B. a thin sputtered amorphous silicon layer between egg ner highly reflective aluminum surface and the photore layer increases the intensity of the reflected light down as an order of magnitude. Similar anti-reflection Layers are also between the others in the silicon tech layers and the resist layer possible as in the publication by L. Mader, D. Widmann and W. G. Old ham in the Proceedings Microcircuit Engineering (1981), p. 105 was shown.
Bisher werden die Antireflexionsschichten auf die zu struktu rierende Schicht unter der Photoresistschicht aufgebracht. Dieses Verfahren hat den Nachteil, daß in den freigelegten, zu behandelnden Bereichen zunächst die Antireflexionsschicht durch eine Ätzung entfernt werden muß, um die Behandlung der darunterliegenden Bereiche erst zu ermöglichen. Jeder zusätz liche Ätzschritt stellt jedoch einen Materialverbrauch der Photoresistschicht und eine entsprechende Verformung ihrer Flankenverläufe dar. Um diesen Verlust zu kompensieren, muß von vornherein eine entsprechend dickere Photoresistschicht gewählt werden. Jede Erhöhung der Lackdicke erhöht wiederum das Fokus-Prozeßfenster der Lithografie. Bei der Anwendung auf die lithografische Strukturierung von Oxidschichten kann es zudem infolge von Schichtdickenschwankungen des unterliegenden Oxids zur Reduzierung der Wirksamkeit der Antireflexions schicht kommen. Außerdem kann es bei der Verwendung anorgani scher Reflexionsschichten zur Bildung von sogenannten Lackfü ßen kommen.So far, the anti-reflective layers on the structure too rier layer applied under the photoresist layer. This method has the disadvantage that in the exposed, too treating areas first the anti-reflective layer must be removed by etching to treat the to enable the underlying areas. Any additional Liche etching step, however, represents a material consumption Photoresist layer and a corresponding deformation of their Edge curves. To compensate for this loss, a correspondingly thicker layer of photoresist from the outset to get voted. Each increase in the paint thickness in turn increases the focus process window of lithography. When applying on lithographic structuring of oxide layers can also due to fluctuations in the layer thickness of the underlying Oxides to reduce the effectiveness of the anti-reflection shift come. It can also be inorganic when used shear reflective layers to form so-called lacquer feet come come.
Bei der Herstellung metallischer Leiterbahnen durch lithogra fische Techniken kommen ebenfalls bereits Antireflexions schichten zum Einsatz. Diese können dann benutzt werden, wenn das Metall, zumeist in Form einer metallischen Schichtenfolge, ganzflächig abgeschieden und mittels Plasmaätzen (oder Reacti ve Ion Etching, RIE) strukturiert wird. Als oberste Schicht wird in diesem Fall eine Antireflexionsschicht aufgebracht, durch die die Reflexion in die darüberliegende Photore sistschicht minimiert wird, indem deren Dicke auf die jeweili ge Belichtungswellenlänge der Lithografie abgestimmt ist. Oft mals werden jedoch die metallischen Leiterbahnen durch das sogenannte Dual-Damascene-Verfahren hergestellt, bei welchem das Metall in strukturierte Gräben eines Isolationsoxids ein gefüllt und dann so zurückpoliert wird, daß es nur noch in dem Oxid, nicht aber auf dem Oxid verbleibt. Bei diesem Verfahren kann somit naturgemäß keine Antireflexionsschicht auf die me tallische Leiterbahn aufgebracht werden.In the production of metallic interconnects by lithogra Fish techniques are also coming anti-reflection layers for use. These can be used when the metal, usually in the form of a metallic layer sequence, deposited over the entire surface and by means of plasma etching (or Reacti ve Ion Etching, RIE) is structured. As the top layer an anti-reflection layer is applied in this case, through which the reflection in the overlying photore sis layer is minimized by the thickness of the respective ge exposure wavelength of the lithography is matched. often times, however, the metallic conductor tracks through the so-called dual damascene process, in which the metal into structured trenches of an isolation oxide filled and then polished back so that it is only in the Oxide, but not on the oxide. With this procedure can therefore of course no anti-reflective coating on me metallic conductor track are applied.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, ein lithografisches Belichtungs- und Strukturierungsverfahren zur Strukturierung einer strahlungssensitiven Photore sistschicht unter Verwendung einer Antireflexionsschicht anzu geben, bei welchem die Antireflexionsschicht nicht mehr ent fernt werden muß und durch die Antireflexionsschicht das Pro zeßfenster der Lithografie nicht verkleinert wird.The present invention is therefore based on the object a lithographic exposure and structuring process for structuring a radiation-sensitive photore sis layer using an anti-reflection layer give, in which the anti-reflection layer no longer ent must be removed and the pro through the anti-reflection layer time window of the lithography is not reduced.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein lithografisches Belichtungs- und Strukturierungsverfahren unter Verwendung von Antireflexionsschichten zur nachfolgenden Herstellung von metallischen Leiterbahnen, insbesondere durch das sogenannte Dual-Damascene-Verfahren bereitzustellen.Another object of the present invention is a lithographic exposure and structuring process using anti-reflective layers to the following Manufacture of metallic conductor tracks, in particular through to provide the so-called dual damascene process.
Diese Aufgaben werden durch die Merkmale der unabhängigen Pa tentansprüche gelöst. Vorteilhafte Weiterbildungen werden in den Unteransprüchen angegeben.These tasks are characterized by the characteristics of the independent Pa claims resolved. Advantageous further training is in specified in the subclaims.
Die erfindungsgemäße Lösung geht aus von der Erkenntnis, daß in bestimmten Anwendungsbereichen lithografischer Techniken, nämlich insbesondere bei deren Anwendung auf die Strukturie rung von Oxiden oder dergleichen, die Reflexion der lithogra fischen Belichtungsstrahlung an der oberen Grenzfläche zwi schen der Resistschicht und der zu strukturierenden Materialschicht aufgrund einer relativ kleinen Änderung im Brechungs index vernachlässigbar ist. Die meisten Photoresistmaterialien weisen Brechungsindizes n0 im Bereich zwischen 1,6 und 2 auf. Bei Abscheidung des Resists auf einem Siliziumsubstrat (n0 = 4,75) tritt an der Grenzfläche ein relativ hoher Brechungsin dexsprung und damit hohe Reflexion auf. Da jedoch die Bre chungsindizes von Oxiden und Nitriden zumeist erheblich klei ner sind, tritt an der Grenzfläche dieser beiden Materialien mit der Photoresistschicht keine nennenswerte Reflexion auf. Jedoch kommt es infolge der zumeist vorhandenen Transparenz dieser Oxid- oder Nitridschichten für die Belichtungsstrahlung der Lithografie zu einer Reflexion an der Grenzfläche zwischen dem Substrat und der zu strukturierenden Materialschicht. Dar aus zieht die erfindungsgemäße Lösung die Schlußfolgerung, daß die Antireflexionsschicht in vorteilhafter Weise statt an der oberen Grenzfläche der Resistschicht an deren unterer Grenz fläche angeordnet wird.The solution according to the invention is based on the knowledge that, in certain areas of application, lithographic techniques, in particular when applied to the structuring of oxides or the like, the reflection of the lithographic exposure radiation at the upper interface between the resist layer and the material layer to be patterned a relatively small change in the refractive index is negligible. Most photoresist materials have refractive indices n 0 in the range between 1.6 and 2. When the resist is deposited on a silicon substrate (n 0 = 4.75), a relatively high refractive index jump and thus high reflection occur at the interface. However, since the refractive indices of oxides and nitrides are usually considerably smaller, no significant reflection occurs at the interface of these two materials with the photoresist layer. However, due to the mostly existing transparency of these oxide or nitride layers for the exposure radiation of the lithography, there is a reflection at the interface between the substrate and the material layer to be structured. From this, the solution according to the invention draws the conclusion that the antireflection layer is advantageously arranged at its lower interface instead of at the upper interface of the resist layer.
Die Belichtung und Entwicklung des Resists erfolgt wie beim Stand der Technik. Bei dem nachfolgenden Prozeßschritt kann beispielsweise vorgesehen sein, daß die Oxidschicht in den freigelegten Bereichen entfernt wird. In der Regel wird dann auch in diesen Bereichen die darunterliegende Antireflexions schicht entfernt werden müssen. Im Gegensatz zum Stand der Technik ist dieser aber nicht mit einer Verkleinerung des Pro zeßfensters der Lithografie verbunden, da für diesen Ätz schritt die Resistmaske nicht mehr benötigt wird.The exposure and development of the resist is the same as for the State of the art. In the subsequent process step for example, be provided that the oxide layer in the exposed areas is removed. Usually then the underlying antireflection also in these areas layer must be removed. In contrast to the state of the Technique is not a downsizing of the pro zeß window of the lithography, because for this etching step the resist mask is no longer required.
Ein weiterer Vorteil des erfindungsgemäßen Verfahrens liegt darin, daß Schichtdickenschwankungen der zu strukturierenden Materialschicht, insbesondere Oxidschicht, ohne Einfluß auf die Wirksamkeit der Antireflexionsschicht sind, da letztere sich unterhalb der Materialschicht befindet. Außerdem ist bei der erfindungsgemäßen Lösung die Gefahr des Auftretens soge nannter Lackfüße geringer.Another advantage of the method according to the invention lies in that layer thickness fluctuations of the structure to be structured Material layer, especially oxide layer, without influence the effectiveness of the anti-reflective layer are because the latter is located below the material layer. In addition, at the solution according to the invention the risk of occurrence so-called mentioned paint feet less.
Unter dem Terminus "Antireflexionsschicht" wird begrifflich sowohl eine einzelne, homogene Antireflexionsschicht als auch eine Schichtenfolge aus mehreren Schichten umfaßt, die in ih rer Gesamtwirkung auf die durch die zu behandelnde Material schicht durchdringende Belichtungsstrahlung antireflektierende Wirkung hat. Als einzelne Antireflexionsschicht kann bei spielsweise eine SiON-Schicht verwendet werden. In der nach folgenden Tabelle sind Ausführungsbeispiele dargestellt, bei welchen eine antireflektierende SiON-Schicht jeweils geeigne ter Dicke auf verschiedenen Substratmaterialien wie Wolfram (W), Aluminium (Al), Kupfer (Cu) oder Silizium (Si) abgeschie den ist. Auf die SiON-Schicht ist dann eine 700 nm dicke SiO2- Schicht abgeschieden, die mittels eines strukturierten Photo resists örtlich selektiv behandelt werden soll. In der Tabelle sind die optimierten Schichtdicken der antireflektierenden SiON-Schicht für zwei verschiedene Belichtungswellenlängen der Lithografie, nämlich zum einen 248 nm (DUV, Deep UV) und zum anderen die i-Linie der Quecksilber-Hochdruckdampflampe bei 365 nm angegeben. Die optischen Konstanten des SiON-Materials wurden dabei als n = 1,96 und k = 0,55 für 248 nm und n = 2,06 und k = 0,15 für 365 nm angenommen.The term "antireflection layer" conceptually encompasses both a single, homogeneous antireflection layer and a layer sequence of several layers, the overall effect of which on the exposure radiation penetrating through the material to be treated has an antireflective effect. For example, a SiON layer can be used as a single anti-reflection layer. The table below shows exemplary embodiments in which an antireflective SiON layer is in each case suitable thickness on various substrate materials such as tungsten (W), aluminum (Al), copper (Cu) or silicon (Si). A 700 nm thick SiO 2 layer is then deposited on the SiON layer and is to be treated locally selectively by means of a structured photo resist. The table shows the optimized layer thicknesses of the anti-reflective SiON layer for two different exposure wavelengths of lithography, namely on the one hand 248 nm (DUV, Deep UV) and on the other hand the i-line of the high pressure mercury vapor lamp at 365 nm. The optical constants of the SiON material were assumed to be n = 1.96 and k = 0.55 for 248 nm and n = 2.06 and k = 0.15 for 365 nm.
Eine erfindungsgemäße Erweiterung besteht in einem Verfahren zur Herstellung einer metallischen Leiterbahn, bei welchem zu nächst auf ein Substrat eine Antireflexionsschicht aufgebracht wird, anschließend auf die Antireflexionsschicht eine zu strukturierende Materialschicht wie eine Oxidschicht aufge bracht wird und anschließend eine Resistschicht direkt auf die Materialschicht abgeschieden wird. Dann wird die Resistschicht derart belichtet und strukturiert, daß die Materialschicht an solchen vorbestimmten Abschnitten freigelegt wird, an denen eine Leiterbahn vorgesehen ist. Dann wird durch einen vertika len Ätzschritt die Materialschicht in den freigelegten Ab schnitten entfernt, worauf metallisches Leiterbahnmaterial in die geätzten Bereiche eingefüllt wird. Gegebenenfalls wird in einem letzten Verfahrensschritt auf der Materialschicht seit lich der geätzten Bereiche überschüssigerweise abgeschiedenes metallisches Material durch Rückpolieren entfernt.An extension according to the invention consists in a method for the production of a metallic conductor track, in which too next an antireflection layer is applied to a substrate is then to the anti-reflective layer structuring material layer like an oxide layer is brought and then a resist layer directly on the Material layer is deposited. Then the resist layer so exposed and structured that the material layer on is exposed to such predetermined portions at which a conductor track is provided. Then through a vertika len etching step the material layer in the exposed Ab cut away, whereupon metallic conductor material in the etched areas are filled in. If necessary, in a last process step on the material layer since excess of the etched areas metallic material removed by polishing back.
Dabei kann vorgesehen sein, daß vor dem Einfüllen des metalli schen Leiterbahnmaterials mehrfach eine Resistmaske erzeugt und ein anschließender Ätzschritt durchgeführt wird. Dies ist beispielsweise beim sogenannten Dual-Damascene-Verfahren der Fall, bei welchem durch zweifache Erzeugung einer Resistmaske und anschließendes Ätzen eine zweistufige Leiterbahnstruktur innerhalb einer umgebenden, isolierenden Oxidschicht erzeugt wird.It can be provided that before filling the metalli conductor material repeatedly creates a resist mask and a subsequent etching step is carried out. This is for example in the so-called dual damascene process Case in which by creating a resist mask twice and then etching a two-stage trace structure generated within a surrounding, insulating oxide layer becomes.
Bei einem solchen Verfahren zur Herstellung metallischer Lei terbahnen ist die Erfindung besonders vorteilhaft einsetzbar, da das Substrat meistens ein hochreflektierendes Metall ist und die oberhalb des metallischen Substrats zu bildende Lei terbahn in eine Isolationsschicht wie eine Oxid- oder Nitrid schicht eingebettet werden soll, die in der Regel für die Be lichtungsstrahlung der Lithografie transparent ist.In such a process for the production of metallic lei terbahnen the invention can be used particularly advantageously, because the substrate is mostly a highly reflective metal and the lei to be formed above the metallic substrate in an insulation layer such as an oxide or nitride layer to be embedded, usually for the loading glow radiation of the lithography is transparent.
Im folgenden wird die Erfindung anhand von Ausführungsbeispie len in den Zeichnungsfiguren näher erläutert. Es zeigen:In the following the invention is based on exemplary embodiments len explained in more detail in the drawing figures. Show it:
Fig. 1 einen Materialkörper mit aufgebrachtem, struktu riertem Photoresist unter Verwendung einer Antire flexionsschicht nach dem Stand der Technik; Fig. 1 is a material body with applied, struc alumi- photoresist using an antireflection flexionsschicht according to the prior art;
Fig. 2 einen Materialkörper mit aufgebrachtem, struktu riertem Photoresist unter Verwendung einer Antire flexionsschicht gemäß der vorliegenden Erfindung; Fig. 2 is a material body with applied, struc alumi- photoresist using an antireflection flexionsschicht according to the present invention;
Fig. 3A-D Zwischenprodukte eines erfindungsgemäßen Verfahrens zur Herstellung einer metallischen Leiterbahn unter erfindungsgemäßer Verwendung einer Antireflexions schicht. 3A-D intermediates of an inventive method for manufacturing a metal wiring under the invention use an anti-reflection layer..
Gemäß Fig. 1 ist auf einem Substrat 1 eine zu strukturierende oder anderweitig ortsselektiv zu behandelnde Materialschicht 2 aufgebracht. Auf diese wird dann eine geeignete Antirefle xionsschicht 4 abgeschieden. Die auf diese aufgebrachte Photo resistschicht 3 wird durch Belichten mit einer Photomaske und anschließendes Entwickeln in gewünschter Weise strukturiert, wobei einzelne Abschnitte entfernt werden, um die darunterlie gende Materialschicht 2 durch einen vertikalen Ätzschritt zu entfernen oder Fremdsubstanzen in diese einzubringen, etwa durch Diffusion oder (Ionen)-Implantation. Die bekanntermaßen zwischen der zu behandelnden Materialschicht 2 und der Photo resistschicht 3 eingefügte Antireflexionsschicht 4 verhindert, daß während dem Belichten das UV-Licht an der Grenzfläche zwi schen der Materialschicht 2 und der Photoresistschicht 3 re flektiert wird, so daß entweder innerhalb der Photore sistschicht 3 durch Interferenz bedingte Intensitätsschwankun gen entstehen oder aber das Licht durch Reflexion an Stufen in Bereiche der Photoresistschicht 3 gelangt, die nicht belichtet werden sollen.According to FIG. 1, a material layer 2 to be structured or otherwise to be treated in a location-selective manner is applied to a substrate 1 . A suitable anti-reflection layer 4 is then deposited on these. The photoresist layer 3 applied to this is structured as desired by exposure with a photomask and subsequent development, individual sections being removed in order to remove the underlying material layer 2 by a vertical etching step or to introduce foreign substances into it, for example by diffusion or ( ion) implantation. The known between the material layer 2 to be treated and the photoresist layer 3 inserted antireflection layer 4 prevents during the exposure, the UV light at the interface Zvi rule of the material layer 2 and the photoresist layer K3 is inflected so that either sistschicht within the photoreactive 3 caused by interference-related fluctuations in intensity or the light reaches the areas of the photoresist layer 3 by reflection at steps, which should not be exposed.
Die Fig. 2 zeigt dagegen eine erfindungsgemäße Anordnung, bei welcher auf einem Substrat 1, welches beispielsweise durch ein hochreflektierendes Metall gebildet sein kann, eine geeignete Antireflexionsschicht 4 abgeschieden wird. Auf diese wird dann direkt die örtlich selektiv zu behandelnde Materialschicht 2, beispielsweise eine Oxid- oder Nitridschicht aufgebracht. Die Materialschicht 2 ist für die Belichtungsstrahlung der Litho grafie transparent, so daß das Licht durch sie bis zu der An tireflexionsschicht 4 im wesentlichen hindurchdringen kann. Dort würde es ohne Vorhandensein der Antireflexionsschicht 4 in unerwünschter Weise an der Oberfläche des Substrats 1 re flektiert und würde somit zu unerwünschten Intensitätsschwan kungen durch Interferenzen in der Materialschicht 2 und der Photoresistschicht 3 führen oder die Photoresistschicht 3 infolge Reflexion an Stufenbereichen belichten, die nicht be lichtet werden sollen. Die Antireflexionsschicht 4 kann bei spielsweise eine SiON-Schicht sein. Sie kann aber auch anstatt aus einer einzelnen Schicht aus einem Schichtenpaar oder einer Schichtenfolge gebildet sein. Eine derartige Schichtenfolge kann beispielsweise in an sich bekannter Weise aus dielektri schen Schichten mit abwechselnd hohem und niedrigem Bre chungsindex gebildet sein. Nach Bildung der Resistmaske kann die Materialschicht 2 in den freigelegten Bereichen durch ei nen vertikalen Ätzschritt entfernt oder auf andere gewünschte Weise ortsselektiv behandelt werden. FIG. 2, on the other hand, shows an arrangement according to the invention in which a suitable antireflection layer 4 is deposited on a substrate 1 , which can be formed, for example, by a highly reflective metal. The locally selectively treated material layer 2 , for example an oxide or nitride layer, is then applied directly to this. The material layer 2 is transparent to the exposure radiation of the lithography, so that the light can penetrate through it to the tireflection layer 4 essentially. There it would be undesirably reflected on the surface of the substrate 1 without the presence of the antireflection layer 4 and would thus lead to undesirable fluctuations in intensity due to interference in the material layer 2 and the photoresist layer 3 or expose the photoresist layer 3 as a result of reflection at step regions which are not should be cleared. The antireflection layer 4 can, for example, be a SiON layer. However, instead of a single layer, it can also be formed from a layer pair or a layer sequence. Such a layer sequence can be formed, for example, in a manner known per se from dielectric layers with an alternating high and low refractive index. After the resist mask has been formed, the material layer 2 in the exposed areas can be removed by a vertical etching step or can be treated in a location-selective manner in any other desired manner.
In den Fig. 3A-D ist ein bevorzugter Anwendungsfall der vor liegenden Erfindung dargestellt. Zunächst wird auf einem vor zugsweise metallischen Substrat 10 wie bereits beschrieben eine Antireflexionsschicht 14 abgeschieden, auf die dann eine für Lithografiestrahlung transparente Materialschicht wie eine Oxid- oder Nitridschicht 12 aufgebracht wird (Fig. 3A). In Fig. 3B ist das Endergebnis eines zweistufigen Ätzprozesses an der Materialschicht 12 und der Antireflexionsschicht 14 darge stellt. Das Verfahren wird demgemäß als "Dual-Damascene- Verfahren" bezeichnet. Dabei wird eine erste Resistmaske mit einer relativ kleinen Öffnung hergestellt, durch die in einem anschließenden Ätzschritt die Materialschicht 12 bis zu dem Substrat 10 durchgeätzt wird. Anschließend wird die erste Re sistmaske entfernt und eine zweite Resistmaske erzeugt, die einen um die in die Materialschicht 12 geätzte Öffnung erwei terten Öffnungsbereich aufweist, so daß bei einem nachfolgen den vertikalen Ätzschritt der in der Fig. 3B gezeigte stufen förmige Verlauf der Ausnehmung in der Materialschicht 12 ent steht. Anschließend wird gemäß Fig. 3C ein metallisches Lei terbahnmaterial 15 in die geätzte Öffnung eingefüllt. Dabei entsteht eine über die Ausnehmung hinausreichende und die obe re Oberfläche der Materialschicht 12 bedeckende Schicht 15A, die anschließend durch ein planares Ätzverfahren wie bei spielsweise CMP (chemisch-mechanisches Polieren) wieder ent fernt werden kann. Das Endresultat einer in die isolierende Materialschicht 12 eingebetteten Leiterbahn 16 ist in Fig. 3D dargestellt.In FIGS. 3A-D, a preferred application is shown in front of the underlying invention. First, an antireflection layer 14 is deposited on a preferably metallic substrate 10, as already described, to which a layer of material transparent to lithography radiation, such as an oxide or nitride layer 12 , is then applied ( FIG. 3A). In Fig. 3B, the end result of a two-stage etching process to the material layer 12 and the antireflection layer 14 is Darge provides. The process is accordingly referred to as the "dual damascene process". A first resist mask having a relatively small opening is made, the material layer is etched 12 to the substrate 10 by the following in an etching step. Subsequently, the first Re is sistmaske removed and produces a second resist mask having a to the etched in the layer of material 12 opening Erwei shouldered opening area, so that with a succeeding the vertical etching step in FIG. Stepped course of the recess shown 3B in the Material layer 12 is ent. Fig one metallic Lei is subsequently invention. 3C terbahnmaterial filled into the etched opening 15. This creates a layer 15 A which extends beyond the recess and covers the upper surface of the material layer 12 and which can subsequently be removed again by a planar etching method such as CMP (chemical mechanical polishing). The end result of a conductor track 16 embedded in the insulating material layer 12 is shown in FIG. 3D.
Die Antireflexionsschicht 14 muß dabei nicht in jedem Fall durch einen Ätzschritt entfernt werden. Auch wenn beispiels weise eine elektrisch leitende Verbindung zwischen der Leiter bahn 16 und dem metallischen Substrat 10 hergestellt werden soll, so kann die Antireflexionsschicht 14, insofern sie dünn genug ist, auch zurückgelassen werden, da sie in diesem Fall als Tunnelkontakt wirken kann. The antireflection layer 14 does not always have to be removed by an etching step. Even if, for example, an electrically conductive connection between the conductor track 16 and the metallic substrate 10 is to be produced, the anti-reflection layer 14 , insofar as it is thin enough, can also be left behind, since in this case it can act as a tunnel contact.
11
Substrat
substratum
22
Materialschicht
material layer
33
Photoresistschicht
Photoresist layer
44
Antireflexionsschicht
Antireflection coating
1010
Substrat
substratum
1212
Materialschicht
material layer
1414
Antireflexionsschicht
Antireflection coating
1515
Leiterbahnmaterial
Wiring material
1515
A Leiterbahnmaterial (auf der Oberfläche abgeschieden)
A conductor track material (deposited on the surface)
1616
metallische Leiterbahn
metallic trace
Claims (6)
- a) Bereitstellen eines Substrats (1; 10);
- b) Aufbringen einer aus einer oder mehreren Schichten bestehenden Antireflexionsschicht (4; 14) auf das Substrat (1; 10)
- c) Aufbringen der zu behandelnden Materialschicht (2; 12) auf die Antireflexionsschicht (4; 14);
- d) Aufbringen der Photoresistschicht (3) direkt auf die Materialschicht (2; 12);
- e) Belichten und Strukturieren der Photoresistschicht (3) derart, daß die Materialschicht (2; 12) in vor bestimmten Abschnitten für die örtlich selektive Behandlung freigelegt wird.
- a) providing a substrate ( 1 ; 10 );
- b) applying an antireflection layer ( 4 ; 14 ) consisting of one or more layers to the substrate ( 1 ; 10 )
- c) applying the material layer ( 2 ; 12 ) to be treated onto the anti-reflection layer ( 4 ; 14 );
- d) applying the photoresist layer ( 3 ) directly to the material layer ( 2 ; 12 );
- e) Exposing and structuring the photoresist layer ( 3 ) in such a way that the material layer ( 2 ; 12 ) is exposed in certain sections for the locally selective treatment.
- A) Erzeugen einer strukturierten Photoresistschicht nach einem oder mehreren der Ansprüche 1 bis 5, wobei die Materialschicht (12) an einem Abschnitt freigelegt wird, an dem die Leiterbahn (16) vorgesehen ist;
- B) Entfernen der Materialschicht (12) in den freigelegten Abschnitten durch einen vertikalen Ätzschritt;
- C) gegebenenfalls erneutes Durchführen der Verfahrens schritte A. und B.;
- D) Abscheiden von metallischem Leiterbahnmaterial (15) in die geätzte Ausnehmung; und
- E) gegebenenfalls Rückpolieren des auf der Materialschicht (12) abgeschiedenen metallischen Materials (15A).
- A) generating a structured photoresist layer according to one or more of claims 1 to 5, wherein the material layer ( 12 ) is exposed at a section on which the conductor track ( 16 ) is provided;
- B) removing the material layer ( 12 ) in the exposed sections by a vertical etching step;
- C) if necessary, performing steps A. and B again;
- D) depositing metallic conductor material ( 15 ) into the etched recess; and
- E) optionally polishing back the metallic material ( 15 A) deposited on the material layer ( 12 ).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10032282A DE10032282B4 (en) | 2000-07-03 | 2000-07-03 | Lithographic exposure and patterning process using an antireflection coating |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10032282A DE10032282B4 (en) | 2000-07-03 | 2000-07-03 | Lithographic exposure and patterning process using an antireflection coating |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10032282A1 true DE10032282A1 (en) | 2002-01-24 |
| DE10032282B4 DE10032282B4 (en) | 2011-05-05 |
Family
ID=7647611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10032282A Expired - Fee Related DE10032282B4 (en) | 2000-07-03 | 2000-07-03 | Lithographic exposure and patterning process using an antireflection coating |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10032282B4 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040739A (en) * | 1998-07-23 | 2000-02-08 | Fujitsu Ltd | Manufacture of semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980032463A (en) * | 1996-10-03 | 1998-07-25 | 윌리엄비.켐플러 | Via Pads and Caps for Improved Electromigration Capabilities |
-
2000
- 2000-07-03 DE DE10032282A patent/DE10032282B4/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040739A (en) * | 1998-07-23 | 2000-02-08 | Fujitsu Ltd | Manufacture of semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| JP 2000040739 A, sowie das zugehörige englische Abstract in: Patents Abstracts of Japan * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10032282B4 (en) | 2011-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19525745B4 (en) | Method of forming a cover pattern | |
| DE2754396C2 (en) | ||
| EP0662243B1 (en) | Antireflex layer and process for lithographically structuring such a layer | |
| DE2420589C3 (en) | Process for making photoresist patterns | |
| DE3030653C2 (en) | Process for the production of semiconductor devices | |
| DE1597803B2 (en) | PHOTOMASK FOR EXPOSING SELECTED PARTS OF A LIGHT SENSITIVE LAYER | |
| DE4318688C2 (en) | Manufacturing process for a field effect transistor | |
| DE4102422A1 (en) | METHOD FOR PRODUCING A LADDER STRUCTURE OF A SEMICONDUCTOR DEVICE ARRANGED IN MULTIPLE LEVELS | |
| DE19938072A1 (en) | Self-aligned structure, especially for semiconductor, micro-optical or micromechanical devices, is produced using an existing substrate structure as mask for back face resist layer exposure | |
| DE19727261B4 (en) | Method for producing a phase shift mask | |
| DE3105934C2 (en) | ||
| DE2835363A1 (en) | Optical prodn. of structures on semiconductor circuits - involves use of partly transparent layer on pattern in areas of coarse structure | |
| DE4447264B4 (en) | Method of making a halftone phase shift mask | |
| EP0039020A2 (en) | Light-sensitive semiconductor device | |
| DE19709246A1 (en) | High surface planarity phase shifting mask | |
| DE10062660B4 (en) | A method of making a silicon oxynitride ARC layer over a semiconductor structure | |
| DE102022111943B3 (en) | Process and carrier substrate for the production of a semiconductor component | |
| DE4442648A1 (en) | Semiconductor component mfr. is subsequent steps | |
| DE10200703A1 (en) | Method for forming a resist structure, for forming an electrode structure and for producing a surface acoustic wave device | |
| DE3435750A1 (en) | Method for achieving constant dimensional accuracy of printed conductors in integrated circuits | |
| DE10032282B4 (en) | Lithographic exposure and patterning process using an antireflection coating | |
| DE10137575A1 (en) | Process for producing a mask and process for producing a semiconductor device | |
| DE10228325B4 (en) | A method of manufacturing a semiconductor memory device by using an ArF laser beam exposed photoresist pattern | |
| DE19704709C2 (en) | Phase shift mask and method of making the same | |
| DE19503393A1 (en) | Halftone phase shift mask and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
| R082 | Change of representative | ||
| R020 | Patent grant now final |
Effective date: 20110806 |
|
| R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
| R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |