JP2002289592A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2002289592A
JP2002289592A JP2001092252A JP2001092252A JP2002289592A JP 2002289592 A JP2002289592 A JP 2002289592A JP 2001092252 A JP2001092252 A JP 2001092252A JP 2001092252 A JP2001092252 A JP 2001092252A JP 2002289592 A JP2002289592 A JP 2002289592A
Authority
JP
Japan
Prior art keywords
etching
film
resist
opening
antireflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001092252A
Other languages
English (en)
Inventor
Shusaku Yanagawa
周作 柳川
Masaji Ikeda
正次 池田
Kenichi Kubo
賢一 久保
Yoichi Goto
陽一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001092252A priority Critical patent/JP2002289592A/ja
Priority to KR1020020016269A priority patent/KR20020077095A/ko
Priority to US10/107,495 priority patent/US6787457B2/en
Publication of JP2002289592A publication Critical patent/JP2002289592A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

(57)【要約】 【課題】 反射防止膜のエッチングにおけるパターン寸
法の変動を抑制する。 【解決手段】 レジストの開口部１７の反射防止膜１５
を、炭化水素のハロゲン置換体を成分として含むエッチ
ングガスによりエッチングして除去する構成とした。こ
れにより、炭化水素のハロゲン置換体の炭素成分が、反
射防止膜１５のエッチングの際に、イオンの照射の少な
いレジスト１６の開口部１７の側壁、および反射防止膜
がエッチングされた開口部の側壁に、炭素質の堆積物１
８として形成され、側壁保護膜としてはたらくので、エ
ッチングによるレジスト１６の開口部１７および反射防
止膜１５の開口部の横方向への広がりを抑制して、反射
防止膜１５を異方性エッチングすることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に反射防止膜をエッチングにより除去する
半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、ＶＬＳＩ（Very L
arge Scale Integration）に見られるように、高集積
化、高機能化に伴って微細化が進行している。その結
果、半導体装置の線幅を細くするために、最小線幅を決
定するリソグラフィ用の露光波長を短波長化する必要が
あり、線幅の寸法制御が困難になりつつある。
【０００３】従来のレジストパターン形成は、下地基板
上にレジスト膜を塗布して形成し、ｇ線（波長４３６ｎ
ｍ）、ｉ線（波長３６５ｎｍ）、ＫｒＦエキシマレーザ
（波長２４８ｎｍ）などの単一波長の光を用いて露光を
行い、アルカリ水溶液にて現像を行う方法が用いられて
きた。このように単一波長の光で露光を行う場合には、
ハレーションと呼ばれる下地基板からの反射光によるレ
ジスト形状の劣化が起こる。また、レジストのパターニ
ングの際、レジスト膜内での露光時の光の多重干渉によ
り定在波が発生し、このとき下地基板の段差によりレジ
スト膜厚が変化している場合には、レジスト膜と下地基
板との界面まで到達する入射光量と、レジスト膜と下地
基板との界面からの反射光量とがレジスト膜厚に依存し
て変化し、レジストの吸収光量に差が生じてパターン寸
法が変動してしまう。すなわち、定在波によってレジス
トの膜厚差がパターン寸法の差として現れるために、パ
ターン寸法を精度良く制御することが困難になる。
【０００４】ハレーション、定在波効果によるパターン
寸法の変動は、半導体装置を作製する上で、トランジス
タ特性のばらつき、断線、短絡といった問題を引き起こ
す。特に、定在波効果において、レジストの吸収光量
は、レジスト膜自体の光吸収率や、形成される下地基板
の種類、下地基板に存在する段差によって微妙に変化
し、露光、現像後に得られるパターン寸法の制御を困難
にしている。この問題は、どの種のレジストでも共通に
存在するもので、パターンの微細化に伴って顕在化して
くる。
【０００５】そこで、このような定在波効果を抑制する
方法として、レジストの下層に有機系の反射防止膜を用
いる方法が提案されている。反射防止膜は、露光波長に
対して吸収を持つ色素を含有したもので、反射防止膜の
膜厚の最適化により、下地基板からの反射を完全にカッ
トすることが可能である。
【０００６】
【発明が解決しようとする課題】しかし、反射防止膜を
形成する場合、反射防止膜の組成がレジストの組成に近
いため、ドライエッチング工程において、酸素を含むガ
ス系を用いると、反射防止膜のエッチングの際にレジス
ト膜までエッチングしてしまい、エッチングによりレジ
ストの開口部がパターニング時よりも広くなってしまう
といった問題点があった。
【０００７】また、下地基板に段差がある場合、塗布し
た反射防止膜は段差上部では薄く、段差下部では厚くな
るといったように、レジスト同様、反射防止膜自体の膜
厚が下地基板の段差に依存して変動する。この段階で生
じる膜厚変動は、反射防止膜材料の粘性に依存し、粘性
が高い方が変動は少なくなるものの、完全に無くすこと
はできない。このため、反射防止膜の厚い部分に合わせ
てエッチングを行うと、薄い部分のエッチングが過剰と
なり、それに伴いレジストの開口部もエッチングされて
横方向に広がるため、パターン寸法のばらつきが増大す
るといった問題点があった。
【０００８】反射防止膜の膜厚が変動した場合、反射防
止膜内で、入射光と反射光とが干渉する定在波効果のた
め、パターン寸法の変動が生じてしまう。この寸法の変
動は、反射防止膜の膜厚が十分に厚い（０．２μｍ以
上）場合には無視できるが、その分、反射防止膜のエッ
チング時間を長くする必要がある。その結果、前述した
ように、反射防止膜の組成がレジストの組成に近いた
め、反射防止膜のエッチングの際にレジスト膜までエッ
チングしてしまい、レジストの開口部の広がりによるパ
ターン寸法の変動が生じるといった問題点があった。
【０００９】さらに、反射防止膜の下層にはシリコン酸
化膜などの絶縁膜が形成されており、反射防止膜のエッ
チング工程の後、別の装置で絶縁膜をエッチングしなけ
ればならず、反射防止膜を用いる場合には工程数が増加
してしまう。
【００１０】本発明はこのような点に鑑みてなされたも
のであり、パターン寸法の変動を抑制して反射防止膜を
エッチングして除去する半導体装置の製造方法を提供す
ることを目的とする。
【００１１】また、本発明は反射防止膜と絶縁膜のエッ
チングを連続して行う半導体装置の製造方法を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明によれば、反射防
止膜をエッチングして除去する半導体装置の製造方法で
あって、ウェハ基板に形成された絶縁膜上に反射防止膜
を形成し、反射防止膜上にレジストを形成した後、レジ
ストを開口し、開口した部分の反射防止膜を炭化水素の
ハロゲン置換体を成分として含むエッチングガスにより
エッチングして除去することを特徴とする半導体装置の
製造方法が提供される。
【００１３】上記構成によれば、エッチングガスが炭化
水素のハロゲン置換体を成分として含むので、反射防止
膜のエッチングの際に、イオンの照射の少ないレジスト
の開口部の側壁、および反射防止膜のエッチングされた
開口部の側壁に、炭素質の堆積物が形成される。これに
より、堆積物が側壁保護膜としてはたらき、エッチング
の際、レジスト開口部および反射防止膜の開口部の横方
向への広がりを抑制して、反射防止膜の異方性エッチン
グを行うことができる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の実施の形態に係る
半導体装置の開口部の断面図である。
【００１５】半導体装置１０は、シリコン基板１１と、
シリコン基板１１にＬＯＣＯＳ（Local Oxidation of S
ilicon）法により形成した素子分離１２と、シリコン基
板１１上と素子分離１２上とに減圧ＣＶＤ法により形成
したポリシリコン膜１３と、ポリシリコン膜１３上に常
圧ＣＶＤ法により形成した二酸化シリコン（ＳｉＯ2）
膜１４と、ＳｉＯ2膜１４上にスピンコート法により塗
布して形成した反射防止膜１５と、反射防止膜１５上に
塗布したレジスト１６と、レジスト１６の開口部１７
と、開口部１７の側壁に形成された炭素質の堆積物１８
とから構成されている。
【００１６】上記の構成の半導体装置１０は、シリコン
基板１１に素子分離１２を形成した後、ポリシリコン膜
１３、ＳｉＯ2膜１４、反射防止膜１５を順次形成した
後、反射防止膜１５上にレジスト１６を形成し、パター
ニングして開口部１７を形成して得られる。次いで、反
射防止膜１５を炭化水素のハロゲン置換体を成分として
含むエッチングガスによりエッチングして除去する。こ
のとき、エッチングガスに含まれる炭化水素のハロゲン
置換体が、反射防止膜１５のエッチングの際、開口部１
７の側壁に炭素質として堆積され、堆積物１８が形成さ
れる。堆積物１８は側壁保護膜としてはたらき、レジス
ト１６の開口部１７、さらにエッチングに伴い形成され
る反射防止膜１５の開口部の横方向への広がりを抑制
し、反射防止膜の異方性エッチングを行うことができ
る。これにより、精度良くパターンを形成することがで
きるようになる。
【００１７】次に、本発明の実施の形態を半導体装置の
製造に適用した場合を例にして説明する。図２から図５
は各工程における半導体装置の断面図である。
【００１８】図２はシリコン基板にポリシリコン膜とＳ
ｉＯ2膜を形成した状態を示す図である。まず、シリコ
ン基板２１にＬＯＣＯＳ法によって素子分離２２を形成
する。このとき、素子分離２２にはヘッド２３が形成さ
れる。次いで、シリコン基板２１上とヘッド２３を含む
素子分離２２上とに減圧ＣＶＤ法により厚さ１５０ｎｍ
のポリシリコン膜２４と、ポリシリコン膜２４上に常圧
ＣＶＤ法により厚さ３８５ｎｍのＳｉＯ2膜２５とを形
成する。
【００１９】図３は反射防止膜を形成した状態を示す図
である。図２に示した工程の後、ＳｉＯ2膜２５上にス
ピンコート法により有機系の反射防止膜２６を形成す
る。このとき、形成した反射防止膜２６の膜厚は、素子
分離２２の領域上で厚さ１８０ｎｍ、素子領域上で厚さ
１２５ｎｍとなり、ヘッド２３の存在により、領域で膜
厚に差が生じる。
【００２０】図４はレジストを形成した状態を示す図で
ある。反射防止膜２６を形成した後、１８０℃のハード
ベークを施し、膜を積層していないシリコン基板上に塗
布した場合の厚さが１．３１μｍになる条件にて、反射
防止膜２６上にレジスト２７を塗布する。このとき、形
成したレジスト２７の膜厚は、素子分離２２の領域上で
厚さ１．３１μｍ、素子領域上で厚さ１．２５μｍとな
り、反射防止膜２６を形成したときと同様、ヘッド２３
の存在により、領域で膜厚に差が生じる。次いで、ｉ線
ステッパーを用いて、レジスト２７を１．７０μｍ幅に
パターニングする。
【００２１】図５は反射防止膜をエッチングした状態を
示す図である。反射防止膜２６のエッチングには、ＭＣ
Ｒ型（磁場封じ込め型リアクター）のエッチング装置を
用いて、ＣＦ4／Ａｒ／ＣＨＦ3／Ｏ2＝３０／４００／
２０／１０ｓｃｃｍ（standard cubic centimeter/minu
te）のエッチングガス組成にて、圧力２．０Ｐａ、ソー
ス出力１０００Ｗ、ＲＦバイアス５０Ｗ（４５０ｋＨ
ｚ）、ウェハ温度０℃、エッチング量２００ｎｍの条件
でエッチングを行う。
【００２２】この条件での反射防止膜２６のエッチング
速度は３３０ｎｍ／ｍｉｎ、対レジスト選択比は２．０
で、ＳｉＯ2膜２５の界面までエッチングが行われ、反
射防止膜２６、レジスト２７の膜厚が厚い素子分離２２
の領域上でも反射防止膜２６を完全にエッチングするこ
とができる。
【００２３】さらに、反射防止膜２６のエッチング量を
２００ｎｍから２５０ｎｍまでの範囲で変化させ、線幅
のオーバーエッチング量依存性を調べたところ、５０ｎ
ｍのエッチング量追加による線幅の増加は０．０１μｍ
以下であり、反射防止膜２６、レジスト２７の膜厚に差
が存在する素子分離２２の領域上と素子領域上とで、線
幅の寸法差は反射防止膜２６のエッチング量によらず、
ほとんど無視できるレベルである。
【００２４】上記のように、エッチングガスを炭化水素
のハロゲン置換体を含む組成とした場合、反射防止膜２
６がエッチングされる際、エッチングガス中に含まれる
炭化水素のハロゲン置換体に由来する炭素成分が、レジ
スト２７の開口部の側壁およびエッチングにより形成さ
れる反射防止膜２６の開口部の側壁に炭素質の堆積物と
して形成される。この堆積物が側壁保護膜としてはたら
くので、次のＳｉＯ2膜２５のエッチング工程の際にマ
スクとなるレジスト２７の開口部の広がりを抑え、反射
防止膜２６の異方性エッチングを行うことができる。こ
れにより、ヘッド２３に起因する反射防止膜２６、レジ
スト２７の膜厚の差が存在する場合であっても、パター
ン寸法の変動を抑制して、反射防止膜２６をエッチング
して除去することができる。
【００２５】一般に、反射防止膜のエッチングでは、例
えば、酸素を含むガス系を用いるとレジスト膜までエッ
チングしてしまいパターン寸法が変動する、といったエ
ッチングガスの組成がエッチング速度、レジスト選択比
などのエッチング特性に影響を及ぼすことが知られてい
る。
【００２６】以下、エッチングガスの組成を変えた場合
のエッチングへの影響について説明する。まず、エッチ
ングガスに含まれる炭化水素のハロゲン置換体の組成比
を小さくし、酸素の組成比を大きくした場合について説
明する。
【００２７】ＭＣＲ型のエッチング装置を用いて、ＣＦ
4／Ａｒ／ＣＨＦ3／Ｏ2＝３０／４００／１５／１５ｓ
ｃｃｍのエッチングガス組成にて、圧力２．０Ｐａ、ソ
ース出力１０００Ｗ、ＲＦバイアス５０Ｗ（４５０ｋＨ
ｚ）、ウェハ温度０℃、エッチング量２００ｎｍの条件
でエッチングを行う。
【００２８】この条件での反射防止膜２６のエッチング
速度は４２０ｎｍ／ｍｉｎ、対レジスト選択比は１．８
で、ＳｉＯ2膜２５の界面までエッチングが行われ、反
射防止膜２６、レジスト２７の膜厚が厚い素子分離２２
の領域上でも反射防止膜２６を完全にエッチングするこ
とができる。
【００２９】さらに、反射防止膜２６のエッチング量を
２００ｎｍから２５０ｎｍまでの範囲で変化させ、線幅
のオーバーエッチング量依存性を調べたところ、５０ｎ
ｍのエッチング量追加による線幅の増加は０．０１μｍ
であり、反射防止膜２６、レジスト２７の膜厚に差が存
在する素子分離２２の領域上と素子領域上とで、線幅の
寸法の差は反射防止膜２６のエッチング量にほとんどよ
らず、０．０１μｍ程度存在する。
【００３０】上記のように、炭化水素のハロゲン置換体
を含有するエッチングガスにおいて、酸素の組成比を変
化させることにより、反射防止膜２６のエッチング速
度、レジスト選択比を変化させることができ、酸素の組
成比を大きくするほど堆積物による側壁保護効果が低下
し、レジスト２７の開口部の横方向への広がりが起こり
やすくなる。すなわち、炭化水素のハロゲン置換体の組
成比と、酸素の組成比とを制御することにより、堆積物
の側壁保護効果と、エッチングガス中の酸素から発生す
る酸素ラジカルによるエッチングの効果とを競合させ、
反射防止膜２６のエッチング速度、対レジスト選択比、
ＳｉＯ2膜２５やポリシリコン膜２４の下地基板との選
択比を制御することができるようになる。
【００３１】次に、エッチングガスが酸素を成分に含ま
ない場合について説明する。図６は酸素を含まないエッ
チングガスを用いて作製した半導体装置の断面図であ
る。
【００３２】半導体装置３０は、シリコン基板３１と、
シリコン基板３１にＬＯＣＯＳ法により形成した素子分
離３２と、素子分離３２に形成されるヘッド３３と、シ
リコン基板３１上と素子分離３２上とに減圧ＣＶＤ法に
より形成したポリシリコン膜３４と、ポリシリコン膜３
４上に常圧ＣＶＤ法により形成したＳｉＯ2膜３５と、
ＳｉＯ2膜３５上にスピンコート法により塗布して形成
した反射防止膜３６と、反射防止膜３６上に塗布したレ
ジスト３７と、ヘッド３３に起因するレジスト膜厚の薄
い領域に形成された開口部３８ａと、ヘッド３３に起因
するレジスト膜厚の厚い領域に形成された開口部３８ｂ
とから構成されている。
【００３３】反射防止膜３６のエッチングは、ＭＣＲ型
のエッチング装置を用いて、ＣＦ4／Ａｒ／ＣＨＦ3／Ｏ
2＝３０／４００／３０／０ｓｃｃｍのエッチングガス
組成にて、圧力２．０Ｐａ、ソース出力１０００Ｗ、Ｒ
Ｆバイアス５０Ｗ（４５０ｋＨｚ）、ウェハ温度０℃、
エッチング量５００ｎｍの条件で行う。
【００３４】反射防止膜３６がエッチングされる際、エ
ッチングガス中に含まれる炭化水素のハロゲン置換体に
由来する炭素成分が、イオン照射の少ない側壁に炭素質
の堆積物として形成される。この堆積物が側壁保護膜と
してはたらくので、次のＳｉＯ2膜３５のエッチング工
程でマスクとなるレジスト３７の開口部の広がりを抑制
して、反射防止膜３６の異方性エッチングを行うことが
できる。
【００３５】上記の条件に示したように、エッチングガ
スを、酸素を含まない組成とした場合、反射防止膜３６
のエッチング速度は６０ｎｍ／ｍｉｎ、レジスト３７の
エッチング速度は４０ｎｍ／ｍｉｎであり、酸素が含ま
れる場合に比べ低下する。また、シリコン基板３１およ
び素子分離３２に対するポリシリコン膜３４の選択比は
２０以上である。すなわち、エッチングの際に形成され
る堆積物が側壁保護膜としてはたらき、レジスト３７の
開口部を横方向へ広げることなく反射防止膜３６のエッ
チングを行うことができるので、線幅の寸法を変えずに
反射防止膜３６をエッチングすることができるととも
に、エッチング選択比が高いため、ＳｉＯ 2膜３５がポ
リシリコン膜３４の界面まで異方性エッチングされ、ポ
リシリコン膜３４のエッチングはほとんどない。
【００３６】最後に、例えば酸素プラズマによるアッシ
ング処理を行うことにより、反射防止膜３６、レジスト
３７、炭素質の堆積物を完全に除去することができる。
上記のように、炭化水素のハロゲン置換体を含有するエ
ッチングガスにおいて、酸素の組成比を変化させること
により、反射防止膜３６のエッチング速度、レジスト選
択比を変化させることができる。さらに、反射防止膜３
６のエッチングに続けて、下地のＳｉＯ2膜３５のエッ
チングが可能となり、反射防止膜３６とＳｉＯ2膜３５
とを、同一装置で連続処理することができるようにな
る。
【００３７】以上の説明でのエッチングガス中の各成分
の組成比は例であって、エッチングガスの組成をＣ
Ｆ4、Ａｒ、ＣＨＦ3、Ｏ2の組み合わせとしたが、Ａｒ
は他の不活性ガスに置換可能であるとともに、エッチン
グガスの成分に用いる炭化水素のハロゲン置換体は、Ｃ
Ｆ4、ＣＨＦ3のほか、エッチング時にフッ素ラジカル、
塩素ラジカルを発生するＣ4Ｆ8、Ｃ2Ｆ6、ＣＨＣｌ3、
ＣＨ2Ｆ2、およびＣＣｌ4から任意に選択して使用可能
である。さらに、エッチングガス中の酸素の組成比は、
目的のエッチング速度やパターン寸法の変動の許容範囲
などで任意に設定可能である。
【００３８】また、以上の説明では、エッチングにＭＣ
Ｒ型エッチング装置を用いたが、ＲＦバイアス印加型Ｅ
ＣＲ（電子サイクロトロン共鳴）プラズマエッチング装
置、ヘリコン波プラズマ型エッチング装置など、高密度
プラズマを発生できる他のエッチング装置を用いること
もできる。
【００３９】
【発明の効果】以上説明したように本発明では、反射防
止膜をエッチングして除去する半導体装置の製造方法に
おいて、ウェハ基板に形成された絶縁膜上に反射防止膜
を形成し、反射防止膜上にレジストを形成した後、レジ
ストを開口し、開口された部分の反射防止膜を炭化水素
のハロゲン置換体を成分として含むエッチングガスによ
りエッチングして除去するように構成にした。これによ
り、エッチングガスに含まれる炭化水素のハロゲン置換
体が、反射防止膜のエッチングの際に、レジスト開口部
の側壁および反射防止膜のエッチングされた開口部の側
壁に、炭素質として堆積される。この堆積物は側壁保護
膜としてはたらくので、レジストおよび反射防止膜の膜
厚に差が存在していても、レジストの開口部および反射
防止膜の開口部の横方向への広がりを抑制することがで
きる。これにより、反射防止膜の異方性エッチングを行
うことができ、精度良くパターンが形成された半導体装
置を製造することができるようになる。
【００４０】また、エッチングガス中の炭化水素のハロ
ゲン置換体の組成比と、酸素の組成比とを変えることに
より、反射防止膜のエッチング速度、対レジスト選択
比、ＳｉＯ2膜やポリシリコンなどの下地基板との選択
比など、エッチング特性を制御することができる。
【００４１】さらに、炭化水素のハロゲン置換体を含む
エッチングガスにおいて、酸素の組成比を最適化するこ
とにより、反射防止膜のエッチングに続けて、下地のＳ
ｉＯ 2膜のエッチングが可能となり、反射防止膜とＳｉ
Ｏ2膜とを、同一装置で連続処理することができ、工程
数を減らし、効率化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の開口部
の断面図である。
【図２】シリコン基板にポリシリコン膜とＳｉＯ2膜を
形成した状態を示す図である。
【図３】反射防止膜を形成した状態を示す図である。
【図４】レジストを形成した状態を示す図である。
【図５】反射防止膜をエッチングした状態を示す図であ
る。
【図６】酸素を含まないエッチングガスを用いて作製し
た半導体装置の断面図である。
【符号の説明】
１０……半導体装置、１１……シリコン基板、１２……
素子分離、１３……ポリシリコン膜、１４……ＳｉＯ2
膜、１５……反射防止膜、１６……レジスト、１７……
開口部、１８……堆積物。
フロントページの続き (72)発明者 久保 賢一 鹿児島県国分市野口北５番１号 ソニー国 分株式会社内 (72)発明者 後藤 陽一 鹿児島県国分市野口北５番１号 ソニー国 分株式会社内 Ｆターム(参考） 2H096 AA25 HA23 HA24 5F004 AA16 BA08 BA09 BA14 BA20 CA01 CA02 CA04 CA06 DA00 DA01 DA02 DA05 DA14 DA15 DA16 DA23 DA26 DB03 EA22 EA28 EB03

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 反射防止膜をエッチングして除去する半
    導体装置の製造方法であって、 ウェハ基板に形成された絶縁膜上に反射防止膜を形成
    し、 前記反射防止膜上にレジストを形成した後、レジストを
    開口し、 開口した部分の前記反射防止膜を炭化水素のハロゲン置
    換体を成分として含むエッチングガスによりエッチング
    して除去することを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記炭化水素のハロゲン置換体は、ＣＦ
    4（テトラフルオロメタン）、Ｃ4Ｆ8（オクタフルオロ
    ブテン）、Ｃ2Ｆ6（ヘキサフルオロエタン）、ＣＨＣｌ
    3（トリクロロメタン）、ＣＨＦ3（トリフルオロメタ
    ン）、ＣＨ2Ｆ2（ジフルオロメタン）、およびＣＣｌ4
    （テトラクロロメタン）からなる群から少なくとも１種
    選択されることを特徴とする請求項１記載の半導体装置
    の製造方法。
  3. 【請求項３】 前記エッチングガスに含まれる前記炭化
    水素のハロゲン置換体の組成比と、酸素の組成比とを変
    えてエッチング特性を制御することを特徴とする請求項
    １記載の半導体装置の製造方法。
  4. 【請求項４】 前記反射防止膜と前記絶縁膜とを同一装
    置で連続してエッチングして除去することを特徴とする
    請求項１記載の半導体装置の製造方法。
JP2001092252A 2001-03-28 2001-03-28 半導体装置の製造方法 Pending JP2002289592A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001092252A JP2002289592A (ja) 2001-03-28 2001-03-28 半導体装置の製造方法
KR1020020016269A KR20020077095A (ko) 2001-03-28 2002-03-26 반도체 디바이스를 제작하는 방법
US10/107,495 US6787457B2 (en) 2001-03-28 2002-03-27 Method of etching and anti-reflection film using substituted hydrocarbon with halogen gas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001092252A JP2002289592A (ja) 2001-03-28 2001-03-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002289592A true JP2002289592A (ja) 2002-10-04

Family

ID=18946751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001092252A Pending JP2002289592A (ja) 2001-03-28 2001-03-28 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US6787457B2 (ja)
JP (1) JP2002289592A (ja)
KR (1) KR20020077095A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119651A (ja) * 2004-10-25 2006-05-11 Chartered Semiconductor Mfg Ltd 位相シフトマスクを製作するための方法および位相シフトマスク
JP2007027690A (ja) * 2005-07-14 2007-02-01 Hynix Semiconductor Inc フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
JP2008518463A (ja) * 2004-10-27 2008-05-29 ラム リサーチ コーポレーション 水素流量傾斜化によるフォトレジストプラズマコンディショニング工程を含むエッチング方法
US7723235B2 (en) 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365408B2 (en) * 2002-04-30 2008-04-29 International Business Machines Corporation Structure for photolithographic applications using a multi-layer anti-reflection coating
US7270761B2 (en) * 2002-10-18 2007-09-18 Appleid Materials, Inc Fluorine free integrated process for etching aluminum including chamber dry clean
US7723238B2 (en) * 2004-06-16 2010-05-25 Tokyo Electron Limited Method for preventing striation at a sidewall of an opening of a resist during an etching process
US7297577B2 (en) * 2004-12-30 2007-11-20 Sony Corporation SOI SRAM device structure with increased W and full depletion
US7468507B2 (en) * 2005-01-26 2008-12-23 Applied Materials, Israel, Ltd. Optical spot grid array scanning system
US7468506B2 (en) * 2005-01-26 2008-12-23 Applied Materials, Israel, Ltd. Spot grid array scanning system
KR100777925B1 (ko) 2006-08-22 2007-11-21 동부일렉트로닉스 주식회사 금속 배선 형성 방법
US20080286698A1 (en) 2007-05-18 2008-11-20 Haoren Zhuang Semiconductor device manufacturing methods
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188508B1 (ko) * 1993-03-26 1999-06-01 세끼사와 다까시 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
EP0697723A3 (en) * 1994-08-15 1997-04-16 Ibm Method of metallizing an insulating layer
KR100307629B1 (ko) * 1999-04-30 2001-09-26 윤종용 하이드로 카본계의 가스를 이용한 반사방지막의 형성 및 적용방법
US6589879B2 (en) * 2001-01-18 2003-07-08 Applied Materials, Inc. Nitride open etch process based on trifluoromethane and sulfur hexafluoride

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723235B2 (en) 2004-09-17 2010-05-25 Renesas Technology Corp. Method for smoothing a resist pattern prior to etching a layer using the resist pattern
JP2006119651A (ja) * 2004-10-25 2006-05-11 Chartered Semiconductor Mfg Ltd 位相シフトマスクを製作するための方法および位相シフトマスク
JP2008518463A (ja) * 2004-10-27 2008-05-29 ラム リサーチ コーポレーション 水素流量傾斜化によるフォトレジストプラズマコンディショニング工程を含むエッチング方法
JP2007027690A (ja) * 2005-07-14 2007-02-01 Hynix Semiconductor Inc フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法

Also Published As

Publication number Publication date
US20020142486A1 (en) 2002-10-03
KR20020077095A (ko) 2002-10-11
US6787457B2 (en) 2004-09-07

Similar Documents

Publication Publication Date Title
JP4507120B2 (ja) 半導体集積回路装置の製造方法
US6884734B2 (en) Vapor phase etch trim structure with top etch blocking layer
JP2004152784A (ja) 微細パターンの作製方法及び半導体装置の製造方法
JP2009076661A (ja) 半導体装置の製造方法
JP2002289592A (ja) 半導体装置の製造方法
US5342481A (en) Dry etching method
JP2000091318A (ja) 半導体装置の製造方法
KR100295426B1 (ko) 배선형성방법
US5332653A (en) Process for forming a conductive region without photoresist-related reflective notching damage
JP3316407B2 (ja) 半導体装置の製造方法
JPH0774170A (ja) 配線パターンの製造方法
US20030114012A1 (en) Method for forming pattern using argon fluoride photolithography
US6187687B1 (en) Minimization of line width variation in photolithography
US7371695B2 (en) Use of TEOS oxides in integrated circuit fabrication processes
JP3918488B2 (ja) 配線形成法
JPH10242127A (ja) 有機系反射防止膜のプラズマエッチング方法
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
US6743726B2 (en) Method for etching a trench through an anti-reflective coating
US7268086B2 (en) Method for reducing critical dimension and semiconductor etching method
KR20070083383A (ko) 금속 산화층 및 탄소층으로 이루어진 하드 마스크 패턴을이용하여 패턴을 형성하는 방법
KR100609234B1 (ko) 하부 반사방지막의 얕은 트랜치 절연 형성 방법
KR20040057656A (ko) 비트라인 형성 방법
KR19990065142A (ko) 실리콘을 포함하는 물질층의 버티컬 프로파일 패턴 형성 방법
JP2000040739A (ja) 半導体装置の製造方法
JPH10233386A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040330