JP4744435B2 - 半導体の整合補助部 - Google Patents

半導体の整合補助部 Download PDF

Info

Publication number
JP4744435B2
JP4744435B2 JP2006508657A JP2006508657A JP4744435B2 JP 4744435 B2 JP4744435 B2 JP 4744435B2 JP 2006508657 A JP2006508657 A JP 2006508657A JP 2006508657 A JP2006508657 A JP 2006508657A JP 4744435 B2 JP4744435 B2 JP 4744435B2
Authority
JP
Japan
Prior art keywords
region
tile
layers
tiles
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006508657A
Other languages
English (en)
Other versions
JP2007524991A (ja
Inventor
ジー． シェック、スティーブン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2007524991A publication Critical patent/JP2007524991A/ja
Application granted granted Critical
Publication of JP4744435B2 publication Critical patent/JP4744435B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、一般に半導体デバイスに関し、より詳細には、半導体デバイス用の整合補助部に関する。
整合補助部は、半導体デバイスの製造に利用される。一部のプロセスでは、例えば、ヒューズ・ブロー（ｂｌｏｗｉｎｇ ｆｕｓｅ）用に、半導体ウエハ上の位置の指標を与えるために、整合補助部がレーザで走査される。整合補助部は、典型的には、光に対する第１の反射度を与える整合フィーチャ領域と、整合フィーチャ領域に隣接するバックグラウンド領域とを備え、バックグラウンド領域は、第１の反射度と実質的にコントラストを成す第２の反射度を与える。高濃度（ｐｏｓｉｔｉｖｅ ｄｅｎｓｉｔｙ）の整合補助部では、整合フィーチャ領域が光に対する高い反射度を与え、バックグラウンド領域が光に対する低い反射度を与える。
一部の整合補助部では、整合補助部のうちの光に対する比較的低い反射度を与える部分（例えば、高濃度整合補助部のバックグラウンド領域）は、バックグラウンド領域の金属相互接続層に金属を欠いている。しかしながら、それらの整合補助部では、バックグラウンド領域にパターン形成された金属を欠くために、相互接続層の不均一な研磨による問題が経験される場合がある。上述の不均一研磨の問題を克服するため、バックグラウンド領域の研磨を改良するように、バックグラウンド領域の金属相互接続層の各々に金属のタイルが配置される場合がある。
しかしながら、上述の整合補助部は、ウエハにおいて基板または相互接続層に能動回路を欠く領域の上方に配置されている。したがって、上述の整合補助部の下方には能動回路が配置されていないため、上述の整合補助部はウエハの空間を浪費している。
半導体デバイスの能動回路の上方に配置可能な整合補助部が必要である。
一態様では、本発明には半導体デバイス用の整合補助部が含まれる。整合補助部は、第１の反射度を有する第１領域と、第１の反射度未満の第２の反射度を有し、かつ第１領域に隣接する第２領域とを備える。第２領域は１つ以上のタイル層を有する。１つ以上のタイル層のうちの各タイル層は、相互接続層に各々配置されている。１つ以上のタイル層は、半導体デバイスの能動回路の直上に配置されている。
本発明の別の態様では、半導体デバイスには、半導体基板と、半導体基板の上方に配置された複数の相互接続層を有する相互接続層部分とが含まれる。半導体デバイスには、第１の反射度を有する第１領域と、第１の反射度未満の第２の反射度を有し、かつ第１領域に隣接する第２領域とを備える整合補助部も含まれる。相互接続層部分は、第２領域に配置されている１つ以上のタイル層を有する。１つ以上のタイル層のうちの各タイル層は、複数の相互接続層に配置されている。半導体デバイスには、１つ以上のタイル層の直下に配置された能動回路も含まれる。
別の態様では、本発明には半導体デバイスに整合補助部を装備する方法が含まれる。方法には、半導体デバイスの所定部分に第１の反射度を有する第１領域を提供する工程と、第１の反射度未満の第２の反射度を有し、かつ第１領域に隣接する第２領域を提供する工程とが含まれる。第２領域は１つ以上のタイル層を有する。１つ以上のタイル層のうちの各タイル層は、半導体デバイスの相互接続層に各々配置されている。方法には、１つ以上のタイル層の直下の能動回路を提供する工程も含まれる。
添付の図面を参照することによって、当業者には、本発明がさらによく理解されるとともに、本発明の多くの目的、特徴、および利点が明らかとなり得る。
異なる図面における同じ参照記号の使用は、他に言及のない限り同一の部材を示す。図１，２，３は、必ずしも同じ縮尺に従っていない。
以下に述べるのは、本発明の実施の一形態の詳細な説明である。この説明では本発明の例示を意図しており、この説明が本発明の限定と解釈されるものではない。
図１は、本発明による半導体ウエハの一実施態様の部分平面図である。図１には、スクライブ領域１１１によって隔てられた隅部分の４つのダイ領域（ダイ領域１０３、ダイ領域１０５、ダイ領域１０７、ダイ領域１０９）を示す。製造のさらに後の段階では、ダイ領域１０３，１０５，１０７，１０９をシンギュレーションして（ｓｉｎｇｕｌａｔｅ）分離した半導体ダイを形成するために、ウエハがスクライブ領域１１１に沿って切断される。
ウエハ１０１は、ウエハの処理操作の際の整合用に幾つかの整合補助部を備える。図１には、整合補助部１１３，１１５，１１７，１４４，１１９，１２１を示す。一例では、それらの整合補助部は、ヒューズ・ブロー用の位置の指標を与えるために、レーザによる走査で利用される。
それらの整合補助部は、第１の反射度を与えるフィーチャ領域と、整合のフィーチャ領域とコントラストを成す反射度を与えるバックグラウンド領域とを備える。フィーチャ領域１２３はバックグラウンド領域１２５より高い反射度を与えるので、整合補助部１１５は高濃度整合補助部である。バックグラウンド領域１３１はフィーチャ領域１３５より高い反射度を有するので、整合補助部１１９は低濃度整合補助部である。
整合補助部１４４は低濃度整合補助部であり、バックグラウンド領域１４５，１４３，１４１を含む。整合補助部１４４のフィーチャ領域１４７は、スクライブ領域１１１においてバックグラウンド領域１４１，１４３，１４５に隣接する部分であり、バックグラウンド領域１４１，１４３，１４５相互の相対位置によって画定される。フィーチャ領域１４７は、より低い反射度を有し、バックグラウンド領域１４１，１４３，１４５は、より高い反射度を有する。整合補助部１２１は、複数のフィーチャ領域（１２７，１２８）を含む。本明細書の教示に基づき、本発明による整合補助部が図１に示した以外の他の配置を有してもよいことを、当業者は認めるであろう。図１に示した整合補助部は、２つの異なる走査方向にレーザで走査されることによって指標の情報を与えることが可能であるので、２次元の整合補助部である。図１に示した整合補助部の走査方向は互いに直交しており、矢印ＳＤ１，ＳＤ２に平行である。
整合補助部１１３，１１５，１１９，１２１は、ウエハ１０１のダイ領域に配置されている。それらの整合補助部の下方には、ダイ領域において相互接続層および基板（例えば、２１５）の両方に能動回路が配置されている。能動回路には、シンギュレーション後、最終用途のダイの動作で利用される基板または相互接続層の回路（例えば、トランジスタ、抵抗器、コンデンサ、ダイオード、信号線、動力線（ｐｏｗｅｒ ｂｕｓ）など）が含まれる。能動回路の上方に整合補助部を配置することによって、ウエハの空間がさらに効率的に使用しされ得る。
図２は、整合補助部１１５の断面でのウエハ１０１の部分側面図である。ウエハ１０１は、半導体基板２１５の上方に配置された相互接続層部分２０６を備える。基板２１５は、例えば、プロセッサまたはメモリなど、ダイの回路を装備するために基板２１５の上部に形成された、能動回路２１７を備える。能動回路２１７の例には、例えば、トランジスタ（例えば、２１８）ダイオード、抵抗器、コンデンサ、または、半導体基板に形成され得る他の種類の回路が含まれる。相互接続層部分２０６は、局部（ｌｏｃａｌ）相互接続層２４１と、コンタクト相互接続ビア層２３９と、金属相互接続層２３７，２３３，２２９，２２５と、ビア相互接続層２３５，２３１，２２７，２２３と、最終金属相互接続層２２１とを備える。例えば、パッシベーション層またはポリイミド層など、図２に示していない他の層が層２２１の上方に配置されてもよい。他の実施態様には、他の種類の相互接続層、または異なる数の相互接続層が含まれてよく、もしくはその両方が含まれてもよい。
整合フィーチャ領域１２３には、相互接続層部分２０６の最終金属相互接続層２２１に配置された整合フィーチャ構造２０４が含まれる。整合フィーチャ構造２０４は、レーザ光に対する高い反射度を与えるために、例えば、銅など、高反射性材料から作製される。バックグラウンド領域１２５において、層２２１は、レーザ光に対するより低い反射度を与えるために、この高反射性材料を欠く。領域１２５において、層２２１は、ＴＥＯＳ、フッ素化ＴＥＯＳ（ＦＴＥＯＳ）、低誘電率フィルム、プラズマ強化フィルム、または窒化物など、誘電体材料から作製されてよい。図２の実施態様では、相互接続層部分２０６のうち、金属構造を有するように示していない層の部分は、誘電体材料から作製される。
金属相互接続層２２５，２２９には、幾つかのタイル（例えば、２０３）が配置されている。それらのタイルによって、整合補助部１１５の能動回路を欠く領域における金属相互接続層２２５，２２９の均一な研磨が補助される。一実施態様では、バックグラウンド領域１２５のタイルによる反射度が減少するように、バックグラウンド領域１２５のタイルのレーザ走査方向への幅は、レーザ光の波長より短い。例えば、図２に示した図に関して、左から右（または、右から左）のレーザ走査方向に対しては、バックグラウンド領域１２５のタイルの幅（図２に寸法「Ｗ」で示す）はレーザ光の波長より短い。２次元の整合補助部（２つの直交する走査方向）に対しては、各方向へのタイルの幅は、整合補助部を走査させるレーザ光の波長より短い。レーザ光が１３４０ナノメートルの波長を有する一例では、タイルの幅は１３４０ナノメートル未満である。整合補助部を走査するために、例えば、５３２ｎｍ，１０４７ｎｍ，１０６４ｎｍなど、他の波長のレーザ光が利用されてもよい。それらの波長を有するレーザ用に設計された整合補助部では、整合補助部のバックグラウンド領域のタイルの幅は、それらの波長より短い。一実施態様では、タイルは、０．６μｍ掛ける０．６μｍである。一実施態様では、整合フィーチャ構造２０４の走査方向への幅は６．６μｍである。１３４０ｎｍの波長を有するレーザ光では、領域１２５における入射光に対する反射光の比は、２０３〜７２６であり得る。領域１２３においては、入射光に対する反射光の比は、５７０〜７３５であり得る。
ウエハ１０１は、バックグラウンド領域１２５において、低位の金属相互接続層２３３，２３７と、ビア層２３５，２３９と、局部相互接続層２４１とを備える。例えば、相互接続導体構造２０５，２０７は、バックグラウンド領域１２５において、それぞれ層２３３，２３７に配置されている。導体構造２０５，２０７は、基板２１５の能動回路２１７に対して信号または動力を運ぶ、信号導体または動力線導体であってよい。導体構造２０５，２０７は、ビア層２３５のビア２０９によって接続されている。
バックグラウンド領域１２５における層２３３，２３５，２３７，２３９，２４１の導体構造（例えば、２０５，２０７）による反射度は、層２２５，２２９に配置されたタイル（例えば、２０３）によって減少される。これらのタイルは、層２３３，２３５，２３７，２３９，２４１の導体構造に到達するレーザによる光と、それらの導体構造に反射され、部分２０６の上部表面から出る光との両方の、偏向、遮断、屈折、または散乱を行うように、もしくはそれらのうちの１つ以上を行うように作用する。
一実施態様では、バックグラウンド領域１２５の層２３３，２３５，２３７，２３９，２４１の導体構造による反射度が減少するように、層２２５，２２９のタイルのレーザの走査方向への間隔は、レーザ光の波長より短い。例えば、図２に示した図に関して、左から右（または、右から左）のレーザ走査方向に対しては、バックグラウンド領域１２５のタイルの間隔（図２に寸法「Ｓ」で示す）はレーザ光の波長より短い。２次元の整合補助部（例えば、２つの直交する走査方向）に対しては、各方向へのタイルの間隔は、レーザ光の波長より短い。したがって、１３４０ｎｍの波長を有するレーザ光で走査させるように設計されている整合補助部では、タイルの間隔は１３４０ｎｍ未満である。
また、領域１２５における層２２５，２２９のタイル（例えば、２０３）は、トランジスタ２１８などの能動回路を含む基板の構造による反射度も減少する。さらに、領域１２５における層２２５，２２９のタイル（例えば、２０３）は、レーザ光による損傷から基板２１５の能動回路２１７を保護するように作用してもよい。
タイルは、相互接続層の金属から作製される。一部の実施態様では、タイルは銅から作製される。他の実施態様では、タイルは、アルミニウムまたは金など、他の金属から作製されてよい。一部の実施態様では、相互接続部分２０６の層の金属は異なる材料からなってもよい。例えば、層２４１の金属がタングステンであり、層２３９，２３７，２３５，２３３，２３１，２２９，２２７，２２５，２２３の金属が銅からなり、層２２１の金属がアルミニウムからなってもよい。一実施態様では、相互接続層部分２０６の層は、デュアル・イン・レイド（ｄｕａｌ ｉｎ−ｌａｉｄ）プロセスによって形成される。
層２２５，２２９には、整合フィーチャ領域１２３に配置されたタイルが含まれる。示した実施態様では、それらのタイル（例えば、２５１）は、バックグラウンド領域１２５における層２２５，２２９のタイルと同じ幅および間隔を有する。整合フィーチャ領域のそれらのタイルは、整合フィーチャ領域において層２２５，２２９を均一に研磨するために利用される。しかしながら、他の実施態様では、整合フィーチャ構造２０４の下の層２２５，２２９には、そのようなタイルが含まれない。そのような実施態様では、領域１２３における層２２５，２２９には、研磨を補助するために、例えば、活性金属相互接続など、他の種類の金属構造が含まれてよい。
整合補助部１１９（図１を参照）など低濃度整合補助部では、図２の領域１２３は、高い反射度を有するバックグラウンド領域（例えば、１３１）を表し、領域１２５は、低い反射度を有するフィーチャ領域（例えば、１３５）を表す。したがって、低濃度整合補助部では、整合フィーチャ領域における相互接続層（例えば、２２５，２２９）のタイルによって、その下に配置された構造による反射度は減少される。
図３は、半導体ウエハ３０１の部分側面図である。ウエハ３０１は、高い反射度を有する領域３１２と、低い反射度を有する隣接領域３１６とを含む整合補助部を備える。ウエハ３０１は、半導体基板３１４の上方に配置された相互接続層部分３０６を備える。基板３１４は能動回路３１７を備える。相互接続層部分３０６は、局部相互接続層３４１と、コンタクト相互接続ビア層３３９と、金属相互接続層３３７，３３３，３２９，３２５と、ビア相互接続層３３５，３３１，３２７，３２３と、最終金属相互接続層３２１とを備える。層３２１には、高い反射度を与えるために、領域３１２に反射性構造３１５が含まれる。高濃度整合補助部では、領域３１２が整合フィーチャ領域であり、領域３１６がバックグラウンド領域である。低濃度整合補助部では、領域３１２がバックグラウンド領域であり、領域３１６が整合フィーチャ領域である。
ビア相互接続層３２７，３２３には、層３２５，３２９のタイル（例えば、３０９，３１３）と同じ位置に配置され、かつ同じ幅を有するタイルも含まれる点で、ウエハ３０１はウエハ１０１と異なる。層３２３，３２５，３２７，３２９のタイルは、層３２９，３２７，３２５，３２３の下の構造からのレーザ光の反射による、領域３１６の反射度を減少する。
一実施態様では、ウエハ３０１の部分３０６における相互接続層は、シングル・イン・レイド・プロセスから作製される。したがって、ビア相互接続層３２３，３２７のタイル（例えば、３０８，３１１）は、それらの層を均一に研磨するために利用される。
別の実施態様では、設計規則の照合を容易にするため、および浮遊導体構造による寄生を制御するために、相互接続層のタイルが電気的に一体に接続されている。この実施態様の一例では、層３２９には、層３２７のタイルに電気的に接続された幾つかのグリッド線が含まれる。グリッド線は電気的に一体に接続されるとともに、接地されてもよい。したがって、この実施態様では、層３２３，３２５，３２７のタイルは接地され得る。
他の実施態様では、相互接続層のタイルは、異なる寸法、異なる形状、異なる配置、またはそれらのうちの１つ以上を有してよい。例えば、図２を参照すると、層２２５のタイルの各々は、層２２９のタイルの直上に配置されている。しかしながら、他の実施態様では、層２２５の各タイルが少なくとも部分的には層２２９の２つのタイルの間の空間の上方に配置されるように、層２２５の各タイルは層２２９のタイルからずらして配置されてもよい。
図２の実施態様では、ウエハ１０１は領域１２５において２層のタイル（層２２５の１つと層２２９の１つ）を備える。本発明による他の整合補助部は、低い反射度を有する領域において、１層のタイルのみを備えてもよく、２層より多くのタイルを備えてもよい。しかしながら、一部の実施態様では、３層以上のタイルによる反射度の減少は極小になる場合がある。
本発明の特定の実施態様を示し説明してきたが、本明細書の教示に基づいて、本発明およびその広範な態様から逸脱することなく、さらなる変更および修正がなされ得ることは、当業者には認められるであろう。したがって、添付の特許請求の範囲には、本発明の精神および範囲の内に存在するそのような変更および修正の全てが包含されるものである。
本発明による半導体ウエハの一実施態様の部分平面図。 本発明による半導体ウエハの一実施態様の部分側面図。 本発明による半導体ウエハの別の実施態様の部分側面図。

Claims (5)

  1. レーザで走査されることによって指標の情報を与える、半導体デバイス用の整合補助部であって、
    第１の反射度を有する第１領域と、
    複数の相互接続層のうちの１つ以上の相互接続層に各々配置された１つ以上のタイル層を有し、第１の反射度未満の第２の反射度を有し、かつ第１領域に隣接する第２領域とを備え、
    前記１つ以上のタイル層は半導体デバイスの能動回路の直上に配置されており、前記１つ以上のタイル層の各層は複数のタイルを含み、前記複数のタイルの各タイルはレーザ走査方向においてレーザ光の波長より短い幅を有し、前記複数のタイルの各タイルは隣接するタイルから、整合補助部を走査するように設計されているレーザ光の波長より短い間隔だけ、整合補助部のレーザ走査方向において離間されている整合補助部。
  2. 前記１つ以上のタイル層の各層は自身の配置されている相互接続層より下に位置する相互接続層による反射度を減少させる、請求項１に記載の整合補助部。
  3. 半導体デバイスであって、
    半導体基板と、
    半導体基板の上方に配置された複数の相互接続層を有する相互接続層部分と、
    第１の反射度を有する第１領域と、第１の反射度未満の第２の反射度を有し、かつ第１領域に隣接する第２領域とを備え、レーザで走査されることによって指標の情報を与える整合補助部と、
    相互接続層部分は、複数の相互接続層に各々配置され、かつ第２領域に配置されている１つ以上のタイル層を有することと、
    同１つ以上のタイル層の直下に配置された能動回路とを含み、
    前記１つ以上のタイル層の各層は複数のタイルを含み、前記複数のタイルの各タイルはレーザ走査方向においてレーザ光の波長より短い幅を有し、前記複数のタイルの各タイルは隣接するタイルから、整合補助部を走査するように設計されているレーザ光の波長より短い間隔だけ、整合補助部のレーザ走査方向において離間されている、半導体デバイス。
  4. 第１領域は複数の相互接続層のうちの上部の層に反射性材料からなる整合フィーチャ構造を含む請求項３に記載の半導体デバイス。
  5. レーザで走査されることによって指標の情報を与える整合補助部を半導体デバイスに装備する方法であって、
    半導体デバイスの所定部分に第１の反射度を有する第１領域を提供する第１領域提供工程と、
    半導体デバイスの相互接続層に各々配置された１つ以上のタイル層を有し、第１の反射度未満の第２の反射度を有し、かつ第１領域に隣接する第２領域を提供する第２領域提供工程と、
    同１つ以上のタイル層の直下の能動回路を提供する能動回路提供工程とを含み、
    前記１つ以上のタイル層の各層は複数のタイルを含み、前記複数のタイルの各タイルはレーザ走査方向においてレーザ光の波長より短い幅を有し、前記複数のタイルの各タイルは隣接するタイルから、整合補助部を走査するように設計されているレーザ光の波長より短い間隔だけ、整合補助部のレーザ走査方向において離間されている、方法。
JP2006508657A 2003-03-28 2004-02-04 半導体の整合補助部 Expired - Fee Related JP4744435B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/402,539 US6933523B2 (en) 2003-03-28 2003-03-28 Semiconductor alignment aid
US10/402,539 2003-03-28
PCT/US2004/003097 WO2004095524A2 (en) 2003-03-28 2004-02-04 Semiconductor alignment aid

Publications (2)

Publication Number Publication Date
JP2007524991A JP2007524991A (ja) 2007-08-30
JP4744435B2 true JP4744435B2 (ja) 2011-08-10

Family

ID=32989720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006508657A Expired - Fee Related JP4744435B2 (ja) 2003-03-28 2004-02-04 半導体の整合補助部

Country Status (7)

Country Link
US (1) US6933523B2 (ja)
EP (1) EP1611598A2 (ja)
JP (1) JP4744435B2 (ja)
KR (1) KR101078610B1 (ja)
CN (1) CN101385141A (ja)
TW (1) TWI330895B (ja)
WO (1) WO2004095524A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247952B2 (en) * 2003-10-30 2007-07-24 Hewlett-Packard Development Company, L.P. Optical targets
JP4520429B2 (ja) * 2005-06-01 2010-08-04 エーエスエムエル ネザーランズ ビー．ブイ． 位置合わせ装置への２次元フォトニック結晶の応用
US7737566B2 (en) * 2005-06-01 2010-06-15 Asml Netherlands B.V. Alignment devices and methods for providing phase depth control
US8000826B2 (en) * 2006-01-24 2011-08-16 Synopsys, Inc. Predicting IC manufacturing yield by considering both systematic and random intra-die process variations
JP5259211B2 (ja) 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US7951695B2 (en) * 2008-05-22 2011-05-31 Freescale Semiconductor, Inc. Method for reducing plasma discharge damage during processing
US7896702B2 (en) * 2008-06-06 2011-03-01 Apple Inc. Compact power adapter
JP5623033B2 (ja) * 2009-06-23 2014-11-12 ルネサスエレクトロニクス株式会社 半導体装置、リソグラフィ方法、及び半導体装置の製造方法
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
CN102290362B (zh) * 2011-07-22 2013-05-22 清华大学 一种激光加工中晶圆片定位误差的校正方法
JP6076123B2 (ja) 2013-02-14 2017-02-08 オリンパス株式会社 半導体基板、撮像素子、および撮像装置
JP6300301B2 (ja) * 2013-11-20 2018-03-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP5805818B2 (ja) * 2014-03-31 2015-11-10 ルネサスエレクトロニクス株式会社 半導体装置
JP6030200B2 (ja) * 2015-09-02 2016-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US10700013B2 (en) * 2018-01-10 2020-06-30 Globalfoundries Inc. IC wafer for identification of circuit dies after dicing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330710A (ja) * 1990-03-12 1992-11-18 Fujitsu Ltd レーザトリミング用位置合わせマーク、半導体装置、及び半導体装置の製造方法
JP2000012431A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001297958A (ja) * 2000-04-17 2001-10-26 Toshiba Corp 半導体集積装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4425037A (en) * 1981-05-15 1984-01-10 General Signal Corporation Apparatus for projecting a series of images onto dies of a semiconductor wafer
US4444492A (en) * 1982-05-15 1984-04-24 General Signal Corporation Apparatus for projecting a series of images onto dies of a semiconductor wafer
US5162867A (en) * 1990-01-26 1992-11-10 Canon Kabushiki Kaisha Surface condition inspection method and apparatus using image transfer
JP2974818B2 (ja) * 1991-04-30 1999-11-10 株式会社コパル プログラムシャッタの制御装置
US5311061A (en) * 1993-05-19 1994-05-10 Motorola Inc. Alignment key for a semiconductor device having a seal against ionic contamination
US5781682A (en) * 1996-02-01 1998-07-14 International Business Machines Corporation Low-cost packaging for parallel optical computer link
US6307273B1 (en) 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US5986319A (en) 1997-03-19 1999-11-16 Clear Logic, Inc. Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit
US5847823A (en) * 1997-04-28 1998-12-08 International Business Machines Corporation Surface inspection tool
US5952135A (en) * 1997-11-19 1999-09-14 Vlsi Technology Method for alignment using multiple wavelengths of light
KR100324110B1 (ko) * 1999-07-31 2002-02-16 구본준, 론 위라하디락사 액정표시소자의 얼라인패턴
US6452284B1 (en) * 2000-06-22 2002-09-17 Motorola, Inc. Semiconductor device substrate and a process for altering a semiconductor device
US6448632B1 (en) * 2000-08-28 2002-09-10 National Semiconductor Corporation Metal coated markings on integrated circuit devices
TW457545B (en) * 2000-09-28 2001-10-01 Advanced Semiconductor Eng Substrate to form electronic package
US6629292B1 (en) * 2000-10-06 2003-09-30 International Business Machines Corporation Method for forming graphical images in semiconductor devices
US6486066B2 (en) * 2001-02-02 2002-11-26 Matrix Semiconductor, Inc. Method of generating integrated circuit feature layout for improved chemical mechanical polishing
US6680213B2 (en) 2001-04-02 2004-01-20 Micron Technology, Inc. Method and system for fabricating contacts on semiconductor components
US6611045B2 (en) 2001-06-04 2003-08-26 Motorola, Inc. Method of forming an integrated circuit device using dummy features and structure thereof
US6465898B1 (en) * 2001-07-23 2002-10-15 Texas Instruments Incorporated Bonding alignment mark for bonds over active circuits
US6577020B2 (en) * 2001-10-11 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd High contrast alignment marks having flexible placement
US6613688B1 (en) * 2002-04-26 2003-09-02 Motorola, Inc. Semiconductor device and process for generating an etch pattern
US6531387B1 (en) * 2002-06-17 2003-03-11 Mosel Vitelic, Inc. Polishing of conductive layers in fabrication of integrated circuits
US6661106B1 (en) * 2002-08-13 2003-12-09 International Business Machines Corporation Alignment mark structure for laser fusing and method of use

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04330710A (ja) * 1990-03-12 1992-11-18 Fujitsu Ltd レーザトリミング用位置合わせマーク、半導体装置、及び半導体装置の製造方法
JP2000012431A (ja) * 1998-06-22 2000-01-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001297958A (ja) * 2000-04-17 2001-10-26 Toshiba Corp 半導体集積装置

Also Published As

Publication number Publication date
WO2004095524A2 (en) 2004-11-04
TW200503282A (en) 2005-01-16
JP2007524991A (ja) 2007-08-30
WO2004095524A3 (en) 2008-11-13
EP1611598A2 (en) 2006-01-04
KR101078610B1 (ko) 2011-11-01
US20040188709A1 (en) 2004-09-30
CN101385141A (zh) 2009-03-11
KR20050116835A (ko) 2005-12-13
TWI330895B (en) 2010-09-21
US6933523B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
JP4744435B2 (ja) 半導体の整合補助部
US5869383A (en) High contrast, low noise alignment mark for laser trimming of redundant memory arrays
JPH0646648B2 (ja) レーザ溶断リンクを有する固体回路
US20070173075A1 (en) Laser-based method and system for processing a multi-material device having conductive link structures
KR100745910B1 (ko) 반도체 소자의 퓨즈 형성방법
JP2008066381A (ja) 半導体装置及びその製造方法
JP2002164433A (ja) 半導体装置とその製造方法
US7723826B2 (en) Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer
JP2000323576A (ja) 半導体装置の製造方法
KR100470854B1 (ko) 반도체 장치
US9437485B2 (en) Method for line stress reduction through dummy shoulder structures
JP5412029B2 (ja) プローブユニット基板
JP4412922B2 (ja) 半導体装置
US8552427B2 (en) Fuse part of semiconductor device and method of fabricating the same
US9299604B2 (en) Semiconductor device and method for manufacturing the same
US8487404B2 (en) Fuse patterns and method of manufacturing the same
JP2003318262A (ja) 半導体装置
JP5554293B2 (ja) 半導体装置及び半導体装置の製造方法
US20040201093A1 (en) Evaluating pattern for measuring and erosion of a semiconductor wafer polished by a chemical mechanical polishing
US6713782B2 (en) Polishing of conductive layers in fabrication of integrated circuits
US6815838B2 (en) Laser alignment target and method
JP2006108571A (ja) 半導体装置
US11810822B2 (en) Apparatuses and methods including patterns in scribe regions of semiconductor devices
KR20070036463A (ko) 퓨즈 영역을 갖는 반도체 기억소자들의 제조방법
KR20090125942A (ko) 반도체 다이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees