TWI238516B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI238516B
TWI238516B TW093117425A TW93117425A TWI238516B TW I238516 B TWI238516 B TW I238516B TW 093117425 A TW093117425 A TW 093117425A TW 93117425 A TW93117425 A TW 93117425A TW I238516 B TWI238516 B TW I238516B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
film
alignment mark
laser light
reflectance portion
Prior art date
Application number
TW093117425A
Other languages
English (en)
Other versions
TW200501391A (en
Inventor
Yasuhiro Ido
Takeshi Iwamoto
Kazushi Kono
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200501391A publication Critical patent/TW200501391A/zh
Application granted granted Critical
Publication of TWI238516B publication Critical patent/TWI238516B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

1238516 玖、發明說明: 【發明所屬之技術領域】 本發明係關於半導體裝置。尤其是關於在主表面上具備 位置對準用標記的半導體裝置。 【先前技術】 在半導體裝置之製造步驟中,具有藉由辨識位置對準用 標記以特定位置的步驟。例如,在具備記憶單元的半導體 裝置之製造步驟中,具有特定切換電路用的熔線位置的步 驟。具備記憶單元的半導體裝置,在製造步驟中具有因異 物的混入等而造成之局部單元的不良的情況,因此大多預 先設置有預備的單元。在發現有單元不良的情況,藉由切 換電路,將不良單元取代為預備單元。在該取代中,大多 採用藉由切斷形成於電路中的指定的熔線,以指定特定單 元的位址的方法。熔線的切斷廣泛採用照射雷射光線而熔 斷的雷射切割(1 a s e r t r i m m i n g )方式。為了特定炫線的位 置,於半導體裝置形成位置對準用標記。使用與進行熔斷 的雷射相同的雷射,掃描形成於半導體裝置的位置對準用 標記,藉由檢測形成於位置對準用標記的高反射率部及其 周圍部分的低反射率的反射光的對比度,辨識位置對準用 標記的位置。 作為具備位置對準用標記的半導體裝置,日本專利特開 2 0 0 1 - 1 6 8 1 9 4號公報揭示有形成與熔線元件形成於相同薄 膜上的低光反射率區域的半導體裝置。該半導體裝置係於 低光反射率區域呈圓點狀地大量形成屬與熔線元件相同薄 5 326\專利說明書(補件)\93-09\93117425 1238516 膜的多晶矽薄膜。或是,於矽基板上形成氧化矽膜等組成 的第1絕緣膜,在第1絕緣膜上形成局部圓點狀的多晶矽 薄膜。在位於圓點狀的多晶矽薄膜的形成區域上方的鋁膜 表面形成有凹凸,照射於該部分的光會發生散反射。可將 該區域設為低光反射率區域。另一方面,在多晶矽薄膜未 形成之區域上的鋁膜表面呈平坦狀,可將該區域設為高光 反射率區域。如此般,揭示形成有低光反射率區域及高光 反射率區域的定位用圖案。 另外,日本專利特開平7 - 3 3 5 7 2 1號公報揭示有具有增 大反射光強度的差的對準標記的半導體裝置。該對準標記 係於表面設有使雷射光朝垂直向上方向反射的平坦部及使 雷射光漫射的凹凸部。在垂直上方,可獲得對準標記中來 自平坦部的強反射光,但僅能獲得來自凹凸部的弱反射 光。這是因為在凹凸部中藉由表面的凹凸使得雷射光幾乎 都被散反射的緣故。如此般,反射光的差增大,以進行對 準標記的正確辨識。 隨著近年來的半導體裝置的微細化或高速化,在半導體 裝置的製造中,開始使用各式各樣的新材料。例如,在高 速化方面,為降低配線的電阻值而使用銅作為配線材料, 且為了防止銅從該配線層擴散,於配線層的上面形成氮化 矽膜等。又,作為配線層間的材料,可使用較習知的層間 材料的介電常數低的材料。此等新的材料係為了達成半導 體裝置的性能而開始使用。因此,在由雷射光線掃描位置 對準用標記的情況,此等材料的反射特性及折射特性等光 6 326\專利說明書(補件)\93-09\93117425 1238516 學特性,不一定是最適宜者。 因此,在半導體裝置之製造步驟中,在使用雷射等的光 源以光學方式辨識指定的位置對準用標記的情況,在原來 的標記的反射光以外,會產生因來自週邊的雜訊多而較難 進行標記辨識的問題。位置對準用標記主要分成高反射率 部及低反射率部的構成。若由雷射光掃描該標記時,可獲 得主要由高反射率部所反射的光強度強的部分、及主要由 低反射率部和在低反射率部的正下方的疊層交界處反射的 光強度弱的部分的反射波形。疊層於半導體裝置内部的各 絕緣膜,若全部從氧化矽膜形成的話,在各疊層膜間的折 射率的差非常小。因此,入射於低反射率部的雷射光,會 穿透氧化矽膜組成的各絕緣膜。從低反射率部反射的雷射 光的強度小,可獲得可明確辨識強光部分及弱光部分的良 好反射波形。但是,如前述,作為絕緣膜而於氧化矽膜以 外形成如氮化矽膜或矽碳化物膜的絕緣膜的情況,在各絕 緣膜之間,折射率變得不同。例如,在氧化矽膜及氮化矽 膜鄰接疊層的情況,各膜的折射率變得不同。因此,入射 的雷射光在氧化矽膜及氮化矽膜的交界面,一部分被反 射,從低反射率部返回的雷射光的強度相對增大。尤其是, 在半導體裝置内部,若配線層增多,則由配線層表面反射 的雷射光也增多。因此,來自高反射率部的光強度與來自 低反射率部的光強度的差減小,而產生無法正確進行位置 對準用標記的位置特定的問題。 另一方面,半導體裝置的多層化正在進行,在系統 326\專利說明書(補件)\93-09\93117425 7 1238516 :Large Scale Integrated Circuit ,大規模集成電路) 中,在半導體裝置内部形成6層以上的配線層的構造逐漸 增加。若增加疊層數,因各層的膜厚誤差的疊加,而有多 層中的厚度誤差增加的情況。因該厚度誤差,在從低反射 率部反射的光強度上也產生誤差,從而產生位置對準用標 記的辨識變得不穩定的問題。尤其是,隨著半導體裝置的 微細化,熔斷熔線之步驟中所要求的定位精度增高,另一 方面,如上述,因為在絕緣層上形成各式各樣的材料的膜 的所謂構成材料的變化,使得要維持辨識位置對準用標記 的位置的精確度變得困難。 本發明係為解決上述問題點而提出者,其提供一種不受 半導體裝置的構造之影響,可穩定進行位置對準用標記的 辨識的半導體裝置。 【發明内容】 為達成上述目的,在根據本發明之半導體裝置的第1態 樣中,係在表面具備位置對準用標記,該位置對準用標記 包含高反射率部及平坦的低反射率部;内部具備折射膜, 形成複數埋入部,將與上述埋入部的周圍不同的物質填充 於上述埋入部。上述埋入部係形成於在將上述高反射率部 投影於上述折射膜時,避開上述高反射率部的影子部分的 區域的至少一部分内。 或是,在根據本發明之半導體裝置的第2態樣中,在表 面具備位置對準用標記,該位置對準用標記包含高反射率 部及平坦的低反射率部;内部具備具有凹凸的散反射膜。 8 326\專利說明書(補件)\93-09\93117425 1238516 上述凹凸係形成於在將上述高反射率部投影於上述散反射 膜時,避開上述高反射率部的影子部分的區域的至少一部 分内。 本發明之上述内容及其他的目的、特徵、態樣及優點, 可從與所附圖式相關聯而可理解的有關本發明的如下詳細 說明中清楚瞭然。 【實施方式】 (實施形態1 ) 以下,參照圖1至圖6,說明根據本發明之實施形態1 的半導體裝置。 圖1 A為說明形成有位置對準用標記的位置的概略俯視 圖,圖1 B為位置對準用標記的俯視圖。如圖1 A所示,位 置對準用標記1係形成於形成有記憶單元等的熔線配置區 域3 0的周圍。本實施形態中,位置對準用標記1係以包圍 熔線配置區域3 0的周圍的方式形成於4個位置。如圖1B 所示,位置對準用標記1具備高反射率部2及屬於高反射 率部2之周圍部分的低反射率部3。低反射率部3係形成 於半導體裝置表面的氮化矽膜的一部分。高反射率部2係 形成為板狀,形成於低反射率部的上側。低反射率部3係 半導體裝置之主表面的一部分,不具有凹凸形狀而為平坦 狀。高反射率部2係以長度方向相互垂直的方式形成於2 處。在使用具有近紅外線區域波長者作為用以掃描位置對 準用標記的雷射光的情況,作為高反射率部2,係例如形 成有A 1、C u等的金屬配線層。作為近紅外線區域波長的雷 9 326\專利說明書(補件)\93-09\93117425 1238516 射光,係使用具有例如1 . Ο // m〜1 . 3 5 // m左右的波長者。 圖2及圖3顯示本實施形態1的第1半導體裝置。圖2 為第1半導體裝置之位置對準用標記部分的概略剖面圖。 本實施形態之半導體裝置係於矽基板1 0的主表面上形成 有氮化矽膜1 1、矽碳化物膜1 2、第1氧化矽膜2 0及第2 氧化矽膜2 1作為絕緣層。在作為折射層的第1氧化矽膜 2 0形成有複數個第1埋入部4。第1埋入部4係形成為貫 穿第1氧化矽膜2 0。又,圖2之剖面的形狀係形成為梯形。 在半導體裝置之主表面上側,形成有高反射率部2。位置 對準用標記的低反射率部係氮化矽膜1 1的平坦主表面。低 反射率部係氮化矽膜1 1的主表面中的高反射率部2周圍的 區域。 第1氧化矽膜2 0係形成為主要折射雷射光用的折射 層。高反射率部2係形成於半導體裝置上面。第1埋入部 4係在將高反射率部2投影於第1氧化矽膜2 0時,在避開 高反射率部2之影子部分的區域,形成於位置對準用標記 的區域全體的正下方。本實施形態中,係形成為包圍高反 射率部2之影子部分的周圍。第1埋入部4係相互隔開間 隔而形成。 圖3為沿著圖2中之Π — m線所作的箭頭剖面圖。圖3 之剖面圖的大致中央的帶狀部分,係將高反射率部投影於 第1氧化矽膜2 0時成為影子的投影區域31,投影區域3 1 的兩側係將低反射率部投影於第1氧化矽膜2 0時成為影子 的投影區域3 2。第1埋入部4係使平面形狀形成為長方 10 326\專利說明書(補件)\93-09\93117425 1238516 形,且有規則地形成於第1氧化矽膜2 0上。第1埋入部4 係形成為使其長度方向平行或垂直於投影區域3 1的長度 方向的狀態。第1埋入部4係以配置於一個網眼形狀為大 致正方形的網眼的線上的方式所形成。 第1埋入部4内填充有與第1埋入部4的周圍不同的物 質。亦即,本實施形態中,填充有與第1氧化矽膜2 0不同 的物質。填充材料除以半導體為主材料者外,也可為反射 率高的銅或鋁等的金屬。 本實施形態中,係於第1氧化矽膜上形成第1埋入部4 作為折射層,但第1埋入部4也可形成於作為其他之絕緣 膜的氮化矽膜1 1或矽碳化物膜1 2上。又,第1埋入部4 的平面形狀為矩形,但並不特別侷限於此,例如,也可形 成平面形狀為圓形的第1埋入部。又,在圖2之剖面圖中, 第1埋入部4係將剖面形狀形成為梯形,但並不侷限於此 形態,例如,也可形成為剖面形狀為長方形。亦即,第1 氧化矽膜20與第1埋入部4的交界,可形成為與雷射光入 射的方向平行的狀態。又,第1埋入部4也可形成於將高 反射率部2投影於第1氧化矽膜2 0時成為高反射率部2 之影子部分。又,如圖3所示,第1埋入部4係無規則地 形成,第1埋入部4也可形成於不規則的位置。 圖4及圖5顯示本實施形態的第2半導體裝置。圖4為 第2半導體裝置之位置對準用標記部分的概略剖面圖。本 半導體裝置係除第1氧化矽膜2 0、第2氧化矽膜2 1外, 還包含第3氧化矽膜2 2。在第3氧化矽膜2 2的内部形成 11 326\專利說明書(補件)\93-09\93117425 1238516 有第2埋入部5。折射層係第丨氧化矽膜2 0及第3氧化矽 膜2 2。第2半導體裝置中,折射層形成為2層。各折射層 係形成於半導體裝置之内部,且半導體裝置之表面為平坦 表面。 圖5顯示沿著圖4中之V — V線所作的箭頭剖面圖。第 1氧化矽膜2 0的内部形成有矩形的第1埋入部4。第1埋 入部4係形成為使其長度方向平行於高反射率部的投影區 域3 1的長度方向的狀態。第1埋入部4係形成為隔開一定 的間隔排列成1行,且以該行成為相互平行的方式複數形 成。第2埋入部5係於第3氧化矽膜2 2的内部與第1埋入 部4同樣形成為矩形狀。第2埋入部5係形成為使其各長 度方向垂直於第1埋入部4的長度方向的狀態。第2埋入 部5係形成為隔開一定的間隔排列成1行,且以該行成為 相互平行的方式形成。第1埋入部4及第2埋入部5係形 成為使各自的行交錯。如此般,第1埋入部4及第2埋入 部5被有規則地配置。 又,第2埋入部5係形成為在從形成有高反射率部2側 透視觀看時,不與第1埋入部4重疊。第1埋入部4及第 2埋入部5係形成為將高反射率部投影於各自的層時,避 開成為高反射率部之影子的高反射率部的投影區域3 1。關 於其他的構成,因與本實施形態中之第1半導體裝置相 同,省略重複說明。 位置對準用標記的辨識係使用雷射光對各自的位置對 準用標記來進行。如圖1 B所示,雷射光的掃描係按垂直於 12 326\專利說明書(補件)\93-09\931 ] 7425 1238516 高反射率部2的長度方向的雷射掃描方向4 0來進行。雷射 光的掃描係針對各自的高反射率部2及其週邊部分(低反 射率部3 )來進行。圖1 Β所示位置對準用標記中,對2處 的高反射率部2進行雷射光的掃描。 圖6顯示接受雷射光的反射光所獲得的反射波形。反射 波形包含山峰部5 0及谷底部5 1。光強度相對較強的山峰 部5 0主要係接收由高反射率部所反射的光的部分,山峰部 5 0兩側的光強度較弱的谷底部5 1主要係接收由低反射率 部所反射的光的部分。圖1 Β所示位置對準用標記中,藉由 在2處的高反射率部2進行雷射光的掃描,即可獲得各自 的反射波形。藉由特定該反射波形的山峰部5 0的位置,即 可特定位置對準用標記的位置。在反射波形中,山峰部5 0 的反射光強度與其兩側的谷底部5 1的強度的差越大,則對 比度越大,即可正確地特定位置對準用標記的位置。 入射於位置對準用標記的雷射光係在折射率不同的物 質介質的交界處一邊反射及折射(或穿透)一邊進行。圖2 中,箭頭4 1、4 2、4 3、4 4顯示入射之雷射光的軌跡的一例。 入射於第1氧化矽膜2 0的雷射光的一部分,如箭頭41所 示,在第1埋入部4及第1氧化矽膜2 0的交界處發生衝突 而進行反射。或是,如箭頭4 2所示,進入第1埋入部4 内部,在第1埋入部4及第1氧化矽膜2 0的交界處折射而 改變方向。即使對於在各層之交界處的反射光,如箭頭4 3 所示,仍在第1埋入部4的交界處折射而改變方向,或是 如箭頭4 4所示,在第1埋入部4的交界處反射而改變方向。 13 326\專利說明書(補件)\93·09\93117425 1238516 :匕般,作為折射層的第1氧化石夕膜,係經由使進入位 置對準用標記的雷射光折射或反射,而可獲得與朝各個方 向散射相同的效果。尤其是,具有使從低反射率部進入内 部的雷射光散射的效果。因此,可抑制入射於低反射率部 的雷射光在各層的交界面進行反射而返回至入射方向的情 況,可減弱反射波形之谷底部的光強度。另一方面,入射 於高反射率部的雷射光,幾乎全部在高反射率部的表面進 行反射而返回入射方向,被辨識作為反射波形的山峰部。 其結果,所獲得之反射波形的山峰部與谷底部的光強度的 差增大,可提升位置對準用標記的辨識精確度。 又,在根據習知技術的半導體裝置中,因光的波動性, 使得絕緣膜的膜厚誤差受到極大的影響,反射波形的山峰 部與谷底部具有強度變得不一定的情況。在根據本發明的 半導體裝置中,入射於半導體裝置之雷射光,由其折射層 而使其方向發生各種方向的改變。因此,不受絕緣膜的膜 厚誤差影響,可獲得谷底部的光強度一定的反射波形。如 此般,根據本發明的半導體裝置不易受到複數形成之絕緣 膜的膜厚的影響,可獲得對比度明確的雷射光的反射波形。 又,根據本發明的半導體裝置,不需要將其折射層形成 於與形成有熔線的層相同的層,而可形成於半導體裝置内 部的任意絕緣層。埋入部於半導體裝置内部形成於應處於 高反射率部的正下方的區域(投影高反射率部而成為其影 子的區域)的周圍即可。又,也可於應處於高反射率部的正 下方的區域形成埋入部。因此,不需要嚴密調整高反射率 14 326\專利說明書(補件)\93-09\93117425 1238516 部及埋入部的位置,形成高反射率部時的自由度增加,設 計也變得容易,同時,可容易形成高精確度的位置對準用 標記。 又,在現在的多層配線處理中,有在形成配線層或層間 膜後,藉由機械化學研磨方法(CMP: Chemical Mechanical Ρ ο 1 i s h i n g )將各配線之層間膜平坦化的步驟。各層的交界 係不形成凹凸而為平坦狀。因此,在伴隨CMP法的製造方 法的情況,無法如習知技術般,於配線層形成凹凸,且沿 該凹凸形成位置對準用標記表面的凹凸的作業(例如,日本 專利特開平7 - 3 3 5 7 2 1號公報)。另一方面,根據本發明的 製造裝置,即使為伴隨有CMP法的製造方法仍可適用。 針對第1埋入部4,藉由以貫穿第1氧化矽膜2 0的方式 予以形成,使得第1埋入部4的側面面積增大,而於其側 面增大反射或折射的效果。又,如圖3所示,利用有規則 地形成第1埋入部4,可在折射層使散射雷射光的效果更 為均勻。其結果,可在反射波形中使山峰部及谷底部平坦 化,可獲得對比度更為明確的反射波形。 本實施形態之第2半導體裝置中,在半導體裝置的内部 形成2層折射層。根據本發明之半導體裝置,可複數形成 具有散射雷射光的功能的折射層。藉由形成複數折射層, 可增大雷射光在半導體裝置内部散射的效果,可減弱反射 波形之谷底部的雷射光的強度。因此,可獲得對比度更大 的反射波形。 藉由將如此之位置對準用標記形成於形成有熔線的區 15 3 26\專利說明書(補件)\93-09\93117425 1238516 域的周圍,可以高精確度辨識位置對準用標記,並 確度地特定炫線的位置。尤其是,溶線的切斷係依 態的最終檢查的檢查結果來進行,因此,有在包含 的切斷步驟為止的所有製造步驟的製造誤差等的狀 特定位置的必要。因此,較其他的步驟還要穩定地 準有其困難。若將本發明應用於熔斷熔線的步驟, 精確度地特定位置對準用標記的位置,使用本發明 相當顯著。本發明之半導體裝置係依據用途及裝置 位置對準用標記的尺寸及圖案等,亦可應用於其他 記。例如,亦可應用於步進器(S t e p p e r )等的標記丨 (實施形態2 ) 以下,參照圖7至圖2 2,說明根據本發明之實施 的半導體裝置。 圖7為本實施形態之半導體裝置之位置對準用標 的概略剖面圖。本實施形態與實施形態1之第1半 置相同,係於矽基板的上面形成有氮化矽膜1 1、矽 膜12及氧化矽膜20、21等,且在主表面上形成高 部2。屬低反射率部之氮化矽膜1 1的上面平坦之情 與實施形態1之第1半導體裝置相同。 在本實施形態之半導體裝置之矽基板1 0 a的上部 有凸部7 a。矽基板1 0 a係形成於主要進行散反射的 膜上。凸部7a之剖面形狀形成為山形,一定形狀白 7a係重複且密集形成。凸部7a係形成於成為對位: 的區域全體的正下方,凸部7a係形成為與雷射光入 326\專利說明書(補件)\93-09\93117425 16 可高精 晶圓狀 至熔線 態下來 進行對 即可高 的效果 來改變 的標 形態2 記部分 導體裝 碳化物 反射率 況,也 ,形成 散反射 J凸部 票記用 射的方 1238516 向相對向。高反射率部2係與實施形態1之第1半導 置相同,於半導體裝置的主表面形成為平板狀。 圖8顯示圖7中之X m — X m線所作的箭頭剖面圖。 所不方向係掃描雷射光的雷射掃描方向4 0。將南反射 2投影於矽基板1 0 a時成為影子的部分,係高反射率 投影區域3 1。高反射率部的投影區域3 1的周圍係將 射率部投影於矽基板時成為影子的低反射率部的投影 32 ° 圖9 A及圖9 B顯示作為散反射膜的第1矽基板1 0 a 明圖。圖9 A為矽基板1 0 a的俯視圖,圖9 B為沿著圖 中之I X B — I X B線所作的箭頭剖面圖。本實施形態 部7 a,係於平板狀的基板上面具有以相互接合的方式 三角柱的形狀。凸部7 a的剖面形狀如圖9 B所示為山 圖9A的俯視圖中,山的稜線係形成為相互平行。 圖1 Ο A及圖1 Ο B顯示本實施形態之作為第2散反射 矽基板1 0 b。圖1 Ο A為矽基板1 0 b的俯視圖,圖1 Ο B 著圖1 Ο A之X B — X B線所作的箭頭剖面圖。形成於該 板1 0 b的上側的凸部7 b,個個具有四角錐的形狀。凸 係以相互連接的方式密集而規則地形成。如圖1 Ο A所 應成為凸部7 b底面的形狀係正方形。如此般,形成於 射膜的凹凸,也可將具有一個立體形狀的凸部密集而 為矩陣狀。一個凸部不需要為四角錐,例如也可為圓 又,凸部的前端以呈端狀為較佳,但也可不為尖端狀 外,也可形成每個凸部的形狀特定困難的不定形的凸 326\專利說明書(補件)\93·09\93117425 17 體裝 箭頭 率部 部的 低反 區域 的說 9A 之凸 配置 形。 膜的 為沿 砍基 部7b 示, 散反 形成 錐。 〇此 部。 1238516 又,本實施形態中,係於矽基板形成凹凸而作為散反射 膜,但並不特別限定於該形態,也可於内部的任一絕緣層 形成凹凸以作為散反射膜。此外,也可形成複數的散反射 膜。 關於其他的構成,因為與實施形態1之第1半導體裝置 相同,在此,不重複說明。 圖8中,雷射光之掃描係沿雷射掃描方向4 0來進行。 入射於低反射率部的雷射光,係在各層的交界一邊進行反 射及折射(或穿透)一邊進行。入射於高反射率部2的幾乎 所有的雷射光,係反射向入射方向。 圖1 1顯示入射於作為散反射膜的矽基板1 0 a的雷射光 的說明圖。圖1 1為凸部7 a的放大剖面圖。雷射光的入射 光52係於凸部7a的表面發生衝突,被分割成反射光53a 與折射光54a(或穿透光)。反射光53a於鄰接之凸部7a再 度發生衝突,被分割成反射光5 3 b與折射光5 4 b (或穿透 光)。藉由形成凸部7a,到達散反射膜的雷射光在相互鄰 接之凸部間重複進行反射、折射(或穿透)。折射光5 4 a、 5 4 b在凸部7 a發生衝突,其進行折射或反射的高度不同。 藉由利用各種高度來使雷射光折射或反射,可增大光散射 的效果。又,折射光5 4 a、5 4 b的一部分被散反射膜所吸收。 如此般,藉由進行反射、折射(或穿透)及吸收,可抑制 雷射光返回位置對準用標記側。因此,可減小反射波形的 谷底部的光強度。另一方面,入射於高反射率部的雷射光, 幾乎全部在高反射率部的表面進行反射,可獲得反射波形 18 326\專利說明書(補件)\93-09\93117425 1238516 的山峰部。如此,可減小反射波形的谷底部的光強度,並 可增大反射波形的對比度。此外,可將山峰部及谷底部的 光強度一定,可獲得對比度明確的反射波形。 以下,說明散反射膜的功能。在形成於散反射膜的凸部 的週期較入射之雷射光線的波長長的情況,入射的雷射光 線不產生衍射光。亦即,雷射光係以直線方式射入凸部。 因此,形成有散反射膜的凸部的部分,可與具有對入射之 雷射光的平均折射率的介質視為相同。 例如,如圖1 2所示,假想具有1個形狀為四角錐的凸 部7 b的散反射膜。雷射光係從正上方以波長λ進行入射。 將形成有凸部的X方向及y方向的各個凸部的週期設為Αχ 及A y。又,將凸部的一個高度設為h,凸部7 b内部的折射 率設為η 1,凸部7 b周圍的折射率設為η 2。 圖13Α為折射率為η(ζ)的介質的立體圖。圖13Β為顯示 高度ζ與折射率η ( ζ )的關係的曲線圖。如圖1 3 Α及圖1 3 Β 所示,該凸部7b的部分與折射率η成為高度方向z的函數 η ( ζ )的介質等效。亦即,如圖1 3 Α所示,對折射率係依賴 於高度方向ζ而發生變化的介質,可視為與從正上方以波 長λ的雷射光進行入射的情況相同。圖1 3 B係將ζ方向的 平均折射率的變化曲線化者,其橫軸為折射率,縱軸為高 度。在該介質之頂點的折射率,與處於凸部周圍的物質的 折射率同樣為η 2。隨著接近於介質的底面,折射率漸漸增 大,介質底面的折射率為與凸部内部的折射率相同值η 1。 凸部7 b的部分可視為與如此般之折射率連續且漸漸變化 19 326\專利說明書(補件)\93-09\93117425 1238516 的介質等效。在此所稱的平均折射率,係指對入射之雷射 光的Z位置上的折射率的平均值。 如圖1 3 B所示,入射之雷射光係根據平均折射率漸漸變 化,朝各個方向散射。一般而言,光的反射多在產生有折 射率的急遽變化的部位發生,但藉由折射率連續且漸漸變 化,雷射光變得幾乎無垂直向上的反射,可減小朝向位置 對準用標記進行反射的光強度。該折射率之變化越是穩 定,越可有效抑制散反射膜上的雷射光線的反射。從該點 考慮凸部7 b的形狀比(h / A X或h / A y ),最好為2以上。 散反射膜的凸部可以一定間隔形成,但本實施形態之散 反射膜,係重複且密集地形成有凸部。藉由採用該構成, 可增大散射雷射光的效果。又,藉由重複形成一定形狀的 凸部,可將雷射光大致均等地散射於許多的方向。 此外,本實施形態之散反射膜僅為一層,但也可形成為 二層以上。利用形成許多的散反射膜,可經由各散反射膜 將入射之雷射光散射,即使對穿透一層散反射膜的雷射 光,仍可由其他的散反射膜來令雷射光散射,可進一步增 大散射雷射光的效果。 關於其他的作用效果,因為與實施形態1之半導體裝置 相同,故省略說明。 參照圖1 4至圖1 6,說明本實施形態的散反射膜的第1 製造方法。在此,散反射膜係凸部的頂部平坦的散反射膜。 如圖14所示,在半導體基板35的主表面上形成光阻圖案 3 6。然後,如圖1 5所示,將光阻圖案3 6作為光罩,在曝 20 326\專利說明書(補件)\93-09\93117425 1238516 露之如矽基板的半導體基板3 5上施以異向性蝕刻。藉由該 異向性蝕刻處理,形成隨著朝上面的方向其開口逐漸增大 的缺口 。然後,如圖1 6所示,除去光阻圖案3 6,便可於 半導體基板上面形成凸部8a。在該半導體基板上面形成含 有氧化矽膜、氮化矽膜等的絕緣膜等,在半導體裝置表面 形成金屬配線層,用以作為位置對準用標記的高反射率 部。如此般,可在矽基板上形成具有凸部的散反射膜。 參照圖1 7至圖2 0,說明本實施形態的散反射膜的第2 製造方法。如圖1 7所示,在半導體基板3 5的上面形成氧 化带膜3 7。在氧化石夕膜3 7的上面,藉由C V D法或錢鑛法 等,形成非晶形矽膜3 8。然後,如圖1 8所示,在非晶形 矽膜3 8的上面形成光阻圖案3 6。光阻圖案3 6的開口部分 成為蝕刻除去的區域。然後,如圖1 9所示,將光阻圖案 3 6作為光罩,對從開口部曝露之非晶形矽膜3 8施以異向 性蝕刻。藉由該異向性蝕刻處理,可獲得隨著越朝向光阻 圖案3 6越增大形成之缺口的非晶形矽膜3 8。然後,如圖 2 0所示,除去光阻圖案3 6。如此般,便可於非晶形矽膜 3 8上面形成相互連續且鄰接的凸部8 b。此後,與第1製造 方法相同,形成含有氧化矽膜之絕緣膜及高反射率部。如 此般,可在半導體基板的内部形成散反射膜。 根據本發明,提供一種在半導體裝置内部可使雷射光散 射,且不受半導體裝置的構造影響,可穩定進行位置對準 用標記的辨識的半導體裝置。 以上,詳細說明了本發明,但此等說明僅為一例示,並 21 326\專利說明書(補件)\93-09\93117425 1238516 非侷限於此等,發明之精神及範圍係由所附的申請專利範 圍所限定。 【圖式簡單說明】 圖1 A及圖1 B為位置對準用標記的說明圖。 圖2為根據本發明之實施形態1的第1半導體裝置的剖 面圖。 圖3為沿著圖2中之m — m線所作的箭頭剖面圖。 圖4為根據本發明之實施形態1的第2半導體裝置的剖 面圖。 圖5為沿著圖4中之V — V線所作的箭頭剖面圖。 圖6為藉由雷射光進行掃描時所獲得的反射波形的概念 圖。 圖7為根據本發明之實施形態2的半導體裝置的剖面 圖。 圖8為沿著圖7中之X m — X m線所作的箭頭剖面圖。 圖9 A及圖9 B為根據本發明之實施形態2的第1矽基板 的說明圖。 圖1 Ο A及圖1 Ο B為根據本發明之實施形態2的第2矽基 板的說明圖。 圖1 1為根據本發明之實施形態2的散反射膜的凸部的 放大剖面圖。 圖1 2為根據本發明之實施形態2的凸部的立體圖。 圖1 3 A及圖1 3 B為根據本發明之實施形態2的散反射膜 的說明圖。 22 326\專利說明書(補件)\93-09\93117425 1238516 圖1 4〜圖1 6為根據本發明之實施形態2的第1製造方法 的步驟圖。 圖1 7〜圖2 0為根據本發明之實施形態2的第2製造方法 的步驟圖 卜 (元件 符 號 說 明 ) 1 位 置 對 準 用 標 2 反 射 率 部 3 低 反 射 率 部 4 第 1 埋 入 部 5 第 2 埋 入 部 7a 凸 部 7b 凸 部 8 a 凸 部 10 矽 基 板 10a 矽 基 板 10b 矽 基 板 11 氮 化 矽 膜 12 矽 碳 化 物 膜 20 第 1 氧 化 矽 膜 21 第 2 氧 化 矽 膜 23 第 3 氧 化 矽 膜 30 熔 線 配 置 區 域 3 1 投 影 區 域 32 投 影 域 326\專利說明書(補件)\93-09\93117425
23 1238516
35 半 導 體 基 板 36 光 阻 圖 案 37 氧 化 矽 膜 38 非 晶 形 矽 膜 40 雷 射 掃 描 方 向 41、 42 > 43 > 44 箭頭 50 反 射 波 形 的 山峰部 51 反 射 波 形 的 谷底部 52 雷 射 光 的 入 射光 53a 反 射 光 53b 反 射 光 54a 折 射 光 (或穿透光) 54b 折 射 光 (或穿透光) 326\專利說明書(補件)\93-09\93117425 24

Claims (1)

1238516 拾、申請專利範圍: 1 . 一種半導體裝置,其在表面具備位置對準用標記,該 位置對準用標記包含高反射率部及平坦的低反射率部; 其内部具備折射膜,折射膜形成有複數埋入部,將與上 述埋入部的周圍不同的物質填充於上述埋入部; 上述埋入部係形成於在將上述高反射率部投影於上述 折射膜時,避開上述高反射率部的影子部分的區域的至少 一部分内。 2 .如申請專利範圍第1項之半導體裝置,其中,上述埋 入部係形成為貫穿上述折射膜,在從形成有上述高反射率 部側觀看上述折射膜時,呈現規則的配置。 3 .如申請專利範圍第1項之半導體裝置,其中,上述折 射膜係形成為2層以上。 4. 如申請專利範圍第1項之半導體裝置,其中,具有熔 線, 且在形成有上述熔線的區域周圍,形成有上述位置對準 用標記。 5. —種半導體裝置,其在表面具備位置對準用標記,該 位置對準用標記包含高反射率部及平坦的低反射率部; 其内部具備具有凹凸的散反射膜; 上述凹凸係形成於在將上述高反射率部投影於上述散 反射膜時,避開上述高反射率部的影子部分的區域的至少 一部分内。 6. 如申請專利範圍第5項之半導體裝置,其中,上述凹 25 326\專利說明書(補件)\93-09\93117425 1238516 凸係 7· 反射 8. 線, 且 用標 重複且密集形成的一定形狀的凸部。 如申請專利範圍第5項之半導體裝置,其中,上述散 膜係形成為2層以上。 如申請專利範圍第5項之半導體裝置,其中,具有熔 在形成有上述熔線的區域周圍,形成有上述位置對準 記。
26 326\專利說明書(補件)\93-09\93117425
TW093117425A 2003-06-27 2004-06-17 Semiconductor device TWI238516B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003184117A JP4412922B2 (ja) 2003-06-27 2003-06-27 半導体装置

Publications (2)

Publication Number Publication Date
TW200501391A TW200501391A (en) 2005-01-01
TWI238516B true TWI238516B (en) 2005-08-21

Family

ID=33535369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093117425A TWI238516B (en) 2003-06-27 2004-06-17 Semiconductor device

Country Status (4)

Country Link
US (1) US7034406B2 (zh)
JP (1) JP4412922B2 (zh)
CN (1) CN100350605C (zh)
TW (1) TWI238516B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8722179B2 (en) * 2006-12-12 2014-05-13 Asml Netherlands B.V. Substrate comprising a mark
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
WO2010044341A1 (en) * 2008-10-16 2010-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI458073B (zh) * 2011-07-08 2014-10-21 Orise Technology Co Ltd 校準標記及製造方法
US9064746B2 (en) * 2011-11-09 2015-06-23 Skyworks Solutions, Inc. Devices and methods related to field-effect transistor structures for radio-frequency applications
JP6030200B2 (ja) * 2015-09-02 2016-11-24 ルネサスエレクトロニクス株式会社 半導体装置
CN107565375A (zh) * 2017-09-30 2018-01-09 昂纳信息技术(深圳)有限公司 一种激光器芯片的贴片方法
CN113555345B (zh) * 2020-04-23 2024-02-06 长鑫存储技术有限公司 半导体标记及其形成方法
CN113725195B (zh) * 2021-08-31 2024-04-05 长江存储科技有限责任公司 对准标记的形成方法
CN113725196B (zh) * 2021-08-31 2024-08-13 长江存储科技有限责任公司 半导体结构及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950002171B1 (ko) * 1990-03-12 1995-03-14 후지쓰 가부시끼가이샤 얼라인먼트마크및반도체장치
JPH07335721A (ja) 1994-06-13 1995-12-22 Mitsubishi Electric Corp アライメントマークを有する半導体装置
US5898227A (en) * 1997-02-18 1999-04-27 International Business Machines Corporation Alignment targets having enhanced contrast
JP3946396B2 (ja) 1999-12-03 2007-07-18 セイコーインスツル株式会社 半導体装置
JP4342155B2 (ja) * 2001-05-23 2009-10-14 エーエスエムエル ネザーランズ ビー.ブイ. 位置決めマークを備えた基板、マスクを設計する方法、コンピュータ・プログラム、位置決めマークを露光するマスク、およびデバイス製造方法

Also Published As

Publication number Publication date
JP4412922B2 (ja) 2010-02-10
TW200501391A (en) 2005-01-01
US7034406B2 (en) 2006-04-25
CN1577835A (zh) 2005-02-09
JP2005019789A (ja) 2005-01-20
CN100350605C (zh) 2007-11-21
US20040262783A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
JP3989898B2 (ja) 半導体ウエハーにおける自動位置合わせ構造の製造方法
KR950002171B1 (ko) 얼라인먼트마크및반도체장치
TWI238516B (en) Semiconductor device
JP4632697B2 (ja) 半導体発光素子及びその製造方法
US7821638B2 (en) Alignment mark
JPH07335721A (ja) アライメントマークを有する半導体装置
US8183700B2 (en) Semiconductor device having alignment mark and its manufacturing method
KR20160138679A (ko) 광학 렌즈, 조명 모듈 및 이를 구비한 라이트 유닛
US7145181B2 (en) Semiconductor chip for optoelectronics
JP2018026410A (ja) チップ部品およびその製造方法、ならびに、チップ部品を備えた回路モジュール
JP2000012431A (ja) 半導体装置およびその製造方法
KR100335163B1 (ko) 반도체장치및그제조방법
JP4744435B2 (ja) 半導体の整合補助部
US7723826B2 (en) Semiconductor wafer, semiconductor chip cut from the semiconductor wafer, and method of manufacturing semiconductor wafer
US6924505B2 (en) Semiconductor device having a measuring pattern and a method of measuring the semiconductor device using the measuring pattern
JP2010287864A (ja) 半導体装置及び半導体装置の製造方法
JP2855868B2 (ja) レーザトリミング用位置合わせマーク、半導体装置及び半導体装置の製造方法
KR20190060416A (ko) 광디바이스용 기판 및 이를 구비하는 광디바이스 패키지
US20060261354A1 (en) Semiconductor light-emitting device
JP5554293B2 (ja) 半導体装置及び半導体装置の製造方法
US20030227625A1 (en) Wafer alignment device and method
JPH06314826A (ja) 発光ダイオードアレイ
JPH11163261A (ja) 半導体装置及びその製造方法
JP2004119602A (ja) 半導体チップ、光半導体モジュール、および半導体チップの製造方法
JPH05259021A (ja) ウエハアライメントマークの形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees