JP2009212213A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009212213A JP2009212213A JP2008052091A JP2008052091A JP2009212213A JP 2009212213 A JP2009212213 A JP 2009212213A JP 2008052091 A JP2008052091 A JP 2008052091A JP 2008052091 A JP2008052091 A JP 2008052091A JP 2009212213 A JP2009212213 A JP 2009212213A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- transfer electrode
- sidewall
- potential
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】低消費電力で精度よく電荷を転送することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板11にチャネル12を形成する工程と、埋め込みチャネル12上に一定の間隔を有して複数配置された転送電極14の下部にバリア領域15を形成する工程と、転送電極14の両端部のうち、電荷17の転送方向と同じ向きの位置に、電荷17の転送方向に向かって薄くなる勾配を有するサイドウォール20を形成する工程と、転送電極14及びサイドウォール20をマスクとして用い、n型導電型の第2の不純物領域16を形成する工程と、サイドウォール20を除去する工程と、を具備し、バリア領域15によって形成されるポテンシャルは埋め込みチャネル12によって形成されるポテンシャルより浅く形成され、かつ、第2の不純物領域16によって形成されるポテンシャルは、電荷17の転送方向に向かって深くなる勾配を有することを特徴とする半導体装置の製造方法。
【選択図】図1
【解決手段】半導体基板11にチャネル12を形成する工程と、埋め込みチャネル12上に一定の間隔を有して複数配置された転送電極14の下部にバリア領域15を形成する工程と、転送電極14の両端部のうち、電荷17の転送方向と同じ向きの位置に、電荷17の転送方向に向かって薄くなる勾配を有するサイドウォール20を形成する工程と、転送電極14及びサイドウォール20をマスクとして用い、n型導電型の第2の不純物領域16を形成する工程と、サイドウォール20を除去する工程と、を具備し、バリア領域15によって形成されるポテンシャルは埋め込みチャネル12によって形成されるポテンシャルより浅く形成され、かつ、第2の不純物領域16によって形成されるポテンシャルは、電荷17の転送方向に向かって深くなる勾配を有することを特徴とする半導体装置の製造方法。
【選択図】図1
Description
本発明は、半導体装置の製造方法に関し、特に、単層の電荷転送電極を有するCCD装置の製造方法に関する。
従来のCCD装置は、半導体基板に電荷が転送される領域である埋め込みチャネルが形成され、この上部には、電荷の転送方向に対して垂直方向に、複数の転送電極が互いに平行に配置されていた。また、各転送電極下の埋め込みチャネルには、電荷の転送方向に向かってポテンシャルが深くなるような濃度勾配を有する不純物領域が形成されていた。従って、電荷は常にポテンシャルが深い領域に局在することになり、これによって高速かつ効率のよい電荷の転送を実現していた。
このような濃度勾配を有する不純物領域の製造方法に関して、次の方法が知られていた。すなわち、レジスト膜をリフロー処理によって軟化させ、表面張力を利用してレジスト膜の端部が勾配を有するように加工されたマスクを用い、このマスクの勾配を介して不純物を半導体基板に注入するものである。これによって、1回の不純物注入で不純物の濃度に勾配を設けていた(特許文献1)。
しかし、上記のCCD装置の製造方法には、次のような問題がある。
すなわち、リフロー処理は表面張力を利用しているため、これによって形成されるレジスト膜の勾配形状は必ず上に凸の形状であり、リフローであるため、形状の制御が困難である。従って、これによって形成された不純物領域の濃度プロファイルも凸の形状かつ、不安定な濃度プロファイルになるため、不純物領域が形成するポテンシャルプロファイルも凸の形状かつ、不安定なプロファイルになるという問題がある。これにより、電荷が局在する領域は狭くなるため、飽和電荷量が小さくなり、高い精度で電荷の転送を行うことができない。一方で、一定の飽和電荷量を保つためには、転送電極に印加するクロックパルスの電圧振幅を大きくしなければならないという問題がある。
特開平5−267206号公報
本発明の課題は、低消費電力で精度よく電荷を転送することができる半導体装置の製造方法を提供することにある。
本発明による半導体装置の製造方法は、形成されたチャネルに、一定の間隔を有して複数の第1の不純物領域を形成する工程と、前記第1の不純物領域の上にそれぞれ転送電極を形成する工程と、前記転送電極が形成された半導体基板の全面に、ポリシリコンを成膜する工程と、成膜されたポリシリコンに対して異方性エッチングを行い、前記転送電極の間にサイドウォールを形成する工程と、前記転送電極の両端部に形成された前記サイドウォールのうち、電荷の転送方向とは反対側に位置する前記サイドウォールを除去する工程と、残された前記サイドウォールと前記転送電極をマスクとして、前記チャネルにイオンを注入することで第2の不純物領域を形成する工程とを具備し、前記第1の不純物領域によって形成されるポテンシャルは前記チャネルによって形成されるポテンシャルより浅く形成され、かつ、前記第2の不純物領域によって形成されるポテンシャルは、電荷の転送方向に向かって深くなる勾配を有することを特徴とするものである。
本発明によれば、低消費電力で精度よく電荷を転送することができる半導体装置の製造方法を提供することができる。
以下に、本発明による半導体装置の実施の形態を、図1〜図9を用いて詳細に説明する。
図1は、本実施形態に係るCCD装置を示し、同図(a)はこのCCD装置を示す上面図であり、同図(b)は同図(a)の破線A-A’に沿った断面図である。
図1に示すように、本実施形態に係るCCD装置は、半導体基板11に形成されたn型の不純物領域からなる埋め込みチャネル12と、この上部に酸化膜13を介し、電荷の転送方向に向かって垂直かつ、一定の間隔を有して配置された複数の転送電極14からなる。さらに、これらの転送電極14の下に形成された埋め込みチャネル12には、p型の不純物領域からなるバリア領域15が形成されており、また、各転送電極14の間の下に形成された埋め込みチャネル12には、n+型の不純物領域16が形成されている。このn+型の不純物領域16は、電荷の転送方向に向かって一定の割合で濃くなる精度のよい濃度勾配を有している。
次に、本実施形態に係るCCD装置の動作について、図2を用いて説明する。図2は、本実施形態に係るCCD装置に形成されるポテンシャルを示し、同図(a)は、φ1に接続される転送電極14に正の電圧を供給するクロックパルス、φ2に接続される転送電極14に負の電圧を供給するクロックパルスが印加された場合のポテンシャルのプロファイルを示し、同図(b)は、φ1に接続される転送電極14に負の電圧を供給するクロックパルス、φ2に接続される転送電極14に正の電圧を供給するクロックパルスが印加された場合のポテンシャルのプロファイルを示す。なお、これらの図において、点線はクロックパルスを印加する前のポテンシャルプロファイル、実線はクロックパルスを印加したときのポテンシャルプロファイルを示している。
まず図2(a)に示すように、φ1に接続される転送電極14に正の電圧を有するクロックパルス、φ2に接続される転送電極14に負の電圧を有するクロックパルスが印加されたとき、φ1に接続される転送電極14下のポテンシャルは深く形成され、φ2に接続される転送電極14下のポテンシャルは浅く形成される。このとき、φ1に接続される転送電極14下にポテンシャルの井戸が形成されるため、電荷17はφ1に接続される転送電極14下に形成された埋め込みチャネル12に局在することになる。
この状態で図2(b)に示すように、φ1に接続される転送電極14に負の電圧を供給するクロックパルス、φ2に接続される転送電極14に正の電圧を供給するクロックパルスが印加されたとき、φ1に接続される転送電極14下のポテンシャルは浅く形成され、φ2に接続される転送電極14下のポテンシャルは深く形成される。このとき、φ2に接続される転送電極14下にポテンシャルの井戸が形成されるため、φ1に接続される転送電極14下に形成された埋め込みチャネル12に局在していた電荷17は、φ2に接続される転送電極14下に形成された埋め込みチャネル12転送される。以上の動作を繰り返すことで、電荷17を転送することが可能となる。
ここで、転送電極14の間に形成された不純物領域16は一定の割合で濃くなる濃度勾配を有しているため、これによって形成されるポテンシャルも一定の割合で深くなる勾配を有することになる。従って、電荷17の転送方向に向かって一定の割合で深くなる勾配を有するようにポテンシャルを形成すれば、電荷17が転送電極14の間を移動する際には、ポテンシャルの勾配によって常にポテンシャルが深い領域に転送される。このとき、ポテンシャルは一定の割合で深くなる勾配を有するため、従来例と比較して電荷17が局在できる領域が広くなる。従って、転送電極14に電圧振幅の大きなクロックパルスを印加することでポテンシャル井戸を深く形成しなくても、高い飽和電荷量を実現できるため、低消費電力で精度よく電荷17を転送することが可能となる。
次に、本実施形態に係る半導体装置の製造方法について、図3〜図9を用いて説明する。なお図3〜図9示す各図は、図1(b)と同様の構造断面図である。
初めに、半導体基板11に導電型がn型の埋め込みチャネル12を形成し、続いて、埋め込みチャネル12上に、酸化膜13を介して図3に示すような第1のレジスト18を形成し、これをマスクとして導電型がp型のイオンを注入し、バリア領域15を形成する。
次に、第1のレジスト18を除去後、酸化膜13上に第1のポリシリコン層を成膜し、このポリシリコン層をパターニングすることで、図4に示すような転送電極14を形成する。
次に、転送電極14が形成された半導体基板11上に対して、図5に示すように第2のポリシリコン層19を成膜する。
ここで、図6に示すように、成膜された第2のポリシリコン層19に対して異方性エッチングを行うと、転送電極14の両端部にサイドウォール20が形成される。
次に、転送電極14及び、この一端に接触形成されたサイドウォール20上に、図7に示すような第2のレジスト21を形成する。
次に、図8に示すように、第2のレジスト21で覆われていないサイドウォール20をエッチングにより除去し、次いで第2のレジスト21を除去する。
次に、図9に示すように、転送電極14及び、残されたサイドウォール20をマスクとして、埋め込みチャネル12に導電型がn型のイオンを注入する。このとき注入されるイオンは、サイドウォール20の膜厚が薄い領域ほど、これを通過して埋め込みチャネル12に到達する。従って、サイドウォール20の勾配に依存した濃度勾配を有するn+型の不純物領域16が形成される。このように、本実施形態においては、転送電極14の一端にサイドウォール20を形成し、これら転送電極14とサイドウォール20をマスクとしてイオンを注入することによって、1回のイオン注入で精度のよい濃度勾配を有する不純物領域16を形成することが可能となる。
最後に、マスクとして用いられたサイドウォール20をエッチングにより除去することで、図1に示すようなCCD装置を得ることができる。
以上に、実施の形態を示したが、実施形態はこれに限るものではない。上記の実施形態においては、埋め込みチャネル12の導電型がn型であり、バリア領域15の導電型がp型である場合について説明した。しかし、転送電極14下の領域においては、信号電荷17の転送方向に向かって深くなるような階段状のポテンシャルプロファイルが形成されれば、バリア領域15の位置及び導電型によらない。例えば、他の実施形態として、バリア領域15の導電型が埋め込みチャネル12よりも濃い濃度のn型であった場合を図10に示す。同図(a)はこのCCD装置を示す上面図であり、同図(b)は同図(a)の破線A-A’に沿った断面図である。図10のように形成しても、図2と同様のプロファイルが形成される。
また、上記の実施形態においては、電荷17を転送するためのクロックパルスは正・負それぞれの振幅電圧を有する2種類のクロックパルスを交互に転送電極14に印加していた。しかし、クロックパルス印加時に転送電極14下に形成されるポテンシャルプロファイルは、浅いプロファイルと深いプロファイルが交互に形成されればよいため、例えば電圧振幅の大きいクロックパルスと小さいクロックパルスを交互に転送電極14に印加してもよい。
11:半導体基板
12:埋め込みチャネル
13:酸化膜
14:転送電極
15:バリア領域
16:第2の不純物領域
17:電荷
18:第1のレジスト
19:第2のポリシリコン層
20:サイドウォール
21:第2のレジスト
12:埋め込みチャネル
13:酸化膜
14:転送電極
15:バリア領域
16:第2の不純物領域
17:電荷
18:第1のレジスト
19:第2のポリシリコン層
20:サイドウォール
21:第2のレジスト
Claims (2)
- 形成されたチャネルに、一定の間隔を有して複数の第1の不純物領域を形成する工程と、
前記第1の不純物領域の上にそれぞれ転送電極を形成する工程と、
前記転送電極が形成された半導体基板の全面に、ポリシリコンを成膜する工程と、
成膜されたポリシリコンに対して異方性エッチングを行い、前記転送電極の間にサイドウォールを形成する工程と、
前記転送電極の両端部に形成された前記サイドウォールのうち、電荷の転送方向とは反対側に位置する前記サイドウォールを除去する工程と、
残された前記サイドウォールと前記転送電極をマスクとして、前記チャネルにイオンを注入することで第2の不純物領域を形成する工程と
を具備し、
前記第1の不純物領域によって形成されるポテンシャルは前記チャネルによって形成されるポテンシャルより浅く形成され、かつ、前記第2の不純物領域によって形成されるポテンシャルは、電荷の転送方向に向かって深くなる勾配を有することを特徴とする半導体装置の製造方法。 - 前記サイドウォールを除去する工程は、
前記転送電極と、この転送電極の両端部のうち、電荷の転送方向と同じ向きに形成されたサイドウォールとを覆うようにレジストを形成する工程と、
前記レジストで覆われていないサイドウォールをエッチングにより除去する工程と、
前記レジストを除去する工程と、
からなることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008052091A JP2009212213A (ja) | 2008-03-03 | 2008-03-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008052091A JP2009212213A (ja) | 2008-03-03 | 2008-03-03 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009212213A true JP2009212213A (ja) | 2009-09-17 |
Family
ID=41185097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008052091A Pending JP2009212213A (ja) | 2008-03-03 | 2008-03-03 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009212213A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064861A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置の製造方法 |
-
2008
- 2008-03-03 JP JP2008052091A patent/JP2009212213A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064861A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8853029B2 (en) | Method of making vertical transistor with graded field plate dielectric | |
JP5488687B2 (ja) | 半導体装置およびその製造方法 | |
JP2011100877A (ja) | 半導体装置及びその製造方法 | |
KR102414347B1 (ko) | 분리형 게이트 메모리 셀을 형성하는 방법 | |
JP5178209B2 (ja) | 半導体装置の製造方法 | |
JP2007235095A (ja) | 半導体装置および半導体基板の製造方法 | |
JP2006237415A (ja) | 固体撮像装置 | |
JP2006202940A (ja) | 半導体装置およびその製造方法 | |
JP5522907B2 (ja) | SiC膜の加工方法、半導体装置およびその製造方法 | |
JP2007149867A (ja) | 半導体装置 | |
JP2007243117A (ja) | 高耐圧mosトランジスタの製造方法 | |
JP5807653B2 (ja) | 半導体装置の製造方法 | |
JP2009212213A (ja) | 半導体装置の製造方法 | |
JP2005116649A (ja) | 縦型ゲート半導体装置およびその製造方法 | |
KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
JP2006108485A (ja) | 固体撮像装置 | |
KR100650900B1 (ko) | 반도체 소자 제조 방법 | |
JP2006278465A (ja) | 固体撮像装置 | |
US9496390B2 (en) | Vertical transistor device with halo pocket contacting source | |
JP4992179B2 (ja) | 半導体装置およびその製造方法 | |
CN107393964B (zh) | 一种高性能finfet器件及其制备方法 | |
KR100209719B1 (ko) | 마스크롬 셀 제조방법 | |
JP6384315B2 (ja) | 半導体装置の製造方法 | |
JP2011165817A (ja) | 半導体装置の製造方法 | |
JP2023024802A (ja) | スイッチング素子 |