JP2007235095A - 半導体装置および半導体基板の製造方法 - Google Patents

半導体装置および半導体基板の製造方法 Download PDF

Info

Publication number
JP2007235095A
JP2007235095A JP2006328397A JP2006328397A JP2007235095A JP 2007235095 A JP2007235095 A JP 2007235095A JP 2006328397 A JP2006328397 A JP 2006328397A JP 2006328397 A JP2006328397 A JP 2006328397A JP 2007235095 A JP2007235095 A JP 2007235095A
Authority
JP
Japan
Prior art keywords
impurity
conductivity type
region
impurity region
surface density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006328397A
Other languages
English (en)
Other versions
JP5217158B2 (ja
Inventor
Takeshi Miyajima
健 宮嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006328397A priority Critical patent/JP5217158B2/ja
Priority to DE102007063840.1A priority patent/DE102007063840B3/de
Priority to US11/699,579 priority patent/US8106453B2/en
Priority to DE200710004616 priority patent/DE102007004616B4/de
Priority to CN2007100073746A priority patent/CN101013724B/zh
Priority to CN2013100986196A priority patent/CN103258853A/zh
Priority to CN201210100028.3A priority patent/CN102623349B/zh
Publication of JP2007235095A publication Critical patent/JP2007235095A/ja
Priority to US13/307,878 priority patent/US8421154B2/en
Priority to US13/769,902 priority patent/US8659082B2/en
Application granted granted Critical
Publication of JP5217158B2 publication Critical patent/JP5217158B2/ja
Priority to US14/091,663 priority patent/US9368575B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】オンからオフへの切換時における電圧の跳ね上がりを抑制することができる半導体装置および半導体基板の製造方法を提供する。
【解決手段】シリコン層２において縦方向に延びるＮ型不純物領域４と縦方向に延びるＰ型不純物領域５とが横方向に隣接して交互に配置され、オン時に領域４と領域５からなるコラム対における領域４がドリフト層となって電流が流れるとともにオフ時に領域４と領域５との界面から空乏層が広がる。半導体装置のアクティブ領域における、各領域４の幅Ｗ４を等しくするとともに各領域５の幅Ｗ５を等しくし、さらに、領域４の不純物濃度および領域５の不純物濃度を横方向において場所により異ならせることによってＰＮコラム対の横方向での不純物面密度を場所により不均一化している。
【選択図】図１

Description

本発明は、スーパージャンクション構造を有する半導体装置および半導体基板の製造方法に関するものである。
スーパージャンクションＭＯＳＦＥＴの基板は、特許文献１のように、トランジスタ形成領域に一種類のＰＮコラム対が繰り返し配置されて構成される。その結果、通常のＭＯＳＦＥＴに比べ、ドリフト抵抗低減によるオン抵抗の低減及び高速スイッチングが可能である。
特開２００４−１４６６８９号公報
ところが、高速スイッチングが可能である反面、オンからオフへの切換時にドレイン・ソース間電流が急激に遮断されることで、ドレイン・ソース間電圧が著しく跳ね上がり、破壊耐量低下やラジオノイズ発生等の問題が生じている。
本発明は、上記問題点に着目してなされたものであり、その目的は、オンからオフへの切換時における電圧の跳ね上がりを抑制することができる半導体装置および半導体基板の製造方法を提供することにある。
上記の課題を解決するために、請求項１に記載の発明では、半導体基板において、電流が流れる方向に延びる第１導電型の不純物領域と、同じく電流が流れる方向に延びる第２導電型の不純物領域とが、電流が流れる方向に直交する方向に隣接して交互に配置され、オン時に前記第１導電型の不純物領域と前記第２導電型の不純物領域からなるコラム対における前記第１導電型の不純物領域がドリフト層となって電流が流れるとともにオフ時に前記第１導電型の不純物領域と第２導電型の不純物領域との界面から空乏層が広がる、スーパージャンクション構造を有する半導体装置であって、半導体装置のアクティブ領域における、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化した半導体装置を要旨とする。
請求項１に記載の発明によれば、オンからオフへの切換時（スイッチングのオフ時）に、第１導電型の不純物領域と第２導電型の不純物領域からなるコラム対（ＰＮコラム対）の完全空乏化するタイミングが、電流が流れる方向に直交する方向でずれる。これにより、オンからオフへの切換時における電圧の跳ね上がりを抑制することができる。
請求項２に記載の発明では、半導体基板において、電流が流れる方向に延びる第１導電型の不純物領域と、同じく電流が流れる方向に延びる第２導電型の不純物領域とが、電流が流れる方向に直交する方向に隣接して交互に配置され、オン時に前記第１導電型の不純物領域と前記第２導電型の不純物領域からなるコラム対における前記第１導電型の不純物領域がドリフト層となって電流が流れるとともにオフ時に前記第１導電型の不純物領域と第２導電型の不純物領域との界面から空乏層が広がる、スーパージャンクション構造を有する半導体装置であって、半導体装置のアクティブ領域における、前記コラム対の、電流が流れる方向での不純物面密度を場所により不均一化した半導体装置を要旨とする。
請求項２に記載の発明によれば、オンからオフへの切換時（スイッチングのオフ時）に、第１導電型の不純物領域と第２導電型の不純物領域からなるコラム対（ＰＮコラム対）の完全空乏化するタイミングが、電流が流れる方向でずれる。これにより、オンからオフへの切換時における電圧の跳ね上がりを抑制することができる。
請求項３に記載のように、請求項１に記載の半導体装置において、第１導電型の不純物領域の幅および第２導電型の不純物領域の幅および第１導電型の不純物領域の不純物濃度および第２導電型の不純物領域の不純物濃度の少なくとも１つを、電流が流れる方向に直交する方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化するとよい。
詳しくは、請求項４に記載のように、各第１導電型の不純物領域の幅を等しくするとともに各第２導電型の不純物領域の幅を等しくし、さらに、第１導電型の不純物領域の不純物濃度および第２導電型の不純物領域の不純物濃度を、電流が流れる方向に直交する方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化するとよい。あるいは、請求項５に記載のように、各第１導電型の不純物領域の幅を等しくするとともに各第２導電型の不純物領域の幅を等しくし、さらに、各第２導電型の不純物領域の不純物濃度を等しくし、さらには、第１導電型の不純物領域の不純物濃度を、電流が流れる方向に直交する方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化するとよい。あるいは、請求項６に記載のように、各第１導電型の不純物領域の不純物濃度を等しくするとともに各第２導電型の不純物領域の不純物濃度を等しくし、さらに、各第２導電型の不純物領域の幅を等しくし、さらには、第１導電型の不純物領域の幅を、電流が流れる方向に直交する方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化するとよい。
請求項７に記載のように、請求項２に記載の半導体装置において、各第１導電型の不純物領域の不純物濃度を等しくするとともに各第２導電型の不純物領域の不純物濃度を等しくし、さらに、第１導電型の不純物領域についての電流が流れる方向での幅および第２導電型の不純物領域についての電流が流れる方向での幅を、電流が流れる方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向での不純物面密度を場所により不均一化するとよい。
請求項８に記載のように、請求項１〜７のいずれか１項に記載の半導体装置において、不純物面密度を場所により不均一化すべく、不純物面密度として、二種類とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定すると、素子耐圧が局所的に低下するのを防止することができる。
請求項９に記載のように、請求項１〜７のいずれか１項に記載の半導体装置において、不純物面密度を場所により不均一化すべく、不純物面密度として、三種類以上とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定するとともに、その間に挟まれた領域に残りの不純物面密度を設定すると、素子耐圧が局所的に低下するのを防止することができる。
スーパージャンクション構造を有する半導体基板の製造方法として、請求項１０に記載のように、第１導電型の半導体基板において、基板の平面内において溝幅が一様で、残し幅が二種類以上となるようにトレンチを形成する工程と、前記第１導電型の半導体基板の上に第２導電型のエピタキシャル膜を形成して前記トレンチを当該エピタキシャル膜で埋め込む工程と、前記第１導電型の半導体基板の上面側を平坦化する工程と、を含むものであると、容易に請求項６に記載の半導体装置用の基板を得ることができる。
（第１の実施の形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１は、本実施形態における半導体装置の縦断面図である。本半導体装置は縦型ＭＯＳＦＥＴであって、縦方向に電流が流れる。即ち、縦方向が電流が流れる方向であり、横方向が電流が流れる方向に直交する方向である。
Ｎ＋シリコン基板１の上にシリコン層２が形成され、シリコン層２の上にＮ型シリコン層３が形成されている。この積層構造体により半導体基板が構成され、半導体基板でのシリコン層２において、縦方向に延びるＮ型の不純物領域（Ｎコラム）４と、同じく縦方向に延びるＰ型の不純物領域（Ｐコラム）５とが横方向に隣接して交互に配置されている。Ｎ型の不純物領域４とＰ型の不純物領域５とからコラム対（ＰＮコラム対）が構成されている。これにより、スーパージャンクション構造が形成されている。そして、オン時にＰＮコラム対におけるＮ型不純物領域４がドリフト層となって電流が流れるとともにオフ時にＮ型不純物領域４とＰ型不純物領域５との界面から空乏層が広がることになる。
前述のＮ型シリコン層３においてＰ型のチャネル形成領域６がＰ型の不純物領域５に達するように形成されている。Ｐ型のチャネル形成領域６内において表層部にはＮ型ソース領域７が形成されている。Ｎ型シリコン層３の上面においてＰ型のチャネル形成領域６が露出する部位にはゲート絶縁膜としてのゲート酸化膜８を介してゲート電極９が形成されている。ゲート電極９はシリコン酸化膜１０にて被覆されている。Ｎ型シリコン層３の上面においてソース電極１１が形成され、このソース電極１１はソース領域７およびチャネル形成領域６と電気的に接続されている。Ｎ＋シリコン基板１の下面（裏面）にはドレイン電極１２が形成されている。
そして、ソース電極１１をグランド電位にするとともにドレイン電極１２に正の電位を印加した状態においてゲート電極９に正の電位を印加することにより、トランジスタがオンとなる。トランジスタ・オン時においては、図１に示すように、ドレイン電極１２からＮ＋シリコン基板１、Ｎ型不純物領域４、Ｎ型領域（３）、チャネル形成領域６におけるゲート電極９と対向する部位（反転層）、ソース領域７を通してソース電極１１に電流が流れる。
一方、トランジスタ・オンの状態（ソース電極１１をグランド電位、ドレイン電極１２を正の電位、ゲート電極９を正の電位にした状態）からゲート電極９をグランド電位にすると、トランジスタがオフとなり、図２に示すように、Ｎ型不純物領域４とＰ型不純物領域５との界面から空乏層が広がる。
ここで、本実施形態においては、半導体基板でのトランジスタのアクティブ領域（トランジスタ形成領域）における、ＰＮコラム対の横方向での不純物面密度を場所により不均一化している。つまり、横方向での両領域４，５の不純物の総量（面密度）を場所により異ならせている。具体的には、図１において、各Ｎ型不純物領域４の幅Ｗ４を一定にし、各Ｐ型不純物領域５の幅Ｗ５も一定にし、Ｎ型不純物領域４の不純物濃度をＮ１，Ｎ２，Ｎ３の三種類とし、Ｐ型不純物領域５の不純物濃度をＰ１，Ｐ２，Ｐ３の三種類としている。
このようにして、各Ｎ型不純物領域４の幅Ｗ４を等しくするとともに各Ｐ型不純物領域５の幅Ｗ５を等しくし、さらに、Ｎ型不純物領域４の不純物濃度およびＰ型不純物領域５の不純物濃度を、横方向において場所により異ならせることによって、ＰＮコラム対の、横方向での不純物面密度を場所により不均一化している。
これにより、図２に示すように、不純物濃度の違いにより、図中破線で示す空乏層の広がり速度が異なり（濃度が低いほど速い）、かつ、Ｐ型とＮ型の不純物面密度のバランスが場所により異なる。そのため、ＰＮコラム対が完全空乏化するタイミングが面内（横方向）でずれ、すべてのＰＮコラム対が同時にオフするのが防止される。その結果、図３に示すように、オンからオフへの切換時におけるドレイン・ソース間電流Ｉｄｓについての変化率（ｄＩ／ｄｔ）を小さくしてオンからオフへの切換時におけるドレイン・ソース間電圧Ｖｄｓの跳ね上がりを抑止することができる。
図１９は、比較のためのスーパージャンクションＭＯＳＦＥＴにおける縦断面図である。図１９において、不純物濃度Ｎ１のＮ型不純物領域（Ｎコラム）４と、不純物濃度Ｐ１のＰ型不純物領域（Ｐコラム）５のみの一種類のＰＮコラム対を、アクティブ領域（トランジスタ形成領域）に配置しており、場所によらず同じ構成（Ｎ１とＰ１）のＰＮコラム対でスーパージャンクション構造が構成されている。そして、トランジスタのオンからオフへの切換時（スイッチングのオフ時）には図２０に示すように空乏化の開始後に各コラム対で同じように空乏化が進み、図２１に示すように各コラム対で同じように空乏化が更に進み、図２２に示すように各コラム対で同時に空乏化が完了する。この動作の際に図２３に示すように、オンからオフへの切換時においてドレイン・ソース間電流Ｉｄｓについての変化率（ｄＩ／ｄｔ）が大きく、ドレイン・ソース間電圧Ｖｄｓの跳ね上がりが発生する。
これに対し本実施形態では、不純物濃度がＮ１，Ｎ２，Ｎ３のＮ型不純物領域（Ｎコラム４、不純物濃度がＰ１，Ｐ２，Ｐ３のＰ型不純物領域（Ｐコラム）５から構成されており、そのため、二種類以上のＰＮコラム対でスーパージャンクション構造を構成することにより、隣り合うＰＮコラム対の組み合わせは複数種でき、アクティブ領域（トランジスタ形成領域）においてＰ型Ｎ型の不純物面密度のバランスが場所により異なる。これにより、トランジスタのオンからオフへの切換時（スイッチングのオフ時）に、ＰＮコラム対が完全空乏化するタイミングをトランジスタ形成面内（横方向）でずらすことができるため、すべてのトランジスタセルが同時にオフするのを防ぎ、図３に示したようにオンからオフへの切換時におけるドレイン・ソース間電圧Ｖｄｓの跳ね上がりを抑止できる。つまり、不純物面密度が異なる二種類以上のＰＮコラム対を用いることで、完全空乏化のタイミングをアクティブ領域でずらすことによって、ドレイン・ソース間電流Ｉｄｓについての変化率（ｄＩ／ｄｔ）を小さくし、ドレイン・ソース間電圧Ｖｄｓの跳ね上がりを防ぐことができる。
上記実施形態によれば、以下のような効果を得ることができる。
スーパージャンクション構造を有する半導体装置（縦型ＭＯＳＦＥＴ）において、半導体装置のアクティブ領域における、コラム対の、横方向での不純物面密度を場所により不均一化したので、オンからオフへの切換時（スイッチングのオフ時）に、Ｎ型不純物領域４とＰ型不純物領域５からなるコラム対（ＰＮコラム対）の完全空乏化するタイミングが横方向でずれる。これにより、オンからオフへの切換時における電圧の跳ね上がりを抑制することができる。
また、一般的なパワーＭＯＳＦＥＴにおいてはスイッチング時に発生するライジオノイズを抑制すべくゲート抵抗を大きくすることでゲート入力波形をなまらせて対応していたが、発熱が大きくなり、製品の小型化が制限されていた。また、スーパージャンクションＭＯＳＦＥＴでは完全空乏化時の電圧の跳ね上がりが問題となるため、ゲート波形制御だけではラジオノイズ対策ができなかった。これに対し、コラム対の不純物面密度を場所により不均一化することにより、スーパージャンクション素子でのラジオノイズの低減を図ることができ、しかも発熱が増加することなく実現できる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図４は、図１に代わる本実施形態における半導体装置の縦断面図である。本半導体装置も縦型ＭＯＳＦＥＴであって、かつ、スーパージャンクション構造を有している。
各Ｎ型不純物領域４の幅Ｗ４を一定にし、各Ｐ型不純物領域５の幅Ｗ５も一定にし、Ｎ型不純物領域４の不純物濃度をＮ１，Ｎ２，Ｎ３の三種類とし、Ｐ型不純物領域５の不純物濃度をＰ１の一種類としている。つまり、図１と異なる点は、Ｎ型不純物領域（Ｎコラム）４の濃度はＮ１，Ｎ２，Ｎ３の三種類であり、Ｐ型不純物領域（Ｐコラム）５の濃度はＰ１一種類である。
このようにして、各Ｎ型不純物領域４の幅Ｗ４を等しくするとともに各Ｐ型不純物領域５の幅Ｗ５を等しくし、さらに、各Ｐ型不純物領域５の不純物濃度を等しくし、さらには、Ｎ型不純物領域４の不純物濃度を横方向において場所により異ならせることによって、コラム対の横方向での不純物面密度を場所により不均一化している。
これにより、図５に示すように、トランジスタのオンからオフへの切換時（スイッチングのオフ時）において、図中破線で示す空乏層の広がりについて、ＰＮコラム対が完全空乏化するタイミングをトランジスタ形成面内（横方向）でずらすことができるため、オンからオフへの切換時における電圧の跳ね上がりを抑制することができる。
このように、Ｎ型不純物領域（Ｎコラム）４のみの不純物濃度を変えても、あるいは、Ｐ型不純物領域（Ｐコラム）５のみの不純物濃度を変えてもよい。
（第３の実施の形態）
次に、第３の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図６は、図１に代わる本実施形態における半導体装置の縦断面図である。本半導体装置も縦型ＭＯＳＦＥＴであって、かつ、スーパージャンクション構造を有している。
Ｎ型不純物領域４の不純物濃度をＮ１の一種類とし、Ｐ型不純物領域５の不純物濃度をＰ１の一種類とし、各Ｐ型不純物領域５の幅Ｗ５を一定にし、Ｎ型不純物領域４の幅Ｗ４については三種類としている。
このようにして、各Ｎ型不純物領域４の不純物濃度を等しくするとともに各Ｐ型不純物領域５の不純物濃度を等しくし、さらに、各Ｐ型不純物領域５の幅Ｗ５を等しくし、さらには、Ｎ型不純物領域４の幅Ｗ４を横方向において場所により異ならせることによって、コラム対の横方向での不純物面密度を場所により不均一化している。
これにより、図７に示すように、トランジスタのオンからオフへの切換時（スイッチングのオフ時）において図中破線で示す空乏層の広がりについて、ＰＮコラム対が完全空乏化するタイミングをトランジスタ形成面内（横方向）でずらすことができるため、オンからオフへの切換時における電圧の跳ね上がりを抑制することができる。
次に、本スーパージャンクション構造を有する半導体基板の製造方法について説明する。
図８に示すように、Ｎ型半導体基板としてのＮ型シリコンウェハ２０を用意し、当該ウェハ２０に対しウェハ面内において図９に示すようにマスク２１を用いてイオンエッチングを行ってトレンチ２２を形成する。トレンチを形成する際に、トレンチ２２の溝幅Ｗｔは一様で（一定にし）、残し幅Ｗｓが二種類以上となるようにする。
その後、図１０に示すように、Ｎ型シリコンウェハ２０の上に、Ｐ型のエピタキシャル膜２３を形成してトレンチ２２をエピタキシャル膜２３で埋め込む。その後、Ｎ型シリコンウェハ２０の主面側（上面側）、つまり、エピタキシャル膜２３の上面側を研磨して平坦化する。この研磨はシリコンウェハ２０が露出するまで行う。さらに、図１１に示すように、Ｎ型シリコンウェハ２０の上面にＮ型エピタキシャル膜２４を形成する。なお、Ｎ型シリコンウェハ２０の上面にＮ型エピタキシャル膜２４を形成する代わりに、Ｎ型シリコンウェハ２０の上面にイオン注入してＮ型の表面シリコン層を形成してもよい。
また、Ｎ型シリコンウェハ２０の裏面（下面）をトレンチ２２近傍まで研磨し、この研磨面にＮ＋シリコン基板を貼り合わせる。なお、Ｎ型シリコンウェハ２０の裏面の研磨およびＮ＋シリコン基板の貼り合わせに代わり、Ｎ型シリコンウェハ２０の裏面（下面）からイオン注入してＮ型シリコンウェハ２０の裏面にＮ＋シリコン層を形成してもよい。
このように形成した半導体基板（スーパージャンクション構造を有する半導体基板）を用いて図６に示す縦型ＭＯＳＦＥＴを製造する。つまり、Ｐ型チャネル形成領域６、Ｎ型ソース領域７、ゲート酸化膜８、ゲート電極９、シリコン酸化膜１０、ソース電極１１、ドレイン電極１２を形成する。このようにして、図６のスーパージャンクションＭＯＳＦＥＴが完成する。
他の製造方法として、図１２に示すように、Ｎ型エピタキシャル膜４ａ，４ｂ，４ｃ，４ｄ，４ｅの成膜と、イオン注入（および拡散）によるＰ型不純物領域５を繰り返してＰＮコラム対を作ってもよい。つまり、Ｎ＋シリコン基板１上にＮ型エピタキシャル膜４ａを形成し、このＮ型エピタキシャル膜４ａの所定領域にＰ型不純物領域５を形成し、引き続き、Ｎ型エピタキシャル膜４ａの上にＮ型エピタキシャル膜４ｂを形成し、このＮ型エピタキシャル膜４ｂにＰ型不純物領域５を形成し、以後これを繰り返して、Ｎ型不純物領域４およびＰ型不純物領域５を縦方向に延設する。
また、図９における残し幅Ｗｓを変えるのではなく溝幅Ｗｔを変えてもよい。即ち、残し幅Ｗｓは一様で（一定にし）、トレンチ２２の溝幅Ｗｔが二種類以上となるようにしてもよい。
（第４の実施の形態）
次に、第４の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図１３には、本実施形態におけるＰＮコラム対を示す。その他の構成については図１と同じなので説明は省略する。
第１〜第３の実施形態ではコラム単位（不純物領域単位）で面密度を変えるようにしたが、本実施形態ではコラム内部で縦方向に不純物面密度差をつけている。つまり、半導体装置のアクティブ領域における、コラム対の、縦方向（電流が流れる方向）Ｚでの不純物面密度を場所（深さ）により不均一化している。
具体的には、Ｎ型不純物領域４の不純物濃度をＮ１の一種類とし、Ｐ型不純物領域５の不純物濃度をＰ１の一種類とし、Ｎ型不純物領域４についての縦方向Ｚでの幅Ｗ４（Ｚ）は下端部が最も広く上側ほど直線的に狭くなり、Ｐ型不純物領域５についての縦方向Ｚでの幅Ｗ５（Ｚ）は下端部が最も狭く上側ほど直線的に広くなっている。
このようにして、各Ｎ型不純物領域４の不純物濃度を等しくするとともに各Ｐ型不純物領域５の不純物濃度を等しくし、さらに、Ｎ型不純物領域４についての縦方向での幅Ｗ４およびＰ型不純物領域５についての縦方向での幅Ｗ５を、縦方向において場所（深さ）により異ならせることによって、コラム対の縦方向での不純物面密度を場所により不均一化している。
これにより、図１４に示すように、トランジスタのオンからオフへの切換時（スイッチングのオフ時）において図中破線で示す空乏層の広がりについて、ＰＮコラム対が完全空乏化するタイミングを電流が流れる方向でずらすことができる。そのため、オンからオフへの切換時における電流の変化率を小さくし電圧の跳ね上がりを抑制することができる。
図１３に代わり、図１５に示すように、Ｎ型不純物領域４の縦方向での幅およびＰ型不純物領域５の縦方向での幅を縦方向において場所（深さ）により異ならせ、かつ、領域４，５についての横方向での幅（図１５においてはＰ型不純物領域５の横方向での幅）も各領域４，５（図１５においては各Ｐ型不純物領域５）で異ならせるようにしてもよい。なお、図１５ではＰ型不純物領域５の横方向での幅を各領域５で異ならせたが、Ｎ型不純物領域４の横方向での幅を各領域４で異ならせても、あるいは、Ｎ型不純物領域４およびＰ型不純物領域５の両方について横方向での幅を両方の各領域４，５で異ならせてもよい。
前記実施形態は以下のようにしてもよい。
図１等でのシリコンウェハとして高不純物濃度シリコン基板１に低不純物濃度のシリコン層２を積層したエピタキシャルウェハを用いても、バルク基板を用いてもよい。
また、ＰＮコラム（Ｎ型不純物領域４とＰ型不純物領域５）の作成方法として、トレンチ形成後にトレンチ側壁からイオン注入して埋め込んでもよい。また、ＰＮコラムの作成方法として、トレンチ形成後にトレンチ内に不純物ドープト材料（例えば酸化物）を埋め込み、熱処理により不純物ドープト材料から不純物をトレンチ側壁側に拡散する方法を採ってもよい。あるいは、ＰＮコラムの作成方法として、トレンチを形成することなく、単にイオン注入と拡散によりコラムを作ってもよい。
コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化するためのやり方として、広義には、Ｎ型不純物領域４の幅Ｗ４およびＰ型不純物領域５の幅Ｗ５およびＮ型不純物領域４の不純物濃度およびＰ型不純物領域５の不純物濃度の少なくとも１つを、電流が流れる方向に直交する方向において場所により異ならせればよい。
プレーナー型のＭＯＳＦＥＴを例に説明したが、コンケーブ型でも、トレンチ型でも同様の効果が得られる。図１６にはトレンチゲート型ＭＯＳＦＥＴの場合の一例を示す。図１６においてＰ型シリコン層３０の表層部にはＮ型ソース領域３１が形成されるとともにＰ型シリコン層３０にはトレンチ３２がソース領域３１およびＰ型シリコン層３０を貫通するように形成され、トレンチ３２内にゲート酸化膜３３を介してゲート電極３４が形成されている。ゲート電極３４はシリコン酸化膜３５にて覆われ、その上にはソース電極３６が形成されている。また、基板１の裏面にはドレイン電極３７が形成されている。
また、横型ＭＯＳＦＥＴに適用してもよい。図１７には横型ＭＯＳＦＥＴの場合の一例を示す。図１７においてＮ型シリコン基板４０の上面での表層部にＰ型チャネル形成領域４１が形成され、そのチャネル形成領域４１内での表層部にＮ型ソース領域４２が形成されている。基板４０の上面でのチャネル形成領域４１が露出する部位にはゲート酸化膜４３を介してゲート電極４４が形成されている。また、Ｎ型シリコン基板４０の上面においてＰ型チャネル形成領域４１とは離間した位置において表層部にＮ＋ドレイン領域４５が形成されている。Ｐ型チャネル形成領域４１とＮ＋ドレイン領域４５とはそれぞれ帯状に形成され、かつ、一定の距離をおいて平行に形成されている。
Ｐ型チャネル形成領域４１とＮ＋ドレイン領域４５との間において、Ｎ型シリコン基板４０の上面での表層部には、横方向（電流が流れる方向）に延びるＮ型不純物領域４６と、同じく横方向（電流が流れる方向）に延びるＰ型不純物領域４７とが隣接して交互に配置されている。
ここで、例えば、各Ｎ型不純物領域４６の不純物濃度を等しくし、各Ｐ型不純物領域４７の不純物濃度を等しくし、各Ｎ型不純物領域４６の幅Ｗ４６を等しくし、Ｐ型不純物領域４７の幅Ｗ４７を横方向（詳しくは図中のＹ方向）において場所により異ならせることによって、コラム対の横方向（詳しくは図中のＹ方向）での不純物面密度を場所により不均一化する。
また、ＭＯＳＦＥＴ以外にも、ＩＧＢＴやダイオードに適用してもよい。
これまでの説明では第１導電型がＮ型で、第２導電型がＰ型であったが、これを逆にして第１導電型がＰ型で、第２導電型がＮ型でもよい。
次に、不純物面密度を場所により不均一化するときの不純物面密度の最適化について言及する。
図１８には、不純物面密度と素子耐圧の関係を示す。
図１８は、素子構造が異なる構造１，２を用い、構造１，２において不純物面密度を異ならせて耐圧測定を行ったものである（構造１，２として、例えば図４の構造と図６の構造）。より具体的には、例えば図４の構造において例えば濃度Ｎ１，Ｎ２，Ｎ３の三種類となっている所を全て濃度Ｎ１とした半導体装置と全て濃度Ｎ２とした半導体装置と全て濃度Ｎ３とした半導体装置で耐圧測定を行うとともに、例えば図６の構造において例えば幅Ｗ４（小），幅Ｗ４（中），幅Ｗ４（大）の三種類となっている所を全て幅Ｗ４（小）とした半導体装置と全て幅Ｗ４（中）とした半導体装置と全て幅Ｗ４（大）とした半導体装置で耐圧測定を行ったものである。
図１８において、素子耐圧が最大になる不純物面密度から、正負、即ち、高不純物面密度側と低不純物面密度側のいずれにずれても素子耐圧は低下し、ほぼ左右対称の特性を示す。この傾向は、素子構造を変えても同じである。
そこで、不純物面密度を二種類設定する場合、耐圧が最大になる不純物面密度を基準として、正負に同じだけずらした、ほぼ耐圧が等しい２点を選定する。具体的には、例えば、図１８において二種類の不純物面密度α１，α２は耐圧が最大になる不純物面密度から正負に同じ量だけずらして設定している。これにより、素子耐圧を局所的に低下させることなくオフ時の電圧の跳ね上がりを低減できる。つまり、単に素子耐圧を場所により低下させると、ブレークダウン時に電流集中を起こし素子破壊に至る可能性があるが、ほぼ耐圧が等しい２点を選定することにより電流集中させることなくブレークダウン時に電流集中を回避して素子破壊を防止することができる。
不純物面密度を三種類以上設定する場合は、正負に同じだけずらした２点と、その２点に挟まれた領域より不純物面密度を選定する。具体的には、例えば、図１８において三種類の不純物面密度α１，α２，α３について、不純物面密度α１，α２は耐圧が最大になる不純物面密度から正負に同じだけずらして設定し、不純物面密度α３は不純物面密度α１，α２に挟まれた領域に設定している。不純物面密度α３は不純物面密度α１，α２に挟まれた領域において中心に設定するとよりよい。同様に、図１８において四種類の不純物面密度β１，β２，β３，β４について、不純物面密度β１，β２は耐圧が最大になる不純物面密度から正負に同じだけずらして設定し、不純物面密度β３，β４は不純物面密度β１，β２に挟まれた領域に設定している。不純物面密度β３，β４は不純物面密度β１，β２に挟まれた領域において三等分した不純物面密度となるように設定するとよりよい。同様に、図１８において五種類の不純物面密度α１，α２，α３，α４，α５について、不純物面密度α１，α２は耐圧が最大になる不純物面密度から正負に同じだけずらして設定し、不純物面密度α３，α４，α５は不純物面密度α１，α２に挟まれた領域に設定している。不純物面密度α３，α４，α５は不純物面密度α１，α２に挟まれた領域において四等分した不純物面密度となるように設定するとよりよい。
なお、三種類以上とは、連続的に変化するものも含む。
以上のように、これまでの各実施形態において、不純物面密度を場所により不均一化すべく、不純物面密度として、二種類とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定すると、素子耐圧が局所的に低下するのを防止することができる。また、これまでの各実施形態において、不純物面密度を場所により不均一化すべく、不純物面密度として、三種類以上とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定するとともに、その間に挟まれた領域に残りの不純物面密度を設定すると、素子耐圧が局所的に低下するのを防止することができる。
第１の実施形態における半導体装置の縦断面図。 スーパージャンクション構造部の縦断面図。 スイッチング時の波形図。 第２の実施形態における半導体装置の縦断面図。 スーパージャンクション構造部の縦断面図。 第３の実施形態における半導体装置の縦断面図。 スーパージャンクション構造部の縦断面図。 製造工程を説明するための縦断面図。 製造工程を説明するための縦断面図。 製造工程を説明するための縦断面図。 製造工程を説明するための縦断面図。 別例の半導体装置の縦断面図。 第４の実施形態におけるＰＮコラム対の縦断面図。 スーパージャンクション構造部の縦断面図。 図１３に代わるＰＮコラム対の縦断面図。 別例の半導体装置の縦断面図。 別例の半導体装置の斜視図。 不純物面密度と素子耐圧の関係図。 比較例における半導体装置の縦断面図。 比較例におけるスーパージャンクション構造部の縦断面図。 比較例におけるスーパージャンクション構造部の縦断面図。 比較例におけるスーパージャンクション構造部の縦断面図。 比較例におけるスイッチング時の波形図。
符号の説明
１…Ｎ＋シリコン基板、２…シリコン層、３…シリコン層、４…Ｎ型不純物領域、５…Ｐ型不純物領域、２０…Ｎ型シリコンウェハ、２２…トレンチ、２３…Ｐ型エピタキシャル膜。

Claims (10)

  1. 半導体基板において、電流が流れる方向に延びる第１導電型の不純物領域（４）と、同じく電流が流れる方向に延びる第２導電型の不純物領域（５）とが、電流が流れる方向に直交する方向において、隣接して交互に配置され、オン時に前記第１導電型の不純物領域（４）と前記第２導電型の不純物領域（５）からなるコラム対における前記第１導電型の不純物領域（４）がドリフト層となって電流が流れるとともにオフ時に前記第１導電型の不純物領域（４）と第２導電型の不純物領域（５）との界面から空乏層が広がる、スーパージャンクション構造を有する半導体装置であって、
    半導体装置のアクティブ領域における、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化したことを特徴とする半導体装置。
  2. 半導体基板において、電流が流れる方向に延びる第１導電型の不純物領域（４）と、同じく電流が流れる方向に延びる第２導電型の不純物領域（５）とが、電流が流れる方向に直交する方向において、隣接して交互に配置され、オン時に前記第１導電型の不純物領域（４）と前記第２導電型の不純物領域（５）からなるコラム対における前記第１導電型の不純物領域（４）がドリフト層となって電流が流れるとともにオフ時に前記第１導電型の不純物領域（４）と第２導電型の不純物領域（５）との界面から空乏層が広がる、スーパージャンクション構造を有する半導体装置であって、
    半導体装置のアクティブ領域における、前記コラム対の、電流が流れる方向での不純物面密度を場所により不均一化したことを特徴とする半導体装置。
  3. 第１導電型の不純物領域（４）の幅（Ｗ４）および第２導電型の不純物領域（５）の幅（Ｗ５）および第１導電型の不純物領域（４）の不純物濃度および第２導電型の不純物領域（５）の不純物濃度の少なくとも１つを、電流が流れる方向に直交する方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化したことを特徴とする請求項１に記載の半導体装置。
  4. 各第１導電型の不純物領域（４）の幅（Ｗ４）を等しくするとともに各第２導電型の不純物領域（５）の幅（Ｗ５）を等しくし、さらに、第１導電型の不純物領域（４）の不純物濃度および第２導電型の不純物領域（５）の不純物濃度を、電流が流れる方向に直交する方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化したことを特徴とする請求項１に記載の半導体装置。
  5. 各第１導電型の不純物領域（４）の幅（Ｗ４）を等しくするとともに各第２導電型の不純物領域（５）の幅（Ｗ５）を等しくし、さらに、各第２導電型の不純物領域（５）の不純物濃度を等しくし、さらには、第１導電型の不純物領域（４）の不純物濃度を、電流が流れる方向に直交する方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化したことを特徴とする請求項１に記載の半導体装置。
  6. 各第１導電型の不純物領域（４）の不純物濃度を等しくするとともに各第２導電型の不純物領域（５）の不純物濃度を等しくし、さらに、各第２導電型の不純物領域（５）の幅（Ｗ５）を等しくし、さらには、第１導電型の不純物領域（４）の幅（Ｗ４）を、電流が流れる方向に直交する方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向に直交する方向での不純物面密度を場所により不均一化したことを特徴とする請求項１に記載の半導体装置。
  7. 各第１導電型の不純物領域（４）の不純物濃度を等しくするとともに各第２導電型の不純物領域（５）の不純物濃度を等しくし、さらに、第１導電型の不純物領域（４）についての電流が流れる方向での幅（Ｗ４）および第２導電型の不純物領域（５）についての電流が流れる方向での幅（Ｗ５）を、電流が流れる方向において場所により異ならせることによって、前記コラム対の、電流が流れる方向での不純物面密度を場所により不均一化したことを特徴とする請求項２に記載の半導体装置。
  8. 不純物面密度を場所により不均一化すべく、不純物面密度として、二種類とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定したことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  9. 不純物面密度を場所により不均一化すべく、不純物面密度として、三種類以上とし、かつ、耐圧が最大となる不純物面密度に対し高不純物面密度側と低不純物面密度側に等しいずれ量となる不純物面密度を設定するとともに、その間に挟まれた領域に残りの不純物面密度を設定したことを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
  10. 第１導電型の半導体基板（２０）において、基板の平面内において溝幅（Ｗｔ）が一様で、残し幅（Ｗｓ）が二種類以上となるようにトレンチ（２２）を形成する工程と、
    前記第１導電型の半導体基板（２０）の上に第２導電型のエピタキシャル膜（２３）を形成して前記トレンチ（２２）を当該エピタキシャル膜（２３）で埋め込む工程と、
    前記第１導電型の半導体基板（２０）の上面側を平坦化する工程と、
    を含むことを特徴とするスーパージャンクション構造を有する半導体基板の製造方法。
JP2006328397A 2006-01-31 2006-12-05 半導体装置 Expired - Fee Related JP5217158B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2006328397A JP5217158B2 (ja) 2006-01-31 2006-12-05 半導体装置
US11/699,579 US8106453B2 (en) 2006-01-31 2007-01-30 Semiconductor device having super junction structure
DE200710004616 DE102007004616B4 (de) 2006-01-31 2007-01-30 Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zur Herstellung derselben
DE102007063840.1A DE102007063840B3 (de) 2006-01-31 2007-01-30 Halbleitervorrichtungen mit Super-Junction-Struktur
CN2013100986196A CN103258853A (zh) 2006-01-31 2007-01-31 具有超结结构的半导体器件及其制造方法
CN201210100028.3A CN102623349B (zh) 2006-01-31 2007-01-31 具有超结结构的半导体器件及其制造方法
CN2007100073746A CN101013724B (zh) 2006-01-31 2007-01-31 具有超结结构的半导体器件及其制造方法
US13/307,878 US8421154B2 (en) 2006-01-31 2011-11-30 Semiconductor device having super junction structure and method for manufacturing the same
US13/769,902 US8659082B2 (en) 2006-01-31 2013-02-19 Method for manufacturing a semiconductor device having super junction structure
US14/091,663 US9368575B2 (en) 2006-01-31 2013-11-27 Semiconductor device having super junction structure and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006023145 2006-01-31
JP2006023145 2006-01-31
JP2006328397A JP5217158B2 (ja) 2006-01-31 2006-12-05 半導体装置

Publications (2)

Publication Number Publication Date
JP2007235095A true JP2007235095A (ja) 2007-09-13
JP5217158B2 JP5217158B2 (ja) 2013-06-19

Family

ID=38555325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006328397A Expired - Fee Related JP5217158B2 (ja) 2006-01-31 2006-12-05 半導体装置

Country Status (1)

Country Link
JP (1) JP5217158B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045238A (ja) * 2008-08-14 2010-02-25 Toshiba Corp 電力用半導体装置
CN102254827A (zh) * 2010-05-20 2011-11-23 富士电机株式会社 制造超结半导体器件的方法
CN102339866A (zh) * 2011-10-14 2012-02-01 东南大学 具有超结结构的纵向双扩散金属氧化物场效应晶体管终端结构
JP2013532382A (ja) * 2010-06-17 2013-08-15 日本テキサス・インスツルメンツ株式会社 薄められたドレインを用いる高電圧トランジスタ
KR101505553B1 (ko) * 2008-05-16 2015-03-24 페어차일드코리아반도체 주식회사 전력 반도체 소자 및 그 제조 방법
JP2019110235A (ja) * 2017-12-19 2019-07-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP2022110144A (ja) * 2017-12-19 2022-07-28 ラピスセミコンダクタ株式会社 半導体装置
JP7471715B2 (ja) 2021-11-17 2024-04-22 蘇州東微半導体股▲ふん▼有限公司 半導体超接合パワーデバイス
WO2024122145A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー 半導体装置とその製造方法
WO2024122146A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067333A1 (en) * 2001-02-21 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2004146689A (ja) * 2002-10-25 2004-05-20 Fuji Electric Device Technology Co Ltd 超接合半導体素子
JP2006186108A (ja) * 2004-12-27 2006-07-13 Fuji Electric Holdings Co Ltd 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002067333A1 (en) * 2001-02-21 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP2004146689A (ja) * 2002-10-25 2004-05-20 Fuji Electric Device Technology Co Ltd 超接合半導体素子
JP2006186108A (ja) * 2004-12-27 2006-07-13 Fuji Electric Holdings Co Ltd 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505553B1 (ko) * 2008-05-16 2015-03-24 페어차일드코리아반도체 주식회사 전력 반도체 소자 및 그 제조 방법
JP2010045238A (ja) * 2008-08-14 2010-02-25 Toshiba Corp 電力用半導体装置
JP4686580B2 (ja) * 2008-08-14 2011-05-25 株式会社東芝 電力用半導体装置
JP2011243866A (ja) * 2010-05-20 2011-12-01 Fuji Electric Co Ltd 超接合半導体装置の製造方法
CN102254827A (zh) * 2010-05-20 2011-11-23 富士电机株式会社 制造超结半导体器件的方法
JP2013532382A (ja) * 2010-06-17 2013-08-15 日本テキサス・インスツルメンツ株式会社 薄められたドレインを用いる高電圧トランジスタ
CN102339866A (zh) * 2011-10-14 2012-02-01 东南大学 具有超结结构的纵向双扩散金属氧化物场效应晶体管终端结构
JP2019110235A (ja) * 2017-12-19 2019-07-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP7081876B2 (ja) 2017-12-19 2022-06-07 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP2022110144A (ja) * 2017-12-19 2022-07-28 ラピスセミコンダクタ株式会社 半導体装置
US11456378B2 (en) 2017-12-19 2022-09-27 Lapis Semiconductor Co., Ltd. Semiconductor device having super junction structure with varying width
JP7297976B2 (ja) 2017-12-19 2023-06-26 ラピスセミコンダクタ株式会社 半導体装置
JP7471715B2 (ja) 2021-11-17 2024-04-22 蘇州東微半導体股▲ふん▼有限公司 半導体超接合パワーデバイス
WO2024122145A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー 半導体装置とその製造方法
WO2024122146A1 (ja) * 2022-12-07 2024-06-13 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5217158B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5217158B2 (ja) 半導体装置
US9368575B2 (en) Semiconductor device having super junction structure and method for manufacturing the same
US9653595B2 (en) Semiconductor device and semiconductor device fabrication method
KR101740808B1 (ko) 반도체 디바이스
JP2008108962A (ja) 半導体装置
JP2008227441A (ja) 半導体装置およびその製造方法
JP2005333068A (ja) 半導体装置
JP5729400B2 (ja) 半導体素子の製造方法
JP2010016309A (ja) 半導体装置
JP4867131B2 (ja) 半導体装置およびその製造方法
JP2009021519A (ja) 半導体装置
JP4929594B2 (ja) 半導体装置および半導体装置の製造方法
JP4595327B2 (ja) 半導体素子
JP2004319974A (ja) 半導体装置及び半導体装置の製造方法
JP2007317683A (ja) 半導体装置
US20160079350A1 (en) Semiconductor device and manufacturing method thereof
WO2017145210A1 (en) Semiconductor switching element
JP5076335B2 (ja) 半導体装置およびスーパージャンクション構造を有する半導体基板の製造方法
JP2009206145A (ja) 半導体装置及びその製造方法
JP2009105219A (ja) 半導体装置
JP2018010983A (ja) 半導体装置およびその製造方法
WO2017145211A1 (en) Semiconductor switching element
JP2020031088A (ja) 半導体装置
JP7405230B2 (ja) スイッチング素子
JP2008205086A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5217158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees