DE102007063840B3 - Halbleitervorrichtungen mit Super-Junction-Struktur - Google Patents

Halbleitervorrichtungen mit Super-Junction-Struktur Download PDF

Info

Publication number
DE102007063840B3
DE102007063840B3 DE102007063840.1A DE102007063840A DE102007063840B3 DE 102007063840 B3 DE102007063840 B3 DE 102007063840B3 DE 102007063840 A DE102007063840 A DE 102007063840A DE 102007063840 B3 DE102007063840 B3 DE 102007063840B3
Authority
DE
Germany
Prior art keywords
impurity
column
columns
amount
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007063840.1A
Other languages
English (en)
Inventor
Takeshi Miyajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006063833A external-priority patent/JP5076335B2/ja
Priority claimed from JP2006328397A external-priority patent/JP5217158B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Application granted granted Critical
Publication of DE102007063840B3 publication Critical patent/DE102007063840B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtung mit einer Super-Junction-Struktur, beinhaltend: eine Vielzahl von ersten Spalten (4), die einen ersten Leitfähigkeitstyp aufweisen und sich in einer Stromflussrichtung erstrecken; und eine Vielzahl von zweiten Spalten (5), die einen zweiten Leitfähigkeitstyp aufweisen und sich in der Stromflussrichtung erstrecken, worin die ersten Spalten (4) und die zweiten Spalten (5) in einer Wechselrichtung senkrecht zu der Stromflussrichtung abwechselnd angeordnet sind, so dass die Super-Junction-Struktur bereitgestellt wird, jede erste Spalte (4) im Falle eines EIN-Zustands eine Drift-Schicht bereitstellt, durch die Strom fließt, und die ersten Spalten (4) und die zweiten Spalten (5) zwischen der ersten Spalte (4) und der zweiten Spalte (5) eine Grenze aufweisen, von der sich im Falle eines AUS-Zustands eine Verarmungsschicht ausdehnt, wobei wenigstens eine der ersten Spalten (4) und der zweiten Spalten (5) eine Störstellenmenge derart aufweist, dass Störstellenmengen daraus gebildeter und jeweils aneinander angrenzender Spaltenpaare in Bezug auf die Wechselrichtung örtlich inhomogen sind, jede erste Spalte (4) eine erste Verunreinigungskonzentration aufweist, jede zweite Spalte (5) eine zweite Verunreinigungskonzentration aufweist, die erste Verunreinigungskonzentration einer ersten Spalte von der ersten Verunreinigungskonzentration einer angrenzenden ersten Spalte verschieden ist, die zweite Verunreinigungskonzentration einer zweiten Spalte von der zweiten Verunreinigungskonzentration einer angrenzenden zweiten Spalte verschieden ist, die erste Verunreinigungskonzentration in jeder ersten Spalte (4) homogen ist, die zweite Verunreinigungskonzentration in jeder zweiten Spalte (5) homogen ist, wenigstens eine der Störstellenmengen der ersten Spalten (4) und der zweiten Spalten (5) eine erste Menge, wenigstens eine mittlere Menge und eine zweite Menge aufweist, die Vorrichtung eine maximale Durchschlagsspannung ...

Description

  • Die Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Super-Junction-Struktur und auf ein Verfahren zur Herstellung derselben.
  • Ein Substrat eines Super-Junction-MOSFET (Metal-Oxide Semiconductor Field Effect Transistor) wird dadurch hergestellt, dass in einem Transistorausbildungsbereich ein PN-Spaltenpaar einer Art wiederholt angeordnet ist, wie beispielsweise in JP 2004-146 689 A offenbart ist. Im Vergleich zu einem herkömmlichen MOSFET können der Durchlasswiderstand durch eine Verringerung des Driftwiderstandes verringert und ein Hochgeschwindigkeitsumschalten durchgeführt werden.
  • Obwohl dieses Hochgeschwindigkeitsumschalten durchgeführt werden kann, wird ein elektrischer Strom zwischen einem Drain und einer Source bei einer Umschaltzeit von einem EIN-Zustand in einen AUS-Zustand plötzlich unterbrochen. Daher springt die Spannung zwischen dem Drain und der Source stark nach oben, so dass Probleme verursacht werden, wie zum Beispiel eine Verschlechterung des Durchschlagwiderstandswertes, eine Funkrauschenerzeugung und dergleichen.
  • Ferner ist ein MOSFET mit einer Super-Junction-Struktur beispielsweise in der Veröffentlichung der US 2005/0 035 401 A1 offenbart. Die Super-Junction-Struktur wird hergestellt, indem ein Störstellenbereich des N-Typs und ein Störstellenbereich des P-Typs abwechselnd angeordnet sind, wobei sie ein PN-Spaltenpaar bilden. Im Vergleich zu einem herkömmlichen MOSFET kann durch Verringerung des Driftwiderstandes ein Durchlasswiderstand verringert und ein Hochgeschwindigkeitsumschalten durchgeführt werden.
  • In dem Super-Junction-MOSFET wird das PN-Spaltenpaar jedoch gleich geleert. Obwohl das Hochgeschwindigkeitsumschalten bei einem Hochspannungsbetrieb durchgeführt werden kann, wird daher im Vergleich zu dem herkömmlichen MOSFET ein elektrischer Strom zwischen einem Drain und einer Source bei einer Umschaltzeit von einem EIN-Zustand in einen AUS-Zustand plötzlich unterbrochen. Daher schießt die Spannung zwischen dem Drain und der Source stark empor, und es werden Probleme verursacht, wie zum Beispiel die Erzeugung eines Funkrauschens, eine Verschlechterung des Durchschlagwiderstandswertes, eine Verschlechterung der Rückstelleigenschaften bzw. Regenerierungseigenschaften, und dergleichen.
  • Daher ist es für eine Halbleitervorrichtung erforderlich, das Hochspringen der Spannung am Umschaltzeitpunkt vom EIN-Zustand in den AUS-Zustand einzuschränken.
  • Außerdem offenbart die Druckschrift DE 103 09 400 A1 ein Halbleiterbauelement mit einer ersten Halbleiterzone eines ersten Leitungstyps, einer zweiten Halbleiterzone eines zweiten Leitungstyps und einer zwischen der ersten und zweiten Halbleiterzone angeordneten Driftzone, die wenigstens zwei komplementär zueinander dotierte Halbleiterzonen aufweist, wobei der Kompensationsgrad wenigstens in einem Abschnitt der Driftzone in einer Richtung senkrecht zu einer Stromflussrichtung, die zwischen der ersten und zweiten Halbleiterzone verläuft, variiert.
  • Es ist Aufgabe der Erfindung, eine Halbleitervorrichtung mit einer Super-Junction-Struktur und ein Verfahren zur Herstellung derselben bereitzustellen.
  • Die Aufgabe wird durch eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 1, und alternativ durch eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 3 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Gemäß einem ersten Gesichtspunkt beinhaltet die Halbleitervorrichtung mit einer Super-Junction-Struktur: eine Vielzahl von ersten Spalten (4), die einen ersten Leitfähigkeitstyp aufweisen und sich in einer Stromflussrichtung erstrecken; und eine Vielzahl von zweiten Spalten (5), die einen zweiten Leitfähigkeitstyp aufweisen und sich in der Stromflussrichtung erstrecken, worin die ersten Spalten (4) und die zweiten Spalten (5) in einer Wechselrichtung senkrecht zu der Stromflussrichtung abwechselnd angeordnet sind, so dass die Super-Junction-Struktur bereitgestellt wird, jede erste Spalte (4) im Falle eines EIN-Zustands eine Drift-Schicht bereitstellt, durch die Strom fließt, und die ersten Spalten (4) und die zweiten Spalten (5) zwischen der ersten Spalte (4) und der zweiten Spalte (5) eine Grenze aufweisen, von der sich im Falle eines AUS-Zustands eine Verarmungsschicht ausdehnt, wobei wenigstens eine der ersten Spalten (4) und der zweiten Spalten (5) eine Störstellenmenge derart aufweist, dass Störstellenmengen daraus gebildeter und jeweils aneinander angrenzender Spaltenpaare in Bezug auf die Wechselrichtung örtlich inhomogen sind, jede erste Spalte (4) eine erste Verunreinigungskonzentration aufweist, jede zweite Spalte (5) eine zweite Verunreinigungskonzentration aufweist, die erste Verunreinigungskonzentration einer ersten Spalte von der ersten Verunreinigungskonzentration einer angrenzenden ersten Spalte verschieden ist, die zweite Verunreinigungskonzentration einer zweiten Spalte von der zweiten Verunreinigungskonzentration einer angrenzenden zweiten Spalte verschieden ist, die erste Verunreinigungskonzentration in jeder ersten Spalte (4) homogen ist, die zweite Verunreinigungskonzentration in jeder zweiten Spalte (5) homogen ist, wenigstens eine der Störstellenmengen der ersten Spalten (4) und der zweiten Spalten (5) eine erste Menge, wenigstens eine mittlere Menge und eine zweite Menge aufweist, die Vorrichtung eine maximale Durchschlagsspannung aufweist, wenn die eine der Störstellenmengen eine bestimmte optimale Störstellenmenge ist, die erste Menge um einen bestimmten Wert höher ist als die optimale Störstellenmenge, die zweite Menge um einen bestimmten Wert niedriger ist als die optimale Störstellenmenge, und die mittlere Menge in einem Bereich zwischen der ersten Menge und der zweiten Menge liegt.
  • Wenn die Vorrichtung von dem EIN-Zustand in den AUS-Zustand schaltet, weicht in Bezug auf die Wechselrichtung ein Zeitpunkt, an dem die ersten und zweiten Spalten vollständig geleert werden, in der Position ab. Somit wird ein Emporschnellen der Spannung verringert, wenn die Vorrichtung in den AUS-Zustand schaltet.
  • Gemäß einem zweiten Gesichtspunkt beinhaltet die Halbleitervorrichtung mit einer Super-Junction-Struktur: eine Vielzahl von ersten Spalten (4), die einen ersten Leitfähigkeitstyp aufweisen und sich in einer Stromflussrichtung erstrecken; und eine Vielzahl von zweiten Spalten (5), die einen zweiten Leitfähigkeitstyp aufweisen und sich in der Stromflussrichtung erstrecken, worin die ersten Spalten (4) und die zweiten Spalten (5) in einer Wechselrichtung senkrecht zu der Stromflussrichtung abwechselnd angeordnet sind, so dass die Super-Junction-Struktur bereitgestellt wird, jede erste Spalte (4) im Falle eines EIN-Zustands eine Drift-Schicht bereitstellt, in der ein Strom fließt, und die ersten Spalten (4) und die zweiten Spalten (5) zwischen der ersten Spalte (4) und der zweiten Spalte (5) eine Grenze aufweisen, von der sich im Fall eines AUS-Zustands eine Verarmungsschicht ausdehnt, wobei wenigstens eine der ersten Spalten (4) und der zweiten Spalten (5) eine Störstellenoberflächendichte derart aufweist, dass Störstellenmengen daraus gebildeter und jeweils aneinander angrenzender Spaltenpaare in Bezug auf die Stromflussrichtung über alle der wenigstens einen der ersten Spalten (4) und der zweiten Spalten (5) örtlich inhomogen sind, jede erste Spalte (4) eine erste Verunreinigungskonzentration aufweist, die erste Verunreinigungskonzentration in Bezug auf die Wechselrichtung örtlich konstant ist, jede zweite Spalte (5) eine zweite Verunreinigungskonzentration aufweist, die zweite Verunreinigungskonzentration in Bezug auf die Wechselrichtung konstant ist, jede erste Spalte (4) eine erste Breite in der Wechselrichtung aufweist, jede zweite Spalte (5) eine zweite Breite in der Wechselrichtung aufweist, und die erste Breite und die zweite Breite in der Position in Bezug auf die Stromflussrichtung variieren. Die Halbleitervorrichtung ist dadurch gekennzeichnet, dass wenigstens eine der Störstellenmengen der ersten Spalten (4) und der zweiten Spalten (5) eine erste Menge, wenigstens eine mittlere Menge und eine zweite Menge aufweist, die Vorrichtung eine maximale Durchschlagsspannung aufweist, wenn die eine der Störstellenmengen eine bestimmte optimale Störstellenmenge ist, die erste Menge um einen bestimmten Wert höher ist als die optimale Störstellenmenge, die zweite Menge um einen bestimmten Wert niedriger ist als die optimale Störstellenmenge, und die mittlere Menge in einem Bereich zwischen der ersten und der zweiten Menge liegt.
  • Wenn die Vorrichtung von dem EIN-Zustand in den AUS-Zustand schaltet, weicht in Bezug auf die Stromflussrichtung ein Zeitpunkt, an dem die ersten und zweiten Spalten vollständig geleert werden, in der Position ab. Daher wird ein Emporschnellen der Spannung verringert, wenn die Vorrichtung in den AUS-Zustand schaltet.
  • Diese Aufgabe sowie weitere Ziele, Merkmale und Vorteile der Erfindung werden aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügte Zeichnung besser ersichtlich. Hierbei können Lehren und Strukturen aus dargestellten Beispielen, die als solche nicht zur Erfindung gehören, auch in den erfindungsgemäßen Ausführungsformen enthalten sein, und tragen insoweit diese Beispiele zum Verständnis der erfindungsgemäßen Ausführungsformen bei und sind dazu mit heranzuziehen.
  • Es zeigen:
  • 1 eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt;
  • 2 eine teilweise vergrößerte Querschnittsansicht, die eine Super-Junction-Struktur in der in 1 gezeigten Vorrichtung darstellt;
  • 3 eine graphische Darstellung, welche eine Spannungswellenform und eine Stromwellenform in der in 1 gezeigten Vorrichtung im Falle eines Umschaltens zeigt;
  • 4 eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform darstellt;
  • 5 eine teilweise vergrößerte Querschnittsansicht, die eine Super-Junction-Struktur in der in 4 gezeigten Vorrichtung darstellt;
  • 6 eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform darstellt;
  • 7 eine teilweise vergrößerte Querschnittsansicht, die eine Super-Junction-Struktur in der in 6 gezeigten Vorrichtung darstellt;
  • 8–11 Querschnittsansichten, die ein Verfahren zur Herstellung der in 6 gezeigten Halbleitervorrichtung erläutern;
  • 12 eine Querschnittsansicht, die ein anderes Verfahren zur Herstellung der in 6 gezeigten Halbleitervorrichtung erläutert;
  • 13 eine teilweise vergrößerte Querschnittsansicht, die eine Super-Junction-Struktur in einer Halbleitervorrichtung gemäß einer vierten Ausführungsform darstellt;
  • 14 eine teilweise vergrößerte Querschnittsansicht, die eine Verarmungsschicht in der Super-Junction-Struktur in 13 darstellt;
  • 15 eine teilweise vergrößerte Querschnittsansicht, die eine Super-Junction-Struktur in einer Halbleitervorrichtung gemäß einer Modifikation der vierten Ausführungsform darstellt;
  • 16 eine Querschnittsansicht, die eine andere Halbleitervorrichtung gemäß einer ersten Modifikation der dritten Ausführungsform darstellt;
  • 17 eine Perspektivansicht, die weiter eine andere Halbleitervorrichtung gemäß einer zweiten Modifikation der dritten Ausführungsform darstellt;
  • 18 eine graphische Darstellung, die ein Verhältnis zwischen einer Abweichung der Störstellenoberflächenkonzentration und einer Durchschlagspannung zeigt;
  • 19 eine Querschnittsansicht, die eine Halbleitervorrichtung als Vergleich zur ersten Ausführungsform darstellt;
  • 20–22 teilweise vergrößerte Querschnittsansichten, die eine Verarmungsschicht in der in 19 gezeigten Vorrichtung darstellen;
  • 23 eine graphische Darstellung, die eine Spannungswellenform und eine Stromwellenform der in 19 dargestellten Vorrichtung im Falle eines Umschaltens zeigt;
  • 24 eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einem ersten, nicht zu der Erfindung gehörenden Beispiel darstellt;
  • 25 eine Querschnittsansicht, die die Vorrichtung entlang einer Linie XXV-XXV in 24 darstellt;
  • 26A und 26B Querschnittsansichten, die eine Verarmungsschicht in der in 25 gezeigten Vorrichtung darstellen;
  • 27A und 27B Querschnittsansichten, die eine Verarmungsschicht in einer Halbleitervorrichtung darstellen, welche im Vergleich zu dem ersten, nicht zu der Erfindung gehörenden Beispiel keinen Brückenabschnitt aufweist;
  • 28–29 und 31–32 Querschnittsansichten, die ein Verfahren zur Herstellung der in 25 gezeigten Vorrichtung erläutern;
  • 30 eine perspektivische Ansicht, die das Verfahren zur Herstellung der in 25 dargestellten Vorrichtung erläutert;
  • 33 eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einem zweiten, nicht zu der Erfindung gehörenden Beispiel darstellt; und
  • 34 eine Perspektivansicht, die die Halbleitervorrichtung, welche keinen Brückenabschnitt aufweist, als Vergleich zu dem ersten, nicht zu der Erfindung gehörenden Beispiel darstellt.
  • (Erste Ausführungsform)
  • Gemäß der Zeichnung wird anschließend eine erste Ausführungsform zum Verkörpern der Erfindung erläutert.
  • 1 ist eine Längsschnittansicht einer Halbleitervorrichtung in dieser Ausführungsform. Diese Halbleitervorrichtung ist ein MOSFET des vertikalen Typs, und es strömt elektrischer Strom in einer Längsrichtung. Das heißt die Längsrichtung ist eine Flussrichtung des elektrischen Stroms, und eine Querrichtung ist eine Richtung senkrecht zu der Flussrichtung des elektrischen Stroms.
  • An einem N+-Siliziumsubstrat 1 ist eine Siliziumschicht 2 ausgeformt, und an der Siliziumschicht 2 ist eine Siliziumschicht 3 des N-Typs ausgeformt. Durch diesen Laminierungsschichtstrukturkörper ist ein Halbleitersubstrat aufgebaut. In der Siliziumschicht 2 in dem Halbleitersubstrat sind in der Querrichtung ein Störstellenbereich (eine N-Spalte) 4 des N-Typs, der sich in der Längsrichtung erstreckt, und ein Störstellenbereich (eine P-Spalte) 5 des P-Typs, der sich ebenfalls in der Längsrichtung erstreckt, angrenzend und abwechselnd angeordnet. Ein Spaltenpaar (ein PN-Spaltenpaar) wird aus dem Störstellenbereich 4 des N-Typs und aus dem Störstellenbereich 5 des P-Typs gebildet. Somit ist eine Super-Junction-Struktur ausgeformt. Zum Einschaltzeitpunkt wird der Störstellenbereich 4 des N-Typs in dem PN-Spaltenpaar eine Driftschicht, und der elektrische Strom fließt. Zum Ausschaltzeitpunkt breitet sich von einer Schnittstelle bzw. Grenzfläche des Störstellenbereichs 4 des N-Typs und des Störstellenbereichs 5 des P-Typs eine Verarmungsschicht aus.
  • In der obigen Siliziumschicht 3 des N-Typs ist ein Kanalausformungsbereich 6 des P-Typs derart ausgebildet, dass er den Störstellenbereich 5 des P-Typs erreicht. In einem Oberflächenschichtabschnitt in dem Kanalausformungsbereich 6 des P-Typs ist ein Source-Bereich 7 des N-Typs ausgeformt. In einem Abschnitt, in dem der Kanalformungsbereich 6 des P-Typs an einer oberen Fläche der Siliziumschicht 3 des N-Typs freigelegt ist, ist durch einen Gate-Oxidfilm 8 als Gate-Isolationsfilm eine Gate-Elektrode 9 ausgeformt. Die Gate-Elektrode 9 ist von einem Siliziumoxidfilm 10 bedeckt. An der oberen Fläche der Siliziumschicht 3 des N-Typs ist eine Source-Elektrode 11 ausgeformt. Diese Source-Elektrode 11 ist mit dem Source-Bereich 7 und dem Kanalausformungsbereich 6 elektrisch verbunden. An einer unteren Fläche (einer rückwärtigen Fläche) des N+-Siliziumsubstrats 1 ist eine Drain-Elektrode 12 ausgeformt.
  • Der Transistor wird eingeschaltet, indem an die Gate-Elektrode 9 in einem Zustand, in welchem die Source-Elektrode 11 auf ein Erdungspotenzial eingestellt ist und an die Drain-Elektrode 12 ein positives elektrische Potenzial angelegt wird, ein positives elektrisches Potenzial angelegt wird. Zum Einschaltzeitpunkt eines Transistors fließt, wie in 1 dargestellt ist, der elektrische Strom von der Drain-Elektrode 12 zu der Source-Elektrode 11 durch das N+-Siliziumsubstrat 1, durch den Störstellenbereich 4 des N-Typs, durch einen Bereich 3 des N-Typs, durch einen Bereich (eine Invertierungsschicht), welcher zu der Gate-Elektrode 9 in dem Kanalausformungsbereich 6 gegenüberliegt, und durch den Source-Bereich 7.
  • Andererseits wird der Transistor ausgeschaltet, wenn die Gate-Elektrode 9 auf ein elektrisches Erdungspotenzial von dem EIN-Zustand des Transistors eingestellt ist (ein Zustand, in dem die Source-Elektrode 11 auf ein elektrisches Erdungspotenzial, die Drain-Elektrode 12 auf ein positives elektrisches Potenzial und die Gate-Elektrode 9 auf ein positives elektrisches Potenzial eingestellt sind). Wie in 2 dargestellt ist, ist die Verarmungsschicht von der Schnittstelle des Störstellenbereichs 4 des N-Typs und des Störstellenbereichs 5 des P-Typs ausgebreitet.
  • In dieser Ausführungsform ist eine Störstellenmenge in der Querrichtung des PN-Spaltenpaares in einem aktiven Bereich (einem Transistorausformungsbereich) des Transistors in dem Halbleitersubstrat gemäß Plätzen bzw. Orten ungleichförmig gemacht. Das heißt der Gesamtbetrag (die Menge bzw. Dosis) von Störstellen der beiden Bereiche 4, 5 ist gemäß Plätzen in der Querrichtung unterschiedlich eingestellt. Konkret sind in 1 sowohl die Breite W4 jedes Störstellenbereichs 4 des N-Typs als auch die Breite W5 des Störstellenbereichs 5 des P-Typs konstant festgelegt. Die Störstellenkonzentration des Störstellenbereichs 4 des N-Typs ist auf drei Arten, nämlich N1, N2, N3 festgelegt, und die Störstellenkonzentration des Störstellenbereichs 5 des P-Typs ist auf drei Arten, nämlich P1, P2, P3 festgelegt.
  • Daher sind die Breite W4 jedes Störstellenbereichs 4 des N-Typs und die Breite W5 jedes Störstellenbereichs 5 des P-Typs gleichmäßig festgelegt. Ferner sind die Störstellenkonzentration des Störstellenbereichs 4 des N-Typs und die Störstellenkonzentration des Störstellenbereichs 5 des P-Typs gemäß Orten in der Querrichtung unterschiedlich festgelegt. Daher ist die Störstellenmenge des PN-Spaltenpaars in der Querrichtung gemäß Orten ungleichmäßig gemacht.
  • Gemäß 2 ist eine Ausbreitungsgeschwindigkeit der Verarmungsschicht, die in dieser Figur durch eine gestrichelte Linie dargestellt ist, gemäß einem Unterschied in der Störstellenkonzentration unterschiedlich (die Ausbreitungsgeschwindigkeit ist hoch, wenn die Konzentration niedrig ist), und ein Gleichgewicht der Störstellenmengen des P-Typs und des N-Typs ist gemäß Orten unterschiedlich. Daher ist der Zeitpunkt zum vollständigen Entleeren des PN-Spaltenpaares in einer Fläche (in der Querrichtung) verschoben, und wird verhindert, dass die PN-Spalten simultan ausgeschaltet werden. Gemäß 3 wird dadurch ein Änderungsverhältnis (dl/dt) in Bezug auf einen elektrischen Strom Ids zwischen dem Drain und der Source an einem Umschaltzeitpunkt von einem EIN-Zustand in einen AUS-Zustand verringert, und kann ein Emporschnellen einer Spannung Vds zwischen dem Drain und der Source an dem Umschaltzeitpunkt vom EIN-Zustand in den AUS-Zustand verhindert werden.
  • 19 ist eine Längsquerschnittsansicht in einem Super-Junction-MOSFET zum Vergleich. In 19 ist ein PN-Spaltenpaar einer Art, das nur durch einen Störstellenbereich (eine N-Spalte) 4 des N-Typs einer Störstellenkonzentration N1 und durch einen Störstellenbereich (eine P-Spalte) 5 des P-Typs einer Störstellenkonzentration P1 gebildet wird, in einem aktiven Bereich (einem Transistorausformungsbereich) angeordnet. Durch das PN-Spaltenpaar mit dem gleichen Aufbau (N1 und P1) wird ungeachtet der Orte eine Super-Junction-Struktur hergestellt. Zum Umschaltzeitpunkt vom EIN-Zustand des Transistors in den AUS-Zustand (Ausschaltzeitpunkt) wird, wie in 20 dargestellt ist, in jedem Spaltenpaar eine Verarmungsausformung gleichermaßen vorangebracht, nachdem die Verarmungsausformung gestartet worden ist. Gemäß 21 wird die Verarmungsausformung bzw. Entleerungsausformung in jedem Spaltenpaar gleichermaßen weiter vorangebracht. Gemäß 22 wird die Verarmungsausformung in jedem Spaltenpaar simultan beendet. Gemäß 23 ist bei diesem Vorgang an dem Umschaltzeitpunkt vom EIN-Zustand in den AUS-Zustand das Änderungsverhältnis (dl/dt) in Bezug auf den elektrischen Strom Ids zwischen dem Drain und der Source groß, und es wird das Emporschnellen der Spannung Vds zwischen dem Drain und der Source erzeugt.
  • Im Gegensatz dazu wird in dieser Ausführungsform die Super-Junction-Struktur aus dem Störstellenbereich (N-Spalte) 4 des N-Typs durch N1, N2, N3 als Störstellenkonzentration und aus dem Störstellenbereich (P-Spalte) 5 des P-Typs durch P1, P2, P3 als Störstellenkonzentration hergestellt. Daher wird die Super-Junction-Struktur durch zwei oder mehr Arten von PN-Spaltenpaaren gebildet. Somit können mehrere Kombinationsarten von angrenzenden PN-Spaltenpaaren ausgebildet werden, und das Gleichgewicht der Störstellenmengen des P-Typs und des N-Typs ist in dem aktiven Bereich (dem Transistorausformungsbereich) gemäß Orten unterschiedlich. Daher kann an dem Umschaltzeitpunkt (dem Ausschaltzeitpunkt) vom EIN-Zustand des Transistors in den Aus-Zustand der Zeitpunkt zum vollständigen Entleeren des PN-Spaltenpaares innerhalb einer Transistorausformungsfläche (der Querrichtung) verschoben werden. Daher wird verhindert, dass alle Transistorzellen simultan ausgeschaltet werden. Gemäß 3 ist es daher möglich, das Emporschnellen der Spannung Vds zwischen dem Drain und der Source an dem Umschaltzeitpunkt vom EIN-Zustand in den AUS-Zustand zu verhindern. Das heißt der Zeitpunkt der perfekten Verarmungsausformung wird in den aktiven Bereich verschoben, indem die zwei oder mehr Arten von PN-Spaltenpaaren, die sich in der Störstellenmenge unterscheiden, verwendet werden. Somit wird das Änderungsverhältnis (dl/dt) in Bezug auf den elektrischen Strom Ids zwischen dem Drain und der Source verringert, und das Emporschnellen der Spannung Vds zwischen dem Drain und der Source kann verhindert werden.
  • Gemäß der obigen Ausführungsform können die folgenden Wirkungen erzielt werden.
  • In der Halbleitervorrichtung (dem MOSFET des vertikalen Typs) mit der Super-Junction-Struktur ist die Störstellenmenge des Spaltenpaares in der Querrichtung in dem aktiven Bereich der Halbleitervorrichtung gemäß Orten nicht einheitlich gemacht. Demgemäß wird der Zeitpunkt zum perfekten Entleeren des Spaltenpaares (des PN-Spaltenpaares), das durch den Störstellenbereich 4 des N-Typs und durch den Störstellenbereich 5 des P-Typs erzeugt wird, in der Querrichtung an dem Umschaltzeitpunkt (dem Ausschaltzeitpunkt) vom EIN-Zustand in den AUS-Zustand verschoben. Somit kann das Emporschnellen der Spannung an dem Umschaltzeitpunkt vom EIN-Zustand in den AUS-Zustand eingeschränkt werden.
  • In dem herkömmlichen Leistungs-MOSFET wird der Gate-Widerstand erhöht, um ein Funkrauschen einzuschränken, das an dem Umschaltzeitpunkt erzeugt wird, so dass eine Gate-Eingangswellenform gedämpft wird, um diesem Rauschen gewachsen zu sein. Die erzeugte Wärme steigt jedoch an, und die Kompaktheit eines Produktes wird eingeschränkt. Ferner wird in dem Super-Junction-MOSFET das Emporschnellen der Spannung zum Zeitpunkt einer perfekten Verarmungsausformung ein Problem. Deshalb kann nur durch eine Gate-Wellenformsteuerung eine Gegenmaßnahme gegen das Funkrauschen unternommen werden. Im Gegensatz dazu kann in einem Super-Junction-Element das Funkrauschen dadurch verringert werden, dass die Störstellenmenge des Spaltenpaares gemäß Orten nicht einheitlich gemacht wird. Ferner kann diese Verringerung realisiert werden, ohne dass die erzeugte Wärme ansteigt.
  • (Zweite Ausführungsform)
  • Anschließend wird eine zweite Ausführungsform beschrieben. Die Aufmerksamkeit wird dabei auf einen Punkt gerichtet, in dem sich diese zweite Ausführungsform von der ersten Ausführungsform unterscheidet.
  • 4 ist eine Längsquerschnittsansicht einer Halbleitervorrichtung in dieser Ausführungsform anstelle von 1. Diese Halbleitervorrichtung ist auch ein vertikaler MOSFET, und sie weist die Super-Junction-Struktur auf.
  • Sowohl die Breite W4 jedes Störstellenbereichs 4 des N-Typs als auch die Breite W5 des Störstellenbereichs 5 des P-Typs sind konstant festgelegt. Die Störstellenkonzentration des Störstellenbereichs 4 des N-Typs ist auf drei Arten N1, N2, N3 festgelegt, und die Störstellenkonzentration des Störstellenbereichs 5 des P-Typs ist auf eine Art P1 festgelegt. Das heißt 4 unterscheidet sich von 1 darin, dass die Konzentration des Störstellenbereichs (der N-Spalte) 4 des N-Typs drei Arten N1, N2, N3 und die Konzentration des Störstellenbereichs (der P-Spalte) 5 des P-Typs eine Art P1 aufweist.
  • Somit ist sowohl die Breite W4 jedes Störstellenbereichs 4 des N-Typs als auch die Breite W5 jedes Störstellenbereichs 5 des P-Typs gleichmäßig festgelegt. Ferner ist die Störstellenkonzentration Störstellenbereichs 5 des P-Typs gleichmäßig festgelegt, und ist die Störstellenkonzentration des Störstellenbereichs 4 des N-Typs gemäß Orten in der Querrichtung unterschiedlich festgelegt. Daher ist die Störstellenmenge in der Querrichtung des Spaltenpaares gemäß Orten uneinheitlich gemacht.
  • Gemäß 5 kann an dem Umschaltzeitpunkt (dem Ausschaltzeitpunkt) vom EIN-Zustand des Transistors zum AUS-Zustand in Bezug auf das Ausbreiten einer Verarmungsschicht, die in dieser Figur durch eine gestrichelte Linie dargestellt ist, der Zeitpunkt zum perfekten Entleeren des PN-Spaltenpaares innerhalb einer Transistorausformungsfläche (der Querrichtung) verschoben werden. Daher kann das Emporschnellen der Spannung an dem Umschaltzeitpunkt vom EIN-Zustand in den AUS-Zustand eingeschränkt werden.
  • Somit kann ebenfalls die Störstellenkonzentration nur des Störstellenbereichs (der N-Spalte) 4 des N-Typs verändert werden, oder es kann auch die Störstellenkonzentration nur des Störstellenbereichs (der P-Spalte) 5 des P-Typs verändert werden.
  • (Dritte Ausführungsform)
  • Anschließend wird eine dritte Ausführungsform beschrieben. Die Aufmerksamkeit wird dabei auf einen Punkt gerichtet, in dem sich diese dritte Ausführungsform von der ersten Ausführungsform unterscheidet.
  • 6 ist eine Längsquerschnittsansicht einer Halbleitervorrichtung in dieser Ausführungsform anstelle von 1. Diese Halbleitervorrichtung ist auch ein MOSFET des vertikalen Typs, und sie weist die Super-Junction-Struktur auf.
  • Die Störstellenkonzentration des Störstellenbereichs 4 des N-Typs ist auf eine Art N1 festgelegt, und die Störstellenkonzentration des Störstellenbereichs 5 des P-Typs ist auf eine Art P1 festgelegt. Die Breite W5 jedes Störstellenbereichs 5 des P-Typs ist konstant festgelegt, und die Breite W4 des Störstellenbereichs 4 des N-Typs ist auf drei Arten festgelegt.
  • Somit ist sowohl die Störstellenkonzentration jedes Störstellenbereichs 4 des N-Typs als auch die Störstellenkonzentration jedes Störstellenbereichs 5 des P-Typs gleichmäßig festgelegt. Ferner ist die Breite W5 jedes Störstellenbereichs 5 des P-Typs gleichmäßig festgelegt, und ist die Breite W4 des Störstellenbereichs 4 des N-Typs gemäß Orten in der Querrichtung unterschiedlich festgelegt. Daher ist die Störstellenmenge in der Querrichtung des Spaltenpaares gemäß Stellen uneinheitlich gemacht.
  • Gemäß 7 kann somit an dem Umschaltzeitpunkt (dem Ausschaltzeitpunkt) vom EIN-Zustand des Transistors in den AUS-Zustand in Bezug auf das Ausbreiten einer Verarmungsschicht, die in dieser Figur durch eine gestrichelte Linie dargestellt ist, der Zeitpunkt zum perfekten Entleeren des PN-Spaltenpaares innerhalb einer Transistorausformungsfläche (der Querrichtung) verschoben werden. Daher kann das Emporschnellen der Spannung an dem Umschaltzeitpunkt vom EIN-Zustand in den AUS-Zustand eingeschränkt werden.
  • Als nächstes wird ein Herstellungsverfahren des Halbleitersubstrats mit dieser Super-Junction-Struktur erläutert.
  • Wie in 8 dargestellt ist, wird ein Siliziumwafer 20 des N-Typs als Halbleitersubstrat des N-Typs bereit gestellt. Wie in 9 dargestellt ist, wird in Bezug auf diesen Wafer ein Graben 22 dadurch ausgeformt, dass unter Verwendung einer Maske 21 in einer Waferfläche ein Ionenätzen durchgeführt wird. Beim Ausformen des Grabens wird eine Ausnehmungsbreite Wt des Grabens 22 so festgelegt, dass sie gleichförmig ist (sie wird konstant festgelegt), und eine restliche Breite Ws wird auf zwei oder mehr Arten festgelegt.
  • Wie in 10 dargestellt ist, wird anschließend an dem Siliziumwafer 20 des N-Typs ein Epitaxiefilm 23 des P-Typs ausgeformt, und wird der Graben 22 durch den Epitaxiefilm 23 verdeckt bzw. in diesen eingebettet. Anschließend wird eine Hauptflächenseite (eine obere Flächenseite) des Siliziumwafers 20 des N-Typs, das heißt die obere Flächenseite des Epitaxiefilmes 23, poliert und abgeflacht. Dieses Polieren wird solange durchgeführt, bis der Siliziumwafer 20 freiliegt. Gemäß 11 wird ferner an der oberen Fläche des Siliziumwafers 20 des N-Typs ein Epitaxiefilm 24 des N-Typs ausgeformt. Anstelle der Ausbildung des Epitaxiefilms 24 des N-Typs an der oberen Fläche des Siliziumwafers 20 des N-Typs kann auch eine Oberflächensiliziumschicht des N-Typs durch Ionenimplantation an der oberen Fläche des Siliziumwafers 20 des N-Typs ausgeformt werden.
  • Ferner wird eine hintere Fläche (eine untere Fläche) des Siliziumwafers 20 des N-Typs bis zu einem Nahbereich des Grabens 22 poliert, und wird ein N+-Siliziumsubstrat an dieser Polierfläche angebracht bzw. an diese angeheftet. Anstelle des Polierens der hinteren Fläche des Siliziumwafers 20 des N-Typs und des Anbringens des N+-Siliziumsubstrats kann auch an der hinteren Fläche des Siliziumwafers 20 des N-Typs eine N+-Siliziumschicht dadurch ausgeformt werden, dass Ionen von der hinteren Fläche (der unteren Fläche) des Siliziumwafers 20 des N-Typs implantiert werden.
  • Ein MOSFET des vertikalen Typs, der in 6 dargestellt ist, wird dadurch hergestellt, dass das Halbleitersubstrat (das Halbleitersubstrat mit der Super-Junction-Struktur) verwendet wird, welches auf diese Art und Weise ausgebildet worden ist. Das heißt es sind ein Kanalausformungsbereich 6 des P-Typs, ein Source-Bereich 7 des N-Typs, ein Gate-Oxidfilm 8, eine Gate-Elektrode 9, ein Siliziumoxidfilm 10, eine Source-Elektrode 11 und eine Drain-Elektrode 12 ausgeformt. Somit ist der Super-Junction-MOSFET von 6 vollständig aufgebaut.
  • Wie in 12 dargestellt ist, kann als anderes Herstellungsverfahren ein PN-Spaltenpaar auch dadurch hergestellt werden, dass unter Verwendung der Ionenimplantation (und -diffusion) wiederholt Epitaxiefilme 4a, 4b, 4c, 4d, 4e des N-Typs und der Störstellenbereich 5 des P-Typs ausgebildet werden. Das heißt der Epitaxiefilm 4a des N-Typs wird an dem N+-Siliziumsubstrat 1 ausgebildet, und der Störstellenbereich 5 des P-Typs wird in einem bestimmten Bereich dieses Epitaxiefilms 4a des N-Typs ausgebildet. Anschließend wird der Epitaxiefilm 4b des N-Typs an den Epitaxiefilm 4a des N-Typs ausgeformt, und der Störstellenbereich 5 des P-Typs wird in diesem Epitaxiefilm 4b des N-Typs ausgeformt. Daraufhin wird dieser Vorgang wiederholt, und der Störstellenbereich 4 des N-Typs und der Störstellenbereich 5 des P-Typs werden in der Längsrichtung ausgedehnt und angeordnet.
  • Anstatt dass die restliche Breite Ws in 9 geändert wird, kann ferner ebenfalls die Ausnehmungsbreite Wt verändert werden. Das heißt die restliche Breite Ws kann auch so festgelegt sein, dass sie vereinheitlicht ist (konstant festgelegt ist), und die Ausnehmungsbreite Wt des Grabens 22 kann auch auf zwei oder mehr Arten festgelegt sein.
  • (Vierte Ausführungsform)
  • Anschließend wird eine vierte Ausführungsform erläutert. Das Augenmerk wird dabei auf einen Punkt gerichtet, in dem sich diese vierte Ausführungsform von der ersten Ausführungsform unterscheidet.
  • 13 zeigt ein PN-Spaltenpaar in dieser Ausführungsform. Die anderen Aufbauten sind die gleichen wie in 1, und ihre Erläuterungen sind daher weggelassen.
  • In den ersten bis dritten Ausführungsformen wird die Dosis bzw. Menge in einer Spalteneinheit (einer Störstellenbereicheinheit) geändert. In dieser Ausführungsform hingegen wird in der Längsrichtung in einer Spalte ein Unterschied bei der Störstellenmenge erzeugt. Das heißt die Störstellenmenge des Spaltenpaares in der Längsrichtung (in der Flussrichtung eines elektrischen Stromes) Z in dem aktiven Bereich der Halbleitervorrichtung ist nicht gemäß Orten (d. h. einer Tiefe) einheitlich gemacht.
  • Konkret ist sowohl die Störstellenkonzentration des Störstellenbereichs 4 des N-Typs auf eine Art N1 und die Störstellenkonzentration des Störstellenbereichs 5 des P-Typs auf eine Art P1 festgelegt. Die Breite W4 (Z) in der Längsrichtung Z ist in Bezug auf den Störstellenbereich 4 des N-Typs in einem unteren Endabschnitt die breiteste, und sie verengt sich zu einer oberen Seite hin linear. Die Breite W5 (Z) in der Längsrichtung Z in Bezug auf den Störstellenbereich 5 des P-Typs ist in einem unteren Endabschnitt die engste, und sie verbreitert sich zu einer oberen Seite hin linear.
  • Somit ist sowohl die Störstellenkonzentration jedes Störstellenbereichs 4 des N-Typs als auch die Störstellenkonzentration jedes Störstellenbereichs 5 des P-Typs gleichmäßig festgelegt. Ferner sind die Breite W4 in der Längsrichtung in Bezug auf den Störstellenbereich 4 des N-Typs und die Breite W5 in der Längsrichtung in Bezug auf den Störstellenbereich 5 des P-Typs gemäß Orten (einer Tiefe) in der Längsrichtung unterschiedlich festgelegt. Somit ist die Störstellenmenge in der Längsrichtung des Spaltenpaares Orten uneinheitlich gemacht.
  • Wie in 14 dargestellt ist, kann somit an dem Umschaltzeitpunkt (dem Ausschaltzeitpunkt) vom EIN-Zustand des Transistors in den AUS-Zustand in Bezug auf das Ausbreiten einer Verarmungsschicht, die in dieser Figur durch eine gestrichelte Linie dargestellt ist, der Zeitpunkt zum perfekten Entleeren des PN-Spaltenpaares gemäß der Strömungsrichtung eines elektrischen Stromes verschoben werden. Daher wird das Änderungsverhältnis des elektrischen Stromes an dem Umschaltzeitpunkt vom EIN-Zustand in den AUS-Zustand verringert, und kann das Emporschnellen der Spannung eingeschränkt werden.
  • Wie anstelle von 13 in 15 dargestellt ist, können sowohl die Breite in der Längsrichtung des Störstellenbereichs 4 des N-Typs als auch die Breite in der Längsrichtung des Störstellenbereichs 5 des P-Typs gemäß Orten (einer Tiefe) in der Längsrichtung unterschiedlich festgelegt sein. Ferner kann die Breite (die Breite in der Querrichtung des Störstellenbereichs 5 des P-Typs in 15) in jedem der Bereiche 4, 5 (in jedem Störstellenbereich 5 des P-Typs in 15) in der Querrichtung in Bezug auf die Bereiche 4, 5 ebenfalls unterschiedlich festgelegt sein. In 15 ist die Breite in der Querrichtung des Störstellenbereichs 5 des P-Typs in jedem Bereich 5 unterschiedlich festgelegt. Es kann jedoch die Breite in der Querrichtung des Störstellenbereichs 4 des N-Typs in jedem Bereich 4 auch unterschiedlich festgelegt sein, oder es kann die Breite in der Querrichtung in Bezug auf sowohl den Störstellenbereich 4 des N-Typs als auch auf den Störstellenbereich 5 des P-Typs in beiden jeweiligen Bereichen 4, 5 unterschiedlich festgelegt sein.
  • Die obige Ausführungsform kann ebenfalls wie folgt bestimmt werden.
  • Als der Siliziumwafer in 1 können ebenfalls ein Epitaxiewafer, der durch Laminieren einer Siliziumschicht 2 einer geringen Störstellenkonzentration in einem Siliziumsubstrat 1 mit einer hohen Störstellenkonzentration ausgeformt wird, ein Bulk-Substrat und dergleichen verwendet werden.
  • Ferner kann als Herstellungsverfahren für die PN-Spalte (für den Störstellenbereich 4 des N-Typs und den Störstellenbereich 5 des P-Typs) der Graben auch dadurch eingebettet werden, dass von einer Grabenseitenwandung nach der Grabenausformung Ionen implantiert werden. Als Herstellungsverfahren für die PN-Spalte kann ebenfalls ein Verfahren verwendet werden, bei dem nach der Grabenausformung ein mit Störstellen dotiertes Material (z. B. Oxid) in den Graben eingebettet wird und die Störstellen durch eine Wärmebehandlung von dem mit Störstellen dotierten Material zu einer Grabenseitenwandungsseite diffundieren. Andererseits kann als Herstellungsverfahren für die PN-Spalte die Spalte auch nur durch Ionenimplantation und -diffusion erzeugt werden, ohne dass der Graben ausgebildet wird.
  • Als Verfahren zum Ungleichförmigmachen der Störstellenmenge des Spaltenpaares in einer Richtung senkrecht zu der Flussrichtung des elektrischen Stromes gemäß Orten, kann wenigstens die Breite W4 des Störstellenbereichs 4 des N-Typs, die Breite W5 des Störstellenbereichs 5 des P-Typs, die Störstellenkonzentration des Störstellenbereichs 4 des N-Typs oder die Störstellenkonzentration des Störstellenbereichs 5 des P-Typs im weiten Sinne gemäß Orten in der Richtung senkrecht zu der Flussrichtung des elektrischen Stromes unterschiedlich festgelegt sein.
  • Als Beispiel wurde ein MOSFET des planaren Typs erläutert, aber es werden ähnliche Wirkungen ebenfalls bei einem konkaven Typ und einem Grabentyp erzielt. 16 zeigt ein Beispiel im Falle eines MOSFET des Graben-Gate-Typs. In 16 ist in einem Oberflächenschichtabschnitt einer Siliziumschicht 30 des P-Typs ein Source-Bereich 31 des N-Typs ausgeformt. In der Siliziumschicht 30 des P-Typs ist ein Graben 32 derart ausgeformt, dass er durch den Source-Bereich 31 und durch die Siliziumschicht 33 des P-Typs hindurchgeht. In dem Graben 32 ist durch einen Gate-Oxidfilm 33 eine Gate-Elektrode 34 ausgeformt. Die Gate-Elektrode 34 ist mit einem Siliziumoxidfilm 35 bedeckt, und daran ist eine Source-Elektrode 36 ausgeformt. Ferner ist an der rückwärtigen Fläche des Substrates 1 eine Drain-Elektrode 37 ausgeformt.
  • Darüber hinaus können die obigen Ausführungsformen ebenfalls bei einem lateralen MOSFET verwendet werden. 17 zeigt ein Beispiel in dem Falle des lateralen MOSFET. In 17 ist in einem Oberflächenschichtabschnitt an der oberen Fläche eines Siliziumsubstrats 40 des N-Typs ein Kanalausformungsbereich 41 des P-Typs ausgeformt. In einem Oberflächenschichtabschnitt in diesen Kanalausformungsbereich 41 ist ein Source-Bereich 42 des N-Typs ausgeformt. Durch einen Gate-Oxidfilm 43 ist in einem freigelegten Teil des Kanalausformungsbereichs 41 an der oberen Fläche des Substrats 40 eine Gate-Elektrode 44 ausgeformt. Ferner ist in einem Oberflächenschichtabschnitt an einer Position, die von dem Kanalausformungsbereich 41 des P-Typs getrennt ist, an der oberen Fläche des Siliziumsubstrats 40 des N-Typs ein N+-Drain-Bereich 45 ausgebildet. Der Kanalausformungsbereich 41 des P-Typs und der N+-Drain-Bereich 45 sind jeweils bandförmig und an einem bestimmten Abstand parallel ausgeformt.
  • In einem Oberflächenschichtabschnitt an der oberen Seite des Siliziumsubstrats 40 des N-Typs sind zwischen dem Kanalausformungsbereich 41 des P-Typs und dem N+-Drain-Bereich 45 ein Störstellenbereich 46 des N-Typs, der sich in der Querrichtung erstreckt (in der Flussrichtung eines elektrischen Stromes), und ein Störstellenbereich 47 des P-Typs, der sich ebenfalls in der Querrichtung erstreckt (der Flussrichtung des elektrischen Stroms), angrenzend und abwechselnd angeordnet.
  • Hier sind beispielsweise die Störstellenkonzentration jedes Störstellenbereichs 46 des N-Typs und die Störstellenkonzentration jedes Störstellenbereichs 47 des P-Typs gleichförmig festgelegt. Die Breite W46 jedes Störstellenbereichs 46 des N-Typs ist gleichmäßig festgelegt, und die Breite W47 des Störstellenbereichs 47 des P-Typs ist gemäß Orten in der Querrichtung (insbesondere in Richtung Y in 17) unterschiedlich festgelegt. Somit ist die Störstellenmenge in der Querrichtung (insbesondere in Richtung Y in 17) des Spaltenpaares gemäß Orten uneinheitlich gemacht.
  • Die obigen Ausführungsformen können zusätzlich zu einem MOSFET auch bei einem IGBT (Insulated Gate Bipolar Transistor) und einer Diode verwendet werden.
  • Bisher sind der erste elektrische Leitfähigkeitstyp der N-Typ und der zweite elektrische Leitfähigkeitstyp der P-Typ. Es können jedoch auch umgekehrt der erste elektrische Leitfähigkeitstyp der P-Typ und der zweite elektrische Leitfähigkeitstyp der N-Typ sein.
  • Anschließend wird auf die Optimierung der Störstellenmenge Bezug genommen, wenn die Störstellenmenge gemäß Orten ungleichförmig gemacht wird.
  • 18 zeigt das Verhältnis der Störstellenmenge und einer Elementhaltespannung.
  • In 18 werden Strukturen 1 und 2 verwendet, die unterschiedliche Elementstrukturen haben, und es wird eine Haltespannungsmessung durchgeführt, indem die Störstellenmenge in den Strukturen 1, 2 unterschiedlich festgelegt ist (als die Strukturen 1 und 2 sind zum Beispiel die Struktur von 4 und die Struktur von 6 festgelegt). Genauer gesagt wird die Haltespannungsmessung in einer Halbleitervorrichtung durchgeführt, in der alle Abschnitte, die auf drei Arten von Konzentrationen, nämlich N1, N2, N3 in der Struktur von 4 eingestellt worden sind, auf die Konzentration N1 eingestellt sind. Die Haltespannungsmessung wird in einer Halbleitervorrichtung durchgeführt, in der all diese Abschnitt auf die Konzentration N2 eingestellt sind. Die Haltespannungsmessung wird in einer Halbleitervorrichtung durchgeführt, in der all diese Abschnitte auf die Konzentration N3 eingestellt sind. Beispielsweise in der Struktur von 6 wird die Haltespannungsmessung in einer Halbleitervorrichtung durchgeführt, in der alle Abschnitte, die auf drei Arten von Weiten, nämlich W4 (eng), W4 (mittel) und W4 (breit) festgelegt worden sind, in der Struktur von 6 auf die Breite W4 (eng) festgelegt sind. Die Haltespannungsmessung wird in einer Halbleitervorrichtung durchgeführt, in der all diese Abschnitte auf die Breite W4 (mittel) festgelegt sind. Die Haltespannungsmessung wird in einer Halbleitervorrichtung durchgeführt, in der all diese Abschnitte auf die Breite W4 (breit) eingestellt sind.
  • In 18 wird die Elementehaltespannung sogar dann verringert, wenn die Elementehaltespannung positiv und negativ verschoben wird, d. h. von der Störstellenmenge, mit der eine maximale Elementehaltespannung erzielt wird, entweder zu einer Seite mit einer hohen Störstellenmenge oder zu einer Seite mit einer geringen Störstellenmenge. Demgemäß sind Eigenschaften einer Symmetrie von Links zu Rechts gezeigt. Diese Tendenz ist sogar die gleiche, wenn die Elementestruktur verändert wird.
  • Wenn die Störstellenmenge auf zwei Typen festgelegt ist, wird daher die Störstellenmenge, die eine maximale Haltespannung erreicht, auf einen Bezug festgelegt, und werden zwei Punkte selektiv bestimmt, die um den gleichen Betrag positiv und negativ verschoben sind und ungefähr die gleiche Haltespannung aufweisen. In 18 sind beispielsweise die Störstellenmengen α1, α2 von zwei Typen um den gleichen Betrag von der Störstellenmenge, die eine maximale Haltespannung erreicht, positiv und negativ verschoben und festgelegt. Somit kann ein Hochschnellen einer Spannung zum Ausschaltzeitpunkt verringert werden, ohne dass die Elementehaltespannung lokal verringert wird. Das heißt, wenn nur die Elementehaltespannung gemäß Orten verringert wird, ist es möglich, dass zu einem Durchschlagzeitpunkt eine elektrische Stromkonzentration verursacht wird, und dies führt zu einem Elementedurchschlag. Die Konzentration des elektrischen Stroms wird jedoch vermieden, und das Elementedurchschlagen an dem Durchschlagzeitpunkt kann verhindert werden, ohne dass der elektrische Strom konzentriert wird, indem selektiv zwei Punkte bestimmt werden, die ungefähr die gleiche Haltespannung haben.
  • Wenn die Störstellenmenge auf zwei Typen oder mehr festgelegt ist, wird die Störstellenmenge selektiv aus zwei Punkten, die um den gleichen Betrag positiv und negativ verschoben worden sind, und aus einem Bereich, der sich zwischen diesen zwei Punkten befindet, bestimmt. Beispielsweise sind in 18 konkret in Bezug auf drei Typen von Störstellenmengen α1, α2, α3 die Störstellenmengen α1, α2 um den gleichen Betrag von der Störstellenmenge, die eine maximale Haltespannung erreicht, positiv und negativ verschoben und festgelegt. Die Störstellenmenge α3 ist in einem Bereich, der zwischen den Störstellenmengen α1, α2 angeordnet ist, festgelegt. Die Störstellenmenge α3 ist vorzugsweise zentral in dem Bereich festgelegt, der zwischen den Störstellenmengen α1, α2 angeordnet ist. Ähnlich sind in 18 in Bezug auf vier Typen von Störstellenmengen β1, β2, β3, β4 die Störstellenmengen β1, β2 um den gleichen Betrag von der Störstellenmenge, die eine maximale Haltespannung erreicht, positiv und negativ verschoben und festgelegt. Die Störstellenmengen β3, β4 sind in einem Bereich zwischen den Störstellenmengen β1, β2 angeordnet ist. Die Störstellenmengen β3, β4 sind vorzugsweise so festgelegt, dass sie Störstellenmengen werden, die in dem Bereich dreimal geteilt sind, der zwischen den Störstellenmengen β1, β2 angeordnet ist. Ebenso sind in 18 in Bezug auf fünf Typen von Störstellenmengen α1, α2, α3, α4, α5 die Störstellenmengen α1, α2 um den gleichen Betrag von der Störstellenmenge positiv und negativ verschoben, die eine maximale Haltespannung erreicht, und festgelegt. Die Störstellenmengen α3, α4, α5 sind in einem Bereich festgelegt, der zwischen den Störstellenmengen α1, α2 angeordnet ist. Die Störstellenmengen α3, α4, α5 sind vorzugsweise so festgelegt, dass sie Störstellenmengen werden, die in dem Bereich viermal geteilt sind, der zwischen den Störstellenmengen α1, α2 angeordnet ist.
  • Die drei oder mehr Arten weisen auch eine Art auf, die kontinuierlich verändert wird.
  • Wie oben erwähnt, ist es in jeder bisher beschriebenen Ausführungsform möglich, zu verhindern, dass die Elementehaltespannung lokal verringert wird, wenn die Störstellenmenge auf zwei Arten festgelegt ist, um die Störstellenmenge gemäß Orten nicht einheitlich zu machen, und Störstellenmengen, welche einen gleichen Verschiebebetrag aufweisen, sind an einer Seite einer hohen Störstellenmenge und an einer Seite einer geringen Störstellenmenge in Bezug auf die Störstellenmenge, welche eine maximale Haltespannung erreicht, festgelegt. In jeder bisher beschriebenen Ausführungsform ist es ferner möglich, zu verhindern, dass die Elementehaltespannung lokal verringert wird, wenn die Störstellenmenge auf drei oder mehr Arten festgelegt ist, um die Störstellenmenge gemäß Orten nicht zu vereinheitlichen, und Störstellenmengen, die einen gleichen Verschiebebetrag aufweisen, sind auf der Seite einer hohen Störstellenmenge und auf der Seite einer geringen Störstellenmenge in Bezug auf die Störstellenmenge, die eine maximale Haltespannung erreicht, festgelegt, und die verbleibenden Störstellenmengen sind in einem Bereich festgelegt, der dazwischen angeordnet ist.
  • (Erstes, nicht zur Erfindung gehörendes Beispiel)
  • Gemäß der Zeichnung wird anschließend ein erstes, nicht zur Erfindung gehörendes Beispiel einer Halbleitervorrichtung erläutert.
  • 24 ist eine Längsschnittansicht der Halbleitervorrichtung in diesem ersten, nicht zur Erfindung gehörenden Beispiel. Diese Halbleitervorrichtung ist ein MOSFET des vertikalen Typs, und elektrischer Strom fließt in einer Längsrichtung. Das heißt die Längsrichtung ist eine Flussrichtung des elektrischen Stroms, und die Querrichtung ist eine Richtung senkrecht zu der Flussrichtung des elektrischen Stroms.
  • 25 ist eine Querschnittsansicht an einer Linie XXV-XXV von 24 und zeigt die Struktur eines Querschnitts in einem Super-Junction-Strukturabschnitt.
  • In 24 ist an einem N+-Siliziumsubstrat 1 eine Siliziumschicht 2 ausgeformt, und an der Siliziumschicht 2 ist eine Siliziumschicht 3 des N-Typs ausgeformt. Durch diesen Laminierungsschichtstrukturkörper wird ein Halbleitersubstrat hergestellt. In der Siliziumschicht 2 in dem Halbleitersubstrat sind in der Querrichtung ein Störstellenbereich (eine N-Spalte) 4 des N-Typs, der sich in der Längsrichtung erstreckt, und ein Störstellenbereich (eine P-Spalte) 5 des P-Typs, der sich ebenfalls in der Längsrichtung erstreckt, angrenzend und abwechselnd angeordnet. Aus dem Störstellenbereich 4 des N-Typs und dem Störstellenbereich 5 des P-Typs wird ein Spaltenpaar (PN-Spaltenpaar) hergestellt. Somit ist eine Super-Junction-Struktur ausgeformt. An einem Einschaltzeitpunkt wird der Störstellenbereich 4 des N-Typs in dem PN-Spaltenpaar eine Driftschicht, und elektrischer Strom fließt. An einem Einschaltzeitpunkt breitet sich von einer Schnittstelle des Störstellenbereichs 4 des N-Typs und des Störstellenbereichs 5 des P-Typs eine Verarmungsschicht aus.
  • In der obigen Siliziumschicht 3 des N-Typs ist ein Kanalausformungsbereich 6 des P-Typs derart ausgeformt, dass er den Störstellenbereich 5 des P-Typs erreicht. In einem Oberflächenschichtabschnitt in dem Kanalausformungsbereich 6 des P-Typs ist ein Source-Bereich 7 des N-Typs ausgeformt. In einem Teil zum Freilegen des Kanalausformungsbereichs 6 des P-Typs an einer oberen Fläche der Siliziumschicht 3 des N-Typs ist durch einen Gate-Oxidfilm 8 als Gate-Isolationsfilm eine Gate-Elektrode 9 ausgeformt. Die Gate-Elektrode 9 ist mit einem Siliziumoxidfilm 10 bedeckt. An der oberen Fläche der Siliziumschicht 3 des N-Typs ist eine Source-Elektrode 11 ausgeformt. Diese Source-Elektrode 11 ist mit dem Source-Bereich 7 und dem Kanalausformungsbereich 6 elektrisch verbunden. An einer unteren Fläche (rückwärtigen Fläche) des N+-Siliziumsubstrats 1 ist eine Drain-Elektrode 12 ausgeformt.
  • Der Transistor wird dadurch eingeschaltet, dass an die Gate-Elektrode 9 in einem Zustand, in dem die Source-Elektrode 11 auf ein elektrischer Erdungspotenzial eingestellt ist und an die Drain-Elektrode 12 ein positives elektrisches Potenzial angelegt wird, ein positives elektrisches Potenzial angelegt wird. Wie in 24 dargestellt ist, fließt zum Einschaltzeitpunkt des Transistors der elektrische Strom von der Drain-Elektrode 12 zu der Source-Elektrode 11 durch das N+-Siliziumsubstrat 1, durch den Störstellenbereich des N-Typs, durch einen Bereich 3 des N-Typs, durch einen Teil (eine Invertierungsschicht), der zu der Gate-Elektrode 9 in dem Kanalausformungsbereich 6 entgegengesetzt liegt, und durch den Source-Bereich 7.
  • Andererseits wird der Transistor ausgeschalten, wenn die Gate-Elektrode 9 von dem EIN-Zustand des Transistors (einem Zustand, in dem die Source-Elektrode 11 auf ein elektrisches Erdungspotenzial, die Drain-Elektrode 12 auf ein positives elektrisches Potenzial und die Gate-Elektrode 9 auf ein positives elektrisches Potenzial eingestellt sind) auf ein elektrisches Erdungspotenzial eingestellt ist. Die Verarmungsschicht breitet sich von der Schnittstelle des Störstellenbereichs 4 des N-Typs und dem Störstellenbereich 5 des P-Typs aus.
  • Wie in 25 dargestellt ist, sind in diesem ersten, nicht zur Erfindung gehörenden Beispiel ein Störstellenbereich (eine N-Spalte) 4 des N-Typs und ein Störstellenbereich (eine P-Spalte) 5 des P-Typs, die in einem aktiven Bereich des Transistors ein Spaltenpaar bilden, im Querschnitt bandförmig ausgebildet und in der gleichen Richtung (in der Y-Richtung) abwechselnd parallel angeordnet. Ferner sind die Störstellenbereiche (die N-Spalte) 4 des N-Typs, die aneinander angrenzen, zueinander überbrückt. Das heißt in Bezug auf die angrenzenden Störstellenbereiche (N-Spalte) 4 des N-Typs ist in einem bestimmten Abstand ein Brückenabschnitt 213 von konstanter Breite ausgeformt. Insbesondere ist der Brückenabschnitt 213 in einem Chip, d. h. in einer Ebene X-Y von 25, regelmäßig angeordnet. Darüber hinaus ist die Breite Wb des Brückenabschnitts 213 auf die Breite Wa des Störstellenbereichs 5, der zwischen den überbrückten Störstellenbereichen 4 angeordnet ist, oder auf weniger festgelegt (Wb ≤ Wa). Ferner sind mehrere Brückenabschnitte 213 in einer Ausdehnungsrichtung (der Richtung Y) des Störstellenbereichs 4 in Bezug auf die angrenzenden Störstellenbereiche 4 angeordnet, und die Länge L zwischen dem Brückenabschnitten 213 ist gemäß Orten unterschiedlich festgelegt. Das heißt in 25 ist das Anordnungsintervall des Brückenabschnitts 213 auf die Längen L1, L2, L3 festgelegt (L1 ≤ L2 ≤). Somit wird die Störstellenmenge (der Gesamtbetrag der Störstellen der Bereiche 4, 5) in der Querrichtung des P-N Spaltenpaares periodisch verändert.
  • Wenn kein Brückenabschnitt 213 angeordnet ist (wenn keine angrenzenden Störstellenbereiche 4 des N-Typs überbrückt sind), wie in 27A gezeigt ist, wird die Verarmungsausformung in dem Spaltenpaar zum Umschaltzeitpunkt (zum Ausschaltzeitpunkt) vom EIN-Zustand des Transistors zum AUS-Zustand vorangetrieben. Wie in 27B dargestellt ist, ist die Verarmungsausformung in dem Spaltenpaar simultan vervollständig (die Verarmungsausbildung wird sofort durchgeführt). Gemäß 23 ist in diesem Betrieb an dem Umschaltzeitpunkt vom EIN-Zustand in den AUS-Zustand ein Änderungsverhältnis (dl/dt) in Bezug auf einen elektrischen Strom Ids zwischen einem Drain und einer Source groß, und das Hochschnellen der Spannung Vds zwischen dem Drain und der Source wird erzeugt.
  • Im Gegensatz dazu ist in diesem ersten, nicht zur Erfindung gehörenden Beispiel der Brückenabschnitt 213 angeordnet (die angrenzenden Störstellenbereiche 4 des N-Typs sind überbrückt), und wird die Verarmungsausformung in dem Spaltenpaar an dem Umschaltzeitpunkt (dem Ausschaltzeitpunkt) vom EIN-Zustand des Transistors zum AUS-Zustand vorangetrieben, wie in 26A dargestellt ist. Gemäß 26B wird in dem Spaltenpaar keine Verarmungsausformung simultan vervollständigt. In einem Bereich S, der in dem Brückenabschnitt 213 durch Schraffieren dargestellt ist, wird keine Verarmungsausformung vervollständigt, wenn die Verarmungsausformung in anderen Bereichen vervollständigt ist (der Zeitpunkt der perfekten Verarmungsausformung wird in dem Chip absichtlich verschoben). Somit kann an dem Umschaltzeitpunkt (dem Ausschaltzeitpunkt) vom EIN-Zustand des Transistors zum AUS-Zustand der Zeitpunkt zum perfekten Entleeren des PN-Spaltenpaares in einer Transistorfläche gesteuert werden. Wie in 3 dargestellt ist, wird daher das Änderungsverhältnis (dl/dt) in Bezug auf den elektrischen Strom Ids zwischen dem Drain und der Source verringert, und das Hochschnellen der Spannung Vds zwischen dem Drain und der Source an dem Umschaltzeitpunkt vom EIN-Zustand zum AUS-Zustand kann verhindert werden.
  • Das heißt die Störstellenmenge des PN-Spaltenpaares ist in dem Brückenabschnitt 213 und in ihrem Umfang durch Ausformen des Brückenabschnitts 213 im Ungleichgewicht, und der Zeitpunkt der Verarmungsausformung ist unterschiedlich. Es wird verhindert, dass die perfekte Verarmungsausformung in einer Elementfläche sogleich durchgeführt wird. Ferner kann eine Rauscherzeugung an dem Umschaltzeitpunkt verhindert werden, und die Rückgewinnungseigenschaften und ein Durchschlagswiderstandswert einer eingebauten Diode können verbessert werden.
  • Als Nächstes wird ein Herstellungsverfahren des Halbleitersubstrats mit dieser Super-Junction-Struktur erläutert.
  • Wie in 28 gezeigt ist, wird ein Siliziumwafer 20 des N-Typs als Halbleitersubstrat des N-Typs bereitgestellt. Wie in 29 dargestellt ist, wird in der gleichen Richtung (in Richtung Y von 25) an einer konstanten restlichen Breite Ws durch Ausführen eines Ätzens (eines Trockenätzens oder Nassätzens) unter Verwendung einer Maske 21 in einer Waferfläche in Bezug auf den Wafer 20 ein Graben 22 mit einer konstanten Ausnehmungsbreite Wa ausgeformt. Wenn der Graben ausgeformt ist, ist er so ausgeformt, dass er in einer Tiefenrichtung (der Richtung Y von 25) die Länge eines Transistorbereichs oder mehr hat.
  • Wie in 30 dargestellt ist, wird in diesem ersten, nicht zur Erfindung gehörenden Beispiel in einem Ausformungsvorgang des Grabens 22 dieser parallel so angeordnet, dass er sich intermittierend erstreckt, und der Brückenabschnitt 213, d. h. ein Bereich, an dem kein Graben erzeugt wird, wird teilweise in dem Transistorbereich angeordnet. Die Breite Wb des Brückenabschnitts 213 ist in Bezug auf die Breite Wa des Grabens auf das Verhältnis Wb ≤ Wa festgelegt, so dass eine Vorrichtungshaltespannung kaum verringert wird. Das heißt, wenn der Graben 22 intermittierend erstreckend ausgeformt ist, ist die Breite Wb von einem Teil (dem Brückenabschnitt 213), der in Bezug auf den Graben unterbrochen ist, auf die Breite Wa des Grabens 22 oder auf weniger festgelegt.
  • Wenn der Graben 22 sich intermittierend erstreckend ausgebildet ist, d. h., wenn der Graben 22 als der Störstellenbereich 5 des P-Typs in 25 ausgeformt ist, ist die Länge L von einem Teil, der mitten unter dem Teil (dem Brückenabschnitt 213), der in Bezug auf den Graben unterbrochen ist, und mitten unter dem Teil, der in Bezug auf den Graben fortgeführt wird, in Bezug auf den Graben fortgeführt wird, gemäß Orten unterschiedlich festgelegt.
  • Gemäß 31 ist an dem Siliziumwafer 20 des N-Typs ein Epitaxiefilm 23 des P-Typs ausgeformt, und der Graben 22 ist durch den Epitaxiefilm 23 eingebettet. Anschließend wird eine Hauptflächenseite (eine obere Flächenseite) des Siliziumwafers 20 des N-Typs, d. h. eine obere Flächenseite des Epitaxiefilms 23) poliert und abgeflacht. Dieses Polieren wird solange durchgeführt, bis der Siliziumwafer 20 freiliegt. Die obere Flächenseite des Epitaxiefilms 23 kann ebenfalls anstelle des Polierens durch Rückätzen abgeflacht werden. Wenn ferner Epitaxiewachstum gesteuert wird, um die obere Fläche des Epitaxiefilms 23 abzuflachen, kann festgelegt werden, dass der Abflachungsvorgang nach der Epitaxie unnötig ist.
  • Gemäß 32 ist ferner an der oberen Fläche des Siliziumwafers 20 des N-Typs ein Epitaxiefilm 24 des N-Typs ausgeformt. Anstatt dass der Epitaxiefilm 24 des N-Typs an der oberen Fläche des Siliziumwafers 20 des N-Typs ausgeformt wird, kann auch durch Implantieren von Ionen an der oberen Fläche des Siliziumwafers 20 des N-Typs eine Oberflächensiliziumschicht des N-Typs ausgeformt sein.
  • Die hintere Fläche (die untere Fläche) des Siliziumwafers 20 des N-Typs wird ferner bis zu dem Nahbereich des Grabens 22 poliert, und ein N+-Siliziumsubstrat wird an dieser Polierfläche angebracht bzw. angeheftet. An der hinteren Fläche des Siliziumwafers 20 des N-Typs kann ebenfalls eine N+-Siliziumschicht durch Implantieren von Ionen von der hinteren Fläche (der unteren Fläche) des Siliziumwafers 20 des N-Typs ausgeformt werden, anstatt dass die hintere Fläche des Siliziumwafers 20 des N-Typs poliert und das N+-Siliziumsubstrat angebracht werden.
  • Der in 24 dargestellte MOSFET des vertikalen Typs wird hergestellt, indem das Halbleitersubstrat verwendet wird (das Halbleitersubstrat mit der Super-Junction-Struktur), das auf diese Art und Weise ausgeformt wird. Das heißt, es sind ein Kanalausformungsbereich 6 des P-Typs, ein Source-Bereich 7 des N-Typs, ein Gate-Oxidfilm 8, eine Gate-Elektrode 9, ein Siliziumoxidfilm 10, eine Source-Elektrode 11 und eine Drain-Elektrode 12 ausgeformt. Somit ist der Super-Junction-MOSFET von 24 vollständig aufgebaut.
  • Im Folgenden wird auf einen Grabenausformungsvorgang und auf einen Eingrabungsvorgang Bezug genommen, wobei die Epitaxie des Grabens in dem obigen Herstellungsprozess verwendet wird.
  • In 34 wird in einer Vorrichtung mit mittleren und hohen Haltespannungen (z. B. 200 bis 300 Volt oder mehr) ein Breitenverhältnis (H/W) eines Wandungsabschnitts 100 groß. Beispielsweise liegt das Breitenverhältnis bei einer Haltespannung von 600 Volt bei ”5” bis ”10”, und beträgt bei einer Haltespannung, die 1000 Volt überschreitet, ”5” bis ”10” oder mehr. In Bezug auf die Länge L des Grabens ist der Graben so ausgeformt, dass er länger als ein Transistorbereich ist. Daher liegt in dem Fall einer Leistungsvorrichtung zum Verarbeiten eines starken elektrischen Stroms diese Länge in einem Bereich von ungefähr 1 mm bis 10 mm und mehreren mm. Daher ist es möglich, dass die Grabenwandung 100 geneigt ist und bei einer Wafertransportzeit und -reinigungszeit vor dem Grabeneinbetten abfällt. Darüber hinaus ist es möglich, einen langen Graben auszuformen, der den Durchmesser des Wafers erreicht, weil die Gefahr einer Neigung und eines Abfallens der Grabenwandung ansteigt. Daher besteht der Zwang, dass die Grabenausformung einer Chipgröße entspricht.
  • In diesem ersten, nicht zur Erfindung gehörenden Beispiel wird der Graben 22 durch Epitaxiewachstum eingebettet, nachdem der Graben 22 in Streifenform ausgeformt ist. Wenn der Graben 22 in Streifenform ausgeformt ist, wie in 30 dargestellt ist, ist es jedoch möglich, zu vermeiden, dass die Grabenwandung 223 vor dem Grabeneinbetten geneigt ist und abfällt, indem teilweise der Brückenabschnitt (ein Bereich, um keinen Graben auszugraben) 213 in dem Transistorbereich angeordnet ist. Daher ist es möglich, in einem gesamten Bereich in der Waferfläche das PN-Spaltenpaar gleich auszugestalten und den Substratgraben unabhängig von der Chipabmessung auszuformen.
  • Gemäß dem obigen ersten, nicht zur Erfindung gehörenden Beispiel können die folgenden Wirkungen erzielt werden.
    • (1) In der Halbleitervorrichtung (dem MOSFET des vertikalen Typs) mit der Super-Junction-Struktur sind der Störstellenbereich (die N-Spalte) 4 des N-Typs und der Störstellenbereich (die P-Spalte) 5 des P-Typs, die in dem aktiven Bereich der Halbleitervorrichtung das Spaltenpaar bilden, an einer Fläche senkrecht zu der Flussrichtung des elektrischen Stromes, wie sie in 25 dargestellt ist, in Bandform ausgeformt und in der gleichen Richtung abwechselnd parallel angeordnet. Die angrenzenden Störstellenbereiche (die N-Spalte) 4 des N-Typs sind überbrückt. Wie in den 26A und 26B dargestellt ist, wird demgemäß der Zeitpunkt zum perfekten Entleeren des Spaltenpaares (des PN-Spaltenpaares), das durch den Störstellenbereich (die N-Spalte) 4 des N-Typs und durch den Störstellenbereich (die P-Spalte) 5 des P-Typs gebildet wird, an dem Umschaltzeitpunkt (dem Ausschaltzeitpunkt) vom EIN-Zustand in den AUS-Zustand in dem Brückenabschnitt 213 des Störstellenbereichs (der N-Spalte) 4 des N-Typs und ihrem Umfang an der Fläche senkrecht zu der Flussrichtung des elektrischen Stromes verschoben. Somit kann ein Hochschnellen der Spannung an dem Umschaltzeitpunkt vom Ein-Zustand in den AUS-Zustand eingeschränkt werden.
    • (2) Als Herstellungsverfahren des Halbleitersubstrats mit der Super-Junction-Struktur sind ein erster und ein zweiter Vorgang enthalten. Gemäß den 29 und 30 wird in dem ersten Vorgang der Graben 22 mit einer konstanten Ausnehmungsbreite Wa durch Ätzen in dem Siliziumwafer 20 des N-Typs parallel derart angeordnet, dass er sich bei einer konstanten restlichen Breite Ws in der gleichen Richtung intermittierend erstreckt. Wie in 31 dargestellt ist, wird in dem zweiten Vorgang der Epitaxiefilm 23 des P-Typs an dem Siliziumwafer 20 des N-Typs ausgeformt, und der Graben 22 ist von diesem Epitaxiefilm 3 eingebettet. Demgemäß kann das Substrat für die Halbleitervorrichtung aus obigem Punkt (1) leicht erzielt werden. Außerdem wird bei der Herstellung das Breitenverhältnis eines Wandungsabschnitts nach der Grabenausformung groß, und vor dem Einbetten ist es leicht, dass unter Verwendung des Epitaxiewachstums eine Wand geneigt wird und abfällt. In diesem Beispiel ist jedoch der Graben 22 mit konstanter Ausnehmungsbreite Wa parallel derart angeordnet, dass er sich bei der konstanten restlichen Breite Ws in der gleichen Richtung intermittierend erstreckt. Demgemäß kann verhindert werden, dass die Grabenwandung geneigt ist und abfällt. Somit kann das PN-Spaltenpaar in dem gesamten Bereich in der Waferfläche gleich ausgestaltet hergestellt sein, und kann der Substratgraben unabhängig von der Chipabmessung ausgeformt werden.
    • (3) Insbesondere in Punkt (1), wie in 25 dargestellt ist, ist die Breite Wb des Brückenabschnitts 213 auf die Breite Wa des Störstellenbereichs 5 des P-Typs, der zwischen dem überbrückten Störstellenbereichen 4 des N-Typs angeordnet ist, oder auf weniger festgelegt. Demgemäß ist ein Bereich, der in 26B durch das Bezugszeichen S dargestellt ist, verringert, und kann eine starke Verringerung bei der Haltespannung der Vorrichtung verhindert werden. Daher ist es ausreichend, die Breite Wb eines Teils (des Brückenabschnitts 213), der in Bezug auf den Graben unterbrochen ist, beim Ausformen des Grabens 22, der sich in dem obigen ersten Vorgang intermittierend erstreckt, auf die Breite Wa des Grabens 22 oder weniger festzulegen.
  • Gemäß 25 sind ferner in einer Ausdehnungsrichtung des Störstellenbereichs 4 des N-Typs in Bezug auf die angrenzenden Störstellenbereiche 4 des N-Typs mehrere Brückenabschnitte 213 angeordnet, und die Länge L zwischen dem Brückenabschnitten 213 ist gemäß Orten unterschiedlich festgelegt. Demgemäß kann der Brückenabschnitt 213 dadurch angeordnet werden, dass die Länge zwischen den Brückenabschnitten periodisch verändert wird, und er kann auch an einer Fläche senkrecht zu der Flussrichtung eines elektrischen Stroms unregelmäßig angeordnet sein. Somit kann eine Optimierung der Verschiebung des Zeitpunkts einer Verarmungsausformung (der Zeitpunkt zum Ausformen einer Verarmung wird allmählich verschoben und dergleichen) in dem aktiven Bereich durchgeführt werden, und es wird eine größere Wirkung erzielt. Wenn in dem obigen ersten Vorgang der Graben 22 sich intermittierend erstreckend ausgeformt ist, ist es daher ausreichend, die Länge L eines Teiles, der in Bezug auf den Graben fortgesetzt wird, mitten unter einem Teil (einem Brückenabschnitt 213), der in Bezug auf den Graben unterbrochen ist, und einem Teil, der in Bezug auf den Graben fortgesetzt ist, gemäß Orten unterschiedlich festzulegen.
  • (Zweites, nicht zur Erfindung gehörendes Beispiel)
  • Anschließend wird ein zweites, nicht zur Erfindung gehörendes Beispiel einer Halbleitervorrichtung erläutert, wobei der Blick auf einen sich von dem ersten, nicht zur Erfindung gehörenden Beispiel unterscheidenden Gesichtspunkt gerichtet wird.
  • Diese zweite, nicht zur Erfindung gehörende Beispiel ist auf einen Aufbau, der in 33 dargestellt ist, anstelle dem von 25 festgelegt.
  • In 33 ist der Brückenabschnitt 213 als Bildungsposition des Brückenabschnitts 213 periodisch angeordnet, und die Breite Wb des Brückenabschnitts 213 ist so festgelegt, dass sie in der Reihenfolge von Wb1, Wb2, Wb3 der Reihe nach erhöht wird (Wb1 < Wb2 < W3).
  • Das heißt, in der Ausdehnungsrichtung (der Richtung Y) des Störstellenbereichs 4 des N-Typs in Bezug auf die angrenzenden Störstellenbereiche 4 des N-Typs sind mehrere Brückenabschnitte 213 angeordnet, und die Breite Wb des Brückenabschnitts 213 ist gemäß Orten unterschiedlich festgelegt. Wenn der Graben 22 in dem obigen ersten Vorgang sich intermittierend erstreckend ausgeformt ist, ist zwischen dem Teil (dem Brückenabschnitt 213), der in Bezug auf den Graben unterbrochen ist, und einem Teil, der in Bezug auf den Graben fortgesetzt ist, die Breite eines Teils (des Brückenabschnitts 213), der in Bezug auf den Graben unterbrochen ist, gemäß Orten unterschiedlich festgelegt. Somit kann der Zeitpunkt zum Durchführen einer perfekten Verarmungsausformung in jedem Brückenabschnitt in einem Querschnitt (einer Fläche senkrecht zu der Flussrichtung eines elektrischen Stroms) verschoben werden. Daher kann eine Optimierung beim Umschalten des Zeitpunkts zum Entleeren des angrenzenden Brückenabschnitts (der Zeitpunkt zum Entleeren des angrenzenden Brückenabschnitts wird allmählich verschoben und dergleichen) durchgeführt werden, und es kann eine größere Wirkung erzielt werden.
  • In Bezug auf den überbrückten Störstellenbereich 4 des N-Typs, wie er in dem ersten, nicht zur Erfindung gehörenden Beispiel erläutert worden ist, können in der Ausdehnungsrichtung des Störstellenbereichs 4 in Bezug auf die angrenzenden Störstellenbereiche 4 mehrere Brückenabschnitte 213 angeordnet sein, und kann die Länge zwischen den Brückenabschnitten 213 auch örtlich unterschiedlich festgelegt sein. Wie in dem zweiten, nicht zur Erfindung gehörenden Beispiel erläutert, kann ferner die Breite Wb des Brückenabschnitts 213 örtlich bzw. gemäß Orten unterschiedlich festgelegt sein. Somit kann eine detaillierte Ausgestaltung erzeugt werden.
  • Das obige zweite, nicht zur Erfindung gehörende Beispiel kann auch wie folgt festgelegt sein.
  • In 25 und dergleichen sind die benachbarten Störstellenbereiche (die N-Spalte) 4 des N-Typs zwar überbrückt, aber es können auch die angrenzenden Störstellenbereiche (die P-Spalte) 5 des P-Typs überbrückt sein.
  • In der bisher gemachten Erklärung sind der erste elektrische Leitfähigkeitstyp der N-Typ und der zweite elektrische Leitfähigkeitstyp der P-Typ. Es können jedoch auch umgekehrt der erste elektrische Leitfähigkeitstyp der P-Typ und der zweite elektrische Leitfähigkeitstyp der N-Typ sein. Das heißt in 24 kann die P-Spalte von dem Spaltenpaar auch als Driftbereich wie in dem P-Kanal-MOSFET festgelegt sein.
  • Ein MOSFET des planaren Typs wurde als Beispiel erläutert, aber es können ähnliche Wirkungen auch in einem konkaven Typ und einem Grabentyp erzielt werden.
  • Die obigen, nicht zur Erfindung gehörenden Beispiele können nicht nur bei einem MOSFET, sondern auch bei einem IGBT und einer Diode verwendet werden.
  • Die obigen, nicht zur Erfindung gehörenden Beispiele und die erfindungsgemäße Offenbarung beinhalten die folgenden Gesichtspunkte.
  • Gemäß einem ersten Gesichtspunkt der Offenbarung weist eine Halbleitervorrichtung mit einer Super-Junction-Struktur Folgendes auf: eine Vielzahl von ersten Spalten, die einen ersten Leitfähigkeitstyp haben und sich in einer Stromflussrichtung erstrecken; und eine Vielzahl von zweiten Spalten, die einen zweiten Leitfähigkeitstyp haben und sich in der Stromflussrichtung erstrecken. Die ersten und zweiten Spalten sind in einer Wechselrichtung senkrecht zu der Stromflussrichtung abwechselnd angeordnet, so dass die Super-Junction-Struktur bereitgestellt wird. Jede erste Spalte stellt im Falle eines EIN-Zustand eine Drift-Schicht bereit, so dass Strom hindurchfließen kann. Die ersten und zweiten Spalten haben zwischen der ersten und der zweiten Spalte eine Grenze bzw. Begrenzung, von der sich im Falle eines AUS-Zustands eine Verarmungsschicht erstreckt. Wenigstens eine der ersten und zweiten Spalten hat eine Störstellendosis bzw. Störstellenmenge, die in Bezug auf die Wechselrichtung in der Position inhomogen ist.
  • Wenn die Vorrichtung von dem EIN-Zustand in den AUS-Zustand umschaltet, weicht ein Zeitpunkt, an dem die ersten und zweiten Spalten vollständig entleert werden, in Bezug auf die Wechselrichtung in der Position ab. Somit wird ein Spannungssprung verringert, wenn die Vorrichtung in den AUS-Zustand schaltet.
  • Als Alternative kann jede erste Spalte eine erste Störstellenkonzentration und jede zweite Spalte eine zweite Störstellenkonzentration aufweisen. Wenigstens eine der ersten und zweiten Störstellenkonzentrationen ändert sich in Bezug auf die Wechselrichtung in der Position.
  • Als Alternative kann jede erste Spalte in der Wechselrichtung eine erste Breite und jede zweite Spalte in der Wechselrichtung eine zweite Breite aufweisen. Wenigstens eine der ersten und zweiten Breiten ändert sich in Bezug auf die Wechselrichtung in der Position.
  • Als Alternative kann jede erste Spalte in der Wechselrichtung eine erste Breite haben, und die erste Breite ist in Bezug auf die Wechselrichtung in der Position konstant. Jede zweite Spalte kann in der Wechselrichtung eine zweite Breite haben, und die zweite Breite ist in Bezug auf die Wechselrichtung in der Position konstant. Jede erste Spalte kann eine erste Störstellenkonzentration und jede zweite Spalte kann eine zweite Störstellenkonzentration aufweisen. Die erste und zweite Störstellenkonzentration ändern sich in Bezug auf die Wechselrichtung in der Position.
  • Alternativ kann die erste Spalte in der Wechselrichtung eine erste Breite aufweisen, und die erste Breite ist in Bezug auf die Wechselrichtung in der Position konstant. Jede zweite Spalte kann in der Wechselrichtung eine zweite Breite aufweisen, und die zweite Breite ist in Bezug auf die Wechselrichtung in der Position konstant. Jede erste Spalte kann eine erste Störstellenkonzentration und jede zweite Spalte kann eine zweite Störstellenkonzentration aufweisen. Die erste Störstellenkonzentration ändert sich in Bezug auf die Wechselrichtung in der Position, und die zweite Störstellenkonzentration ist in Bezug auf die Wechselrichtung in der Position konstant.
  • Als Alternative kann jede erste Spalte eine erste Störstellenkonzentration aufweisen, und die erste Störstellenkonzentration ist in Bezug auf die Wechselrichtung in der Position konstant. Jede zweite Spalte kann eine zweite Störstellenkonzentration aufweisen, und die zweite Störstellenkonzentration ist in Bezug auf die Wechselrichtung in der Position konstant. Jede erste Spalte kann in der Wechselrichtung eine erste Breite und jede zweite Spalte kann in der Wechselrichtung eine zweite Breite aufweisen. Die erste Breite ändert sich in Bezug auf die Wechselrichtung in der Position, und die zweite Breite ist in Bezug auf die Wechselrichtung in der Position konstant.
  • Alternativ kann wenigstens eine der Störstellenmengen der ersten und zweiten Spalten eine erste Menge und eine zweite Menge aufweisen. Die Vorrichtung weist eine maximale Durchschlagspannung auf, wenn die eine der Störstellenmengen eine bestimmte optimale Störstellenmenge ist. Die erste Menge ist um einen bestimmten Wert höher als die optimale Störstellenmenge. Die zweite Menge ist um einen bestimmten Wert niedriger als die optimale Störstellenmenge. In diesem Fall wird die Durchschlagspannung der Vorrichtung verbessert, d. h., es wird verhindert, dass die Durchschlagspannung der Vorrichtung lokal verringert wird.
  • Als Alternative kann wenigstens eine der Störstellenmengen der ersten und zweiten Spalten eine erste Menge, wenigstens eine mittlere Menge und eine zweite Menge aufweisen. Die Vorrichtung hat eine maximale Durchschlagspannung, wenn die eine der Störstellenmengen eine bestimmte optimale Störstellenmenge ist. Die erste Menge ist um einen bestimmten Wert höher als die optimale Störstellenmenge. Die zweite Menge ist um einen bestimmten Wert niedriger als die optimale Störstellenmenge. Die mittlere Menge befindet sich in einem Bereich zwischen der ersten Menge und der zweiten Menge.
  • Als Alternative kann die Vorrichtung ein MOSFET des vertikalen Typs oder des lateralen Typs sein.
  • Gemäß einem zweiten Gesichtspunkt der Offenbarung weist eine Halbleitervorrichtung mit einer Super-Junction-Struktur Folgendes auf: eine Vielzahl von ersten Spalten, die einen ersten Leitfähigkeitstyp aufweisen und sich in einer Stromflussrichtung erstrecken; und eine Vielzahl von zweiten Spalten, die einen zweiten Leitfähigkeitstyp aufweisen und sich in der Stromflussrichtung erstrecken.
  • Die ersten und zweiten Spalten sind in einer Wechselrichtung senkrecht zu der Stromflussrichtung abwechselnd derart angeordnet, dass die Super-Junction-Struktur bereitgestellt wird. Jede erste Spalte stellt im Falle eines EIN-Zustands eine Drift-Schicht bereit, so dass darin ein Strom fließt. Die ersten und zweiten Spalten haben zwischen der ersten und zweiten Spalte eine Grenze bzw. Begrenzung, von der sich im Falle eines AUS-Zustands eine Verarmungsschicht ausdehnt. Wenigstens eine der ersten und zweiten Spalten weist eine Störstellenmenge auf, die in Bezug auf die Stromflussrichtung in der Position inhomogen ist.
  • Wenn die Vorrichtung von dem EIN-Zustand in den AUS-Zustand umschaltet, weicht ein Zeitpunkt, an dem die ersten und zweiten Spalten vollständig entleert werden, in Bezug auf die Stromflussrichtung in der Position ab. Somit wird ein Spannungssprung verringert, wenn die Vorrichtung in den AUS-Zustand schaltet.
  • Als Alternative kann jede erste Spalte eine erste Störstellenkonzentration aufweisen, und die erste Störstellenkonzentration ist in Bezug auf die Wechselrichtung in der Position konstant. Jede zweite Spalte kann eine zweite Störstellenkonzentration aufweisen, und die zweite Störstellenkonzentration ist in Bezug auf die Wechselrichtung in der Position konstant. Jede erste Spalte kann in der Wechselrichtung eine erste Breite und jede zweite Spalte kann in der Wechselrichtung eine zweite Breite aufweisen. Die ersten und zweiten Breiten ändern sich in Bezug auf die Stromflussrichtung in der Position.
  • Gemäß einem dritten Gesichtspunkt der Offenbarung weist ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Super-Junction-Struktur Folgendes auf: Bereitstellen eines Halbleitersubstrats mit einem ersten Leitfähigkeitstyp; Ausformen einer Vielzahl von Gräben in dem Substrat, worin jeder Graben zusammen mit einer ersten Richtung eines konstante Breite aufweist, und worin ein Abstand zwischen zwei benachbarten Gräben zusammen mit der ersten Richtung wenigstens einen ersten Abstand und einen zweiten Abstand aufweist; Ausformen eines Epitaxiefilmes, der einen zweiten Leitfähigkeitstyp aufweist, an dem Substrat derart, dass die Gräben mit dem Epitaxiefilm gefüllt sind; und Abflachen von einer Seite des Substrats, an welcher der Epitaxiefilm ausgeformt ist.
  • Das obige Verfahren stellt die Halbleitervorrichtung bereit, in welcher ein Spannungssprung verringert wird, wenn die Vorrichtung in den AUS-Zustand schaltet.
  • Gemäß einem vierten Gesichtspunkt der Offenbarung weist eine Halbleitervorrichtung mit einer Super-Junction-Struktur Folgendes auf: eine Vielzahl von ersten Spalten, die einen ersten Leitfähigkeitstyp haben und sich in einer Stromflussrichtung erstrecken; und eine Vielzahl von zweiten Spalten, die einen zweiten Leitfähigkeitstyp aufweisen und sich in der Stromflussrichtung erstrecken. Die ersten und zweiten Spalten sind in einer Wechselrichtung senkrecht zu der Stromflussrichtung abwechselnd derart angeordnet, dass die Super-Junction-Struktur bereitgestellt wird. Jede erste Spalte stellt im Falle eines EIN-Zustands eine Drift-Schicht bereit, durch die Strom fließt. Die ersten und zweiten Spalten weisen zwischen der ersten und zweiten Spalte eine Grenze auf, von der sich im Falle eines AUS-Zustands eine Verarmungsschicht ausdehnt. Jede der ersten und zweiten Spalten weist an einer Ebene senkrecht zu der Stromflussrichtung ein Streifenplanarmuster auf. Wenigstens eine der ersten und zweiten Spalten weist einen Brückenabschnitt auf, der eine erste oder zweite Spalte und eine benachbarte erste oder zweite Spalte verbindet.
  • Wenn die Vorrichtung von dem AUS-Zustand in den EIN-Zustand schaltet, weicht ein Zeitpunkt, an dem die ersten und zweiten Spalten vollständig entleert werden, in der Position ab. Somit wird ein Spannungssprung verringert, wenn die Vorrichtung in den AUS-Zustand schaltet.
  • Als Alternative kann die andere der ersten und zweiten Spalten zusammen mit der Wechselrichtung eine Breite aufweisen. Der Brückenabschnitt hat zusammen mit einer Ausdehnungsrichtung des Streifenplanarmusters, die sich zu der Wechselrichtung senkrecht erstreckt, eine Breite, und diese ist geringer als die Breite der anderen der ersten und zweiten Spalten. In diesem Fall wird die Durchschlagspannung der Vorrichtung verbessert.
  • Als Alternative kann der Brückenabschnitt eine Vielzahl von Brückenelementen aufweisen. Die Brückenelemente weisen zwischen einem Brückenelement und einem benachbarten Brückenelement zusammen mit einer Ausdehnungsrichtung des Streifenplanarmusters, die sich zu der Wechselrichtung senkrecht erstreckt, einen Abstand auf, und dieser ändert sich in der Position. In diesem Fall können die Brückenelemente periodisch oder willkürlich angeordnet sein, so dass der Zeitpunkt, an dem die ersten und zweiten Spalten vollständig entleert werden, optimiert wird. Somit wird ein Spannungssprung effektiv verringert, wenn die Vorrichtung in den AUS-Zustand schaltet.
  • Als Alternative kann der Brückenabschnitt eine Vielzahl von Brückenelementen aufweisen. Jedes Brückenelement hat zusammen mit einer Ausdehnungsrichtung des Streifenplanarmusters, die sich zu der Wechselrichtung senkrecht erstreckt, eine Breite, und diese ändert sich durch die Position.
  • Gemäß einem ersten, nicht zur Erfindung gehörenden Beispiel der Offenbarung weist ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Super-Junction-Struktur Folgendes auf: Bereitstellen eines Halbleitersubstrats mit einem ersten Leitfähigkeitstyp; Ausformen einer Vielzahl von Gräben in dem Substrat, worin jeder Graben zusammen mit einer ersten Richtung eine konstante Breite aufweist, worin die Gräben zwischen zwei benachbarten Gräben zusammen mit der ersten Richtung einen konstanten Abstand aufweisen, und worin sich jeder Graben in einer zweiten Richtung, die zu der ersten Richtung senkrecht verläuft, intermittierend erstreckt; und Ausformen eines Epitaxiefilmes, der einen zweiten Leitfähigkeitstyp aufweist, an dem Substrat derart, dass die Gräben mit dem Epitaxiefilm gefüllt sind.
  • Das obige Verfahren stellt die Halbleitervorrichtung bereit, in welcher der Spannungssprung verringert wird, wenn die Vorrichtung in den AUS-Zustand schaltet. Weil die Gräben zwischen zwei benachbarten Gräben den konstanten Abstand aufweisen und sich jeder Graben in der zweiten Richtung intermittierend erstreckt, kann ferner verhindert werden, dass eine Grabenwandung geneigt wird.
  • Als Alternative können die Gräben einen Trennabschnitt bzw. Bruchabschnitt aufweisen, an dem das Ausdehnen der Gräben stoppt. Der Trennabschnitt hat zusammen mit der zweiten Richtung eine Breite, und die Breite des Trennabschnitts ist geringer als die konstante Breite der Gräben.
  • Als Alternative können die Gräben eine Vielzahl von Trennabschnitten bzw. Bruchabschnitten aufweisen, an denen das Ausdehnen der Gräben stoppt. Die Trennabschnitte weisen zwischen einem Trennabschnitt und einem benachbarten Trennabschnitt zusammen mit der zweiten Richtung einen Abstand auf, und dieser ändert sich in der Position.
  • Alternativ können die Gräben eine Vielzahl von Trennabschnitten bzw. Bruchabschnitten aufweisen, an denen das Ausdehne der Gräben stoppt. Jeder Trennabschnitt hat entlang der zweiten Richtung eine Breite, und diese ändert sich in der Position.
  • Erfindungsgemäß weist eine Halbleitervorrichtung mit einer Super-Junction-Struktur Folgendes auf: mehrere erste Spalten 4, die sich in einer Stromflussrichtung erstrecken; und mehrere zweite Spalten 5, die sich in der Stromflussrichtung erstrecken. Die ersten und zweiten Spalten 4, 5 sind in einer Wechselrichtung abwechselnd angeordnet. Jede erste Spalte 4 sieht eine Drift-Schicht vor. Die ersten und zweiten Spalten 4, 5 weisen zwischen sich eine Grenze auf, von der sich im Falle eines AUS-Zustands eine Verarmungsschicht erstreckt. Wenigstens eine der ersten Spalten 4 und der zweiten Spalten 5 weist eine Störstellenmenge auf, die in Bezug auf die Wechselrichtung in der Position inhomogen ist.

Claims (4)

  1. Halbleitervorrichtung mit einer Super-Junction-Struktur, beinhaltend: eine Vielzahl von ersten Spalten (4), die einen ersten Leitfähigkeitstyp aufweisen und sich in einer Stromflussrichtung erstrecken; und eine Vielzahl von zweiten Spalten (5), die einen zweiten Leitfähigkeitstyp aufweisen und sich in der Stromflussrichtung erstrecken, worin die ersten Spalten (4) und die zweiten Spalten (5) in einer Wechselrichtung senkrecht zu der Stromflussrichtung abwechselnd angeordnet sind, so dass die Super-Junction-Struktur bereitgestellt wird, jede erste Spalte (4) im Falle eines EIN-Zustands eine Drift-Schicht bereitstellt, durch die Strom fließt, und die ersten Spalten (4) und die zweiten Spalten (5) zwischen der ersten Spalte (4) und der zweiten Spalte (5) eine Grenze aufweisen, von der sich im Falle eines AUS-Zustands eine Verarmungsschicht ausdehnt, wobei wenigstens eine der ersten Spalten (4) und der zweiten Spalten (5) eine Störstellenmenge derart aufweist, dass Störstellenmengen daraus gebildeter und jeweils aneinander angrenzender Spaltenpaare in Bezug auf die Wechselrichtung örtlich inhomogen sind, jede erste Spalte (4) eine erste Verunreinigungskonzentration aufweist, jede zweite Spalte (5) eine zweite Verunreinigungskonzentration aufweist, die erste Verunreinigungskonzentration einer ersten Spalte von der ersten Verunreinigungskonzentration einer angrenzenden ersten Spalte verschieden ist, die zweite Verunreinigungskonzentration einer zweiten Spalte von der zweiten Verunreinigungskonzentration einer angrenzenden zweiten Spalte verschieden ist, die erste Verunreinigungskonzentration in jeder ersten Spalte (4) homogen ist, die zweite Verunreinigungskonzentration in jeder zweiten Spalte (5) homogen ist, wenigstens eine der Störstellenmengen der ersten Spalten (4) und der zweiten Spalten (5) eine erste Menge, wenigstens eine mittlere Menge und eine zweite Menge aufweist, die Vorrichtung eine maximale Durchschlagsspannung aufweist, wenn die eine der Störstellenmengen eine bestimmte optimale Störstellenmenge ist, die erste Menge um einen bestimmten Wert höher ist als die optimale Störstellenmenge, die zweite Menge um einen bestimmten Wert niedriger ist als die optimale Störstellenmenge, und die mittlere Menge in einem Bereich zwischen der ersten Menge und der zweiten Menge liegt.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Vorrichtung ein MOSFET des vertikalen Typs oder des lateralen Typs ist.
  3. Halbleitervorrichtung mit einer Super-Junction-Struktur, beinhaltend: eine Vielzahl von ersten Spalten (4), die einen ersten Leitfähigkeitstyp aufweisen und sich in einer Stromflussrichtung erstrecken; und eine Vielzahl von zweiten Spalten (5), die einen zweiten Leitfähigkeitstyp aufweisen und sich in der Stromflussrichtung erstrecken, worin die ersten Spalten (4) und die zweiten Spalten (5) in einer Wechselrichtung senkrecht zu der Stromflussrichtung abwechselnd angeordnet sind, so dass die Super-Junction-Struktur bereitgestellt wird, jede erste Spalte (4) im Falle eines EIN-Zustands eine Drift-Schicht bereitstellt, in der ein Strom fließt, und die ersten Spalten (4) und die zweiten Spalten (5) zwischen der ersten Spalte (4) und der zweiten Spalte (5) eine Grenze aufweisen, von der sich im Fall eines AUS-Zustands eine Verarmungsschicht ausdehnt, wobei wenigstens eine der ersten Spalten (4) und der zweiten Spalten (5) eine Störstellenoberflächendichte derart aufweist, dass Störstellenmengen daraus gebildeter und jeweils aneinander angrenzender Spaltenpaare in Bezug auf die Stromflussrichtung über alle der wenigstens einen der ersten Spalten (4) und der zweiten Spalten (5) örtlich inhomogen sind, jede erste Spalte (4) eine erste Verunreinigungskonzentration aufweist, die erste Verunreinigungskonzentration in Bezug auf die Wechselrichtung örtlich konstant ist, jede zweite Spalte (5) eine zweite Verunreinigungskonzentration aufweist, die zweite Verunreinigungskonzentration in Bezug auf die Wechselrichtung konstant ist, jede erste Spalte (4) eine erste Breite in der Wechselrichtung aufweist, jede zweite Spalte (5) eine zweite Breite in der Wechselrichtung aufweist, und die erste Breite und die zweite Breite in der Position in Bezug auf die Stromflussrichtung variieren, dadurch gekennzeichnet, dass wenigstens eine der Störstellenmengen der ersten Spalten (4) und der zweiten Spalten (5) eine erste Menge, wenigstens eine mittlere Menge und eine zweite Menge aufweist, die Vorrichtung eine maximale Durchschlagsspannung aufweist, wenn die eine der Störstellenmengen eine bestimmte optimale Störstellenmenge ist, die erste Menge um einen bestimmten Wert höher ist als die optimale Störstellenmenge, die zweite Menge um einen bestimmten Wert niedriger ist als die optimale Störstellenmenge, und die mittlere Menge in einem Bereich zwischen der ersten und der zweiten Menge liegt.
  4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Vorrichtung ein MOSFET des vertikalen oder des lateralen Typs ist.
DE102007063840.1A 2006-01-31 2007-01-30 Halbleitervorrichtungen mit Super-Junction-Struktur Expired - Fee Related DE102007063840B3 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006023145 2006-01-31
JP2006-23145 2006-01-31
JP2006-63833 2006-03-09
JP2006063833A JP5076335B2 (ja) 2006-03-09 2006-03-09 半導体装置およびスーパージャンクション構造を有する半導体基板の製造方法
JP2006-328397 2006-12-05
JP2006328397A JP5217158B2 (ja) 2006-01-31 2006-12-05 半導体装置

Publications (1)

Publication Number Publication Date
DE102007063840B3 true DE102007063840B3 (de) 2015-07-16

Family

ID=38282419

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102007063840.1A Expired - Fee Related DE102007063840B3 (de) 2006-01-31 2007-01-30 Halbleitervorrichtungen mit Super-Junction-Struktur
DE200710004616 Expired - Fee Related DE102007004616B4 (de) 2006-01-31 2007-01-30 Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zur Herstellung derselben

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE200710004616 Expired - Fee Related DE102007004616B4 (de) 2006-01-31 2007-01-30 Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zur Herstellung derselben

Country Status (3)

Country Link
US (4) US8106453B2 (de)
CN (3) CN102623349B (de)
DE (2) DE102007063840B3 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4620075B2 (ja) * 2007-04-03 2011-01-26 株式会社東芝 電力用半導体素子
KR101630734B1 (ko) * 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 전력 소자
JP4530036B2 (ja) * 2007-12-17 2010-08-25 株式会社デンソー 半導体装置
JP5571306B2 (ja) 2008-12-17 2014-08-13 ローム株式会社 半導体装置
CN101877307B (zh) * 2009-04-29 2013-02-13 上海华虹Nec电子有限公司 获得交替p型和n型半导体器件结构的方法及其器件结构
JP2011199000A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体装置およびその製造方法
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
CN102299073A (zh) * 2010-06-25 2011-12-28 无锡华润上华半导体有限公司 Vdmos器件及其制作方法
US8829640B2 (en) 2011-03-29 2014-09-09 Alpha And Omega Semiconductor Incorporated Configuration and method to generate saddle junction electric field in edge termination
CN102891088A (zh) * 2012-09-17 2013-01-23 电子科技大学 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法
JP5758365B2 (ja) * 2012-09-21 2015-08-05 株式会社東芝 電力用半導体素子
TW201430957A (zh) * 2013-01-25 2014-08-01 Anpec Electronics Corp 半導體功率元件的製作方法
CN103199104B (zh) * 2013-03-05 2016-04-27 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
CN104425600B (zh) * 2013-08-28 2017-06-06 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
CN104425602B (zh) * 2013-08-30 2017-08-08 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
CN104576730B (zh) * 2013-10-16 2017-03-29 上海华虹宏力半导体制造有限公司 超级结器件及其制造方法
CN103594504A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 具有半超结结构的igbt
CN103594502A (zh) * 2013-11-19 2014-02-19 西安永电电气有限责任公司 具有超结结构的高压igbt
CN104659086B (zh) * 2013-11-21 2018-02-06 上海华虹宏力半导体制造有限公司 功率半导体器件及其制造方法
US9093522B1 (en) 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
US9184248B2 (en) 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
US9761702B2 (en) 2014-02-04 2017-09-12 MaxPower Semiconductor Power MOSFET having planar channel, vertical current path, and top drain electrode
CN104103524B (zh) * 2014-08-11 2019-03-12 肖胜安 一种超级结器件制作方法
CN105529262A (zh) * 2014-09-29 2016-04-27 无锡华润华晶微电子有限公司 一种垂直双扩散金属氧化物半导体场效应管及其制作方法
CN104319284A (zh) * 2014-10-24 2015-01-28 矽力杰半导体技术(杭州)有限公司 一种半导体器件结构及其制造方法
US9768284B2 (en) 2015-03-05 2017-09-19 Infineon Technologies Americas Corp. Bipolar semiconductor device having a charge-balanced inter-trench structure
US9799725B2 (en) 2015-03-05 2017-10-24 Infineon Technologies Americas Corp. IGBT having a deep superjunction structure
US9831330B2 (en) 2015-03-05 2017-11-28 Infineon Technologies Americas Corp. Bipolar semiconductor device having a deep charge-balanced structure
CN106158626A (zh) * 2015-03-30 2016-11-23 中芯国际集成电路制造(上海)有限公司 功率器件及其形成方法
DE112016001988B4 (de) 2015-04-30 2021-10-21 Suzhou Oriental Semiconductor Co. Ltd. Halbleiter - Super - Junction - Leistungsvorrichtung und Verfahren zum Herstellen derselben
CN105428397B (zh) * 2015-11-17 2019-07-02 深圳尚阳通科技有限公司 超结器件及其制造方法
CN105428412A (zh) * 2015-12-22 2016-03-23 工业和信息化部电子第五研究所 AlGaN/GaN异质结场效应晶体管及其制备方法
CN107331702A (zh) * 2016-04-29 2017-11-07 株洲中车时代电气股份有限公司 具有超结结构的载流子注入型igbt
CN106206734B (zh) * 2016-07-11 2019-10-29 中国科学院微电子研究所 一种超结mos晶体管
JP6809071B2 (ja) * 2016-09-14 2021-01-06 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108122975A (zh) * 2016-11-29 2018-06-05 深圳尚阳通科技有限公司 超结器件
US10580884B2 (en) * 2017-03-08 2020-03-03 D3 Semiconductor LLC Super junction MOS bipolar transistor having drain gaps
JP6850659B2 (ja) 2017-03-31 2021-03-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107516678A (zh) * 2017-08-07 2017-12-26 电子科技大学 一种超结功率器件
US10818788B2 (en) * 2017-12-15 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Schottky diode integrated into superjunction power MOSFETs
JP7081876B2 (ja) * 2017-12-19 2022-06-07 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10580868B2 (en) * 2018-03-27 2020-03-03 Alpha And Omega Semiconductor (Cayman) Ltd. Super-junction corner and termination structure with improved breakdown and robustness
KR102463180B1 (ko) * 2018-05-04 2022-11-03 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP7505217B2 (ja) * 2019-05-15 2024-06-25 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法
EP3916761A1 (de) * 2020-05-27 2021-12-01 Infineon Technologies Austria AG Verfahren zur herstellung einer superjunction-vorrichtung
CN112470273B (zh) * 2020-10-20 2022-09-16 英诺赛科(苏州)科技有限公司 半导体器件以及制造半导体器件的方法
CN112820628A (zh) * 2020-12-31 2021-05-18 广州粤芯半导体技术有限公司 外延层的制备方法
CN116137283A (zh) * 2021-11-17 2023-05-19 苏州东微半导体股份有限公司 半导体超结功率器件
CN114744042A (zh) * 2022-03-24 2022-07-12 苏州迈志微半导体有限公司 功率晶体管
CN115188823B (zh) * 2022-09-14 2023-01-24 华羿微电子股份有限公司 一种强鲁棒性沟槽mosfet器件及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10309400A1 (de) * 2003-03-04 2004-09-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6475864B1 (en) * 1999-10-21 2002-11-05 Fuji Electric Co., Ltd. Method of manufacturing a super-junction semiconductor device with an conductivity type layer
DE10052170C2 (de) 2000-10-20 2002-10-31 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
US7211846B2 (en) * 2000-10-20 2007-05-01 Infineon Technologies Ag Transistor having compensation zones enabling a low on-resistance and a high reverse voltage
DE10061310A1 (de) * 2000-12-08 2002-06-27 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung sowie dazugehöriges Herstellungsverfahren
WO2002067333A1 (en) 2001-02-21 2002-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6621122B2 (en) 2001-07-06 2003-09-16 International Rectifier Corporation Termination structure for superjunction device
US6718781B2 (en) 2001-07-11 2004-04-13 Thermo King Corporation Refrigeration unit apparatus and method
JP3973395B2 (ja) 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
JP4304433B2 (ja) * 2002-06-14 2009-07-29 富士電機デバイステクノロジー株式会社 半導体素子
DE10346838A1 (de) 2002-10-08 2004-05-13 International Rectifier Corp., El Segundo Superjunction-Bauteil
JP4265201B2 (ja) 2002-10-25 2009-05-20 富士電機デバイステクノロジー株式会社 超接合半導体素子
JP4695824B2 (ja) 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
JP4904673B2 (ja) 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
US7535056B2 (en) 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10309400A1 (de) * 2003-03-04 2004-09-23 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Spannungsfestigkeit und/oder verringertem Einschaltwiderstand

Also Published As

Publication number Publication date
DE102007004616B4 (de) 2014-01-23
DE102007004616A1 (de) 2007-08-09
CN101013724A (zh) 2007-08-08
US8106453B2 (en) 2012-01-31
CN101013724B (zh) 2013-07-17
US20130157444A1 (en) 2013-06-20
CN102623349B (zh) 2015-04-29
US20070177444A1 (en) 2007-08-02
CN103258853A (zh) 2013-08-21
CN102623349A (zh) 2012-08-01
US20140077289A1 (en) 2014-03-20
US9368575B2 (en) 2016-06-14
US20120068298A1 (en) 2012-03-22
US8659082B2 (en) 2014-02-25
US8421154B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
DE102007063840B3 (de) Halbleitervorrichtungen mit Super-Junction-Struktur
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE112007000700B4 (de) Trench-FET mit hoher Dichte und integrierter Schottky-Diode und Herstellungsverfahren
DE102005059534B4 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102005041322B4 (de) Trenchtransistorstruktur mit Feldelektrodenanordnung und Herstellungsverfahren hierfür
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE19943143B4 (de) Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
DE112008002423T5 (de) Ladungsausgleich in der Aktivfläche und Kantenabschlussfläche eines MOSFETs
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
EP0888639A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
WO2000057481A2 (de) Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
DE19702102A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE19954351A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE112007001578T5 (de) Lateraler Fet mit Trench-Gate mit direktem Source-Drain-Strompfad
DE102013205268B4 (de) Halbbrückenschaltkreis mit einem Superjunction-Transistor und einem weiteren, in einem gemeinsamen Halbleiterkörper intergrierten Bauelement
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102007055290B4 (de) Halbleitervorrichtung
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102004009521B4 (de) Hochvolt-PMOS-Transistor, Maske zur Herstellung einer Wanne und Verfahren zur Herstellung eines Hochvolt-PMOS-Transistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102007004616

Country of ref document: DE

Effective date: 20130917

R131 Declaration of division deemed not made
R409 Internal rectification of the legal status completed
R083 Amendment of/additions to inventor(s)
R409 Internal rectification of the legal status completed
R083 Amendment of/additions to inventor(s)

Effective date: 20140128

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee