CN107331702A - 具有超结结构的载流子注入型igbt - Google Patents
具有超结结构的载流子注入型igbt Download PDFInfo
- Publication number
- CN107331702A CN107331702A CN201610282105.XA CN201610282105A CN107331702A CN 107331702 A CN107331702 A CN 107331702A CN 201610282105 A CN201610282105 A CN 201610282105A CN 107331702 A CN107331702 A CN 107331702A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- super
- junction structure
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002347 injection Methods 0.000 title claims abstract description 30
- 239000007924 injection Substances 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 230000001413 cellular effect Effects 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 7
- 230000005684 electric field Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000002708 enhancing effect Effects 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000006800 cellular catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种具有超结结构的载流子注入型IGBT，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间且与第一基区、第二基区平行设置的超结结构，其中，超结结构包括交替设置的N型区与P型区。上述IGBT结构采用超结结构，引入的N型区与P型区在IGBT承受反向电压时能相互耗尽，降低元胞区峰值电场强度，提高了IGBT的耐压能力，同时载流子存储区的掺杂浓度也能进一步提高。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种具有超结结构的载流子注入型IGBT。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)作为绝缘栅控制的双极型器件，其体内的非平衡载流子浓度越高则其电导调制效应越显著，其电流密度越高。其中以N型衬底的N型IGBT为例，空穴依靠阳极发射结注入，电子依靠阴极沟道注入。受沟道电阻影响，阴极一侧电子注入能力受到限制。为增强IGBT阴极的电子注入能力，人们引入载流子存储层a，其结构简图如图1所示。载流子存储层a通过在P基区外围增加N型注入的方法增强阴极一侧的载流子浓度，能够比较明显的增强IGBT的电导调制能力，提高IGBT的电流密度。
但是现有技术中，由于引入的载流子存储层a依靠注入掺杂浓度较高的N型杂质实现，但是这些N型杂质会增加该区域附近的电场峰值，降低IGBT元胞的击穿电压。为提高阴极载流子注入效果，必须提高N型杂质的掺杂浓度，然而N型杂质浓度过高的话会导致IGBT元胞击穿电压的急剧下降。
因此亟需一种新的IGBT元胞结构使在提高载流子存储层注入的杂质掺杂浓度的同时，又可避免降低IGBT元胞的击穿电压。
发明内容
本发明提供一种具有超结结构的载流子注入型IGBT，用以解决现有技术中不能在提高IGBT电流密度的同时，提高击穿电压的技术问题。
本发明提供一种具有超结结构的载流子注入型IGBT，包括：
半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间且与第一基区、第二基区平行设置的超结结构，其中，超结结构包括交替设置的N型区与P型区；
元胞区还包括第一载流子存储区和第二载流子存储区，第一载流子存储区将第一基区与超结结构、半导体衬底分隔开，第二载流子存储区将第二基区与超结结构、半导体衬底分隔开。
进一步的，超结结构的N型区与P型区的掺杂浓度相同，且N型区与P型区的个数相同。
进一步的，超结结构的N型区与P型区的掺杂浓度比半导体衬底的掺杂浓度高1到2个量级。
进一步的，超结结构的N型区与P型区的掺杂浓度与第一载流子存储区、第二载流子存储区的掺杂浓度相同。
进一步的，当IGBT处于反偏状态时，超结结构的N型区与P型区相互耗尽，当IGBT的反偏电压达到额定工作电压时，超结结构的N型区与P型区均完全耗尽，其中，N型区与P型区耗尽电荷总量相等。
进一步的，元胞区还包括位于半导体衬底表面的氧化层，所述氧化层覆盖在第一源区与第二源区之间，并覆盖部分第一源区与部分第二源区。
进一步的，元胞区还包括覆盖在氧化层上的多晶硅层。
进一步的，元胞区还包括钝化层和第一金属层，其中，钝化层覆盖在多晶硅层上，并覆盖部分第一源区与部分第二源区，第一金属层覆盖多晶硅层、部分第一源区、部分第二源区、部分第一基区与部分第二基区。
进一步的，上述IGBT还包括位于半导体衬底背面的发射区和覆盖发射区的第二金属层。
进一步的，第一源区、第二源区和半导体衬底为第一导电类型的掺杂区，第一基区、第二基区和发射区为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。
本发明提供的具有超结结构的载流子注入型IGBT，为在引入载流子存储区的同时不降低IGBT的击穿电压，在JFET区域(第一源区与第二源区之间的区域)采用超结结构，引入的N型区与P型区在IGBT承受反向电压时能相互耗尽，以降低JFET区的电场峰值，提高IGBT的耐压能力。同时，由于引入了超结结构，载流子存储区的掺杂浓度能进一步提高，因此能提高IGBT电流密度，从而获得更好地提高击穿电压与降低导通压降之间的折中关系。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1为现有技术中的IGBT结构示意图；
图2为本发明实施例一提供的具有超结结构的载流子增强注入型IGBT的结构示意图；
图3为本发明实施例二提供的具有超结结构的载流子增强注入型IGBT的结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明作进一步说明。
实施例一
图2为本发明实施例一提供的具有超结结构的载流子增强注入型IGBT的结构示意图；如图2所示，本实施例提供一种具有超结结构的载流子注入型IGBT，包括：半导体衬底1和元胞区2；元胞区2包括位于半导体衬底1表面内的第一基区21、第二基区22、位于第一基区21中的第一源区23、位于第二基区22中的第二源区24和位于第一基区21与第二基区22之间且与第一基区21、第二基区22平行设置的超结结构25，其中，超结结构25包括交替设置的N型区251与P型区252。元胞区2还包括第一载流子存储区26和第二载流子存储区27，第一载流子存储区26将第一基区21与超结结构25、半导体衬底1分隔开，第二载流子存储区27将第二基区22与超结结构25、半导体衬底1分隔开。
具体的，本说明书中的“半导体衬底1表面内”是指由半导体衬底1正面的表面向下延伸的一定深度的区域，该区域属于半导体衬底1的一部分。
其中，半导体衬底1可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗，也可以包括混合的半导体结构，例如碳化硅、合金半导体或其组合，在此不做限定。在本实施例中的半导体衬底1优选采用硅衬底，可采用N型或P型硅衬底。
元胞区2有多个，元胞区2包括位于第一基区21、第二基区22、第一源区23、第二源区24超结结构25、第一载流子存储区26和第二载流子存储区27，其中，第一基区21、第二基区22和超结结构25均为条状结构，第一基区21、第二基区22和超结结构25平行设置。超结结构25由交替设置的N型区251与P型区252组成，第一载流子存储区26位于第一基区21的外围，将第一基区21与超结结构25、半导体衬底1分隔开，第二载流子存储区27位于第二基区22的外围，将第二基区22与超结结构25、半导体衬底1分隔开。
本实施例提供的具有超结结构25的载流子注入型IGBT，在JFET区域(第一源区23与第二源区24之间的区域)采用超结结构25，引入的N型区251与P型区252在IGBT承受反向电压时能相互耗尽，以此降低JFET区的电场峰值，提高IGBT的耐压能力。同时，由于引入了超结结构25，第一载流子存储区26和第二载流子存储区27的掺杂浓度能进一步提高，因此能提高IGBT电流密度，从而获得更好地提高击穿电压与降低导通压降之间的折中关系。
实施例二
本实施例是在上述实施例的基础上进行的补充说明。
图3为本发明实施例二提供的具有超结结构的载流子增强注入型IGBT的结构示意图；如图3所示，在实施例一的基础上，本发明提供的IGBT的元胞区2还包括：位于半导体衬底1表面的氧化层28，所述氧化层28覆盖在第一源区23与第二源区24之间，并覆盖部分第一源区23与部分第二源区24。
具体的，氧化层28覆盖第一源区23与第二源区24之间的区域，并且覆盖范围延伸至部分第一源区23与部分第二源区24。
进一步的，元胞区2还包括覆盖在氧化层28上的多晶硅层29，以形成多晶硅电极。
进一步的，元胞区2还包括钝化层210和第一金属层211，其中，钝化层210覆盖在多晶硅层29上，并覆盖部分第一源区23与部分第二源区24，第一金属层211覆盖多晶硅层29、部分第一源区23、部分第二源区24、部分第一基区21与部分第二基区22。钝化层210用于将第一金属层211与多晶硅层29分隔开。第一金属层211优选为铝层。
进一步的，本实施例提供的IGBT还包括位于半导体衬底1背面的发射区3和覆盖发射区3的第二金属层4。
进一步的，第一源区23、第二源区24和半导体衬底1为第一导电类型的掺杂区，第一基区21、第二基区22和发射区3为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。
具体的，第一导电类型与第二导电类型均可为N型或者P型，只需满足第一导电类型与第二导电类型不相同即可。
优选的，第一源区23和第二源区24为第一导电类型的重掺杂区，发射区3为第二导电类型的重掺杂区。
进一步的，超结结构25的N型区251与P型区252的掺杂浓度相同，且N型区251与P型区252的个数相同。
进一步的，超结结构25的N型区251与P型区252的掺杂浓度比半导体衬底1的掺杂浓度高1到2个量级。
进一步的，超结结构25的N型区251与P型区252的掺杂浓度与第一载流子存储区26、第二载流子存储区27的掺杂浓度相同。
进一步的，当IGBT处于反偏状态时，超结结构的N型区与P型区相互耗尽，当IGBT的反偏电压达到额定工作电压时，超结结构的N型区与P型区均完全耗尽，其中，N型区与P型区耗尽电荷总量相等。
具体的，假设超结结构25的N型区251与P型区252掺杂浓度分别为Nd和Na，其结深相同，在与超结结构25平行的方向，N型区251与P型区252的宽度分别为Wn和Wp。为满足电荷平衡、相互补偿的关系，要求N型区251与P型区252的尺寸必须满足关系Wn*Nd＝Wp*Na。
由于引入了超结结构25，超结结构25的N型区251掺杂浓度相对于普通的载流子存储层而言掺杂浓度能进一步提高，能取得更好的增强阴极电子注入的效果，从而获得更好地提高击穿电压与降低导通压降之间的折中关系。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (10)
1.一种具有超结结构的载流子注入型IGBT，其特征在于，包括：
半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间且与第一基区、第二基区平行设置的超结结构，其中，超结结构包括交替设置的N型区与P型区；
元胞区还包括第一载流子存储区和第二载流子存储区，第一载流子存储区将第一基区与超结结构、半导体衬底分隔开，第二载流子存储区将第二基区与超结结构、半导体衬底分隔开。
2.根据权利要求1所述的具有超结结构的载流子注入型IGBT，其特征在于，超结结构的N型区与P型区的掺杂浓度相同，且N型区与P型区的个数相同。
3.根据权利要求1所述的具有超结结构的载流子注入型IGBT，其特征在于，超结结构的N型区与P型区的掺杂浓度比半导体衬底的掺杂浓度高1到2个量级。
4.根据权利要求1所述的具有超结结构的载流子注入型IGBT，其特征在于，超结结构的N型区与P型区的掺杂浓度与第一载流子存储区、第二载流子存储区的掺杂浓度相同。
5.根据权利要求1所述的具有超结结构的载流子注入型IGBT，其特征在于，当IGBT处于反偏状态时，超结结构的N型区与P型区相互耗尽，当IGBT的反偏电压达到额定工作电压时，超结结构的N型区与P型区均完全耗尽，其中，N型区与P型区耗尽电荷总量相等。
6.根据权利要求1所述的具有超结结构的载流子注入型IGBT，其特征在于，元胞区还包括位于半导体衬底表面的氧化层，所述氧化层覆盖在第一源区与第二源区之间，并覆盖部分第一源区与部分第二源区。
7.根据权利要求6所述的具有超结结构的载流子注入型IGBT，其特征在于，元胞区还包括覆盖在氧化层上的多晶硅层。
8.根据权利要求7所述的具有超结结构的载流子注入型IGBT，其特征在于，元胞区还包括钝化层和第一金属层，其中，钝化层覆盖在多晶硅层上，并覆盖部分第一源区与部分第二源区，第一金属层覆盖多晶硅层、部分第一源区、部分第二源区、部分第一基区与部分第二基区。
9.根据权利要求1-8任一所述的具有超结结构的载流子注入型IGBT，其特征在于，还包括位于半导体衬底背面的发射区和覆盖发射区的第二金属层。
10.根据权利要求1-8任一所述的具有超结结构的载流子注入型IGBT，其特征在于，第一源区、第二源区和半导体衬底为第一导电类型的掺杂区，第一基区、第二基区和发射区为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610282105.XA CN107331702A (zh) | 2016-04-29 | 2016-04-29 | 具有超结结构的载流子注入型igbt |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610282105.XA CN107331702A (zh) | 2016-04-29 | 2016-04-29 | 具有超结结构的载流子注入型igbt |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107331702A true CN107331702A (zh) | 2017-11-07 |
Family
ID=60192597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610282105.XA Pending CN107331702A (zh) | 2016-04-29 | 2016-04-29 | 具有超结结构的载流子注入型igbt |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107331702A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179815A (ja) * | 2004-12-24 | 2006-07-06 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| CN103258853A (zh) * | 2006-01-31 | 2013-08-21 | 株式会社电装 | 具有超结结构的半导体器件及其制造方法 |
| CN104241348A (zh) * | 2014-08-28 | 2014-12-24 | 西安电子科技大学 | 一种低导通电阻的SiC IGBT及其制备方法 |
-
2016
- 2016-04-29 CN CN201610282105.XA patent/CN107331702A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179815A (ja) * | 2004-12-24 | 2006-07-06 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| CN103258853A (zh) * | 2006-01-31 | 2013-08-21 | 株式会社电装 | 具有超结结构的半导体器件及其制造方法 |
| CN104241348A (zh) * | 2014-08-28 | 2014-12-24 | 西安电子科技大学 | 一种低导通电阻的SiC IGBT及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5787853B2 (ja) | 電力用半導体装置 | |
| US8604544B2 (en) | Semiconductor device | |
| US7173306B2 (en) | Vertical semiconductor component having a drift zone having a field electrode, and method for fabricating such a drift zone | |
| US6362505B1 (en) | MOS field-effect transistor with auxiliary electrode | |
| JP4564510B2 (ja) | 電力用半導体素子 | |
| JP5089191B2 (ja) | 半導体装置およびその製造方法 | |
| US6201279B1 (en) | Semiconductor component having a small forward voltage and high blocking ability | |
| US20180261666A1 (en) | Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands | |
| US8198687B2 (en) | Structure with PN clamp regions under trenches | |
| US9087893B2 (en) | Superjunction semiconductor device with reduced switching loss | |
| JP3799888B2 (ja) | 超接合半導体素子およびその製造方法 | |
| US20160293743A1 (en) | Power Semiconductor Devices, Structures, and Related Methods | |
| CN108389901A (zh) | 一种载流子存储增强型超结igbt | |
| KR101683751B1 (ko) | 전력 반도체 디바이스 | |
| US8334581B2 (en) | Semiconductor device exhibiting withstand voltages in the forward and reverse directions | |
| WO2003044864A1 (en) | Semiconductor Devices | |
| US20090273031A1 (en) | Semiconductor device | |
| JP2002517097A (ja) | パワーダイオード構造体 | |
| CN102412297A (zh) | 基于衬底偏压技术的硅基功率器件结构 | |
| TW201635538A (zh) | 半導體裝置 | |
| US10068972B2 (en) | Semiconductor device with opposite conductivity-type impurity regions between source and trench gate for reducing leakage | |
| CN109755296A (zh) | 集成肖特基二极管的含有p-SiC的超结MOSFET | |
| CN109103186A (zh) | 一种集成异质结续流二极管碳化硅槽栅mosfet | |
| JP6708269B2 (ja) | 半導体装置 | |
| US9018633B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171107 |
|
| RJ01 | Rejection of invention patent application after publication |