CN109755296A

CN109755296A - 集成肖特基二极管的含有p-SiC的超结MOSFET

Info

Publication number: CN109755296A
Application number: CN201811523638.8A
Authority: CN
Inventors: 黄铭敏
Original assignee: Sichuan University
Current assignee: Sichuan University
Priority date: 2018-12-13
Filing date: 2018-12-13
Publication date: 2019-05-14
Anticipated expiration: 2038-12-13
Also published as: CN109755296B

Abstract

本发明提供了一种超结MOSFET（Metal‑Oxide‑Semiconductor Field Effect Transistor，金属‑氧化物‑半导体场效应晶体管）器件，其耐压层中第二导电类型的第二种半导体区可采用碳化硅材料，耐压层中第一导电类型的第一种半导体区可采用硅材料，所述耐压层中的第一导电类型的第一种半导体区的上表面至少有部分与一个导体相接触形成肖特基接触电极，所述肖特基接触电极通过导线与源极相连接。与普通超结MOSFET器件相比，本发明的超结MOSFET器件的击穿电压更不易受电荷非平衡的影响且体二极管的反向恢复特性更好。

Description

集成肖特基二极管的含有p-SiC的超结MOSFET

技术领域

本发明属于半导体器件，特别是半导体功率器件。

背景技术

超结金属-氧化物-半导体场效应晶体管器件（Superjunction Metal-Oxide-Semiconductor Field Effect Transistor, 超结MOSFET）是一种应用广泛且性能优越的功率开关器件。超结MOSFET采用了n柱区/p柱区交替排列的耐压结构，它可以使n柱区与p柱区在较高的掺杂浓度情形下仍可获得较高的击穿电压。因此，超结MOSFET的导通电阻通常比较低。然而，超结MOSFET也有两个主要的缺点。

第一，超结MOSFET需要精准的控制n柱区和p柱区的掺杂浓度，使两者达到电荷平衡（即n柱区的有效施主杂质电荷总数等于p柱区的有效受主杂质电荷总数）。因为，在电荷非平衡下，n柱区中会有过剩的电离施主或p柱区中会有过剩的电离受主。N柱区中过剩的电离施主会显著提高n柱区顶部的最高电场，而p柱区中过剩的电离受主会显著提高p柱区底部的最高电场，这会导致超结MOSFET的击穿电压大幅降低。

第二，超结MOSFET的体二极管的反向恢复特性比较差。在一些应用场合下（比如逆变电路），对开关器件有反向导通的需求。对于功率MOSFET而言，其体内有一个反向二极管（由p型基区、n型漂移区和n型衬底层构成的反向PiN二极管），该体二极管可以满足反向导通的需求。然而，该体二极管在反向导通时n型漂移区会存储大量的少数载流子，因而反向恢复电荷比较高，反向恢复比较慢。为了降低反向恢复电荷，可以利用少子寿命控制技术减小体内的少子寿命，或在体内集成反向的肖特基二极管以减少p型基区的空穴注入效率。超结MOSFET的体二极管的反向恢复特性差。它不仅反向恢复电荷比较高，而且反向恢复比较硬，容易引起电流和电压震荡。导致反向恢复比较硬的主要原因是超结MOSFET的体二极管体内存储的载流子会随着n柱区和p柱区快速耗尽而快速排除。为了让超结MOSFET的体二极管的反向恢复变得更软，可以在n柱区及p柱区与n型衬底层之间引入一个n型辅助层（该层通常具有与n柱区相同的掺杂浓度）。由于这个n型辅助层的耗尽会比n柱区及p柱区的耗尽更慢，存储在n型辅助层的载流子排出体内的速度较慢，因而反向恢复变得更软。然而，这种方法会增加反向恢复电荷，同时也会增加导通电阻。

发明内容

本发明的目的在于提供一种超结金属-氧化物-半导体场效应晶体管器件（超结MOSFET）。相比于普通超结MOSFET，本发明提供的超结MOSFET器件的击穿电压受电荷非平衡的影响减弱，体二极管的反向恢复电荷更少，电流和电压震荡更小。

本发明提供一种超结金属-氧化物-半导体场效应晶体管器件，其元胞结构包括：耐压层（由21和22构成），与所述耐压层（由21和22构成）的下表面相接触的重掺杂的第一导电类型的衬底层10，与所述耐压层（由21和22构成）的上表面至少有部分接触的第二导电类型的基区（由30和31构成），与所述基区（由30和31构成）至少有部分接触的重掺杂的第一导电类型的源区33，与所述源区33、所述基区（由30和31构成）以及所述耐压层（由21和22构成）均接触的栅极结构（由34和35构成），覆盖于所述衬底层10的导体1形成的漏极D，覆盖于与所述源区33及所述基区（由30和31构成）的导体2形成的源极S，覆盖于所述栅极结构（由34和35构成）的导体4形成的栅极G，其特征在于：

所述耐压层（由21和22构成）由至少一个柱状的第一导电类型的第一种半导体区21与至少一个柱状的第二导电类型的第二种半导体区22构成，所述耐压层中的第一导电类型的第一种半导体区21与所述耐压层中的第二导电类型的第二种半导体区22相互接触，其形成的接触面垂直或近似垂直于所述衬底层10；

所述耐压层中的第一导电类型的第一种半导体区21的上表面至少有部分与一个导体3相接触形成肖特基接触电极，所述肖特基接触电极通过导线与所述源极S相连接；

所述耐压层中的第二导电类型的第二种半导体区22的上表面至少有部分与一个重掺杂的第二导电类型的第二种半导体区32相接触；所述重掺杂的第二导电类型的第二种半导体区32与一个导体2相接触形成欧姆接触电极，所述欧姆接触电极通过导线与源极S相连接；

所述基区（由30和31构成）中可以有至少一个重掺杂的区域31与导体2接触，以便形成欧姆接触；

所述栅极结构（由34和35构成）包括至少一个绝缘介质层34和至少一个导体区35，所述绝缘介质层34与所述源区33、所述基区（由30和31构成）以及所述耐压层中的第一导电类型的第一种半导体区21均直接接触；所述导体区35与所述绝缘介质层34直接接触，并通过所述绝缘介质层34与其它半导体区相隔离，所述导体区35与导体4接触形成所述栅极G；所述栅极结构（由34和35构成）可以是槽型栅极结构，也可以是平面型栅极结构；

所述耐压层（由21和22构成）与所述衬底层10可以是直接接触，也可以是通过一个第一导电类型的辅助层20间接接触；

所述衬底层10、所述基区（由30和31构成）、所述源区33、所述耐压层中的第一导电类型的第一种半导体区21以及所述缓冲区20均是由第一种半导体材料构成，所述第一种半导体材料可以是硅；

所述耐压层中的第二导电类型的第二种半导体区22以及所述重掺杂的第二导电类型的第二种半导体区32是由第二种半导体材料构成，所述第二种半导体材料可以是碳化硅，所述碳化硅可以是3C结构，即3C-SiC；

所述第一导电类型为n型时，所述的第二导电类型为p型；所述第一导电类型为p型时，所述的第二导电类型为n型。

进一步，所述第一导电类型的辅助层20的掺杂浓度可以与所述耐压层中的第一导电类型的第一种半导体区21的掺杂浓度相同。

进一步，所述耐压层中的第二导电类型的第二种半导体区22含有至少一个柱状的绝缘体区23；所述绝缘体区23的侧面和下表面被所述耐压层中的第二导电类型的第二种半导体区22包围，所述绝缘体区23的上表面可以有部分与一个导体2相接触，所述导体2通过导线与源极S相连接；所述绝缘体区23可以是一种由一种介质材料构成，也可以是由多种介质材料构成；所述绝缘体区23可以含有二氧化硅、氮化硅、氧化铝、氧化铪、氧化钛、钛酸锶等各种介质材料的一种或多种。

进一步，所述第一导电类型为n型时，所述耐压层中的第一导电类型的第一种半导体区21中的有效施主杂质总电荷与所述耐压层中的第二导电类型的第二种半导体区22中的有效受主杂质总电荷相对差别不超过80%；所述第一导电类型为p型时，所述耐压层中的第一导电类型的第一种半导体区21中的有效受主杂质总电荷与所述耐压层中的第二导电类型的第二种半导体区22中的有效施主杂质总电荷相对差别不超过80%。

附图说明

图1: 本发明的一种槽栅超结MOSFET，其p柱区采用p型SiC，且n柱区上表面通过肖特基接触与源极S相连；

图2: 本发明的一种平面栅超结MOSFET，其p柱区采用p型SiC，且n柱区上表面通过肖特基接触与源极S相连；

图3: 本发明的又一种槽栅超结MOSFET，其p柱区采用p型SiC，n柱区上表面通过肖特基接触与源极S相连，且n柱区和p柱区下表面通过一个n型辅助层与衬底层间接接触；

图4: 本发明的又一种平面栅超结MOSFET，其p柱区采用p型SiC，n柱区上表面通过肖特基接触与源极S相连，且n柱区和p柱区下表面通过一个n型辅助层与衬底层间接接触；

图5: 根据图3，本发明的又一种槽栅超结MOSFET，其n型辅助层与n柱区的掺杂浓度相同；

图6: 根据图4，本发明的又一种平面栅超结MOSFET，其n型辅助层与n柱区的掺杂浓度相同；

图7: 根据图1，本发明的又一种槽栅超结MOSFET，其p柱区内包围了一个绝缘体区；

图8: 根据图2，本发明的又一种平面栅超结MOSFET，其p柱区内包围了一个绝缘体区；

图9: 根据图3，本发明的又一种槽栅超结MOSFET，其p柱区内包围了一个绝缘体区，且n型辅助层与n柱区的掺杂浓度相同；

图10: 根据图4，本发明的又一种平面栅超结MOSFET，其p柱区内包围了一个绝缘体区，且n型辅助层与n柱区的掺杂浓度相同；

图11: 图1中本发明的超结MOSFET和普通超结MOSFET的击穿电压受电荷非平衡的影响；

图12: 图1中本发明的超结MOSFET和普通超结MOSFET的反向恢复电流波形。

具体实施方式

下面结合附图对本发明进行详细的描述。

图1是本发明的一种槽栅超结MOSFET。图1结构与普通的超结MOSFET的主要区别在于：p柱区（p-SiC区22）采用了碳化硅（SiC）材料，以及在n柱区（n-Si区21）的上表面与导体3接触形成肖特基接触（Schottky Contact）并与源极S通过导线相连。图1结构的主要优点有两个：第一，击穿电压不易受电荷平衡影响；第二，体二极管的反向恢复电荷较少，电流和电压震荡更小。下面分别对这两个优点作解释。

在正向耐压时，n柱区（n-Si区21）的最高电场出现在顶部，而p柱区（p-SiC区22）的最高电场出现在底部。当处于电荷非平衡时，即n柱区（n-Si区21）的有效施主杂质总数大于或小于p柱区（p-SiC区22）的有效受主杂质总数，n柱区（n-Si区21）顶部的最高电场会提高或p柱区（p-SiC区22）底部的最高电场会提高。由于p柱区（p-SiC区22）采用了SiC材料，其临界击穿电场远高于Si的临界击穿电场，因而在p柱区（p-SiC区22）底部的最高电场会提高时，p柱区（p-SiC区22）不会发生击穿。于是，在n柱区（n-Si区21）的有效施主杂质总数小于p柱区（p-SiC区22）的有效受主杂质总数的条件下，图1结构的击穿电压不易受电荷非平衡的影响。

在反向导通时，p柱区（p-SiC区22）与n柱区（n-Si区21）构成的pn结导通电压（>1.4 V）要高于Si pn结的导通电压（约0.7 V），导体3与n柱区（n-Si区21）表面形成的肖特基接触（Schottky Contact）的导通电压小于0.7 V。于是，在较小电流或较低导通电压下，肖特基二极管（即肖特基接触）导通，而p型基区（p-base区30）与n柱区（n-Si区21）构成的pn结未导通且p柱区（p-SiC区22）与n柱区（n-Si区21）构成的pn结也不导通，n柱区（n-Si区21）和p柱区（p-SiC区22）内均只有多数载流子。当电流继续增加或导通电压增加，p型基区（p-base区30）与n柱区（n-Si区21）构成的pn结导通，p型基区（p-base区30）会向n柱区（n-Si区21）注入少子空穴，使n柱区（n-Si区21）发生电导调制效应，存储少数载流子。这时，p柱区（p-SiC区22）与n柱区（n-Si区21）构成的pn结依然未导通，因此p柱区（p-SiC区22）内部依然只有多数载流子。如果p柱区（p-SiC区22）采用Si材料，这时的p柱区（p-SiC区22）与n柱区（n-Si区21）构成的pn结就会导通，p柱区（p-SiC区22）也会发生电导调至效应。很显然，当p柱区（p-SiC区22）采用SiC材料后，体内存储的载流子数量会降低，这就使得体二极管的反向恢复电荷减少，电流和电压的震荡也随之减小。另外，当p柱区（p-SiC区22）采用3C-SiC时，其空穴迁移率比较低（约40 cm²/(V∙s)），空穴从p柱区（p-SiC区22）抽取的速度比较慢，因而能降低n柱区和p柱区的耗尽速度，从而进一步降低电流和电压的震荡。

在图2中，与图1的结构的主要区别在于，栅极结构（由绝缘介质层34和导体区35构成）采用了平面栅结构。

在图3中，与图1的结构的主要区别在于，重掺杂的n型衬底层（n-substrate层10）与p柱区（p-SiC区22）及n柱区（n-Si区21）之间有一个n型辅助层（n-asssit层20），n型辅助层（n-asssit层20）可以承受一部分外加电压。需补充说明的是，n型辅助层（n-asssit层20）与n柱区（n-Si区21）的掺杂浓度可以相同，也可以不同，n型辅助层（n-asssit层20）的厚度可以小于n柱区（n-Si区21）的厚度，也可以与n柱区（n-Si区21）的厚度相当。

在图4中，与图3的结构的主要区别在于，栅极结构（由绝缘介质层34和导体区35构成）采用了平面栅结构。

在图5中，与图1的结构的主要区别在于，重掺杂的n型衬底层（n-substrate层10）与p柱区（p-SiC区22）及n柱区（n-Si区21）之间有一个n型辅助层（n-asssit层20），n型辅助层（n-asssit层20）与n柱区（n-Si区21）的掺杂浓度相同。这时，n型辅助层（n-asssit层20）与n柱区（n-Si区21）变成了同一个n区（n-Si区21）。

在图6中，与图5的结构的主要区别在于，栅极结构（由绝缘介质层34和导体区35构成）采用了平面栅结构。

在图7中，与图1的结构的主要区别在于，p柱区（p-SiC区22）内包围了一个绝缘体区（Insulator区23），绝缘体区（Insulator区23）的侧面和底部平面被p柱区（p-SiC区22）包围而其顶部平面至少有部分与导体2接触形成源极S。绝缘体区可以填充二氧化硅（SiO₂），也可以填充具有比SiO₂更高介电系数的介质材料，比如氮化硅（Si₃N₄）、氧化铝（Al₂O₃）、氧化铪（HfO₂）、氧化钛（TiO₂）、钛酸锶（SrTiO₃）等。

在图8中，与图7的结构的主要区别在于，栅极结构（由绝缘介质层34和导体区35构成）采用了平面栅结构。

在图9中，与图7的结构的主要区别在于，重掺杂的n型衬底层（n-substrate层10）与p柱区（p-SiC区22）及n柱区（n-Si区21）之间有一个n型辅助层（n-asssit层20），n型辅助层（n-asssit层20）与n柱区（n-Si区21）的掺杂浓度相同。

在图10中，与图9的结构的主要区别在于，栅极结构（由绝缘介质层34和导体区35构成）采用了平面栅结构。

下面对本发明的超结MOSFET与普通超结MOSFET做仿真对比，其中本发明的超结MOSFET采用了图1中的槽栅超结MOSFET结构，普通超结MOSFET的结构是把图1结构中SiC材料（p-SiC区22和p⁺-SiC区32）替换为Si材料。数值仿真采用的是MEDICI仿真软件。图1给出的是半个元胞结构，n柱区（n-Si区21）的宽度为8 μm，左右两个p柱区（p-SiC区22）的宽度均为4 μm，n柱区（n-Si区21）及p柱区（p-SiC区22）的厚度均为37μm，n柱区（n-Si区21）及p柱区（p-SiC区22）的掺杂浓度均为3.6×10¹⁵ cm^-3，衬底层（n-substrate区10）的厚度和掺杂浓度分别为5μm和5×10¹⁹ cm^-3，基区（由p-base区30和p⁺区31构成）的宽度、厚度和掺杂浓度分别为2 μm、1.3 μm和2×10¹⁷ cm^-3，基区中的重掺杂区域（p⁺区31）的宽度、厚度和掺杂浓度分别为1.3 μm、0.5 μm和3×10¹⁹ cm^-3，源区（n⁺区31）的宽度、厚度和掺杂浓度分别为0.7 μm、0.5 μm和5×10¹⁹ cm^-3，p柱区上方的重掺杂区域（p⁺-SiC区32）的宽度、厚度和掺杂浓度分别为4 μm、0.5 μm和3×10¹⁹ cm^-3。槽型栅极结构（由绝缘介质层34和导体区35构成）的宽度和深度分别为1.5 μm和5 μm。绝缘介质层34采用了SiO2，其厚度为100 nm。导体区35采用了重掺杂的n型多晶硅。电子和空穴的寿命均设为1 μs。肖特基接触的势垒高度设为0.7 eV。

图11给出的是图1中本发明的超结MOSFET和普通超结MOSFET的击穿电压（V _B）受电荷非平衡的影响，其中电荷非平衡用n柱区（n-Si区21）的掺杂浓度N _D与p柱区（p-SiC区22）的掺杂浓度N _A的差值来表现。在仿真中，N _D不变，N _A变化得到不同的击穿电压（V _B）。从图中可以看到，本发明的超结MOSFET不仅可以得到比普通超结MOSFET更高的V _B，而且，在N _A > N _D下，V _B受电荷非平衡的影响更小。

图12给出的是图1中本发明的超结MOSFET和普通超结MOSFET的体二极管在反向恢复过程中的电流波形，其中元胞面积为0.2 cm²，导通电流密度为100 A/cm²，电路中寄身电感为10 nH，p柱区（p-SiC区22）的空穴迁移率设为40 cm²/(V∙s)。从图中可得到，本发明的超结MOSFET的反向恢复电流峰值（I _rrm）为11.3 A，比普通超结MOSFET的I _rrm（20.4 A）减小了45%，本发明的超结MOSFET的反向恢复电荷（Q _rr）为236 nC，比普通超结MOSFET的Q _rr（754nC）减小了69%。另外，本发明的超结MOSFET的电流震荡也明显减小。

以上对本发明做了许多实施例说明，其所述的n型半导体材料可看作是第一导电类型的半导体材料，而p型半导体材料可看作是第二导电类型的半导体材料。显然，根据本发明的原理，实施例中的n型与p型均可以相互对调而不影响本发明的内容。对于熟悉本领域的技术人员而言，还可以在本发明的思想下得到其它许多实施例而不超出本发明的权利要求。

Claims

1.一种超结金属-氧化物-半导体场效应晶体管器件，其元胞结构包括：耐压层，与所述耐压层的下表面相接触的重掺杂的第一导电类型的衬底层，与所述耐压层的上表面至少有部分接触的第二导电类型的基区，与所述基区至少有部分接触的重掺杂的第一导电类型的源区，与所述源区、所述基区以及所述耐压层均接触的栅极结构，覆盖于所述衬底层的导体形成的漏极，覆盖于与所述源区及所述基区的导体形成的源极，覆盖于所述栅极结构的导体形成的栅极，其特征在于：

所述耐压层由至少一个柱状的第一导电类型的第一种半导体区与至少一个柱状的第二导电类型的第二种半导体区构成，所述耐压层中的第一导电类型的第一种半导体区与所述耐压层中的第二导电类型的第二种半导体区相互接触，其形成的接触面垂直或近似垂直于所述衬底层；

所述耐压层中的第一导电类型的第一种半导体区的上表面至少有部分与一个导体相接触形成肖特基接触电极，所述肖特基接触电极通过导线与所述源极相连接；

所述耐压层中的第二导电类型的第二种半导体区的上表面至少有部分与一个重掺杂的第二导电类型的第二种半导体区相接触；所述重掺杂的第二导电类型的第二种半导体区与一个导体相接触形成欧姆接触电极，所述欧姆接触电极通过导线与源极相连接；

所述基区中可以有至少一个重掺杂的区域与导体接触，以便形成欧姆接触；

所述栅极结构包括至少一个绝缘介质层和至少一个导体区，所述绝缘介质层与所述源区、所述基区以及所述耐压层中的第一导电类型的第一种半导体区均直接接触；所述导体区与所述绝缘介质层直接接触，并通过所述绝缘介质层与其它半导体区相隔离，所述导体区与导体接触形成所述栅极；所述栅极结构可以是槽型栅极结构，也可以是平面型栅极结构；

所述耐压层与所述衬底层可以是直接接触，也可以是通过一个第一导电类型的辅助层间接接触；

所述衬底层、所述基区、所述源区、所述耐压层中的第一导电类型的第一种半导体区以及所述辅助层均是由第一种半导体材料构成，所述第一种半导体材料可以是硅；

所述耐压层中的第二导电类型的第二种半导体区以及所述重掺杂的第二导电类型的第二种半导体区是由第二种半导体材料构成，所述第二种半导体材料可以是碳化硅，所述碳化硅可以是3C结构，即3C-SiC；

所述第一导电类型为n型时，所述的第二导电类型为p型；所述第一导电类型为p型时，所述的第二导电类型为p型。

2.如权利要求1所述的一种超结金属-氧化物-半导体场效应晶体管器件，其特征在于：

所述第一导电类型的辅助层的掺杂浓度可以与所述耐压层中的第一导电类型的第一种半导体区的掺杂浓度相同。

3.如权利要求1所述的一种超结金属-氧化物-半导体场效应晶体管器件，其特征在于：

所述耐压层中的第二导电类型的第二种半导体区含有至少一个柱状的绝缘体区；所述绝缘体区的侧面和下表面被所述耐压层中的第二导电类型的第二种半导体区包围，所述绝缘体区的上表面可以有部分与一个导体相接触，所述导体通过导线与源极相连接；所述绝缘体区可以是一种由一种介质材料构成，也可以是由多种介质材料构成；所述绝缘体区可以含有二氧化硅、氮化硅、氧化铝、氧化铪、氧化钛、钛酸锶等各种介质材料的一种或多种。

4.如权利要求1所述的一种超结金属-氧化物-半导体场效应晶体管器件，其特征在于：

所述第一导电类型为n型时，所述耐压层中的第一导电类型的第一种半导体区中的有效施主杂质总电荷与所述耐压层中的第二导电类型的第二种半导体区中的有效受主杂质总电荷相对差别不超过80%；所述第一导电类型为p型时，所述耐压层中的第一导电类型的第一种半导体区中的有效受主杂质总电荷与所述耐压层中的第二导电类型的第二种半导体区中的有效施主杂质总电荷相对差别不超过80%。