TWI817120B - 嵌入式蕭特基非對稱型超接面功率半導體 - Google Patents
嵌入式蕭特基非對稱型超接面功率半導體 Download PDFInfo
- Publication number
- TWI817120B TWI817120B TW110117533A TW110117533A TWI817120B TW I817120 B TWI817120 B TW I817120B TW 110117533 A TW110117533 A TW 110117533A TW 110117533 A TW110117533 A TW 110117533A TW I817120 B TWI817120 B TW I817120B
- Authority
- TW
- Taiwan
- Prior art keywords
- columnar
- semiconductor substrate
- semiconductor
- asymmetric
- top surface
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims description 36
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Light Receiving Elements (AREA)
Abstract
一種嵌入式蕭特基非對稱型超接面功率半導體，包含半導體基板，及多個相鄰地設置在半導體基板上的電晶體單元。每一個該電晶體單元包括本體、閘極、源極、摻雜區，及金屬單元。本體包括第一柱狀部、二分別位在第一柱狀部兩側的第二柱狀部，及一頂面。閘極設置在頂面。源極位在本體內且鄰近閘極一側，並包括由第一柱狀部往相鄰的第二柱狀部延伸的井區。摻雜區位在第一柱狀部內，且與源極間隔地位在閘極另一側，而讓第一柱狀部的部分表面露出，其中，摻雜區結構不同於源極，且其半導體特性不同於第一柱狀部。金屬單元覆蓋閘極與源極，並與第一柱狀部露出的部分表面直接接觸，從而形成蕭特基接觸。
Description
本發明是有關於一種功率半導體，特別是指一種嵌入式蕭特基非對稱型超接面功率半導體。
現有的碳化矽功率元件內的PN本體二極體(PN body diode)中，其電洞與電子結合，容易使得碳化矽磊晶結構中存在的缺陷擴張成疊層缺陷(Stacking faults，SFs)，從而提高元件的導通電阻及導通電壓，增加元件操作不穩定性，使其切換特性變差，因此，避免PN本體二極體導通，增加元件切換特性是重要目標。
因此，本發明的目的，即在提供一種嵌入式蕭特基非對稱型超接面功率半導體。
於是，本發明嵌入式蕭特基非對稱型超接面功率半導體包含一半導體基板，及多個相鄰地設置在該半導體基板上的電晶體單元。
每一個該電晶體單元包括一本體、一閘極、一源極、一摻雜區，及一金屬單元。
該本體包括一具有第一型半導體特性的第一柱狀部、二分別位在該第一柱狀部兩側並具有第二型半導體特性的第二柱狀部，及一反向該半導體基板的頂面。
該閘極對應該第一柱狀部地設置在該本體的該頂面。
該源極由該本體的該頂面往該半導體基板方向延伸並位在該本體內且鄰近該閘極一側，該源極包括一由該第一柱狀部往相鄰的該第二柱狀部延伸且摻雜有二種半導體特性的井區。
該摻雜區由該本體的該頂面往該半導體基板方向延伸並位在該第一柱狀部內，且與該源極間隔地位在該閘極另一側，而讓該第一柱狀部的部分表面露出，其露出的部分表面位在該摻雜區與鄰近的該電晶體單元的該源極之間，其中，該摻雜區結構不同於該源極，且其半導體特性不同於該第一柱狀部。
該金屬單元覆蓋該閘極與該源極，並與該第一柱狀部露出的部分表面直接接觸，從而形成一蕭特基接觸。
本發明的功效在於，在該閘極兩側設置非對稱型結構的該源極與該摻雜區，以使該第一柱狀部露出的部分表面，而能與該金屬單元形成蕭特基接觸，使PN本體二極體(PN body diode)對於元件的影響大幅降低，不僅能有效改善超接面功率元件的切換特性、提升元件可靠度。
在本發明被詳細描述的前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖1，本發明嵌入式蕭特基非對稱型超接面功率半導體的一第一實施例，包含一半導體基板2，及多個相鄰地設置在該半導體基板2上的電晶體單元3。
具體地說，由於該等電晶體單元3是重複的相鄰設置，因此，圖1僅式出單一個該電晶體單元3的結構來做說明。每一個該電晶體單元3包括一本體31、一設置在該本體31上的閘極32、設置在該本體31內的一源極33與一摻雜區34，及一金屬單元35。
詳細地說，該本體31包括一設置在該半導體基板2上且具有第一型半導體特性的磊晶層30、一設置在該磊晶層30上並具有第一型半導體特性的第一柱狀部311、二設置在該磊晶層30上並分別位在該第一柱狀部311兩側並具有第二型半導體特性的第二柱狀部312，及一反向該半導體基板2的頂面310。透過該磊晶層30的設置，讓該電晶體單元3的該本體31具有半柱式結構，使得整體製程更為容易，並能進一步降低導通電組。
更詳細地說，相鄰的該等電晶體單元3是彼此共用該等第二柱狀部312，而該等第一柱狀部311與該等第二柱狀部312的頂面共同構成該頂面310，定義一平行該半導體基板2的水平方向X，及一垂直該水平方向X的垂直方向Y，該等第一柱狀部311與該等第二柱狀部312沿該水平方向X交錯排列，從而讓該等第一柱狀部311與該等第二柱狀部312構成多個相互並聯且具有超接面(super junction)。
要說明的是，本發明所述的該第一型半導體特性與該第二型半導體特性的摻雜原子並無特別限制，在本實施例中，該第一型半導體特性與該第二型半導體特性分別是以含有5價原子的N型半導體及含有3價原子的P型半導體為例作說明。
該閘極32對應該第一柱狀部311地設置在該本體31。該源極33由該本體31的該頂面310往該半導體基板2方向延伸並位在該本體31內且鄰近該閘極32一側，該源極33包括一由該第一柱狀部311往相鄰的該第二柱狀部312延伸且摻雜有二種半導體特性(n
+與p
+)的井區330。
該摻雜區34由該本體31的該頂面310往該半導體基板2方向延伸並位在該第一柱狀部311內，且與該源極33間隔地位在該閘極32另一側，而讓該第一柱狀部311的部分表面3110露出。要說明的是，該摻雜區34的半導體特性不同於該第一柱狀部311，也就是說，該摻雜區34是具有第二型半導體特性的P型半導體，此外，在本實施例中，由於該摻雜區34結構不同於該源極33，使得該電晶體單元3呈非對稱結構，從而讓露出的部分表面3110是與該頂面310相同表面而位在該摻雜區34與鄰近的該電晶體單元3的該源極33之間。
該金屬單元35覆蓋該閘極32與該源極33，並與該第一柱狀部311露出的部分表面3110直接接觸，從而形成一蕭特基接觸S，而可視為一蕭特基二極體。本實施例的該電晶體單元3的非對稱型結構能夠在有限的元件面積範圍，增加蕭特基接觸S的範圍，從而改善超接面功率元件的切換特性。要說明的是，該金屬單元35使用的材料並沒有特別限制，只要是能與半導體材料(該第一柱狀部311露出的表面3110)形成蕭特基接觸的金屬均可使用。
參閱圖2，本發明嵌入式蕭特基非對稱型超接面功率半導體的一第二實施例，其結構大致與該第一實施例相同，不同之處在於，該第二實施例的該本體31還包括一渠溝314及一保護層315。
具體地說，在該第二實施例中，該渠溝314由該頂面310往該半導體基板2方向(該垂直方向Y)凹陷並位在該第一柱狀部311中及對應位在該摻雜區34一側，也就是說，該渠溝314是設置在該第一柱狀部311與該第二柱狀部312的交接處，而位在該閘極32與鄰近的該電晶體單元3的該源極33之間。
該渠溝314由該頂面310往該半導體基板2延伸的深度大於該摻雜區34，使得該第一柱狀部311露出的部分表面3110位在該渠溝314內，該保護層315設置在該渠溝314的一底面且半導體特性不同於該第一柱狀部311，也就是說，該保護層315的半導體特性為第二型半導體特性(P型半導體)。較佳地，在本實施例中，該渠溝314沿該垂直方向Y延伸的深度大於2μm，且沿該水平方向X延伸的寬度不大於該第一柱狀部311沿該水平方向X延伸的一半。
透過讓該第一柱狀部311露出的部分表面3110位在該渠溝314內，使後續的該金屬單元35填滿該渠溝314時，能直接與部分表面3110接觸，而在該渠溝314內形成該蕭特基接觸S，成為一種嵌入式蕭特基二極體，而透過該保護層315設置能保護蕭特基二極體。透過該渠溝314的設置，能進一步的擴大該第一柱狀部311露出的部分表面3110的面積，而增加蕭特基接觸S的面積。
參閱圖3，本發明嵌入式蕭特基非對稱型超接面功率半導體的一第三實施例，其結構大致與該第二實施例相同，不同之處在於，該第三實施例不具有該磊晶層30。具體地說，該第三實施例的該等電晶體單元3中的該等第一柱狀部311與該等第二柱狀部312是直接沿該水平方向X交錯排列地設置在該半導體基板2上。
參閱圖4，本發明嵌入式蕭特基非對稱型超接面功率半導體的一第四實施例，其結構大致與該第二實施例相同，不同之處在於，該渠溝314的設置位置，且該第四實施例不具有該保護層315。具體地說，該渠溝314由該頂面310往該半導體基板2凹陷並位在該第二柱狀部312中及對應位在該摻雜區34一側。
參閱圖5與圖6，圖5與圖6分別為本發明嵌入式蕭特基非對稱型超接面功率半導體的一第五實施例及該第六實施例，其結構分別大致與該第一實施例及該第二實施例相同，不同之處在於，該第五實施例及該第六實施例的該金屬單元35還包括一第一金屬層351及一第二金屬層352。
具體地說，金屬單元35還包括一覆蓋該第一柱狀部311露出的表面3110的第一金屬層351，及一覆蓋該閘極32、該源極33、該摻雜區34，與該第一金屬層351的第二金屬層352。該第一金屬層351會直接與露出的表面3110直接接觸而也具有蕭特基接觸，而該第二金屬層352則是用來作為驅動該源極33的電極。此處要說明的是，同樣地，該第三實施例及該第四實施例也可如該第五實施例及該第六實施例設置兩層金屬層。
為了更清楚說明前述嵌入式蕭特基非對稱型超接面功率半導體的結構，以下簡單說明其製作方法流程。
參閱圖1、圖7至圖9，本發明嵌入式蕭特基非對稱型超接面功率半導體的該第一實施例的製作方法，主要是透過離子佈植製程進行。在該半導體基板2上先分別磊晶成長該磊晶層30及具有第一半導體特性N的半導體層301，再於該半導體層301中進行等間隔地進行離子植入(Ion Implant)，使該半導體層301具有多個等間隔的第二半導體特性P，以此反覆進行而構成該第一柱狀部311與該等第二柱狀部312(如圖7所示)。要說明的是，其製作方法也是以單一個該電晶體單元3為例做說明。
接著，在該等第一柱狀部311與該等第二柱狀部312上也繼續進行離子植入來構成該等摻雜區34與具有該井區330的該等源極33，隨後對應再該摻雜區34與該源極33之間設置該閘極32。最後，再形成覆蓋該閘極32、該摻雜區34，及該源極33的該金屬單元35(見圖1)，便完成該第一實施例的嵌入式蕭特基非對稱型超接面功率半導體。要說明的是，製作該閘極32、該摻雜區34，及該源極33的詳細製成步驟與結構為本領域技術人員所能知悉，於此不加以贅述。
參閱圖2、圖10，及圖11，本發明嵌入式蕭特基非對稱型超接面功率半導體的該第二實施例的製作方法，其製作方法大致與該第一實施例的製作方法相同，不同之處在於，還進行蝕刻製程來形成該渠溝314。
具體地說，其形成該第一柱狀部311與該第二柱狀部312的製程與前述製程相同(見圖7)，而在後續進行離子植入前，會先進行蝕刻製程來形成該渠溝314，在進行離子佈值而構成該等摻雜區34與該等源極33(如圖10所示)，最後，對應再該摻雜區34與該源極33之間設置該閘極32，並形成覆蓋該閘極32、該摻雜區34、該源極33，及該渠溝314的該金屬單元35(見圖2)，便完成該第二實施例的嵌入式蕭特基非對稱型超接面功率半導體。
綜上所述，在該閘極32兩側設置非對稱型結構的該源極33與該摻雜區34，以使該第一柱狀311部露出的部分表面3110，而能與該金屬單元35形成蕭特基接觸S，不僅能有效改善超接面功率元件的切換特性、提升元件可靠度，並進一步在有限的元件面積範圍內，進行該渠溝314結構的設計來增加蕭基接觸S的範圍，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
2:半導體基板
3:電晶體單元
30:磊晶層
301:半導體層
31:本體
310:頂面
311:第一柱狀部
3110:表面
312:第二柱狀部
314:渠溝
315:保護層
32:閘極
33:源極
330:井區
34:摻雜區
35:金屬單元
351:第一金屬層
352:第二金屬層
S:蕭特基接觸
X:水平方向
Y:垂直方向
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中：
圖1是一示意圖，說明本發明嵌入式蕭特基非對稱型超接面功率半導體的一第一實施例的一電晶體單元的結構；
圖2是一示意圖，說明本發明嵌入式蕭特基非對稱型超接面功率半導體的一第二實施例的該電晶體單元的結構；
圖3是一示意圖，說明本發明嵌入式蕭特基非對稱型超接面功率半導體的一第三實施例的該電晶體單元的結構；
圖4是一示意圖，說明本發明嵌入式蕭特基非對稱型超接面功率半導體的一第四實施例的該電晶體單元的結構；
圖5是一示意圖，說明本發明嵌入式蕭特基非對稱型超接面功率半導體的一第五實施例的該電晶體單元的結構；
圖6是一示意圖，說明本發明嵌入式蕭特基非對稱型超接面功率半導體的一第六實施例的該電晶體單元的結構；
圖7是一製程示意圖，說明製作該第一實施例；
圖8是一製程示意圖，說明製作該第一實施例；
圖9是一製程示意圖，說明製作該第一實施例；
圖10是一製程示意圖，說明製作該第二實施例；及
圖11是一製程示意圖，說明製作該第二實施例。
2:半導體基板
3:電晶體單元
30:磊晶層
31:本體
310:頂面
311:第一柱狀部
3110:表面
312:第二柱狀部
32:閘極
33:源極
330:井區
34:摻雜區
35:金屬單元
S:蕭特基接觸
X:水平方向
Y:垂直方向
Claims (12)
- 一種嵌入式蕭特基非對稱型超接面功率半導體，包含：一半導體基板；及多個電晶體單元，相鄰地設置在該半導體基板上，每一個該電晶體單元包括：一本體，包括一具有第一型半導體特性的第一柱狀部、二分別位在該第一柱狀部兩側並具有第二型半導體特性的第二柱狀部，及一反向該半導體基板的頂面；一閘極，對應該第一柱狀部地設置在該本體的該頂面；一源極，由該本體的該頂面往該半導體基板方向延伸並位在該本體內且鄰近該閘極一側，該源極包括一由該第一柱狀部往相鄰的該第二柱狀部延伸且摻雜有二種半導體特性的井區；一摻雜區，由該本體的該頂面往該半導體基板方向延伸並位在該第一柱狀部內，且與該源極間隔地位在該閘極另一側，而讓該第一柱狀部的部分表面露出，其露出的部分表面位在該摻雜區與鄰近的該電晶體單元的該源極之間，其中，該摻雜區結構不同於該源極，且其半導體特性不同於該第一柱狀部；及一金屬單元，覆蓋該閘極與該源極，並與該第一柱狀部露出的部分表面直接接觸，從而形成一蕭特基接觸； 其中，該本體還包括一渠溝，及一保護層，該渠溝由該頂面往該半導體基板凹陷並位在該第一柱狀部中及對應位在該摻雜區一側，且該渠溝由該頂面往該半導體基板延伸的深度大於該摻雜區，使得該第一柱狀部露出的部分表面位在該渠溝內，該保護層設置在該渠溝的一底面且半導體特性不同於該第一柱狀部。
- 如請求項1所述嵌入式蕭特基非對稱型超接面功率半導體，其中，該本體還包含一位在該半導體基板與該第一柱狀部及該等第二柱狀部之間的磊晶層，該磊晶層的半導體特性與該第一柱狀部相同。
- 如請求項1所述嵌入式蕭特基非對稱型超接面功率半導體，其中，該第一柱狀部露出的部分表面位在該頂面。
- 如請求項1所述嵌入式蕭特基非對稱型超接面功率半導體，其中，該金屬單元還包括一覆蓋該第一柱狀部露出的表面的第一金屬層，及一覆蓋該閘極、該源極、該摻雜區，與該第一金屬層的第二金屬層。
- 如請求項1所述嵌入式蕭特基非對稱型超接面功率半導體，其中，定義一平行該半導體基板的水平方向，及一垂直該水平方向的垂直方向，該等第一柱狀部與該等第二柱狀部沿該水平方向交錯排列，該渠溝位在該第一柱狀部與該第二柱狀部的交接處，且沿該垂直方向延伸的深度大於2μm。
- 如請求項5所述嵌入式蕭特基非對稱型超接面功率半導 體，其中，該渠溝沿該水平方向延伸的寬度不大於該第一柱狀部沿該水平方向延伸的一半。
- 一種嵌入式蕭特基非對稱型超接面功率半導體，包含：一半導體基板；及多個電晶體單元，相鄰地設置在該半導體基板上，每一個該電晶體單元包括：一本體，包括一具有第一型半導體特性的第一柱狀部、二分別位在該第一柱狀部兩側並具有第二型半導體特性的第二柱狀部，及一反向該半導體基板的頂面；一閘極，對應該第一柱狀部地設置在該本體的該頂面；一源極，由該本體的該頂面往該半導體基板方向延伸並位在該本體內且鄰近該閘極一側，該源極包括一由該第一柱狀部往相鄰的該第二柱狀部延伸且摻雜有二種半導體特性的井區；一摻雜區，由該本體的該頂面往該半導體基板方向延伸並位在該第一柱狀部內，且與該源極間隔地位在該閘極另一側，而讓該第一柱狀部的部分表面露出，其露出的部分表面位在該摻雜區與鄰近的該電晶體單元的該源極之間，其中，該摻雜區結構不同於該源極，且其半導體特性不同於該第一柱狀部；及一金屬單元，覆蓋該閘極與該源極，並與該第一柱狀部露出的部分表面直接接觸，從而形成一蕭特基 接觸；其中，該本體還包括一渠溝，該渠溝由該頂面往該半導體基板凹陷並位在該第二柱狀部中及對應位在該摻雜區一側，且該渠溝由該頂面往該半導體基板延伸的深度大於該摻雜區，該第一柱狀部露出的部分表面位在該渠溝內。
- 如請求項7所述嵌入式蕭特基非對稱型超接面功率半導體，其中，該本體還包含一位在該半導體基板與該第一柱狀部及該等第二柱狀部之間的磊晶層，該磊晶層的半導體特性與該第一柱狀部相同。
- 如請求項7所述嵌入式蕭特基非對稱型超接面功率半導體，其中，該第一柱狀部露出的部分表面位在該頂面。
- 如請求項7所述嵌入式蕭特基非對稱型超接面功率半導體，其中，該金屬單元還包括一覆蓋該第一柱狀部露出的表面的第一金屬層，及一覆蓋該閘極、該源極、該摻雜區，與該第一金屬層的第二金屬層。
- 如請求項7所述嵌入式蕭特基非對稱型超接面功率半導體，其中，定義一平行該半導體基板的水平方向，及一垂直該水平方向的垂直方向，該等第一柱狀部與該等第二柱狀部沿該水平方向交錯排列，該渠溝位在該第一柱狀部與該第二柱狀部的交接處，且沿該垂直方向延伸的深度大於2μm。
- 如請求項11所述嵌入式蕭特基非對稱型超接面功率半導體，其中，該渠溝沿該水平方向延伸的寬度不大於該 第一柱狀部沿該水平方向延伸的一半。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110117533A TWI817120B (zh) | 2021-05-14 | 2021-05-14 | 嵌入式蕭特基非對稱型超接面功率半導體 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110117533A TWI817120B (zh) | 2021-05-14 | 2021-05-14 | 嵌入式蕭特基非對稱型超接面功率半導體 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202245253A TW202245253A (zh) | 2022-11-16 |
| TWI817120B true TWI817120B (zh) | 2023-10-01 |
Family
ID=85793089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110117533A TWI817120B (zh) | 2021-05-14 | 2021-05-14 | 嵌入式蕭特基非對稱型超接面功率半導體 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI817120B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100096692A1 (en) * | 2008-10-16 | 2010-04-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102005452A (zh) * | 2009-08-31 | 2011-04-06 | 万国半导体股份有限公司 | 高电压半导体器件中的集成肖特基二极管 |
| CN109755296A (zh) * | 2018-12-13 | 2019-05-14 | 四川大学 | 集成肖特基二极管的含有p-SiC的超结MOSFET |
| TW201941430A (zh) * | 2018-02-12 | 2019-10-16 | 美商克若密斯股份有限公司 | 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統 |
-
2021
- 2021-05-14 TW TW110117533A patent/TWI817120B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100096692A1 (en) * | 2008-10-16 | 2010-04-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102005452A (zh) * | 2009-08-31 | 2011-04-06 | 万国半导体股份有限公司 | 高电压半导体器件中的集成肖特基二极管 |
| TW201941430A (zh) * | 2018-02-12 | 2019-10-16 | 美商克若密斯股份有限公司 | 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統 |
| CN109755296A (zh) * | 2018-12-13 | 2019-05-14 | 四川大学 | 集成肖特基二极管的含有p-SiC的超结MOSFET |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202245253A (zh) | 2022-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6406361B2 (ja) | 半導体装置及びその製造方法 | |
| JP3787467B2 (ja) | 半導体構成素子用の縁構造及びドリフト領域体及び半導体構成素子用の縁構造及びドリフト領域体の製造方法 | |
| JP5637571B2 (ja) | 格子状レイアウトを有するトランジスタのゲート金属ルーティング | |
| US7671387B2 (en) | Lateral junction field effect transistor and method of manufacturing the same | |
| WO2012105613A1 (ja) | 半導体装置およびその製造方法 | |
| JP7268330B2 (ja) | 半導体装置および製造方法 | |
| KR101929639B1 (ko) | 측면 확산된 금속 산화 반도체 디바이스 및 그 제조 방법 | |
| JP2013258327A (ja) | 半導体装置及びその製造方法 | |
| KR20130073781A (ko) | 반도체 소자 및 그 제조 방법 | |
| US9620629B2 (en) | Semiconductor device and manufacturing method for semiconductor device | |
| US20200312955A1 (en) | Semiconductor device | |
| WO2013175880A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| JP4328797B2 (ja) | 半導体装置 | |
| TWI817120B (zh) | 嵌入式蕭特基非對稱型超接面功率半導體 | |
| JP2018006648A (ja) | 半導体装置 | |
| JP2006351713A (ja) | 絶縁ゲート型半導体装置 | |
| CN108807506A (zh) | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 | |
| KR20180111514A (ko) | 반도체 장치 및 그 제조 방법 | |
| US10217857B2 (en) | Super junction MOSFET and method of manufacturing the same | |
| KR102627999B1 (ko) | 전력 반도체 소자 제조 방법 | |
| TWI787819B (zh) | 具有濃度變化的三維超接面功率半導體 | |
| WO2022118976A1 (ja) | 超接合半導体装置 | |
| US20230178591A1 (en) | Super-junction semiconductor device with enlarged process window for desirable breakdown voltage | |
| JP6583700B2 (ja) | 半導体装置 |