TW201941430A - 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統 - Google Patents

用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統 Download PDF

Info

Publication number
TW201941430A
TW201941430A TW108104562A TW108104562A TW201941430A TW 201941430 A TW201941430 A TW 201941430A TW 108104562 A TW108104562 A TW 108104562A TW 108104562 A TW108104562 A TW 108104562A TW 201941430 A TW201941430 A TW 201941430A
Authority
TW
Taiwan
Prior art keywords
gallium nitride
layer
nitride layer
magnesium
epitaxial
Prior art date
Application number
TW108104562A
Other languages
English (en)
Other versions
TWI796432B (zh
Inventor
奧茲卡 阿克塔斯
佛拉迪米耶 歐諾博利伍鐸
傑姆 巴瑟里
Original Assignee
美商克若密斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克若密斯股份有限公司 filed Critical 美商克若密斯股份有限公司
Publication of TW201941430A publication Critical patent/TW201941430A/zh
Application granted granted Critical
Publication of TWI796432B publication Critical patent/TWI796432B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一種在氮化鎵材料中透過擴散而形成摻雜區的方法包括，提供包括氮化鎵層的基板結構以及在該氮化鎵層上形成遮罩。該遮罩使該氮化鎵層的頂表面的一或多個部分暴露。該方法也包括在該氮化鎵層的該頂表面的該一或多個部分上沉積含鎂氮化鎵層，並且與沉積該含鎂氮化鎵層同步，透過將鎂擴散通過該一或多個部分而進入該氮化鎵層中，而在該氮化鎵層中形成一或多個鎂摻雜區。該含鎂氮化鎵層提供鎂摻雜劑之來源。該方法進一步包括：移除該含鎂氮化鎵層以及移除該遮罩。

Description

用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統
本申請案主張美國臨時專利申請案第62/629,588號之優先權，該申請案於2018年2月12日提出申請，其揭露內容以全文併入本文中作為參考，以用於所有目的。
本發明之實施例關於半導體材料。更特定而言，本發明之實施例提供了多種方法及系統，該等方法與系統關於摻雜劑進入氮化鎵材料的擴散。
可將基於氮化鎵的半導體元件（諸如p-n二極體、p-i-n二極體、蕭特基二極體、高電子遷移率電晶體（HEMT））應用於各種電力系統，例如太陽能變流器、緊湊型電源供應器（例如，功率因子校正電路或PFC）、切換模式電源供應器（SMPS）、馬達驅動器、RF功率放大器、固態照明（SSL）、智慧型電網、及汽車馬達驅動系統。因此，本領域需要與形成基於氮化鎵之半導體元件相關的改良方法和系統。
根據本發明之實施例，提供一種在氮化鎵材料中透過擴散而形成摻雜區的方法。該方法包括，提供包括氮化鎵層的基板結構以及在該氮化鎵層上形成遮罩。該遮罩使該氮化鎵層的頂表面的一或多個部分暴露。該方法也包括在該氮化鎵層的該頂表面的該一或多個部分上沉積含鎂氮化鎵層，並且與沉積該含鎂氮化鎵層同步，透過將鎂擴散通過該一或多個部分而進入該氮化鎵層中，而在該氮化鎵層中形成一或多個鎂摻雜區。該含鎂氮化鎵層提供鎂摻雜劑之來源。該方法進一步包括：移除該含鎂氮化鎵層以及移除該遮罩。
根據本發明之另一實施例，提供一種在氮化鎵材料中形成摻雜區的方法。該方法包括，提供氮化鎵基板結構。該氮化鎵基板結構包括：緩衝層，形成於基板上；第一磊晶氮化鎵層，形成於該緩衝層上；第二磊晶氮化鎵層，形成於該第一磊晶氮化鎵層上；及磊晶氮化鋁鎵層，形成於該第二磊晶氮化鎵層上。該方法也包括，在該磊晶鋁磊晶氮化鎵層上形成遮罩。該遮罩暴露該磊晶氮化鋁鎵層之頂表面的一或多個部分。該方法進一步包括，在該磊晶氮化鋁鎵層的該頂表面的該一或多個部分上沉積含鎂氮化鎵層，以及與沉積該含鎂氮化鎵層同步，透過將鎂擴散通過該一或多個部分而進入該磊晶氮化鋁鎵層中，而在該磊晶氮化鋁鎵層中形成一或多個鎂摻雜區。該含鎂氮化鎵層提供鎂摻雜劑之來源。此外，該方法包括：移除該含鎂氮化鎵層以及移除該遮罩。
根據本發明的另一實施例，提供一種在氮化鎵材料中透過擴散而形成摻雜區的方法。該方法包括，提供包括氮化鎵層的基板結構，在該氮化鎵層上形成遮罩，該遮罩暴露該氮化鎵層之頂表面之一或多個部分，以及在該氮化鎵層之該頂表面之該一或多個部分上沉積含鎂氮化鎵層。該方法也包括，退火該基板結構，而透過將鎂擴散通過該一或多個部分而進入該氮化鎵層中，而在該氮化鎵層中形成一或多個鎂摻雜區。該含鎂氮化鎵層提供用於退火製程的鎂摻雜劑之來源。該方法進一步包括：移除該含鎂氮化鎵層以及移除該遮罩。
根據本發明的另一特定實施例，提供一種在氮化鎵材料中形成摻雜區的方法。該方法包括，提供氮化鎵基板結構。該氮化鎵基板結構包括：緩衝層，形成於基板上；第一磊晶氮化鎵層，形成於該緩衝層上；第二磊晶氮化鎵層，形成於該第一磊晶氮化鎵層上；及磊晶氮化鋁鎵層，形成於該第二磊晶氮化鎵層上。該方法也包括，在該磊晶氮化鋁鎵層上形成遮罩。該遮罩暴露該磊晶氮化鋁鎵層之頂表面的一或多個部分。該方法進一步包括，在該磊晶氮化鋁鎵層的該頂表面的該一或多個部分上沉積含鎂氮化鎵層，以及退火該氮化鎵基板結構，而透過將鎂擴散通過該一或多個部分而進入該磊晶氮化鋁鎵層中，以在該磊晶氮化鋁鎵層中形成一或多個鎂摻雜區。該含鎂氮化鎵層提供用於該退火製程的鎂摻雜劑之來源。該方法也包括：移除該含鎂氮化鎵層以及移除該遮罩。
本發明大致上關於透過在氮化鎵材料中擴散而形成摻雜區的方法。摻雜是指這樣的製程：有意地將雜質引入半導體材料中，以改變其電性質。例如能夠藉由擴散或離子佈植來達成摻雜。在擴散製程中，可將半導體晶圓保持在高溫石英管爐中，並且通入合適的氣體混合物。摻雜劑源能夠是氣體源、液體源或固體源。擴散係數可指數相依於溫度，例如，形式為D = D0 exp(-ED /kT)，其中k是波茲曼常數，T是溫度，而ED 是活化能。
通常認為在GaN材料中難以達成擴散，或許是更強的原子鍵（也因此與這些材料相關的活化能更高）所致。因此，在離子佈植設施方面已耗費大量資金，以將摻雜劑引入GaN材料中。然而，相較於擴散製程，離子佈植製程可能對GaN材料造成更多損壞，因此可能降低元件效能。GaN材料中的擴散可在非常高的溫度下發生，例如，在900℃或更高溫度下。在這樣的高溫下，GaN材料可能分解，從而使得難以達成高品質的元件。
根據本發明的一些實施例，可以藉由在生長溫度使用固體源而在GaN材料中達成鎂（Mg）的擴散。例如，可在沉積溫度下在MOCVD腔室中於磊晶GaN層或磊晶AlGaN層上形成含鎂GaN層。隨著含鎂GaN層沉積，含鎂GaN層中的鎂可擴散到磊晶GaN層或磊晶AlGaN層中。在鎂正擴散到磊晶GaN層或磊晶AlGaN層中的同時，含鎂GaN層可以保護下面的GaN層或AlGaN層免於分解。在達成擴散之後，可移除含鎂的GaN層。下文會更詳細論述使用鎂的擴散製造基於GaN之元件的一些示範性製程。儘管擴散到磊晶的基於III-V之層（例如，GaN或AlGaN磊晶層）中，但本發明不限於至磊晶層中的擴散，且能夠使用本發明的實施例來實現至主體層（bulk layer）中的擴散。
圖1是簡化示意截面圖，說明根據本發明之一實施例的GaN材料中的擴散區。如本文所述，本發明之多個實施例提供用於製造具有透過擴散而形成的摻雜區的電子元件的方法和系統。在圖1中，基板101可包括一種或多種材料，該基板例如為GaN基板、藍寶石基板、碳化矽基板、矽基板、氧化鎵基板或上述基板之組合，該基板用作緩衝層102、摻雜的GaN磊晶層103、和未摻雜的GaN磊晶層104之磊晶生長的基板。摻雜的GaN磊晶層103和未摻雜的GaN磊晶層104可以稱作GaN磊晶層105。
摻雜區106是透過摻雜劑（例如，鎂作為p型摻雜劑）擴散到未摻雜的GaN磊晶層104中而形成。在所說明的實施例中，摻雜區106的厚度大約等於未摻雜的GaN磊晶層104的厚度，但本發明並不對此要求，而在其他實施例中，該摻雜區更薄或更厚（延伸到摻雜的GaN磊晶層103中）。與圖1中說明的結構之製造相關的額外敘述是與圖2A至圖2D相關提供
圖2A至圖2D是簡化示意截面圖，說明根據本發明的一些實施例的透過擴散而在GaN材料中形成摻雜區的方法中的中間步驟。
參照圖2A，提供基板202。基板202可以是經規劃之基板結構，如圖8所說明。若使用經規劃之基板結構，則該基板可包括上面形成有薄矽（Si）層的陶瓷基板。該基板提供用於磊晶生長的表面。
可在基板220上磊晶式形成緩衝層230。該緩衝層230可包括一或多個層。在一些實施例中，該緩衝層230可相對薄，例如厚度小於0.5微米。該緩衝層230可包括例如厚度為約0.2μm的AlN、厚度為約0.125μm的Al0.25 Ga0.75 N、上述各者之組合、或類似物。相對薄的含鋁緩衝層（例如，0.2μm的AlN/0.125μm的Al0.25 Ga0.75 N）能夠在大直徑基板上支撐超過8微米的GaN磊晶，這是無法使用矽基板製造的。
磊晶GaN層240可以形成在緩衝層230上。在一些實施例中，磊晶GaN層240可具有大於8μm的厚度，以用於高電壓抵抗性。例如，在隨後形成於磊晶GaN層240上的功率元件中能夠達成大於500V或600V的崩潰電壓。如圖2A中所說明，該磊晶GaN層240可包括摻雜的磊晶GaN層242和未摻雜的GaN磊晶層244。該摻雜的磊晶GaN層242可具有5μm或更大的厚度。在一些實施例中，該摻雜的磊晶GaN層242可包括C摻雜或Fe摻雜的GaN，以提供高電阻。如本文更全面地論述的，能夠形成低導電率層，諸如C-GaN或Fe-GaN層，該等層可具有量級為1×1012 cm-3 的背景摻雜層級（自由載子密度），因為碳或鐵補償了背景雜質或提供深層中心。
儘管本文論述GaN層，但本發明不限於GaN，並且能夠利用其他III-V材料，包括AlGaN、InGaN、InAlGaN、上述各者之組合、及類似物。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態和替代型態。
因為基板220可具有與磊晶GaN層240的CTE實質上匹配的CTE，所以相對薄的緩衝層230（例如，小於0.5μm）能夠支撐相對厚的磊晶GaN層240（例如，超過5μm）。
參考圖2A，遮罩250可形成在未摻雜的磊晶GaN層244上。該遮罩250可具有一圖案，該圖案包括一個或複數個窗口252，該窗口252暴露未摻雜的磊晶GaN層244的頂表面的複數個部分。該遮罩250可包括光阻劑，此僅為舉例。
然後可將該結構置於薄膜生長腔室中，例如MOCVD室。參考圖2B，可在類似於MOCVD製程的製程中於沉積溫度下將含鎂的GaN層260形成在未摻雜的磊晶GaN層244的頂表面的複數個暴露部分上。該沉積溫度可在約900℃至約1100℃的範圍內。在一些實施例中，含鎂氮化鎵層260中的鎂密度可以為約1×1019 cm-3 至1×1020 cm-3 。在這樣的高溫和高鎂密度下，鎂可以透過遮罩250的窗口252擴散到未摻雜的磊晶GaN層244中，而在未摻雜的磊晶GaN層244中形成複數個P型摻雜區246，如圖2C所說明。在此，該含鎂GaN層260可用作鎂摻雜劑的固體源，並且可非高品質磊晶層。含鎂GaN層260的存在也保護了下面的未摻雜磊晶GaN層244在擴散製程中免於分解。
在已經達成擴散後，可移除含鎂GaN層260和遮罩250，如圖2D所說明。可使用酸（例如鹽酸或硫酸）移除含鎂的GaN層260和遮罩250。在一些實施例中，鎂摻雜劑可擴散到未摻雜的磊晶GaN層244和摻雜的磊晶GaN層242之間的界面，而造成與未摻雜的磊晶GaN層244一樣厚的P型摻雜區246，如圖2D所說明。 P型摻雜區246與摻雜磊晶GaN層242之間的界面可形成功率元件的p-n接面。在一些其他實施例中，一或多個P型摻雜區246可以在垂直蕭特基二極體中形成邊緣終止區。在一些進一步的實施例中，一或多個P型摻雜區246可形成垂直MPS二極體的多個部分。在一些實施例中，鎂可側向擴散而超過遮罩250的窗口252，而造成P型摻雜區246在遮罩250的一部分下方側向延伸，如圖2C所說明。在遮罩250下方的這樣的側向延伸通常不會在離子佈植製程中發生。儘管在圖2A至圖2D中說明未摻雜區的p型摻雜，但其他實施例提供n型區域的p型摻雜，以將摻雜層級從第一n型摻雜劑密度降低到減少的摻雜劑密度。再者，儘管在圖2A至圖2D中說明使用鎂的p型摻雜，但可使用其他p型摻雜劑。此外，使用n型摻雜劑的n型摻雜能夠以與本文所說明的p型摻雜製程類似的方式運用。發明所屬技術領域中具有通常知識者將認識到許多變化型態、修改型態、和替代型態。
圖3A和圖3B是簡化示意截面圖，說明根據本發明的一些其他實施例的透過擴散而在GaN材料中形成摻雜區的方法中的中間步驟。
參考圖3A，提供了經規劃之基板結構302。經規劃之基板結構302可包括陶瓷基板310，上面形成有薄矽（Si）層320。在一些實施例中，經規劃之基板結構302可以類似於圖8中所說明的經規劃之基板結構，如本文所論述。在其他實施例中，可使用其他類型的基板。矽層320可以提供用於後續磊晶生長的表面。陶瓷基板310可以具有與一或多個後續磊晶層的CTE實質上匹配的CTE。
可以在Si層320上磊晶式形成緩衝層330。該緩衝層330可包括一或多個層。在一些實施例中，該緩衝層330可相對薄，例如厚度小於0.5微米。該緩衝層330可包括例如厚度為約0.2μm的AlN、厚度為約0.125μm的Al0.25 Ga0.75 N、上述各者之組合、或類似物。相對薄的含鋁緩衝層（例如，0.2μm的AlN/0.125μm的Al0.25 Ga0.75 N）可以在大直徑基板上支撐超過8微米的GaN磊晶，這是無法使用矽基板製造的。
磊晶GaN層340可以形成在緩衝層330上。在一些實施例中，磊晶GaN層340可具有大於8μm的厚度以用於高電壓抵抗性。舉例而言，在隨後形成在磊晶GaN層340上的功率元件中可達成大於500V或600V的崩潰電壓。如圖3A中所說明，磊晶GaN層340可包括摻雜的磊晶GaN層342、未摻雜的磊晶GaN層344、及磊晶AlGaN或InAlN層346。該AlGaN/GaN界面可造成二維電子氣（2DEG），這是由於在異質界面處的極化誘導電荷所致。2DEG可形成高電子遷移率電晶體（HEMT）功率元件的傳導通道348。在一些實施例中，摻雜磊晶GaN層342可具有5μm或更大的厚度。在一些實施例中，摻雜的磊晶GaN層342可包括C摻雜或Fe摻雜的GaN，以提供高電阻。
參考圖3A，遮罩350可形成於磊晶AlGaN或InAlN層346上。該遮罩350可具有一圖案，該圖案包括一個或複數個窗口352，該窗口352暴露磊晶AlGaN或InAlN層346的頂表面的複數個部分。該遮罩350可以包括光阻劑，此僅為舉例。
隨後，可將該結構放入薄膜生長腔室中，例如MOCVD室。再次參考圖3A，可在類似於MOCVD製程的製程中於沉積溫度下將含鎂GaN層360沉積在磊晶AlGaN或InAlN層346的頂表面的複數個暴露部分上。該沉積溫度可在約900℃至約1100℃的範圍內。在一些實施例中，該含鎂氮化鎵層360中的鎂密度可為約1×1019 cm-3 至1×1020 cm-3 。在這樣的高溫和高鎂密度下，鎂可透過遮罩350的窗口352擴散到磊晶AlGaN或InAlN層346中，而在磊晶AlGaN或InAlN層346中形成複數個P摻雜區349，如圖3B中所說明。在此，該含鎂GaN層360可以用作鎂摻雜劑的固體源，並且可非高品質的磊晶層。該含鎂GaN層360也可保護下面的磊晶AlGaN或InAlN層346在擴散製程中免於分解。
在已達成透過擴散而形成p摻雜區349之後，可移除含鎂GaN層360和遮罩350，如圖3B中所說明。 在一些實施例中，鎂摻雜劑可以擴散到磊晶AlGaN或InAlN層346與未摻雜的磊晶GaN層344之間的界面，從而造成與磊晶AlGaN或InAlN層346一樣厚的P型摻雜區349。作為HEMT功率元件，P型摻雜區349中的鎂摻雜劑作用為調整2DEG 348的密度並因此調整HEMT的閾值電壓。
圖4A和圖4B顯示了根據本發明的一些實施例的鎂和鋁濃度的示範性圖表，該鎂和鋁濃度是從二次離子質譜（SIMS）獲得之深度的函數。圖4A表示在鎂擴散進入約10nm厚的磊晶AlGaN層之後收集的鎂和鋁濃度的SIMS數據。圖4B表示在鎂擴散進入約20nm厚的磊晶AlGaN層之後收集的鎂和鋁濃度的SIMS數據。如圖所說明，有顯著的鎂擴散到磊晶AlGaN層中，這證實如圖3B所說明的p摻雜區349的形成。此數據說明了擴散的深度以及控制擴散深度和濃度的能力與深度相關。
圖5A至圖5C是簡化示意截面圖，說明根據本發明的一些其他實施例的透過擴散而在GaN材料中形成摻雜區的方法中的中間步驟。
參考圖5A，可在基板結構（未示出）上形成未摻雜的磊晶GaN層510。該未摻雜的磊晶GaN層510的一部分可具有帶有側壁512的檯面（mesa）形狀。遮罩550可形成在磊晶GaN層510的頂表面上，而側壁512是暴露的。
隨後，可以將該結構放置在薄膜生長腔室中，例如MOCVD室。參考圖5B，可在類似於MOCVD製程的製程中於沉積溫度下在側壁512上沉積含鎂的GaN層560。該沉積溫度可在約900℃至約1100℃的範圍內。在一些實施例中，含鎂氮化鎵層560中的鎂密度可為約1×1019 cm-3 至1×1020 cm-3 。在這樣的高溫和高鎂密度下，與沉積製程同時，鎂可以側向擴散（例如，沿箭頭方向）透過該側壁512而進入未摻雜的磊晶GaN層510中，而形成P型摻雜區514。在已達成擴散後，可移除含鎂的GaN層560和遮罩550，如圖6所說明。
根據一些實施例，GaN材料中的側壁鎂擴散能夠用於製造各種垂直通道元件，例如垂直接面閘極場效電晶體（JFET）、垂直整合p-i-n或整合蕭特基二極體、及類似物。
根據一些其他實施例，GaN材料中的鎂擴散可用於製造金屬氧化物半導體場效電晶體（MOSFET）。例如，對於pMOS元件而言，能夠使用鎂擴散以實施或調整源極和汲極的輪廓，及/或修改通道摻雜分佈曲線。對於nMOS元件而言，能夠使用鎂擴散以實施或調整通道摻雜分佈曲線。
圖6A是簡化流程圖，說明根據本發明的一些實施例的透過在氮化鎵材料中擴散而形成摻雜區的方法600。該方法包括：提供包括氮化鎵層（610）的基板結構，並且在該氮化鎵層（612）上形成遮罩。該遮罩暴露氮化鎵層的頂表面的一或多個部分。
在一實施例中，該基板結構包括形成在基板上的緩衝層、形成在該緩衝層上的第一磊晶氮化鎵層、以及形成在該第一磊晶氮化鎵層上的第二磊晶氮化鎵層。一或多個鎂摻雜區形成於該第二磊晶氮化鎵層中。在另一實施例中，該基材包括多晶陶瓷核心、包封該多晶陶瓷核心的阻障層、耦接該阻障層的接合層、以及耦接該接合層的實質單晶層。在沉積含鎂氮化鎵層之前，能夠不摻雜第二磊晶氮化鎵層。該第一磊晶氮化鎵層能夠經N型摻雜。該第二磊晶氮化鎵層中的一或多個鎂摻雜區中的每一者能夠在與第一磊晶氮化鎵層的界面處形成p-n接面。再者，該第二磊晶氮化鎵層中的一或多個鎂摻雜區可形成整合的p-i-n二極體的多個部分。另外，該第二磊晶氮化鎵層中的一或多個鎂摻雜區可以形成整合的蕭特基二極體的多個部分。
在特定實施例中，該第二磊晶氮化鎵層中的一或多個鎂摻雜區中的兩個包括由第二磊晶氮化鎵層的一部分彼此分開的第一邊緣終止區和第二邊緣終止區。在此特定實施例中，該方法進一步包括，形成蕭特基接觸件，該蕭特基接觸件耦接第二磊晶氮化鎵層的部分，並且耦接第一邊緣終止區和第二邊緣終止區。
該方法也包括，在氮化鎵層的頂表面的一或多個部分上沉積含鎂氮化鎵層（614），並且與沉積含鎂氮化鎵層同步，藉由使鎂透過該一或多個部分擴散進入該氮化鎵層，而在該氮化鎵層中形成一或多個鎂摻雜區（616）。該含鎂氮化鎵層為擴散製程提供鎂摻雜劑源。作為範例，該含鎂氮化鎵層能夠具有範圍從約1×1019 cm-3 到約1×1020 cm-3 的鎂密度。沉積該含鎂氮化鎵層能夠在薄膜沉積腔室中執行，且能夠在約900℃至約1100℃的溫度下執行。該方法進一步包括，移除含鎂氮化鎵層（618）以及移除遮罩（620）。
儘管圖6A中說明含鎂氮化鎵層，但本發明的實施例並不限於使用含鎂氮化鎵層，能夠根據本發明而使用含鎂的其他層。作為範例，能夠使用一或多層含鎂材料以取代含鎂氮化鎵層或與含鎂氮化鎵層組合，該一或多層的含鎂材料包括鎂層、氧化鎂層、氮化鎂層、氟化鎂層，上述層之組合、或類似物。因此，各種鎂源都涵蓋在本發明的範圍內。
應該理解的是，圖6A中所說明的特定步驟提供了根據本發明的一些實施例的透過在氮化鎵材料中擴散而形成摻雜區的特定方法。根據替代實施例，也可執行其他步驟之序列。例如，本發明的替代實施例可按照不同的順序執行上文概述的步驟。再者，圖6A中所說明的個別步驟可包括多個子步驟，該等子步驟可依適合個別步驟的各種順序執行。另外，取決於特定應用，可添加或移除額外的步驟。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態和替代型態。
圖6B是說明根據本發明之另一實施例的透過在氮化鎵材料中擴散而形成摻雜區的方法的簡化流程圖。在圖6B所示的實施例中，利用退火製程將鎂擴散到基板結構中，而形成一或多個鎂摻雜區。參考圖6B，該方法650包括：提供包括氮化鎵層的基板結構（652），以及在該氮化鎵層上形成遮罩（654）。該遮罩暴露氮化鎵層之頂表面的一或多個部分。
在一實施例中，該基板結構包括形成在基板上的緩衝層、形成在該緩衝層上的第一磊晶氮化鎵層、及形成在該第一磊晶氮化鎵層上的第二磊晶氮化鎵層。一或多個鎂摻雜區形成於第二磊晶氮化鎵層中。在另一實施例中，基材包括多晶陶瓷核心、包封該多晶陶瓷核心的阻障層、耦接該阻障層的接合層，以及耦接該接合層的實質單晶層。在沉積含鎂氮化鎵層之前，能夠不摻雜該第二磊晶氮化鎵層。該第一磊晶氮化鎵層能夠經N型摻雜。該第二磊晶氮化鎵層中的一或多個鎂摻雜區中的每一者能夠在與第一磊晶氮化鎵層的界面處形成p-n接面。此外，第二磊晶氮化鎵層中的一或多個鎂摻雜區能夠形成整合的p-i-n二極體的多個部分。此外，第二磊晶氮化鎵層中的一或多個鎂摻雜區能夠形成整合的蕭特基二極體的多個部分。
特定實施例中，第二磊晶氮化鎵層中的一或多個鎂摻雜區中的兩個鎂摻雜區包括第一邊緣終止區和第二邊緣終止區，該第一邊緣終止區和第二邊緣終止區由第二磊晶氮化鎵的一部分彼此分開。在此特定實施例中，該方法進一步包括形成蕭特基接觸件，該蕭特基接觸件耦接第二磊晶氮化鎵層的部分，且耦接第一邊緣終止區和第二邊緣終止區。
該方法也包括，在氮化鎵層的頂表面的一或多個部分上沉積含鎂氮化鎵層（656），以及使基板結構退火，而透過在該退火製程中使鎂擴散通過一或多個部分進入氮化鎵層中，以在該氮化鎵層中形成一或多個鎂摻雜區（658）。該含鎂氮化鎵層為退火製程中發生的擴散製程提供鎂摻雜劑源。作為範例，該含鎂氮化鎵層能夠具有下述鎂密度：範圍從約1×1019 cm-3 到約1×1020 cm-3 。沉積該含鎂氮化鎵層能夠在薄膜沉積腔室中執行，並且能夠在範圍為約900℃至約1100℃的溫度執行。該方法進一步包括，移除含鎂氮化鎵層（660）以及移除遮罩（662）。
儘管圖6B中說明含鎂氮化鎵層，但本發明的實施例不限於使用含鎂氮化鎵層，且根據本發明能夠使用含鎂的其它層。作為範例，能夠利用一或多層含鎂材料以代替含鎂氮化鎵層或與含鎂氮化鎵層組合，該一或多層含鎂材料包括鎂層、氧化鎂層、氮化鎂層、氟化鎂層、上述層之組合、或類似物。因此，各種鎂源涵蓋在本發明的範圍內。
基板結構的退火能夠利用各種退火時間和溫度以及適合於特定元件結構的期望摻雜分佈曲線。在一些實施例中能夠利用多步退火以達成期望的摻雜分佈曲線。作為範例，在沉積製程之後能夠利用一或多種快速熱退火（RTA）製程（656）。該RTA製程能夠利用範圍從800℃至1400℃的溫度以及從數秒至數小時的時間，例如1400℃下1分鐘、800℃下4小時、或類似條件。退火製程中的環境氣體能夠包括：使用氮氣和/或氨以在退火製程期間提供超壓（overpressure）、使用惰性氣體、或類似氣體。對於發明所屬技術領域中具有通常知識者而言，顯然環境氣體之壓力會是取決於退火溫度和時間。發明所屬技術領域中具有通常知識者會認識到有許多變化型態、修改型態、和替代型態。
應該理解的是，圖6B中所說明的特定步驟提供根據本發明之另一實施例的透過在氮化鎵材料中擴散而形成摻雜區的特定方法。根據替代實施例，也可以執行其他步驟之序列。例如，本發明的替代實施例可按照不同的順序執行上文概述的步驟。再者，圖6中所說明的個別步驟可包括多個子步驟，該等子步驟可依適合個別步驟的各種順序執行。另外，取決於特定應用，可添加或移除額外的步驟。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態和替代型態。
圖7A是說明根據本發明的一些其他實施例的透過在氮化鎵材料中擴散而形成摻雜區的方法700的簡化流程圖。該方法包括提供氮化鎵基板結構（710）。該氮化鎵基板結構包括：形成在基板上的緩衝層、形成在該緩衝層上的第一磊晶氮化鎵層、形成在該第一磊晶氮化鎵層上的第二磊晶氮化鎵層、以及形成在該第二磊晶氮化鎵層上的磊晶氮化鋁鎵層。
該方法也包括在磊晶鋁磊晶氮化鎵層上形成遮罩（712）。該遮罩暴露磊晶氮化鋁鎵層的頂表面的一或多個部分。該方法進一步包括：在該磊晶氮化鋁鎵層的頂表面的一或多個部分上沉積含鎂氮化鎵層（714），以及與沉積含鎂氮化鎵層同步，藉由將鎂擴散通過一或多個部分進入該磊晶氮化鋁鎵層中，而在該磊晶氮化鋁鎵層中形成一或多個鎂摻雜區（716）。該含鎂氮化鎵層為擴散製程提供鎂摻雜劑源，並且能夠具有約1×1019 cm-3 至約1×1019 cm-3 的鎂密度。沉積該含鎂氮化鎵層能夠在薄膜沉積腔室中執行，例如在範圍為約900℃至約1100℃的溫度執行。該方法進一步包括移除含鎂氮化鎵層（718），以及移除遮罩（720）。
儘管圖7A中說明含鎂氮化鎵層，但本發明的實施例不限於使用含鎂氮化鎵層，且根據本發明能夠使用含鎂的其它層。作為範例，能夠利用一或多層含鎂材料以代替含鎂氮化鎵層或與含鎂氮化鎵層組合，該一或多層含鎂材料包括鎂層、氧化鎂層、氮化鎂層、氟化鎂層、上述層之組合、或類似物。因此，各種鎂源涵蓋在本發明的範圍內。
在一實施例中，該基板包括多晶陶瓷核心、包封該多晶陶瓷核心的阻障層、耦接該阻障層的接合層、以及耦接該接合層的實質單晶層。該第二磊晶氮化鎵層能夠為未摻雜。該第一磊晶氮化鎵層能夠經N型摻雜。該磊晶氮化鋁鎵層中的一或多個鎂摻雜區中的每一者能夠與第二磊晶氮化鎵層形成界面，在此情況下，該界面控制高電子遷移率電晶體（HEMT）功率元件的閾值電壓。
應該理解的是，圖7A中所說明的特定步驟提供根據本發明的一些實施例的透過在氮化鎵材料中的擴散而形成摻雜區的特定方法。根據替代實施例，也可以執行其他步驟之序列。例如，本發明的替代實施例可按照不同的順序執行上文概述的步驟。此外，圖7A中所說明的個別步驟可包括多個子步驟，該等子步驟可依適合個別步驟的各種順序執行。另外，取決於特定應用，可添加或移除額外的步驟。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態和替代型態。
圖7B是說明根據本發明的替代實施例的透過在氮化鎵材料中擴散而形成摻雜區的方法的簡化流程圖。參考圖7B，方法750包括提供氮化鎵基板結構（752）。該氮化鎵基板結構包括：形成在基板上的緩衝層、形成在該緩衝層上的第一磊晶氮化鎵層、形成在該第一磊晶氮化鎵層上的第二磊晶氮化鎵層、以及形成在該第二磊晶氮化鎵層上的磊晶氮化鋁鎵層。
該方法也包括在磊晶鋁磊晶氮化鎵層上形成遮罩（754）。該遮罩暴露磊晶氮化鋁鎵層的頂表面的一或多個部分。該方法進一步包括在磊晶氮化鋁鎵層的頂表面的一或多個部分上沉積含鎂氮化鎵層（756），以及使基板結構退火，而透過在該退火製程期間使鎂擴散通過一或多個部分進入該磊晶氮化鋁鎵層中，以在該磊晶氮化鋁鎵層中形成一或多個鎂摻雜區（758）。該含鎂氮化鎵層為擴散製程提供鎂摻雜劑源，並且能夠具有約1×1019 cm-3 至約1×1019 cm-3 的鎂密度。沉積該含鎂氮化鎵層能夠在薄膜沉積腔室中執行，例如在範圍為約900℃至約1100℃的溫度執行。該方法進一步包括移除含鎂氮化鎵層（760），以及移除遮罩（762）。
儘管圖7B中說明含鎂氮化鎵層，但本發明的實施例不限於使用含鎂氮化鎵層，且根據本發明能夠使用含鎂的其它層。作為範例，能夠利用一或多層含鎂材料以代替含鎂氮化鎵層或與含鎂氮化鎵層組合，該一或多層含鎂材料包括鎂層、氧化鎂層、氮化鎂層、氟化鎂層、上述層之組合、或類似物。因此，各種鎂源涵蓋在本發明的範圍內。
在一實施例中，該基板包括多晶陶瓷核心、包封該多晶陶瓷核心的阻障層、耦接該阻障層的接合層、以及耦接該接合層的實質單晶層。該第二磊晶氮化鎵層能夠為未摻雜。該第一磊晶氮化鎵層能夠經N型摻雜。該磊晶氮化鋁鎵層中的一或多個鎂摻雜區中的每一者能夠與第二磊晶氮化鎵層形成界面，在此情況下，該界面控制高電子遷移率電晶體（HEMT）功率元件的閾值電壓。
應該理解的是，圖7B中所說明的特定步驟提供根據本發明的替代實施例的透過在氮化鎵材料中的擴散而形成摻雜區的特定方法。根據替代實施例，也可以執行其他步驟之序列。例如，本發明的替代實施例可按照不同的順序執行上文概述的步驟。此外，圖7B中所說明的個別步驟可包括多個子步驟，該等子步驟可依適合個別步驟的各種順序執行。另外，取決於特定應用，可添加或移除額外的步驟。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態和替代型態。
圖8是示出根據本發明的一些實施例的經規劃之基板結構的簡化示意圖。如圖8所說明，經規劃之基板結構可適用於各種電子和光學應用。經規劃之基板結構包括核心810（例如，AlN基板），該核心810的熱膨脹係數（CTE）可與將在經規劃之基板結構上生長的磊晶材料的CTE實質上匹配，例如，在剝離的矽（111）層825上。
對於包括基於氮化鎵（GaN）之材料（包括基於GaN之層的磊晶層）的生長的應用而言，核心810能夠是多晶陶瓷材料，例如，多晶氮化鋁（AlN），該材料能夠包括接合材料，諸如氧化釔。在核心中能夠使用其他材料，包括多晶氮化鎵（GaN）、多晶氮化鋁鎵（AlGaN）、多晶碳化矽（SiC）、多晶氧化鋅（ZnO）、多晶三氧化鎵（Ga2 O3 ）等。
核心810的厚度的量級能夠為約100至1,500μm，例如750μm。該核心810包封在黏著層812中，該黏著層812能稱作殼或包封殼。在一實施例中，黏著層812包括厚度量級為約1000埃的正矽酸四乙酯（TEOS）氧化物層。在其他實施例中，該黏著層812的厚度例如從100埃變化到2000埃。儘管在一些實施例中將TEOS氧化物用於黏著層812，但是根據本發明的一實施例，能夠使用提供在後面沉積的層與下面的層或材料（例如陶瓷，特別是多晶陶瓷）之間的黏著的其他材料。例如，SiO2 或其他氧化矽（Six Oy ）良好地黏著至陶瓷材料上，並且為隨後的沉積（例如導電材料）提供合適的表面。在一些實施例中，黏著層812完全圍繞核心810，而形成完全被包封的核心810，並且能夠使用LPCVD製程或其他合適的沉積製程形成黏著層812，該沉積製程要能夠與半導體處理相容，特別是與多晶或複合的基板和層相容。該黏著層812提供表面，在該表面上，隨後的層黏著以形成經規劃之基板結構的元件。
除了使用LPCVD製程、旋轉塗佈玻璃/介電質、基於熱爐的製程、及類似製程形成包封黏著層之外，能夠根據本發明的實施例使用其他半導體製程，包括CVD製程或類似的沉積製程。作為範例，能夠利用塗佈核心810的一部分的沉積製程，能翻轉核心810，並且能重複沉積製程以塗佈核心810的額外部分。因此，儘管在一些實施例中使用LPCVD技術以提供完全包封的結構，但能夠取決於特定應用而使用其他膜形成技術。
圍繞黏著層812形成導電層814。在一實施例中，該導電層814是圍繞黏著層812形成的多晶矽殼（即，多結晶的矽），因為多晶矽能夠表現出對陶瓷材料的不佳黏著性。在其中導電層814是多晶矽的實施例中，該多晶矽層的厚度能夠在500-5,000埃的量級，例如2,500埃。在一些實施例中，能夠將多晶矽層形成為殼，以完全圍繞黏著層812（例如，TEOS氧化物層），從而形成完全包封的黏著層812，並且能夠使用LPCVD製程形成該多晶矽層。在其他實施例中，如下文所論述，導電材料可以形成於黏著層812的一部分上，例如，基板結構的下半部上。在一些實施例中，能夠將導電材料形成為完全封裝層，並且隨後在基板結構的一側上移除。
在一實施例中，導電層814能夠是摻雜的多晶矽層，以提供高導電材料，例如，該多晶矽層以硼摻雜而提供p型多晶矽層。在一些實施例中，以硼摻雜的量為1×1019 cm-3 至1×1020 cm-3 ，以提供高導電率。不同摻雜劑濃度的其他摻雜劑（例如摻雜劑濃度範圍為1×1016 cm-3 至5×1018 cm-3 的磷、砷、鉍、或類似物）可用於提供適用於導電層814的n型或p型半導體材料。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態、和替代型態。
在將經規劃之基板靜電吸附到半導體處理工具（例如具有靜電吸盤（ESC或e吸盤）的工具）期間，導電層814的存在是實用的。該導電層能夠在半導體處理工具中處理後快速解吸附。在本發明的實施例中，該導電層814實現在將來的處理（包括接合）期間與吸盤的電接觸或與e吸盤的電容耦合。因此，本發明的實施例提供了能夠以與習知矽晶圓一起使用的方式處理的基板結構。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態、和替代型態。另外，擁有高導熱性的基板結構結合靜電式吸附可為後續形成經規劃之層和磊晶層以及隨後的元件製造步驟提供更好的沉積條件。例如，它可提供期望的熱分佈曲線，而能夠造成較低的應力、更均勻的沉積厚度、以及透過後續層形成的更好的化學當量控制。
圍繞導電層814形成第二黏著層816（例如，厚度為1,000埃的TEOS氧化物層）。在一些實施例中，第二黏著層816完全圍繞導電層814，而形成完全包封的結構，並且能夠使用LPCVD製程、CVD製程、或任何其他合適的沉積製程（包括旋轉塗佈介電質的沉積）形成該第二黏著層816。
圍繞第二黏著層816形成阻障層818，該阻障層818例如為氮化矽層。在一實施例中，阻障層818是氮化矽層，其厚度在2,000埃至5,000埃之量級。在一些實施例中，阻障層818完全圍繞第二黏著層816而形成完全包封的結構，並且能夠使用LPCVD製程形成該阻障層818。除了氮化矽層之外，包括SiCN、SiON、AlN、SiC、及類似物的非晶材料能用作阻障層818。在一些實施方式中，阻障層818由多個子層構成，該等子層堆積而形成該阻障層818。因此，不希望術語「阻障層」是表示單一層或單一材料，而是涵蓋以複合方式層疊的一或多種材料。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態、和替代型態。
在一些實施例中，阻障層818（例如，氮化矽層）防止例如在高溫（例如，1000℃）磊晶生長製程期間存在於核心中的要素擴散及/或釋氣進入半導體處理腔室的環境中，該要素例如釔（元素）、釔之氧化物（即氧化釔）、氧、金屬雜質、其他痕量元素、及類似物，在該半導體處理腔室中可以存在經規劃之基板。利用本文所述的包封層，能夠在半導體製程流程和無塵室環境中利用陶瓷材料，包括設計用於非無塵室環境的多晶AlN。
一般而言，用於形成核心的陶瓷材料在範圍1,800℃的溫度下燒成。預期此製程會驅除陶瓷材料中存在的大量雜質。該等雜質能夠包括釔（釔是由於使用氧化釔作為燒結劑而造成）、鈣、和其他元素及化合物。隨後，在磊晶生長製程中（該製程是在800℃至1,100℃範圍內的低得多的溫度下進行），預期該等雜質的後續擴散將是微不足道的。然而，與習知的預期相反，發明人已經確定，甚至是在遠低於陶瓷材料的燒成溫度的溫度下的磊晶生長製程期間，也存在經過經規劃之基板的層的顯著元素擴散。因此，本發明的實施例將阻障層818整合到經規劃之基板結構中以防止這種非期望的擴散。
接合層820（例如，氧化矽層）沉積在阻障層818的一部分上，例如，阻障層818的頂表面上，並且隨後在實質單晶層825的接合期間使用該接合層820，該實質單晶層825例如單晶矽層，諸如圖1中所說明的剝離的矽（111）層。在一些實施例中，接合層820的厚度可為約1.5μm。在一些實施例中，接合層820的厚度為20nm或更大，以用於接合誘導的空隙緩和。在一些實施例中，接合層820的厚度在0.75至1.5μm的範圍內。
實質單晶層825（例如，剝離的Si（111））適合在用於形成磊晶材料的磊晶生長製程期間用作生長層。在一些實施例中，該磊晶材料能夠包括厚度為2μm至10μm的GaN層，該GaN層能夠用作光電、RF和功率元件中所用的複數個層中的一層。在一實施例中，實質單晶層825包括使用層轉移製程附接接合層820的單晶矽層。
2017年6月9日提交的美國專利申請案第15/621,335號和2017年6月9日提交的美國專利申請案第15/621,235號中提供與經規劃之基板結構相關的額外描述，該等申請案之揭露內容以其全體透過引用併入本文，以供所有目的之用。雖然圖8提供在一些實施例中能夠於磊晶生長期間使用的經規劃之基板的範例，但應當理解，能夠使用如關於圖1所論述的其他基板。
圖9是說明根據本發明實施例的垂直p-n二極體的簡化示意截面圖，該垂直p-n二極體包括形成在經規劃之基板上的擴散摻雜主動區。該半導體二極體900包括經規劃之基板910。在一些實施例中，經規劃之基板910可包括多晶陶瓷核心，耦接該多晶陶瓷核心的第一黏著層、耦接該第一黏著層的阻障層、耦接該阻障層的接合層、以及耦接該接合層的實質單晶層。根據一實施例，經規劃之基板910可進一步包括耦接該接合層的實質單晶層912。舉例而言，實質單晶層912可包括實質單晶矽。在一些實施例中，經規劃之基板910可進一步包括耦接實質單晶層912的成核層（圖中未示），以助於形成磊晶元件層。
在一個實施例中，基板910的多晶陶瓷核心包括氮化鋁。在一些實施例中，基板910可進一步包括耦接第一黏著層的導電層，以及耦接該導電層的第二黏著層，其中該導電層和該第二黏著層配置在該第一黏著層和阻障層之間。在一些實施例中，該第一黏著層可包括第一正矽酸四乙酯（TEOS）氧化物層，且該第二黏著層可包括第二TEOS氧化物層。該阻障層可包括氮化矽層。該導電層可以包括多晶矽層。
根據一實施例，半導體二極體900進一步包括耦接實質單晶層912的緩衝層920。在一些實施例中，該緩衝層920可以是包括複數個層的超晶格。例如，緩衝層920可包括耦接單晶矽層的氮化鋁層、耦接該氮化鋁層的氮化鋁鎵層、及耦接該氮化鋁鎵層的氮化鎵層。半導體二極體900進一步包括耦接緩衝層920的半絕緣層930。在一個實施例中，該半絕緣層930包括氮化鎵。
根據一些實施例，半導體二極體900進一步包括耦接該半絕緣層930的第一N型氮化鎵層942、耦接該第一N型氮化鎵層942的第二N型氮化鎵層944、及耦接該第二N型氮化鎵層944的P型氮化鎵層946。該第一N型氮化鎵層942可以用作P-N二極體的N區，且可具有相對高的N型摻雜濃度。第二N型氮化鎵層944可以用作漂移區，且與第一N型氮化鎵層942相比可具有相對低的摻雜濃度。P型氮化鎵層946可以用作P-N二極體的P區，且可以具有相對高的P型摻雜濃度。如本文所論述，利用本文所述的方法，能夠以鎂摻雜P區。
在一個實施例中，移除第二N型氮化鎵層944的一部分及P型氮化鎵層946的一部分，以暴露第一N型氮化鎵層942的一部分，而使得陰極接觸件970可以在上面形成。在一些實施例中，該陰極接觸件970可包括鈦-鋁（Ti/Al）合金或其他合適的金屬材料。可藉由蝕刻或其他合適的技術移除第二N型氮化鎵層944的部分及P型氮化鎵層946的部分。在P型氮化鎵層946的剩餘部分上形成陽極接觸件960。在一些實施例中，陽極960可包括鎳-鉑（Ni/Pt）合金、鎳-金（Ni/Au）合金、或類似物。半導體二極體900可進一步包括耦接陽極接觸件960的第一場板982，以及耦接陰極接觸件970的第二場板984。在一些實施例中，半導體二極體900可進一步包括鈍化層990，該鈍化層990覆蓋P型氮化鎵層946及第一N型氮化鎵層942與第二N型氮化鎵層944的暴露表面。該鈍化層990可包括氮化矽或其他絕緣材料。
在一些實施例中，第二N型氮化鎵層944可具有大於約20μm的厚度。經規劃之基板910的獨特CTE匹配特性提供了沉積具有低差排密度的相對厚的漂移區的能力，可以為半導體二極體900提供低漏電流和高得多的崩潰電壓，以及許多其他優點。
在其他實施例中，可以部分或完全移除經規劃之基板，以實現形成耦接第一N型氮化鎵層942的下表面的陰極和通過元件的垂直電流。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態、和替代型態。
圖10是簡化示意圖，說明根據本發明實施例的包括擴散摻雜主動區的整合p-i-n和蕭特基（MPS）二極體。MPS二極體也可以稱作接面阻障蕭特基（JBS）二極體。如圖10中所說明，利用如本文所述的經規劃之基板1000以支撐n型GaN漂移層1010和n型GaN層1020的形成（例如透過磊晶生長而形成），上述層1010及1020將用於形成MPS二極體的蕭特基部分。遮罩（圖中未示）可以形成於n型GaN層1020上，且如圖2A所說明般圖案化，而包括一個或複數個窗口，該窗口暴露n型GaN層1020的頂表面的複數個部分。
隨後可將該結構放置在薄膜生長腔室中，例如MOCVD室，並且，以類似於關於圖2B描述的製程之方式，在類似於MOCVD製程的製程中，可在沉積溫度下於n型GaN層1020之頂表面的複數個暴露部分上形成含鎂GaN層。如關於圖2C所論述，含鎂GaN層的形成將產生穿過遮罩之窗口進入n型GaN層中的鎂之擴散，並且形成複數個p型摻雜區1012a和1012b（即，p型III-N磊晶區），該等摻雜區與n-GaN漂移層1010在界面處形成p-n接面，如圖10所說明。已達成擴散之後，可移除含鎂GaN層和遮罩，以便形成對p型III-N磊晶區1012a和1012b的歐姆接觸件1030a和1030b，以及對蕭特基二極體區1022a、1022b、及1022c的蕭特基接觸件1032。
儘管未在圖10中說明，但藉由形成如圖9所說明之頂側陰極，或是透過部分或完全移除經規劃之基板以提供背側陰極，而形成與n-GaN漂移層接觸的陰極。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態、和替代型態。
圖11概略說明根據本發明實施例的具有接面終止延伸部的垂直MPS二極體的截面圖。根據本發明的一些實施例，圖11中說明的垂直MPS二極體、p-n二極體、p-i-n二極體、或蕭特基二極體可在外圍區域併有場控制結構，以減小電場集中的幅度。接面終止延伸部（JTE）可以從接面側向延伸，以在更大的區域上擴展場，而因此可增加崩潰電壓並減少電流洩漏。
參考圖11，垂直MPS二極體1100包括歐姆接觸件1106。例如，該歐姆接觸件1106可包括鈦（Ti）、鋁（Al）、鎳（Ni）、金（Au）、銀（Ag）、或上述材料之組合。垂直MPS二極體1100可進一步包括實體接觸歐姆接觸件1106的第一磊晶N型氮化鎵層1108（n+ GaN層）。第一磊晶N型氮化鎵層1108可以是重摻雜的，以助於形成歐姆接觸件1106。舉例而言，第一磊晶N型氮化鎵層1108可具有約1×1018 cm-3 的第一摻雜濃度。該垂直MPS二極體1100可進一步包括耦接第一磊晶N型氮化鎵層1108的第二磊晶N型氮化鎵層（n-GaN層）1110。該第二磊晶N型氮化鎵層1110可以是非刻意摻雜的GaN層，且可以用作漂移區。該第二磊晶N型氮化鎵層1110可具有範圍從約2×1015 cm-3 到約1×1016 cm-3 的第二摻雜濃度。在一些實施例中，第二磊晶N型氮化鎵層1110可在與第一磊晶N型氮化鎵層1108的界面處包括界面層。該界面層可以包括氮化鋁鎵、氮化銦鎵、及類似物。
儘管已經根據層論述了一些實施例，但應該理解術語「層」的概念是，層可包括堆積而形成目標之層的多個子層。因此，不希望術語「層」表示由單一材料組成的單一層，而是涵蓋以複合方式層疊而形成期望結構的一或多種材料。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態、和替代型態。
在一些實施例中，第一磊晶N型氮化鎵層1108和第二磊晶N型氮化鎵層1110可形成在如本文所述的經規劃之基板上。因為經規劃之基板包括核心（例如，AlN），該核心的熱膨脹係數（CTE）可與第一磊晶N型氮化鎵層1108和第二磊晶N型氮化鎵1110的CTE實質上匹配，所以能夠生長相對厚的第二磊晶N型氮化鎵層並且仍然保持良好的結晶品質。在一些實施例中，第二磊晶N型氮化鎵層1110可具有範圍從約10μm到約25μm的厚度。藉由在經規劃之基板上磊晶生長而沉積相對厚的漂移區的能力可以為垂直MPS二極體1100提供低漏電流和更高的崩潰電壓，以及許多其他優點。隨後，可以移除經規劃之基板，以暴露第一磊晶N型氮化鎵層1108的背表面，且助於歐姆接觸件1106的形成。
另一方面，第二磊晶N型氮化鎵層1110仍然可相對地薄以具有比在塊體單晶GaN基板上形成的基於GaN之元件中的那些層更低的熱阻，因為塊體單晶GaN基板通常相對厚並且無法被移除。較低的熱阻對於熱管理可為有利的，因為當電流垂直流過垂直MPS二極體1100時會生成熱量。
在一些實施例中，垂直MPS二極體1100可進一步包括第一邊緣終止區1112和第二邊緣終止區1114，上述邊緣終止區可以被稱為接面終止延伸部（JTE）區，該等邊緣終止區耦接第二磊晶N型氮化鎵。第一邊緣終止區1112和第二邊緣終止區1114可由第二磊晶N型氮化鎵層1110的一部分1110-1彼此分離。垂直MPS二極體600包括複數個網格區1105，該等網格區1105是在第二磊晶N型氮化鎵層1110的部分1110-1中。該複數個網格區1105耦接蕭特基接觸件1116。在一些實施例中，該複數個網格區域1105可以藉由區域選擇式（selective-area）摻雜第二磊晶N型氮化鎵層110的部分110-1而形成，該摻雜是藉由本文所述之鎂（Mg）離子擴散而達成。該蕭特基接觸件1116可包括例如TaN、WN、或其他金屬和金屬合金。該蕭特基接觸件1116可與第一邊緣終止區1112和第二邊緣終止區1114重疊。
根據一些實施例，第一邊緣終止區1112和第二邊緣終止區1114（以及複數個網格區域1105）可以藉由摻雜第二磊晶N型氮化鎵層1110的第一部分和第二部分來形成，該摻雜是透過鎂（Mg）離子擴散而達成。因此，該第一邊緣終止區1112和第二邊緣終止區1114以及複數個網格區1105可以是P型摻雜區。該第一邊緣終止區1112和第二邊緣終止區1114可從蕭特基接面側向延伸到晶粒的邊緣，使得它們可以在更大區域上擴展場。就此而言，可增加垂直MPS二極體1100的崩潰電壓。
垂直MPS二極體1100可進一步包括耦接蕭特基接觸件1116的焊墊金屬1118，以及電連接該焊墊金屬1118的接合線1120。該焊墊金屬1118可包括例如鈀（Pd）、金（Au）、銀（Ag）或其他金屬，或上述金屬之組合、或上述金屬之合金。垂直MPS二極體1100可進一步包括金屬耳片（tab）1102，用於透過晶粒附接焊料1104支撐晶粒。該金屬耳片1102可包括例如銅（Cu）、鋁（Al）、金（Au）、鉑（ Pt）、或其他金屬和金屬合金。該垂直MPS二極體1100也可以由模塑化合物1122包封。
儘管已根據層論述了一些實施例，但是應該理解術語「層」的概念是，層可包括堆積而形成目標之層的多個子層。因此，不希望術語「層」表示由單一材料組成的單一層，而是涵蓋以複合方式層疊而形成期望結構的一或多種材料。發明所屬技術領域中具有通常知識者將認識到有許多變化型態、修改型態、和替代型態。
還應理解，本文描述的範例和實施例僅用於說明目的，並且會使發明所屬技術領域中具有通常知識者思及按照該範例及實施例的各種修改或改變，並且該各種修改或改變涵蓋在本申請案的精神和範圍內及所附申請專利範圍的範疇內。
101‧‧‧基板
102‧‧‧緩衝層
103‧‧‧摻雜的GaN磊晶層
104‧‧‧未摻雜的GaN磊晶層
105‧‧‧GaN磊晶層
106‧‧‧摻雜區
220‧‧‧基板
230‧‧‧緩衝層
240‧‧‧磊晶GaN層
242‧‧‧摻雜的GaN磊晶層
244‧‧‧未摻雜的GaN磊晶層
246‧‧‧P型摻雜區
250‧‧‧遮罩
252‧‧‧窗口
260‧‧‧含鎂氮化鎵層
302‧‧‧基板結構
310‧‧‧陶瓷基板
320‧‧‧矽層
330‧‧‧緩衝層
340‧‧‧磊晶GaN層
342‧‧‧摻雜的磊晶GaN層
344‧‧‧未摻雜的磊晶GaN層
346‧‧‧磊晶AlGaN或InAlN層
348‧‧‧傳導通道
349‧‧‧P型摻雜區
350‧‧‧遮罩
352‧‧‧窗口
360‧‧‧含鎂GaN層
510‧‧‧未摻雜的磊晶GaN層
512‧‧‧側壁
514‧‧‧P型摻雜區
550‧‧‧遮罩
560‧‧‧含鎂的GaN層
600‧‧‧方法
610-620‧‧‧步驟
650‧‧‧方法
652-662‧‧‧步驟
700‧‧‧方法
710-720‧‧‧步驟
750‧‧‧方法
752-762‧‧‧步驟
810‧‧‧核心
812‧‧‧黏著層
814‧‧‧導電層
816‧‧‧黏著層
818‧‧‧阻障層
820‧‧‧接合層
825‧‧‧實質單晶層
900‧‧‧二極體
910‧‧‧基板
912‧‧‧實質單晶層
920‧‧‧緩衝層
930‧‧‧半絕緣層
942‧‧‧N型氮化鎵層
944‧‧‧N型氮化鎵層
946‧‧‧P型氮化鎵層
960‧‧‧陽極
970‧‧‧陰極接觸件
982‧‧‧場板
984‧‧‧場板
990‧‧‧鈍化層
1000‧‧‧基板
1010‧‧‧n型GaN漂移層
1012a‧‧‧p型摻雜區
1012b‧‧‧p型摻雜區
1020‧‧‧n型GaN層
1022a‧‧‧蕭特基二極體區
1022b‧‧‧蕭特基二極體區
1022c‧‧‧蕭特基二極體區
1030a‧‧‧歐姆接觸件
1030b‧‧‧歐姆接觸件
1032‧‧‧蕭特基接觸件
1100‧‧‧二極體
1102‧‧‧耳片
1105‧‧‧網格區
1106‧‧‧歐姆接觸件
1108‧‧‧磊晶N型氮化鎵層
1110‧‧‧磊晶N型氮化鎵層
1110-1‧‧‧部分
1112‧‧‧邊緣終止區
1114‧‧‧邊緣終止區
1116‧‧‧蕭特基接觸件
1118‧‧‧焊墊金屬
1120‧‧‧接合線
1122‧‧‧模塑化合物
圖1是簡化示意圖，說明根據本發明的一些實施例的經規劃（engineered）之基板結構。
圖2A至圖2D是簡化示意截面圖，說明根據本發明的一些實施例的透過擴散而在GaN材料中形成摻雜區的方法中的中間步驟。
圖3A和圖3B是簡化示意截面圖，說明根據本發明的一些其他實施例的透過擴散而在GaN材料中形成摻雜區的方法中的中間步驟。
圖4A和圖4B顯示了根據本發明的一些實施例的鎂和鋁濃度的示例性圖表，其為從二次離子質譜（SIMS）獲得之深度的函數。
圖5A至圖5C是簡化示意截面圖，說明根據本發明的一些其他實施例的透過擴散而在GaN材料中形成摻雜區的方法中的中間步驟。
圖6A是簡化流程圖，說明根據本發明的一些實施例的在氮化鎵材料中透過擴散而形成摻雜區的方法。
圖6B是簡化流程圖，說明根據本發明之另一實施例的在氮化鎵材料中透過擴散而形成摻雜區的方法。
圖7A是簡化流程圖，說明根據本發明的一些其他實施例的在氮化鎵材料中透過擴散而形成摻雜區的方法。
圖7B是簡化流程圖，說明根據本發明的替代實施例的在氮化鎵材料中透過擴散而形成摻雜區的方法。
圖8是簡化示意圖，說明根據本發明的一些實施例的經規劃之基板結構。
圖9是簡化示意截面圖，說明根據本發明之一實施例的垂直p-n二極體，該垂直p-n二極體包括形成在經規劃之基板上的擴散摻雜主動區。
圖10是簡化示意圖，說明根據本發明實施例的包括擴散摻雜主動區的整合p-i-n和蕭特基（MPS）二極體。
圖11示意性說明根據本發明之一實施例的具有接面終止延伸部的垂直MPS二極體的截面圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記)
無

Claims (20)

  1. 一種在氮化鎵材料中透過擴散而形成摻雜區的方法，該方法包括： 提供包括一氮化鎵層的一基板結構；在該氮化鎵層上形成一遮罩，該遮罩使該氮化鎵層的一頂表面的一或多個部分暴露；在該氮化鎵層的該頂表面的該一或多個部分上沉積一含鎂氮化鎵層；與沉積該含鎂氮化鎵層同步，透過將鎂擴散通過該一或多個部分而進入該氮化鎵層中，而在該氮化鎵層中形成一或多個鎂摻雜區，其中該含鎂氮化鎵層提供鎂摻雜劑之一來源：移除該含鎂氮化鎵層；以及移除該遮罩。
  2. 如請求項1所述之方法，其中沉積該含鎂氮化鎵層是在一薄膜沉積腔室中執行。
  3. 如請求項1所述之方法，其中沉積該含鎂氮化鎵層是在範圍從約攝氏900度至約攝氏1100度的溫度執行。
  4. 如請求項1所述之方法，其中該含鎂氮化鎵層具有範圍從約1x1019 cm-3 至約1x1020 cm-3 的一鎂密度。
  5. 如請求項1所述之方法，其中該基板結構包括： 一緩衝層，形成於一基板上； 一第一磊晶氮化鎵層，形成於該緩衝層上；以及 一第二磊晶氮化鎵層，形成於該第一磊晶氮化鎵層上； 其中該一或多個鎂摻雜區形成於該第二磊晶氮化鎵層中。
  6. 如請求項5所述之方法，其中該基板包括： 一多晶陶瓷核心； 一阻障層，包封該多晶陶瓷核心； 一接合層，耦接該阻障層；以及 一實質單晶層，耦接該接合層。
  7. 如請求項5所述之方法，其中在該含鎂氮化鎵層沉積之前，該第二磊晶氮化鎵層未經摻雜。
  8. 如請求項7所述之方法，其中該第一磊晶氮化鎵層經N型摻雜。
  9. 如請求項8所述之方法，其中該第二磊晶氮化鎵層中的該一或多個鎂摻雜區之每一者與該第一磊晶氮化鎵層在一界面處形成一p-n接面。
  10. 如請求項8所述之方法，其中該第二磊晶氮化鎵層中的該一或多個鎂摻雜區形成一整合p-i-n蕭特基（MPS）二極體的多個部分。
  11. 如請求項10所述之方法，其中該第二磊晶氮化鎵層中的該一或多個鎂摻雜區形成該MPS二極體的一接面終止延伸部（JTE）的多個部分。
  12. 如請求項5所述之方法，其中該第二磊晶氮化鎵層中的該一或多個鎂摻雜區的其中兩個鎂摻雜區包括一第一邊緣終止區與一第二邊緣終止區，該第一邊緣終止區與該第二邊緣終止區藉由該第二磊晶氮化鎵層的一部分彼此分離，並且該方法進一步包括： 形成一蕭特基接觸件，該蕭特基接觸件耦接該第二磊晶氮化鎵層的該部分且耦接該第一邊緣終止區與該第二邊緣終止區。
  13. 一種在氮化鎵材料中形成摻雜區的方法，該方法包括： 提供一氮化鎵基板結構，該氮化鎵基板結構包括： 一緩衝層，形成於基板上； 一第一磊晶氮化鎵層，形成於該緩衝層上； 一第二磊晶氮化鎵層，形成於該第一磊晶氮化鎵層上；及 一磊晶氮化鋁鎵層，形成於該第二磊晶氮化鎵層上； 在該磊晶氮化鋁鎵層上形成一遮罩，該遮罩暴露該磊晶氮化鋁鎵層之一頂表面的一或多個部分； 在該磊晶氮化鋁鎵層的該頂表面的該一或多個部分上沉積一含鎂氮化鎵層； 與沉積該含鎂氮化鎵層同步，透過將鎂擴散通過該一或多個部分而進入該磊晶氮化鋁鎵層中，而在該磊晶氮化鋁鎵層中形成一或多個鎂摻雜區，其中該含鎂氮化鎵層提供鎂摻雜劑之一來源； 移除該含鎂氮化鎵層；以及 移除該遮罩。
  14. 如請求項13所述之方法，其中沉積該含鎂氮化鎵層是在一薄膜沉積腔室中執行。
  15. 如請求項13所述之方法，其中沉積該含鎂氮化鎵層是在範圍從約攝氏900度至約攝氏1100度的溫度執行。
  16. 如請求項13所述之方法，其中該含鎂氮化鎵層具有範圍從約1x1019 cm-3 至約1x1020 cm-3 的一鎂密度。
  17. 如請求項13所述之方法，其中該基板包括： 一多晶陶瓷核心； 一阻障層，包封該多晶陶瓷核心； 一接合層，耦接該阻障層；以及 一實質單晶層，耦接該接合層。
  18. 如請求項13所述之方法，其中該第二磊晶氮化鎵層未經摻雜。
  19. 如請求項18所述之方法，其中該第一磊晶氮化鎵層經N型摻雜。
  20. 如請求項19所述之方法，其中該磊晶氮化鋁鎵層中的該一或多個鎂摻雜區之每一者與該第二磊晶氮化鎵層形成一界面，且其中該界面控制一高電子遷移率電晶體（HEMT）功率元件的閾值電壓。
TW108104562A 2018-02-12 2019-02-12 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統 TWI796432B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862629588P 2018-02-12 2018-02-12
US62/629,588 2018-02-12

Publications (2)

Publication Number Publication Date
TW201941430A true TW201941430A (zh) 2019-10-16
TWI796432B TWI796432B (zh) 2023-03-21

Family

ID=67540217

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104562A TWI796432B (zh) 2018-02-12 2019-02-12 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統

Country Status (8)

Country Link
US (1) US10763110B2 (zh)
EP (1) EP3753044B1 (zh)
JP (1) JP7328234B2 (zh)
KR (1) KR102592686B1 (zh)
CN (1) CN111919281B (zh)
SG (1) SG11202007497WA (zh)
TW (1) TWI796432B (zh)
WO (1) WO2019157384A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817120B (zh) * 2021-05-14 2023-10-01 國立臺灣大學 嵌入式蕭特基非對稱型超接面功率半導體

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447834A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
WO2021065803A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 半導体素子の製造方法及び半導体装置
CN115088079A (zh) 2020-02-11 2022-09-20 克罗米斯有限公司 使用溅射的镁源来扩散氮化镓材料中镁的方法和系统
DE102020215006A1 (de) 2020-11-30 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Leistungshalbleiterbauelement und Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements
JP7442428B2 (ja) 2020-12-11 2024-03-04 株式会社デンソー 半導体装置の製造方法
CN112820644B (zh) * 2020-12-31 2023-08-15 扬州扬杰电子科技股份有限公司 一种高阻断电压的氮化镓pn二极管及制备方法
CN114497228A (zh) * 2021-12-31 2022-05-13 山东大学 一种基于n型导电SiC衬底的GaN完全垂直型电子器件及其制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224859A (ja) * 1998-02-05 1999-08-17 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体のドーピング方法および半導体素子の製造方法
JP2950316B2 (ja) * 1998-02-17 1999-09-20 松下電器産業株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
US7439609B2 (en) 2004-03-29 2008-10-21 Cree, Inc. Doping of gallium nitride by solid source diffusion and resulting gallium nitride structures
JP2006279023A (ja) 2005-03-03 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008171867A (ja) 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc ｐ型のＩＩＩ族窒化物半導体の形成方法
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
JP5713546B2 (ja) 2008-09-08 2015-05-07 三菱電機株式会社 半導体装置
JP2011114017A (ja) 2009-11-24 2011-06-09 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
US8969890B2 (en) * 2010-11-04 2015-03-03 Koninklijke Philips N.V. Solid state light emitting devices based on crystallographically relaxed structures
JP2012227456A (ja) 2011-04-22 2012-11-15 Panasonic Corp 半導体装置
US8846482B2 (en) * 2011-09-22 2014-09-30 Avogy, Inc. Method and system for diffusion and implantation in gallium nitride based devices
US8741707B2 (en) * 2011-12-22 2014-06-03 Avogy, Inc. Method and system for fabricating edge termination structures in GaN materials
US8891266B2 (en) * 2012-03-13 2014-11-18 International Business Machines Corporation Monolithic high voltage multiplier having high voltage semiconductor diodes and high-k capacitors
JP2013232564A (ja) 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
JP6047995B2 (ja) 2012-08-22 2016-12-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP6146042B2 (ja) 2013-02-18 2017-06-14 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2016133579A1 (en) * 2015-02-18 2016-08-25 Siemens Aktiengesellschaft Turbine component thermal barrier coating with crack isolating, cascading, multifurcated engineered groove features
WO2016075927A1 (ja) 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
WO2016147541A1 (ja) 2015-03-17 2016-09-22 パナソニック株式会社 窒化物半導体装置
WO2016181441A1 (ja) * 2015-05-08 2016-11-17 富士通株式会社 半導体装置及び半導体装置の製造方法
US20170092747A1 (en) * 2015-09-30 2017-03-30 Sumitomo Electric Industries, Ltd. Hemt having heavily doped n-type regions and process of forming the same
DE102016015713B4 (de) * 2015-12-14 2020-12-10 Globalfoundries Inc. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
US9741581B2 (en) * 2016-01-11 2017-08-22 Globalfoundries Inc. Using tensile mask to minimize buckling in substrate
KR102312040B1 (ko) * 2016-01-19 2021-10-14 한국전자통신연구원 반도체 소자의 선택적 도핑 방법
JP6683044B2 (ja) 2016-07-12 2020-04-15 富士電機株式会社 半導体装置の製造方法
CN110265297A (zh) * 2018-03-12 2019-09-20 应用材料公司 多色自对准触点选择性蚀刻

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI817120B (zh) * 2021-05-14 2023-10-01 國立臺灣大學 嵌入式蕭特基非對稱型超接面功率半導體

Also Published As

Publication number Publication date
EP3753044A4 (en) 2021-12-08
KR20200120679A (ko) 2020-10-21
CN111919281A (zh) 2020-11-10
US20190252186A1 (en) 2019-08-15
EP3753044A1 (en) 2020-12-23
TWI796432B (zh) 2023-03-21
KR102592686B1 (ko) 2023-10-20
EP3753044B1 (en) 2023-05-03
CN111919281B (zh) 2024-04-02
JP2021513228A (ja) 2021-05-20
WO2019157384A1 (en) 2019-08-15
JP7328234B2 (ja) 2023-08-16
SG11202007497WA (en) 2020-09-29
US10763110B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
TWI796432B (zh) 用於在氮化鎵材料中透過擴散而形成摻雜區的方法及系統
US11735460B2 (en) Integrated circuit devices with an engineered substrate
CN106575608B (zh) 半导体元件及其制造方法、半导体基板以及晶体层叠结构体
EP1949445A2 (en) SECOND SCHOTTKY CONTACT METAL LAYER TO IMPROVE GaN SCHOTTKY DIODE PERFORMANCE
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
US20190334015A1 (en) Vertical gallium nitride schottky diode