JP2008171867A - p型のIII族窒化物半導体の形成方法 - Google Patents
p型のIII族窒化物半導体の形成方法 Download PDFInfo
- Publication number
- JP2008171867A JP2008171867A JP2007001237A JP2007001237A JP2008171867A JP 2008171867 A JP2008171867 A JP 2008171867A JP 2007001237 A JP2007001237 A JP 2007001237A JP 2007001237 A JP2007001237 A JP 2007001237A JP 2008171867 A JP2008171867 A JP 2008171867A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- group iii
- iii nitride
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】所望の領域にp型のIII 族窒化物半導体を形成すること。
【解決手段】n- −GaN層11上にSiO2 膜12を形成し、p−GaNを形成したい領域上のSiO2 膜12を除去する(図1a)。SiO2 膜12をマスクとして、高濃度にMgがドープされたp−GaN層13をMOCVD法によって選択成長させ(図1b)、そのあとSiO2 膜12を除去する(図1c)。n- −GaN層11の上面、および、p−GaN層13の上面に、n- −GaN層11をMOCVD法により再成長させる。このとき、n- −GaN層11の再成長とともに、下層のp−GaN層13からその上方のn- −GaN層11の領域中にMgが拡散する。その結果、p−GaN層13上層のn- −GaN層11の領域には、p型領域14が形成される(図1d)。
【選択図】図1
【解決手段】n- −GaN層11上にSiO2 膜12を形成し、p−GaNを形成したい領域上のSiO2 膜12を除去する(図1a)。SiO2 膜12をマスクとして、高濃度にMgがドープされたp−GaN層13をMOCVD法によって選択成長させ(図1b)、そのあとSiO2 膜12を除去する(図1c)。n- −GaN層11の上面、および、p−GaN層13の上面に、n- −GaN層11をMOCVD法により再成長させる。このとき、n- −GaN層11の再成長とともに、下層のp−GaN層13からその上方のn- −GaN層11の領域中にMgが拡散する。その結果、p−GaN層13上層のn- −GaN層11の領域には、p型領域14が形成される(図1d)。
【選択図】図1
Description
本発明は、p型のIII 族窒化物半導体を所望の領域に精度よく形成する方法に関するものである。
近年、III 族窒化物半導体は、発光素子の材料ばかりでなく、次世代パワーデバイス用半導体としても期待されている。これは、シリコンと比較して破壊電界が1桁大きいことによるものである。
高耐圧のパワーデバイスを実現するには、一般には横型よりも縦型のほうが、耐圧および大電流動作の観点から優れている。特許文献1には、そのようなIII 族窒化物半導体を用いた縦型の構造を有する半導体装置がいくつか示されている。そのような縦型の構造を実現するには、所望の領域(たとえば、島状にいくつかに分離した領域)にp型のIII 族窒化物半導体を形成する技術が必要となる。
そのような技術として、ドライエッチングと再成長による方法、Mgのイオン注入による方法が知られている。
図5に示すのは、ドライエッチングと再成長による方法の1つで、非特許文献1に示された所望の領域にp−GaNを形成する方法である。まず、GaN基板100上にn- −GaN層101を形成し、n- −GaN層101上にp−GaN層102を形成する(図5a)。次に、フォトリソグラフィによりp−GaN層102上の所定の場所にSiO2 膜103を形成し、SiO2 膜103をマスクとして、p−GaN層102の一部をドライエッチングする(図5b)。次に、n−GaN層104を選択成長させ(図5c)、その後、SiO2 膜103を除去する(図5d)。以上の方法により、所望の領域に、p−GaN層102を形成することができる。
特許文献2には、ベリリウム、マグネシウム、カルシウムのいずれかをp型不純物として、III 族窒化物半導体にイオン注入し、熱処理することでp型のIII 族窒化物半導体を形成する方法が示されている。
特開2004−260140
特開2004−356257
第53回応用物理学関係連合講演会 講演予稿集 24a−ZE−16
しかし、図5に示す方法では、選択成長の際に、n−GaNのSiドーピング量の制御が困難である。それは、選択成長においてマスクとして用いるSiO2 膜のSiがドーピングされてしまうからである。また、選択成長領域の表面が平坦にならず、周辺が盛り上がった形状となる。その結果、フォトリソグラフィ工程においてレジストにむらが生じる、パターン形成が悪化する、絶縁膜の被覆性が悪化する、などさまざまな不都合が生じてしまう。選択成長領域の表面を平坦化するために、高温アンモニア雰囲気下にさらしてマストランスポートを起こすことも考えられるが、p−GaNも動いてしまい、所定の位置にp−GaNを形成することができない。
また、Mgをイオン注入することでp−GaNを形成する方法は、GaN層がダメージを受けてしまい、そのダメージを回復することができないことが問題である。
そこで本発明の目的は、所望の領域に、精度よくp型のIII 族窒化物半導体を形成することである。
第1の発明は、III 族窒化物半導体層からなる第1層表面の所望の位置以外の位置にマスクを形成する工程と、高濃度にMgがドープされたp型のIII 族窒化物半導体からなる第2層を、マスクを用いて所望の位置に選択成長させる工程と、マスクを除去する工程と、第2層の表面、および、第2層の形成されていない第1層の表面に、真性またはn型のIII 族窒化物半導体からなる第3層をMOCVD法で形成することにより、第2層上部の第3層領域中にMgを拡散させてp型領域を形成する工程とを有することを特徴とするp型のIII 族窒化物半導体の形成方法である。
ここでIII 族窒化物半導体は、GaN、AlGaN、InGaN、AlGaInNなど、一般式Alx Gay In1-x-y N(0≦x≦1、0≦y≦1、0≦x+y≦1)で表されるものである。
第2層の選択成長に用いるマスクは、フォトリソグラフィなどによって第1層表面の所望の位置以外の位置に形成する。マスクには、たとえば、SiO2 膜を用いる。
第2の発明のように、第2層の膜厚は100nm以下であることが望ましい。100nm以上であると、マストランスポートによる第2層の横方向への拡散が大きくなり、所望の領域に精度よくp型の領域を得ることができない。ただし、薄すぎると上部へMgを供給するのに十分なMg量とならないため、5nm以上であることが望ましい。より望ましい第2層の膜厚の範囲は、30nm〜60nmである。
第2層のMg濃度は、上部へのMg供給量が十分となる程度に高濃度であればよい。たとえば、厚さ500nmのp型層を得たいのであれば、第2層の膜厚を100nm、Mg濃度を2×1020/cm3 とすれば、第2層の上部が400nmとなるよう第3層を形成することによって、その第2層上部の第3層に、平均4×1019/cm3 程度のMg濃度を有するp型領域を形成することができる。つまり、このp型領域と第2層を合わせて厚さ500nmのp型層を得ることができる。また、第2層の膜厚を50nm、Mg濃度を4×1020/cm3 とし、第2層の上部が450nmとなるよう第3層を形成することによっても、同じように、p型領域と第2層を合わせて厚さ500nmのp型層が得られる。
第3層をMOCVD法により形成するのは、MBE法で形成すると、第2層上部から第3層領域中にMgが拡散しないためである。
第3層は、真性またはn型の第1層を再成長させることで形成してもよい。また、第3層は第1層と組成の異なる層であってもよい。また、第3層は複数の層で構成されていてもよく、その複数の層は互いに伝導型や組成が異なっていてもよい。たとえば、第1層をn−GaNとして、第2層の表面と第2層の形成されていない第1層の表面にn−GaNを再成長させた後、i−AlGaNを成長させることで、第2層上部に位置するn−GaN層の領域とi−AlGaN層の領域を、p型領域とすることができる。
第3の発明は、第1の発明または第2の発明において、第2層は、AlGaNからなることを特徴とするp型のIII 族窒化物半導体の形成方法である。
第4の発明は、第1の発明または第2の発明において、第2層は、第1層の表面に形成されたGaNからなる第4層と、第4層の表面に形成されたAlGaNからなる第5層により構成されていることを特徴とする請求項1に記載のp型のIII 族窒化物半導体の形成方法である。
第4層のMg濃度と第5層のMg濃度は異なっていてもよい。また、第4層の膜厚と第5層の膜厚は異なっていてもよいが、膜厚の合計は100nm以下であることが望ましい。
第5の発明は、第1の発明から第4の発明において、前記第2層のMg濃度は、1×1019〜1×1021/cm3 であることを特徴とするp型のIII 族窒化物半導体の形成方法である。
本発明は、メモリー効果と呼ばれる現象を利用するものである。これは、Mgが含まれたIII 族窒化物半導体層上に、Mgのソースガスであるシクロペンタジエニルマグネシウム(Cp2 Mg)を流さずにIII 族窒化物半導体層をMOCVD法によってエピタキシャル成長させると、Mgを含まないはずのIII 族窒化物半導体層中に、Mgが混入する、という現象である。この現象が生じる理由は、Mgが含まれたIII 族窒化物半導体の表面には、Mg濃度が非常に高い領域が生じているためだと考えられる。
第1の発明では、このメモリー効果を利用して、第2層の上部に位置する第3層の領域に、p型領域を形成している。第2層によって規定される所望の領域に、精度よくp型のIII 族窒化物半導体を形成することができる。特に、第2の発明のように、第2層の膜厚を100nm以下とすることによって、マストランスポートによる影響を減少し、より精度よく所望の領域にp型のIII 族窒化物半導体を形成することができる。
また、第3の発明のように、第2層として、AlGaNを用いると、より精度よく、所望の領域にp型のIII 族窒化物半導体を形成することができる。III 族窒化物半導体は、Alを少しでも含有していると、マストランスポートが起こりにくい。そのため、第2層にGaNやInGaNを用いた場合よりもAlGaNを用いた場合のほうがマストランスポートを起こしにくく、p型のIII 族窒化物半導体形成領域の精度が向上する。
また、第4の発明のように、第2層として、下層(第4層)をGaN、上層(第5層)をAlGaNとすると、上層のAlGaNによって下層のGaNがマストランスポートを起こすのを防止することができ、より精度よく、所望の領域にp型のIII 族窒化物半導体を形成することができる。
また、第5の発明のように、第2層のMg濃度が1×1019〜1×1021/cm3 であれば、Mg供給量として十分であり、数百nmの厚さのp型領域を得ることができる。
以下、本発明の具体的な実施例を図を参照にしながら説明するが、本発明はそれらの実施例に限定されるものではない。
図1は、実施例1のp−GaNの製造方法を示した工程図である。以下、実施例1の製造工程について図を参照しながら説明する。
まず、GaN基板10上に、MOCVD法により低濃度のn型であるn- −GaN層11(本発明の第1層)を形成する。このn- −GaN層11の形成において、原料ガスとして、アンモニア(NH3 )、トリメチルガリウム(Ga(CH3 )3 、以下TMGとする)、ドーピングガスとして、シラン(SiH4 )、キャリアガスとしてH2 またはN2 を用い、成長温度は、1150℃である。次に、n- −GaN層11上に、CVD法によりSiO2 膜12を形成する。その後、フォトリソグラフィとドライエッチングによって、p−GaNを形成したい領域のSiO2 膜12を除去する(図1a)。
次に、SiO2 膜12をマスクとして、Mg濃度2×1020/cm3 で高濃度にMgがドープされたp−GaN層13(本発明の第2層)をMOCVD法によって厚さ50nm選択成長させ(図1b)、そのあとSiO2 膜12を除去する(図1c)。p−GaN層13の形成において、原料ガスとして、NH3 、TMG、ドーピングガスとして、シクロペンタジエニルマグネシウム(Mg(C5 H5 )2 、以下Cp2 Mgとする)、キャリアガスとしてH2 またはN2 を用い、成長温度は、1100℃である。
次に、n- −GaN層11の上面、および、p−GaN層13の上面に、n- −GaN層11をMOCVD法により再成長させる。このとき、n- −GaN層11の再成長とともに、下層のp−GaN層13からその上方のn- −GaN層11の領域中にMgが拡散する。その結果、p−GaN層13上層に位置するn- −GaN層11の領域には、p型領域14が形成される(図1d)。p型領域14は、n- −GaN層11の領域11aによって分離して形成されている。このn- −GaN層11を再成長させた領域11aとp型領域14は、本発明の第3層に相当する。
MOCVD法を用いたのは、MBE法で形成するとメモリー効果が起こらず、p−GaN層13上部のn- −GaN層11領域中にMgが拡散しないためである。
p−GaN層13の膜厚はなるべく薄いことが望ましく、100nm以下であることが望ましい。100nm以上であると、マストランスポートによるp−GaN層13の横方向への拡散が大きくなり、所望の領域にp型領域14を得ることができない。ただし、薄すぎると十分な量のMgを得られないため、5nm以上であることが望ましい。
p−GaN層13のMg濃度は、p型領域14へのMg供給量が十分となる程度の濃度であればよい。Mg濃度が1×1019〜1×1021/cm3 であれば、数百nmの厚さのp型領域14が得られる。たとえば、p−GaN層13の膜厚を100nm、Mg濃度を2×1020/cm3 とすれば、平均4×1019/cm3 程度のMg濃度を有し、膜厚400nmのp型領域14を形成することができる。つまり、このp型領域14とp−GaN層13を合わせて厚さ500nmのp型層を得ることができる。また、p−GaN層13の膜厚を50nm、Mg濃度を4×1020/cm3 とすれば、平均4×1019/cm3 程度のMg濃度を有し、膜厚450nmのp型領域14を形成することができ、p型領域14とp−GaN層13を合わせて厚さ500nmのp型層を得ることができる。
図2は、p型領域14の表面から深さ方向へのMgプロファイルを示した図で、横軸はp型領域14の表面からの深さ(単位はnm)、縦軸はMg濃度(単位は/cm3 )である。p−GaN層13の膜厚を85nm、Mg濃度を約3.5×1019/cm3 とし、p−GaN層13上部の膜厚が115nmとなるようにn- −GaN層11を再成長させた場合である。メモリー効果によってp−GaN層13上部のn- −GaN層11中にMgが拡散し、表面に近づくにつれてMg濃度が減少していることがわかる。また、平均2×1019/cm3 程度のMg濃度のp型領域14が得られていることがわかる。
以上のように、p型領域14を得たい領域に、マストランスポートを起こさないよう薄くp−GaN層13を形成し、メモリー効果を利用することによって、所望の領域に精度よくp型領域14を形成することができる。
実施例2のp−GaNの製造方法は、実施例1と図1aまでの工程までは同一であり、それ以降の工程が実施例1と異なる。実施例2では、SiO2 膜12をマスクとして、高濃度にMgがドープされたp−GaN層23(本発明の第4層)をMOCVD法によって選択成長させた後、さらにp−GaN層23上に、高濃度にMgがドープされたp−AlGaN層25(本発明の第5層)をMOCVD法によって選択成長させている(図3a)。p−AlGaN層25の形成において、原料ガスとして、NH3 、TMG、トリメチルアルミニウム(Al(CH3 )3 )、ドーピングガスとして、Cp2 Mg、キャリアガスとしてH2 またはN2 を用い、成長温度は、1100℃である。その後、SiO2 膜22を除去し(図3b)、n- −GaN層11をMOCVD法により再成長させる点は実施例1と同様の工程で、p−AlGaN層25の上層には、p型領域24が形成される(図3c)。
AlGaNはマストランスポートを起こしにくいため、p−GaN層23上にp−AlGaN層25を形成することで、p−GaN層23がマストランスポートを起こすことを抑制することができる。したがって、p−GaN層23およびp−AlGaN層25によって規定される所望の領域に精度よくp型領域24を形成することができる。
p−GaN層23とp−AlGaN層25では、互いにMg濃度が異なっていてもよい。また、膜厚が異なっていてもよいが、p−GaN層23の膜厚と、p−AlGaN層25の膜厚の合計が100nm以下であることが望ましい。理由は実施例1の場合と同様で、マストランスポートを抑制するためである。
実施例3のp−GaNの製造方法は、実施例1と図1cの工程までは同一である。n- −GaN層11を再成長させるのではなく、i−GaN層30をMOCVD法により形成している点が、実施例1とは異なる。i−GaN層30の形成において、原料ガスとして、NH3 、TMG、キャリアガスとしてH2 またはN2 を用い、成長温度は、1150℃である。この場合も、実施例1と同様に、p−GaN層13上層に位置するi−GaN層30の領域には、p型領域34が形成される(図4)。p型領域34は、i−GaN層30によって分離して形成される。
i−GaN層30に替えて、n- −GaN層11よりも電子濃度の高いn−GaN層を形成してもよい。同様にp型領域を得ることができる。また、GaNに限らず、AlGaN、InGaN、AlGaInNを用いてもよい。所望の電子濃度で所望の組成比のIII 族窒化物半導体を介して分離して形成された、p型領域を形成することができる。
実施例1〜3では、GaN基板10を用いているが、サファイア基板等を用いてもよく、サファイア基板等の上面にバッファ層を介してn- −GaN層を形成するようにしてもよい。
実施例1、3において、p−GaN層13に替えて、p−AlGaN層を用いてもよい。AlGaNはマストランスポートを起こしにくいため、より精度よくp型領域を形成することができる。また、p−GaN層13に替えて、p−InGaN層やp−AlGaInN層を用いることも可能である。実施例2においても、p−GaN層23に替えて、p−InGaN層やp−AlGaInN層を用いることができる。
また、実施例2においても、実施例3の方法を適用できる。つまり、n- −GaN層11を再成長させるのではなく、真性またはn型のAlGaN、InGaN、AlGaInNなどのIII 族窒化物半導体層を形成してもよい。同様にp型領域を得ることができる。
実施例1〜3の工程の後、さらに上部に真性またはn型のIII 族窒化物半導体層を、MOCVD法により形成してもよい。メモリー効果によってp型領域14、24、34から上方にMgが拡散し、p型領域14、24、34の上部にp型領域を形成することができる。
また、いずれの実施例でも、p型領域が2つに分離するよう形成しているが、このようなパターンに限るものではなく、所望のパターンにp−GaN層13もしくはp−GaN層23を形成することで、所望のパターンのp型領域を得ることができる。
なお、実際には、p型のIII 族窒化物半導体は、MgがドープされたIII 族窒化物半導体を熱処理することで得られるが、実施例1〜3では、のちの熱処理工程においてp型化するIII 族窒化物半導体層または領域については、p型として説明している。
本発明によると、所望の領域にp型のIII 族窒化物半導体を形成することができるので、III 族窒化物半導体を用いた縦型構造の半導体素子を容易に実現できるようになる。たとえば、pnダイオード、JFET、HFETなどさまざまな縦型半導体素子を容易に実現できる。
10:GaN基板
11:n- −GaN層
12:SiO2 膜
13、23:p−GaN層
14、24、34:p型領域
25:p−AlGaN層
30:i−GaN層
11:n- −GaN層
12:SiO2 膜
13、23:p−GaN層
14、24、34:p型領域
25:p−AlGaN層
30:i−GaN層
Claims (5)
- III 族窒化物半導体層からなる第1層表面の所望の位置以外の位置にマスクを形成する工程と、
高濃度にMgがドープされたp型のIII 族窒化物半導体からなる第2層を、前記マスクを用いて所望の位置に選択成長させる工程と、
前記マスクを除去する工程と、
前記第2層の表面、および、前記第2層の形成されていない前記第1層の表面に、真性またはn型のIII 族窒化物半導体からなる第3層を、MOCVD法で形成することにより、前記第2層上部の前記第3層領域中にMgを拡散させてp型領域を形成する工程と、
を有することを特徴とするp型のIII 族窒化物半導体の形成方法。 - 前記第2層の膜厚は、100nm以下であることを特徴とする請求項1に記載のp型のIII 族窒化物半導体の形成方法。
- 前記第2層は、AlGaNからなることを特徴とする請求項1に記載のp型のIII 族窒化物半導体の形成方法。
- 前記第2層は、前記第1層の表面に形成されたGaNからなる第4層と、前記第4層の表面に形成されたAlGaNからなる第5層により構成されていることを特徴とする請求項1に記載のp型のIII 族窒化物半導体の形成方法。
- 前記第2層のMg濃度は、1×1019〜1×1021/cm3 であることを特徴とする請求項1ないし請求項4のいずれか1項に記載のp型のIII 族窒化物半導体の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007001237A JP2008171867A (ja) | 2007-01-09 | 2007-01-09 | p型のIII族窒化物半導体の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007001237A JP2008171867A (ja) | 2007-01-09 | 2007-01-09 | p型のIII族窒化物半導体の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008171867A true JP2008171867A (ja) | 2008-07-24 |
Family
ID=39699711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007001237A Pending JP2008171867A (ja) | 2007-01-09 | 2007-01-09 | p型のIII族窒化物半導体の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008171867A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146441A (ja) * | 2010-01-12 | 2011-07-28 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
JP2019149549A (ja) * | 2013-11-04 | 2019-09-05 | アヴォジー,インコーポレイテッド | ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス |
JP2021513228A (ja) * | 2018-02-12 | 2021-05-20 | クロミス,インコーポレイテッド | 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム |
WO2022025080A1 (ja) * | 2020-07-29 | 2022-02-03 | 京セラ株式会社 | 半導体素子の製造方法、半導体素子及び半導体装置 |
-
2007
- 2007-01-09 JP JP2007001237A patent/JP2008171867A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011146441A (ja) * | 2010-01-12 | 2011-07-28 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
JP2019149549A (ja) * | 2013-11-04 | 2019-09-05 | アヴォジー,インコーポレイテッド | ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス |
US10854727B2 (en) | 2013-11-04 | 2020-12-01 | Nexgen Power Systems, Inc. | High power gallium nitride electronics using miscut substrates |
JP2021513228A (ja) * | 2018-02-12 | 2021-05-20 | クロミス,インコーポレイテッド | 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム |
JP7328234B2 (ja) | 2018-02-12 | 2023-08-16 | クロミス,インコーポレイテッド | 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム |
WO2022025080A1 (ja) * | 2020-07-29 | 2022-02-03 | 京セラ株式会社 | 半導体素子の製造方法、半導体素子及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7760785B2 (en) | Group-III nitride semiconductor device | |
US7193236B2 (en) | Light emitting device using nitride semiconductor and fabrication method of the same | |
US9136116B2 (en) | Method and system for formation of P-N junctions in gallium nitride based electronics | |
US20140054680A1 (en) | Method of forming group iii nitride semiconductor, method of fabricating semiconductor device, group iii nitride semiconductor device, method of performing thermal treatment | |
US20080135829A1 (en) | Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof | |
JP5358955B2 (ja) | p型窒化ガリウム系半導体領域を形成する方法 | |
US8330187B2 (en) | GaN-based field effect transistor | |
JP2004319912A (ja) | 半導体発光デバイス | |
US20100301393A1 (en) | Field effect transistor and manufacturing method therefor | |
WO2010146865A1 (ja) | 発光デバイスおよび発光デバイスの製造方法 | |
US20160079370A1 (en) | Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method | |
JP2012094688A (ja) | 半導体装置およびその製造方法 | |
JP2004311913A (ja) | 窒化物系半導体エピタキシャル基板、その製造方法、及びhemt用基板 | |
US20080090395A1 (en) | Method for producing p-type group III nitride semiconductor and method for producing electrode for p-type group III nitride semiconductor | |
JP2009094337A (ja) | 半導体素子の製造方法 | |
JP7169613B2 (ja) | 窒化物半導体発光素子の製造方法 | |
JP5568009B2 (ja) | 半導体発光素子及びその製造方法 | |
US9530858B2 (en) | Nitride semiconductor device and method of manufacturing the same | |
JP2007273649A (ja) | 半導体装置および半導体装置製造用基板並びにその製造方法 | |
JP2008171867A (ja) | p型のIII族窒化物半導体の形成方法 | |
KR20120068394A (ko) | 반도체 소자 및 반도체 소자 제조 방법 | |
JP2012204540A (ja) | 半導体装置およびその製造方法 | |
JP2007258578A (ja) | III族窒化物系化合物半導体のp型化方法、絶縁分離方法、III族窒化物系化合物半導体、及びそれを用いたトランジスタ | |
JP2017117844A (ja) | 半導体発光素子およびその製造方法 | |
JP2009054800A (ja) | Iii族窒化物半導体の選択成長方法 |