JP2021513228A - 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム - Google Patents

窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム Download PDF

Info

Publication number
JP2021513228A
JP2021513228A JP2020542951A JP2020542951A JP2021513228A JP 2021513228 A JP2021513228 A JP 2021513228A JP 2020542951 A JP2020542951 A JP 2020542951A JP 2020542951 A JP2020542951 A JP 2020542951A JP 2021513228 A JP2021513228 A JP 2021513228A
Authority
JP
Japan
Prior art keywords
gallium nitride
nitride layer
magnesium
layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020542951A
Other languages
English (en)
Other versions
JP7328234B2 (ja
JPWO2019157384A5 (ja
Inventor
アクタス，オズギュル
オドノブリュードフ，ウラジミール
バセリ，セム
Original Assignee
クロミス，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クロミス，インコーポレイテッド filed Critical クロミス，インコーポレイテッド
Publication of JP2021513228A publication Critical patent/JP2021513228A/ja
Publication of JPWO2019157384A5 publication Critical patent/JPWO2019157384A5/ja
Application granted granted Critical
Publication of JP7328234B2 publication Critical patent/JP7328234B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

窒化ガリウム材料中の拡散によってドープ領域を形成する方法は、窒化ガリウム層を含む基板構造を提供することと、窒化ガリウム層上にマスクを形成することとを含む。マスクは、窒化ガリウム層の上面の１つまたは複数の部分を露出させる。この方法はまた、窒化ガリウム層の上面の１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させることと、マグネシウム含有窒化ガリウム層の堆積と同時に、１つまたは複数の部分を通して窒化ガリウム層にマグネシウムを拡散させることにより、窒化ガリウム層に１つまたは複数のマグネシウムドープ領域を形成することとを含む。マグネシウム含有窒化ガリウム層は、マグネシウムドーパントのソースを提供する。この方法はさらに、マグネシウム含有窒化ガリウム層を除去することと、マスクを除去することとを含む。
【選択図】図２Ｃ

Description

[0001]関連出願の相互参照
本出願は、２０１８年２月１２日に提出された米国仮特許出願第６２／６２９，５８８号に対する優先権を主張し、その開示は、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。
[0002]ｐ−ｎダイオード、ｐ−ｉ−ｎダイオード、ショットキーダイオード、高電子移動度トランジスタ（ＨＥＭＴ）などの窒化ガリウムベースの半導体デバイスは、ソーラーインバーター、コンパクト電源（力率補正回路またはＰＦＣなど）、スイッチモード電源（ＳＭＰＳ）、モータードライブ、ＲＦパワーアンプ、ソリッドステート照明（ＳＳＬ）、スマートグリッド、および自動車用モータードライブシステムなどの様々な電力システムに適用できる。したがって、当技術分野では、窒化ガリウムベースの半導体デバイスを形成することに関連する改善された方法およびシステムが必要である。
[0003]本発明の実施形態は、半導体材料に関する。より具体的には、窒化ガリウム材料へのドーパントの拡散に関連する方法およびシステムが、本発明の実施形態によって提供される。
[0004]本発明の一実施形態によれば、窒化ガリウム材料中の拡散によってドープ領域を形成する方法が提供される。この方法は、窒化ガリウム層を含む基板構造を提供することと、窒化ガリウム層上にマスクを形成することとを含む。マスクは、窒化ガリウム層の上面の１つまたは複数の部分を露出させる。この方法はまた、窒化ガリウム層の上面の１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させることと、マグネシウム含有窒化ガリウム層の堆積と同時に、１つまたは複数の部分を通して窒化ガリウム層にマグネシウムを拡散させることにより、窒化ガリウム層に１つまたは複数のマグネシウムドープ領域を形成することとを含む。マグネシウム含有窒化ガリウム層は、マグネシウムドーパントのソースを提供する。この方法はさらに、マグネシウム含有窒化ガリウム層を除去することと、マスクを除去することとを含む。
[0005]本発明の別の実施形態によれば、窒化ガリウム材料にドープ領域を形成する方法が提供される。この方法は、窒化ガリウム基板構造を提供することを含む。窒化ガリウム基板構造は、基板上に形成されたバッファ層、バッファ層上に形成された第１のエピタキシャル窒化ガリウム層、第１のエピタキシャル窒化ガリウム層上に形成された第２のエピタキシャル窒化ガリウム層、および第２のエピタキシャル窒化ガリウム層上に形成されたエピタキシャル窒化アルミニウムガリウム層を含む。この方法はまた、エピタキシャルアルミニウムエピタキシャル窒化ガリウム層上にマスクを形成することを含む。マスクは、エピタキシャル窒化アルミニウムガリウム層の上面の１つまたは複数の部分を露出させる。この方法はさらに、エピタキシャル窒化アルミニウムガリウム層の上面の１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させることと、マグネシウム含有窒化ガリウム層の堆積と同時に、１つまたは複数の部分を通してエピタキシャル窒化アルミニウムガリウム層にマグネシウムを拡散させることにより、エピタキシャル窒化アルミニウムガリウム層に１つまたは複数のマグネシウムドープ領域を形成することとを含む。マグネシウム含有窒化ガリウム層は、マグネシウムドーパントのソースを提供する。さらに、この方法は、マグネシウム含有窒化ガリウム層を除去することと、マスクを除去することとを含む。
[0006]本発明の別の実施形態によれば、窒化ガリウム材料中の拡散によってドープ領域を形成する方法が提供される。この方法は、窒化ガリウム層を含む基板構造を提供することと、窒化ガリウム層上にマスクを形成することであって、マスクが窒化ガリウム層の上面の１つまたは複数の部分を露出させる、形成することと、窒化ガリウム層の上面の１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させることとを含む。この方法はまた、１つまたは複数の部分を通して窒化ガリウム層にマグネシウムを拡散させることによって窒化ガリウム層に１つまたは複数のマグネシウムドープ領域を形成するために、基板構造を焼鈍することを含む。マグネシウム含有窒化ガリウム層は、焼鈍プロセスのためのマグネシウムドーパントのソースを提供する。この方法はさらに、マグネシウム含有窒化ガリウム層を除去することと、マスクを除去することとを含む。
[0007]本発明の別の特定の実施形態によれば、窒化ガリウム材料にドープ領域を形成する方法が提供される。この方法は、窒化ガリウム基板構造を提供することを含む。窒化ガリウム基板構造は、基板上に形成されたバッファ層、バッファ層上に形成された第１のエピタキシャル窒化ガリウム層、第１のエピタキシャル窒化ガリウム層上に形成された第２のエピタキシャル窒化ガリウム層、および第２のエピタキシャル窒化ガリウム層上に形成されたエピタキシャル窒化アルミニウムガリウム層を含む。この方法はまた、エピタキシャル窒化アルミニウムガリウム層上にマスクを形成することを含む。マスクは、エピタキシャル窒化アルミニウムガリウム層の上面の１つまたは複数の部分を露出させる。この方法はさらに、エピタキシャル窒化アルミニウムガリウム層の上面の１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させることと、１つまたは複数の部分を通してエピタキシャル窒化アルミニウムガリウム層にマグネシウムを拡散させることによりエピタキシャル窒化アルミニウムガリウム層に１つまたは複数のマグネシウムドープ領域を形成するために、窒化ガリウム基板構造を焼鈍することとを含む。マグネシウム含有窒化ガリウム層は、焼鈍プロセスのためのマグネシウムドーパントのソースを提供する。この方法はまた、マグネシウム含有窒化ガリウム層を除去することと、マスクを除去することとを含む。
本発明のいくつかの実施形態による、設計された基板構造を示す簡略化された概略図である。 本発明のいくつかの実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。 本発明のいくつかの実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。 本発明のいくつかの実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。 本発明のいくつかの実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。 本発明のいくつかの他の実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。 本発明のいくつかの他の実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。 本発明のいくつかの実施形態による、二次イオン質量分析（ＳＩＭＳ）から得られた深さの関数としてのマグネシウム濃度およびアルミニウム濃度の例示的なプロットを示す図である。 本発明のいくつかの実施形態による、二次イオン質量分析（ＳＩＭＳ）から得られた深さの関数としてのマグネシウム濃度およびアルミニウム濃度の例示的なプロットを示す図である。 本発明のいくつかのさらなる実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。 本発明のいくつかのさらなる実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。 本発明のいくつかのさらなる実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。 本発明のいくつかの実施形態による、窒化ガリウム材料中の拡散によってドープ領域を形成する方法を示す簡略化されたフローチャートである。 本発明の別の実施形態による、窒化ガリウム材料中の拡散によってドープ領域を形成する方法を示す簡略化されたフローチャートである。 本発明のいくつかの他の実施形態による、窒化ガリウム材料中の拡散によってドープ領域を形成する方法を示す簡略化されたフローチャートである。 本発明の代替の実施形態による、窒化ガリウム材料中の拡散によってドープ領域を形成する方法を示す簡略化されたフローチャートである。 本発明のいくつかの実施形態による、設計された基板構造を示す簡略化された概略図である。 本発明の実施形態による、設計された基板上に形成された拡散ドープ活性領域を含む垂直ｐ−ｎダイオードを示す簡略化された概略断面図である。 本発明の実施形態による、拡散ドープ活性領域を含む、マージされたｐ−ｉ−ｎおよびショットキー（ＭＰＳ）ダイオードを示す簡略化された概略図である。 本発明の実施形態による、接合終端拡張部を有する垂直ＭＰＳダイオードの概略断面図である。
[0021]本発明は、概して、窒化ガリウム材料中の拡散によってドープ領域を形成する方法に関する。ドーピングとは、半導体材料に意図的に不純物を導入して、その電気的特性を変化させるプロセスを指す。ドーピングは、例えば、拡散またはイオン注入のいずれかによって達成することができる。拡散プロセスでは、半導体ウェーハを高温の石英管炉内に保持し、適切なガス混合物を通過させる。ドーパント源は、気体源、液体源、または固体源であり得る。拡散係数は、例えば
Figure 2021513228

の形で温度に指数関数的に依存する場合があり、ここで、ｋはボルツマン定数、Ｔは温度、ＥＤは活性化エネルギーである。
[0022]一般に、おそらくそのような材料に関連するより強い原子結合、したがってより高い活性化エネルギーのために、ＧａＮ材料において拡散を達成することは困難であると考えられている。したがって、ＧａＮ材料にドーパントを導入するためのイオン注入設備に多額の投資が費やされてきた。しかし、イオン注入プロセスは、拡散プロセスと比較してＧａＮ材料により多くの損傷を与える可能性があり、デバイスのパフォーマンスを低下させる可能性がある。ＧａＮ材料中の拡散は、非常に高い温度、例えば９００℃以上で発生する可能性がある。このような高温では、ＧａＮ材料が分解する可能性があり、高品質のデバイスを実現することが困難になる。
[0023]本発明のいくつかの実施形態によれば、マグネシウム（Ｍｇ）拡散は、成長温度で固体源を使用することにより、ＧａＮ材料において達成され得る。例えば、マグネシウム含有ＧａＮ層は、堆積温度で、ＭＯＣＶＤチャンバ内のエピタキシャルＧａＮ層またはエピタキシャルＡｌＧａＮ層上に形成され得る。マグネシウム含有ＧａＮ層内のマグネシウムは、マグネシウム含有ＧａＮ層が堆積されているときに、エピタキシャルＧａＮ層またはエピタキシャルＡｌＧａＮ層に拡散し得る。マグネシウム含有ＧａＮ層は、マグネシウムがエピタキシャルＧａＮ層またはエピタキシャルＡｌＧａＮ層に拡散されている間、下にあるＧａＮ層またはＡｌＧａＮ層を分解から保護し得る。拡散が達成された後、マグネシウム含有ＧａＮ層は除去されてもよい。Ｍｇ拡散を使用してＧａＮベースのデバイスを作製するいくつかの例示的なプロセスは、以下でより詳細に論じられる。エピタキシャルＩＩＩ−Ｖベースの層（例えば、ＧａＮまたはＡｌＧａＮエピタキシャル層）への拡散であるが、本発明は、エピタキシャル層への拡散に限定されず、バルク層への拡散は、本発明の実施形態を使用して実施できる。
[0024]図１は、本発明の一実施形態による、ＧａＮ材料の拡散領域を示す簡略化された概略断面図である。本明細書に記載されるように、本発明の実施形態は、拡散によって形成されたドープ領域を備えた電子デバイスを製造するための方法およびシステムを提供する。図１では、例えばＧａＮ基板、サファイア基板、炭化ケイ素基板、シリコン基板、酸化ガリウム基板、またはそれらの組み合わせなどの１つまたは複数の材料を含んでもよい基板１０１が、バッファ層１０２、ドープＧａＮエピタキシャル層１０３、および非ドープＧａＮエピタキシャル層１０４のエピタキシャル成長用の基板として使用される。ドープＧａＮエピタキシャル層１０３および非ドープＧａＮエピタキシャル層１０４は、ＧａＮエピタキシャル層１０５と呼ぶことができる。
[0025]ドープ領域１０６は、非ドープＧａＮエピタキシャル層１０４へのドーパント（例えば、ｐ型ドーパントとしてのマグネシウム）の拡散によって形成される。図示の実施形態では、ドープ領域１０６は、非ドープＧａＮエピタキシャル層１０４の厚さにほぼ等しい厚さを有するが、これは本発明では必要ではなく、他の実施形態では、ドープ領域はより薄いかまたはより厚い（ドープＧａＮエピタキシャル層１０３まで延在する）。図２Ａ〜図２Ｄに関連して、図１に示す構造の製造に関する追加の説明を提供する。
[0026]図２Ａ〜図２Ｄは、本発明のいくつかの実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。
[0027]図２Ａを参照すると、基板２０２が提供されている。基板２０２は、図８に示すように、設計された基板構造であってもよい。設計された基板構造が利用される場合、設計された基板構造は、上に薄いシリコン（Ｓｉ）層が形成されたセラミック基板を含み得る。基板は、エピタキシャル成長のための表面を提供する。
[0028]バッファ層２３０は、基板２２０上にエピタキシャルに形成され得る。バッファ層２３０は、１つまたは複数の層を含み得る。いくつかの実施形態では、バッファ層２３０は、比較的薄く、例えば、厚さが０．５ミクロン未満であってもよい。バッファ層２３０は、例えば、厚さが約０．２μｍのＡｌＮ、厚さが約０．１２５μｍのＡｌ０．２５Ｇａ０．７５Ｎ、それらの組み合わせなどを含んでもよい。比較的薄いアルミニウム含有バッファ層（例えば、０．２μｍのＡｌＮ／０．１２５μｍのＡｌ０．２５Ｇａ０．７５Ｎ）は、大口径基板上の８ミクロンを超えるＧａＮエピタキシーを支持することができ、それはシリコン基板を使用して製造することはできない。
[0029]エピタキシャルＧａＮ層２４０は、バッファ層２３０上に形成され得る。いくつかの実施形態では、エピタキシャルＧａＮ層２４０は、高電圧耐性のために８μｍを超える厚さを有することがある。例えば、エピタキシャルＧａＮ層２４０上に続いて形成されるパワーデバイスでは、５００Ｖまたは６００Ｖを超える降伏電圧が達成され得る。図２Ａに示すように、エピタキシャルＧａＮ層２４０は、ドープエピタキシャルＧａＮ層２４２および非ドープＧａＮエピタキシャル層２４４を含み得る。ドープエピタキシャルＧａＮ層２４２は、５μｍ以上の厚さを有してもよい。ドープエピタキシャルＧａＮ層２４２は、高抵抗を提供するために、いくつかの実施形態では、ＣまたはＦｅドープＧａＮを含んでもよい。本明細書でより完全に論じられるように、炭素または鉄が背景の不純物を補償するか深い中心を提供するために約１×１０１２ｃｍ−３のバックグラウンドドーピングレベル（自由キャリア密度）を有し得る、Ｃ−ＧａＮまたはＦｅ−ＧａＮ層などの低導電率層が形成される可能性がある。
[0030]本明細書ではＧａＮ層について論じているが、本発明はＧａＮに限定されず、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、それらの組み合わせなどを含む他のＩＩＩ−Ｖ材料を利用することができる。当業者は、多くの変形、修正、および代替を認識するであろう。
[0031]基板２２０は、エピタキシャルＧａＮ層２４０のＣＴＥと実質的に一致するＣＴＥを有し得るため、比較的薄いバッファ層２３０（例えば、０．５μｍ未満）が、比較的厚いエピタキシャルＧａＮ層２４０（例えば、５μｍ以上）を支持することができる。
[0032]図２Ａを参照すると、非ドープエピタキシャルＧａＮ層２４４上にマスク２５０が形成され得る。マスク２５０は、非ドープエピタキシャルＧａＮ層２４４の上面の複数の部分を露出させる１つまたは複数の窓２５２を含むパターンを有し得る。マスク２５０は、例えば、フォトレジストを含んでもよい。
[0033]次に、構造は、薄膜成長チャンバ、例えば、ＭＯＣＶＤチャンバ内に配置されてもよい。図２Ｂを参照すると、マグネシウム含有ＧａＮ層２６０は、ＭＯＣＶＤプロセスと同様のプロセスにおける堆積温度で、非ドープエピタキシャルＧａＮ層２４４の上面の複数の露出部分上に形成され得る。堆積温度は、約９００℃〜約１１００℃の範囲内であり得る。いくつかの実施形態では、マグネシウム含有窒化ガリウム層２６０中のマグネシウム密度は、およそ１×１０１９ｃｍ−３から１×１０２０ｃｍ−３であってもよい。そのような高温および高いマグネシウム密度では、図２Ｃに示すように、マグネシウムは、マスク２５０の窓２５２を通って非ドープエピタキシャルＧａＮ層２４４に拡散して、非ドープエピタキシャルＧａＮ層２４４に複数のＰ型ドープ領域２４６を形成し得る。ここで、マグネシウム含有ＧａＮ層２６０は、マグネシウムドーパントの固体源として機能してもよく、高品質のエピタキシャル層ではない可能性がある。マグネシウム含有ＧａＮ層２６０の存在はまた、下にある非ドープエピタキシャルＧａＮ層２４４を拡散プロセス中の分解から保護する。
[0034]拡散が達成された後、図２Ｄに示すように、マグネシウム含有ＧａＮ層２６０およびマスク２５０は除去され得る。マグネシウム含有ＧａＮ層２６０およびマスク２５０は、塩酸または硫酸などの酸を使用して除去されてもよい。いくつかの実施形態では、マグネシウムドーパントは、非ドープエピタキシャルＧａＮ層２４４とドープエピタキシャルＧａＮ層２４２との間の界面に拡散し、図２Ｄに示すように、非ドープエピタキシャルＧａＮ層２４４と同じ厚さのＰ型ドープ領域２４６をもたらしてもよい。Ｐ型ドープ領域２４６とドープエピタキシャルＧａＮ層２４２との間の界面は、パワーデバイスのｐ−ｎ接合を形成し得る。他のいくつかの実施形態では、１つまたは複数のＰ型ドープ領域２４６は、垂直ショットキーダイオード内にエッジ終端領域を形成し得る。いくつかのさらなる実施形態では、１つまたは複数のＰ型ドープ領域２４６は、垂直ＭＰＳダイオードの一部を形成し得る。いくつかの実施形態では、マグネシウムは、マスク２５０の窓２５２を越えて横方向に拡散し、図２Ｃに示すように、マスク２５０の一部の下で横方向に延在するＰ型ドープ領域２４６をもたらしてもよい。マスク２５０の下のそのような側方延長は、通常、イオン注入プロセスでは起こらない。図２Ａ〜図２Ｄには非ドープ領域のｐ型ドーピングが示されているが、他の実施形態では、ドーピングレベルを第１のｎ型ドーパント密度から低減されたドーパント密度まで低減するために、ｎ型領域のｐ型ドーピングが提供される。さらに、図２Ａ〜図２Ｄにはマグネシウムを使用するｐ型ドーピングが示されているが、他のｐ型ドーパントを利用することができる。さらに、ｎ型ドーパントを使用するｎ型ドーピングは、本明細書に示されるｐ型ドーピングプロセスと同様の方法で利用することができる。当業者は、多くの変形、修正、および代替を認識するであろう。
[0035]図３Ａおよび図３Ｂは、本発明のいくつかの他の実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。
[0036]図３Ａを参照すると、設計された基板構造３０２が提供されている。設計された基板構造３０２は、上に薄いシリコン（Ｓｉ）層３２０が形成されたセラミック基板３１０を含み得る。いくつかの実施形態では、設計基板構造３０２は、本明細書で論じられるように、図８に示す設計された基板構造と同様であってもよい。他の実施形態では、他のタイプの基板が使用されてもよい。シリコン層３２０は、後続のエピタキシャル成長のための表面を提供し得る。セラミック基板３１０は、１つまたは複数の後続のエピタキシャル層のＣＴＥに実質的に一致するＣＴＥを有し得る。
[0037]バッファ層３３０は、Ｓｉ層３２０上にエピタキシャルに形成され得る。バッファ層３３０は、１つまたは複数の層を含み得る。いくつかの実施形態では、バッファ層３３０は、比較的薄く、例えば、厚さが０．５ミクロン未満であってもよい。バッファ層３３０は、例えば、厚さが約０．２μｍのＡｌＮ、厚さが約０．１２５μｍのＡｌ０．２５Ｇａ０．７５Ｎ、それらの組み合わせなどを含んでもよい。比較的薄いアルミニウム含有バッファ層（例えば、０．２μｍのＡｌＮ／０．１２５μｍのＡｌ０．２５Ｇａ０．７５Ｎ）は、大口径基板上の８ミクロンを超えるＧａＮエピタキシーを支持することができ、それはシリコン基板を使用して製造することはできない。
[0038]エピタキシャルＧａＮ層３４０は、バッファ層３３０上に形成され得る。いくつかの実施形態では、エピタキシャルＧａＮ層３４０は、高電圧耐性のために８μｍを超える厚さを有することがある。例えば、エピタキシャルＧａＮ層３４０上に続いて形成されるパワーデバイスでは、５００Ｖまたは６００Ｖを超える降伏電圧が達成され得る。図３Ａに示すように、エピタキシャルＧａＮ層３４０は、ドープエピタキシャルＧａＮ層３４２、非ドープエピタキシャルＧａＮ層３４４、およびエピタキシャルＡｌＧａＮまたはＩｎＡｌＮ層３４６を含み得る。ＡｌＧａＮ／ＧａＮ界面では、ヘテロ界面での分極誘起電荷により、二次元電子ガス（２ＤＥＧ）が発生する場合がある。２ＤＥＧは、高電子移動度トランジスタ（ＨＥＭＴ）パワーデバイスの伝導チャネル３４８を形成し得る。いくつかの実施形態では、ドープエピタキシャルＧａＮ層３４２は、５μｍ以上の厚さを有し得る。ドープエピタキシャルＧａＮ層３４２は、高抵抗を提供するために、いくつかの実施形態では、ＣまたはＦｅドープＧａＮを含んでもよい。
[0039]図３Ａを参照すると、エピタキシャルＡｌＧａＮまたはＩｎＡｌＮ層３４６上にマスク３５０が形成され得る。マスク３５０は、エピタキシャルＡｌＧａＮまたはＩｎＡｌＮ層３４６の上面の複数の部分を露出させる１つまたは複数の窓３５２を含むパターンを有し得る。マスク３５０は、例えば、フォトレジストを含んでもよい。
[0040]次に、構造は、薄膜成長チャンバ、例えば、ＭＯＣＶＤチャンバ内に配置されてもよい。再び図３Ａを参照すると、マグネシウム含有ＧａＮ層３６０は、ＭＯＣＶＤプロセスと同様のプロセスにおける堆積温度で、エピタキシャルＡｌＧａＮまたはＩｎＡｌＮ層３４６の上面の複数の露出部分上に堆積され得る。堆積温度は、約９００℃〜約１１００℃の範囲内であり得る。いくつかの実施形態では、マグネシウム含有窒化ガリウム層３６０内のマグネシウム密度は、およそ１×１０１９ｃｍ−３から１×１０２０ｃｍ−３であってもよい。そのような高温および高いマグネシウム密度では、図３Ｂに示すように、マグネシウムは、マスク３５０の窓３５２を通ってエピタキシャルＡｌＧａＮまたはＩｎＡｌＮ層３４６に拡散して、エピタキシャルＡｌＧａＮまたはＩｎＡｌＮ層３４６に複数のＰドープ領域３４９を形成し得る。ここで、マグネシウム含有ＧａＮ層３６０は、マグネシウムドーパントの固体源として機能してもよく、高品質のエピタキシャル層ではない可能性がある。マグネシウム含有ＧａＮ層３６０はまた、下にあるエピタキシャルＡｌＧａＮまたはＩｎＡｌＮ層３４６を拡散プロセス中の分解から保護し得る。
[0041]拡散によるｐドープ領域３４９の形成が達成された後、図３Ｂに示すように、マグネシウム含有ＧａＮ層３６０およびマスク３５０は除去され得る。いくつかの実施形態では、マグネシウムドーパントは、エピタキシャルＡｌＧａＮまたはＩｎＡｌＮ層３４６と非ドープエピタキシャルＧａＮ層３４４との間の界面に拡散し、エピタキシャルＡｌＧａＮまたはＩｎＡｌＮ層３４６と同じ厚さのＰ型ドープ領域３４９をもたらしてもよい。ＨＥＭＴパワーデバイスとして、Ｐ型ドープ領域３４９内のマグネシウムドーパントは、２ＤＥＧ３４８の密度、したがってＨＥＭＴの閾値電圧を調整するように機能する。
[0042]図４Ａおよび図４Ｂは、本発明のいくつかの実施形態による、二次イオン質量分析（ＳＩＭＳ）から得られた深さの関数としてのマグネシウム濃度およびアルミニウム濃度の例示的なプロットを示す。図４Ａは、約１０ｎｍの厚さであるエピタキシャルＡｌＧａＮ層へのマグネシウムの拡散後に収集されたマグネシウム濃度およびアルミニウム濃度のＳＩＭＳデータを表す。図４Ｂは、約２０ｎｍの厚さであるエピタキシャルＡｌＧａＮ層へのマグネシウムの拡散後に収集されたマグネシウム濃度およびアルミニウム濃度のＳＩＭＳデータを表す。図示されているように、エピタキシャルＡｌＧａＮ層へのマグネシウムの著しい拡散があり、図３Ｂに示されているようなｐドープ領域３４９の形成を示している。拡散の深さと、深さの関数として拡散の深さおよび濃度を制御する能力がこのデータによって示されている。
[0043]図５Ａ〜図５Ｃは、本発明のいくつかのさらなる実施形態による、拡散によってＧａＮ材料にドープ領域を形成する方法の中間ステップを示す簡略化された概略断面図である。
[0044]図５Ａを参照すると、非ドープエピタキシャルＧａＮ層５１０は、基板構造（図示せず）上に形成され得る。非ドープエピタキシャルＧａＮ層５１０の一部は、側壁５１２を有するメサ形状を有し得る。マスク５５０は、側壁５１２が露出されている間に、エピタキシャルＧａＮ層５１０の上面に形成され得る。
[0045]次に、構造は、薄膜成長チャンバ、例えば、ＭＯＣＶＤチャンバ内に配置されてもよい。図５Ｂを参照すると、マグネシウム含有ＧａＮ層５６０は、ＭＯＣＶＤプロセスと同様のプロセスにおいて、堆積温度で側壁５１２上に堆積され得る。堆積温度は、約９００℃〜約１１００℃の範囲内であり得る。いくつかの実施形態では、マグネシウム含有窒化ガリウム層５６０内のマグネシウム密度は、およそ１×１０１９ｃｍ−３から１×１０２０ｃｍ−３であってもよい。そのような高温および高マグネシウム密度では、堆積プロセスと同時に、マグネシウムが横方向に（例えば、矢印の方向に）側壁５１２を通って非ドープエピタキシャルＧａＮ層５１０に拡散して、Ｐ型ドープ領域５１４を形成し得る。拡散が達成された後、図５Ｃに示すように、マグネシウム含有ＧａＮ層５６０およびマスク５５０は除去され得る。
[0046]いくつかの実施形態によれば、ＧａＮ材料中の側壁マグネシウム拡散を使用して、垂直接合ゲート電界効果トランジスタ（ＪＦＥＴ）、垂直のマージされたｐ−ｉ−ｎまたはマージされたショットキーダイオードなどの様々な垂直チャネルデバイスを製造することができる。
[0047]他のいくつかの実施形態によれば、ＧａＮ材料中のマグネシウム拡散は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を製造するために使用され得る。例えば、ｐＭＯＳデバイスの場合、ソースとドレインのプロファイルを実装または調整するため、および／またはチャネルドーピングプロファイルを変更するためにマグネシウム拡散を使用できる。ｎＭＯＳデバイスの場合、チャネルドーピングプロファイルを実装または調整するためにマグネシウム拡散を使用できる。
[0048]図６Ａは、本発明のいくつかの実施形態による、窒化ガリウム材料中の拡散によってドープ領域を形成する方法６００を示す簡略化されたフローチャートである。この方法は、窒化ガリウム層を含む基板構造を提供すること（６１０）と、窒化ガリウム層上にマスクを形成すること（６１２）とを含む。マスクは、窒化ガリウム層の上面の１つまたは複数の部分を露出させる。
[0049]一実施形態では、基板構造は、基板上に形成されたバッファ層、バッファ層上に形成された第１のエピタキシャル窒化ガリウム層、および第１のエピタキシャル窒化ガリウム層上に形成された第２のエピタキシャル窒化ガリウム層を含む。１つまたは複数のマグネシウムドープ領域が、第２のエピタキシャル窒化ガリウム層に形成される。別の実施形態では、基板は、多結晶セラミックコア、多結晶セラミックコアを封入するバリア層、バリア層に結合された結合層、および結合層に結合された実質的に単結晶の層を含む。第２のエピタキシャル窒化ガリウム層は、マグネシウム含有窒化ガリウム層が堆積される前に非ドープであり得る。第１のエピタキシャル窒化ガリウム層は、Ｎ型ドープすることができる。第２のエピタキシャル窒化ガリウム層内の１つまたは複数のマグネシウムドープ領域の各々は、第１のエピタキシャル窒化ガリウム層との界面でｐ−ｎ接合を形成することができる。さらに、第２のエピタキシャル窒化ガリウム層内の１つまたは複数のマグネシウムドープ領域は、マージされたｐ−ｉ−ｎダイオードの一部を形成することができる。さらに、第２のエピタキシャル窒化ガリウム層内の１つまたは複数のマグネシウムドープ領域は、マージされたショットキーダイオードの一部を形成することができる。
[0050]特定の実施形態において、第２のエピタキシャル窒化ガリウム層における１つまたは複数のマグネシウムドープ領域のうちの２つは、第２のエピタキシャル窒化ガリウム層の一部によって互いに分離された第１のエッジ終端領域と第２のエッジ終端領域とを含む。この特定の実施形態では、この方法はさらに、第２のエピタキシャル窒化ガリウム層の一部、ならびに第１のエッジ終端領域および第２のエッジ終端領域に結合されたショットキー接触を形成することを含む。
[0051]この方法はまた、窒化ガリウム層の上面の１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させること（６１４）と、マグネシウム含有窒化ガリウム層の堆積と同時に、１つまたは複数の部分を通して窒化ガリウム層にマグネシウムを拡散させることにより、窒化ガリウム層に１つまたは複数のマグネシウムドープ領域を形成すること（６１６）とを含む。マグネシウム含有窒化ガリウム層は、拡散プロセスのためのマグネシウムドーパントのソースを提供する。一例として、マグネシウム含有窒化ガリウム層は、約１×１０１９ｃｍ−３から約１×１０２０ｃｍ−３の範囲のマグネシウム密度を有することができる。マグネシウム含有窒化ガリウム層の堆積は、薄膜堆積チャンバで実行することができ、約９００℃〜約１１００℃の範囲の温度で実行することができる。この方法はさらに、マグネシウム含有窒化ガリウム層を除去すること（６１８）と、マスクを除去すること（６２０）とを含む。
[0052]図６Ａにはマグネシウム含有窒化ガリウム層が示されているが、本発明の実施形態はマグネシウム含有窒化ガリウム層の使用に限定されず、マグネシウムを含む他の層を本発明に従って利用することができる。例として、マグネシウム含有材料の１つまたは複数の層をマグネシウム含有窒化ガリウム層の代わりに、またはそれと組み合わせて利用することができ、マグネシウムの層、酸化マグネシウムの層、窒化マグネシウムの層、フッ化マグネシウムの層、それらの組み合わせなどが含まれる。したがって、様々なマグネシウム源が本発明の範囲内に含まれる。
[0053]図６Ａに示す特定のステップは、本発明のいくつかの実施形態による窒化ガリウム材料中の拡散によってドープ領域を形成する特定の方法を提供することを理解されたい。別の実施形態によれば、他の一連のステップが実行され得る。例えば、本発明の代替の実施形態では、上記に概説されたステップを異なる順序で実行してもよい。さらに、図６Ａに示す個々のステップは、個々のステップに適切であるように様々なシーケンスで実行され得る複数のサブステップを含み得る。さらに、特定の用途に応じて、追加のステップを追加したり、削除したりしてもよい。当業者は、多くの変形、修正、および代替を認識するであろう。
[0054]図６Ｂは、本発明の別の実施形態による、窒化ガリウム材料中の拡散によってドープ領域を形成する方法を示す簡略化されたフローチャートである。図６Ｂに示す実施形態では、焼鈍プロセスを利用して、マグネシウムを基板構造に拡散させて、１つまたは複数のマグネシウムドープ領域を形成する。図６Ｂを参照すると、方法６５０は、窒化ガリウム層を含む基板構造を提供すること（６５２）と、窒化ガリウム層上にマスクを形成すること（６５４）とを含む。マスクは、窒化ガリウム層の上面の１つまたは複数の部分を露出させる。
[0055]一実施形態では、基板構造は、基板上に形成されたバッファ層、バッファ層上に形成された第１のエピタキシャル窒化ガリウム層、および第１のエピタキシャル窒化ガリウム層上に形成された第２のエピタキシャル窒化ガリウム層を含む。１つまたは複数のマグネシウムドープ領域が、第２のエピタキシャル窒化ガリウム層に形成される。別の実施形態では、基板は、多結晶セラミックコア、多結晶セラミックコアを封入するバリア層、バリア層に結合された結合層、および結合層に結合された実質的に単結晶の層を含む。第２のエピタキシャル窒化ガリウム層は、マグネシウム含有窒化ガリウム層が堆積される前に非ドープであり得る。第１のエピタキシャル窒化ガリウム層は、Ｎ型ドープすることができる。第２のエピタキシャル窒化ガリウム層内の１つまたは複数のマグネシウムドープ領域の各々は、第１のエピタキシャル窒化ガリウム層との界面でｐ−ｎ接合を形成することができる。さらに、第２のエピタキシャル窒化ガリウム層内の１つまたは複数のマグネシウムドープ領域は、マージされたｐ−ｉ−ｎダイオードの一部を形成することができる。さらに、第２のエピタキシャル窒化ガリウム層内の１つまたは複数のマグネシウムドープ領域は、マージされたショットキーダイオードの一部を形成することができる。
[0056]特定の実施形態において、第２のエピタキシャル窒化ガリウム層における１つまたは複数のマグネシウムドープ領域のうちの２つは、第２のエピタキシャル窒化ガリウム層の一部によって互いに分離された第１のエッジ終端領域と第２のエッジ終端領域とを含む。この特定の実施形態では、この方法はさらに、第２のエピタキシャル窒化ガリウム層の一部、ならびに第１のエッジ終端領域および第２のエッジ終端領域に結合されたショットキー接触を形成することを含む。
[0057]この方法はまた、窒化ガリウム層の上面の１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させること（６５６）と、焼鈍プロセス中に１つまたは複数の部分を通して窒化ガリウム層にマグネシウムを拡散させることにより窒化ガリウム層に１つまたは複数のマグネシウムドープ領域を形成するために、基板構造を焼鈍すること（６５８）とを含む。マグネシウム含有窒化ガリウム層は、焼鈍プロセス中に発生する拡散プロセスのためのマグネシウムドーパントのソースを提供する。一例として、マグネシウム含有窒化ガリウム層は、約１×１０１９ｃｍ−３から約１×１０２０ｃｍ−３の範囲のマグネシウム密度を有することができる。マグネシウム含有窒化ガリウム層の堆積は、薄膜堆積チャンバで実行することができ、約９００℃〜約１１００℃の範囲の温度で実行することができる。この方法はさらに、マグネシウム含有窒化ガリウム層を除去すること（６６０）と、マスクを除去すること（６６２）とを含む。
[0058]図６Ｂにはマグネシウム含有窒化ガリウム層が示されているが、本発明の実施形態はマグネシウム含有窒化ガリウム層の使用に限定されず、マグネシウムを含む他の層を本発明に従って利用することができる。例として、マグネシウム含有材料の１つまたは複数の層をマグネシウム含有窒化ガリウム層の代わりに、またはそれと組み合わせて利用することができ、マグネシウムの層、酸化マグネシウムの層、窒化マグネシウムの層、フッ化マグネシウムの層、それらの組み合わせなどが含まれる。したがって、様々なマグネシウム源が本発明の範囲内に含まれる。
[0059]基板構造の焼鈍には、様々な焼鈍時間および温度、ならびに特定のデバイス構造に適した所望のドーピングプロファイルを利用することができる。いくつかの実施形態では、所望のドーピングプロファイルを達成するために、多段階焼鈍を利用することができる。一例として、堆積プロセス（６５６）の後に、１つまたは複数の急速熱焼鈍（ＲＴＡ）プロセスを利用することができる。ＲＴＡプロセスでは、８００℃〜１４００℃の範囲内の温度、および数秒から数時間の範囲の時間、例えば、１４００℃で１分、８００℃で４時間などを利用することができる。焼鈍プロセス中の周囲ガスには、焼鈍プロセス中に過圧を提供するための窒素および／またはアンモニアの使用、不活性ガスの使用などを含むことができる。当業者には明らかであるように、周囲ガス圧力は、焼鈍温度および時間に依存するであろう。当業者は、多くの変形、修正、および代替を認識するであろう。
[0060]図６Ｂに示す特定のステップは、本発明の別の実施形態による窒化ガリウム材料中の拡散によってドープ領域を形成する特定の方法を提供することを理解されたい。別の実施形態によれば、他の一連のステップが実行され得る。例えば、本発明の代替の実施形態では、上記に概説されたステップを異なる順序で実行してもよい。さらに、図６Ｂに示す個々のステップは、個々のステップに適切であるように様々なシーケンスで実行され得る複数のサブステップを含み得る。さらに、特定の用途に応じて、追加のステップを追加したり、削除したりしてもよい。当業者は、多くの変形、修正、および代替を認識するであろう。
[0061]図７Ａは、本発明のいくつかの他の実施形態による、窒化ガリウム材料中の拡散によってドープ領域を形成する方法７００を示す簡略化されたフローチャートである。この方法は、窒化ガリウム基板構造を提供すること（７１０）を含む。窒化ガリウム基板構造は、基板上に形成されたバッファ層、バッファ層上に形成された第１のエピタキシャル窒化ガリウム層、第１のエピタキシャル窒化ガリウム層上に形成された第２のエピタキシャル窒化ガリウム層、および第２のエピタキシャル窒化ガリウム層上に形成されたエピタキシャル窒化アルミニウムガリウム層を含む。
[0062]この方法はまた、エピタキシャルアルミニウムエピタキシャル窒化ガリウム層上にマスクを形成すること（７１２）を含む。マスクは、エピタキシャル窒化アルミニウムガリウム層の上面の１つまたは複数の部分を露出させる。この方法はさらに、エピタキシャル窒化アルミニウムガリウム層の上面の１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させること（７１４）と、マグネシウム含有窒化ガリウム層の堆積と同時に、１つまたは複数の部分を通してエピタキシャル窒化アルミニウムガリウム層にマグネシウムを拡散させることにより、エピタキシャル窒化アルミニウムガリウム層に１つまたは複数のマグネシウムドープ領域を形成すること（７１６）とを含む。マグネシウム含有窒化ガリウム層は、拡散プロセスのためのマグネシウムドーパントのソースを提供し、約１×１０１９ｃｍ−３から約１×１０１９ｃｍ−３の範囲のマグネシウム密度を有することができる。マグネシウム含有窒化ガリウム層の堆積は、例えば約９００℃〜約１１００℃の範囲の温度で、薄膜堆積チャンバ内で実行することができる。この方法はさらに、マグネシウム含有窒化ガリウム層を除去すること（７１８）と、マスクを除去すること（７２０）とを含む。
[0063]図７Ａにはマグネシウム含有窒化ガリウム層が示されているが、本発明の実施形態はマグネシウム含有窒化ガリウム層の使用に限定されず、マグネシウムを含む他の層を本発明に従って利用することができる。例として、マグネシウム含有材料の１つまたは複数の層をマグネシウム含有窒化ガリウム層の代わりに、またはそれと組み合わせて利用することができ、マグネシウムの層、酸化マグネシウムの層、窒化マグネシウムの層、フッ化マグネシウムの層、それらの組み合わせなどが含まれる。したがって、様々なマグネシウム源が本発明の範囲内に含まれる。
[0064]一実施形態では、基板は、多結晶セラミックコア、多結晶セラミックコアを封入するバリア層、バリア層に結合された結合層、および結合層に結合された実質的に単結晶の層を含む。第２のエピタキシャル窒化ガリウム層は、非ドープであり得る。第１のエピタキシャル窒化ガリウム層は、Ｎ型ドープすることができる。エピタキシャル窒化アルミニウムガリウム層の１つまたは複数のマグネシウムドープ領域の各々は、第２のエピタキシャル窒化ガリウム層との界面を形成することができ、この場合、界面は高電子移動度トランジスタ（ＨＥＭＴ）パワーデバイスの閾値電圧を制御する。
[0065]図７Ａに示す特定のステップは、本発明のいくつかの実施形態による窒化ガリウム材料中の拡散によってドープ領域を形成する特定の方法を提供することを理解されたい。別の実施形態によれば、他の一連のステップが実行され得る。例えば、本発明の代替の実施形態では、上記に概説されたステップを異なる順序で実行してもよい。さらに、図７Ａに示す個々のステップは、個々のステップに適切であるように様々なシーケンスで実行され得る複数のサブステップを含み得る。さらに、特定の用途に応じて、追加のステップを追加したり、削除したりしてもよい。当業者は、多くの変形、修正、および代替を認識するであろう。
[0066]図７Ｂは、本発明の代替の実施形態による、窒化ガリウム材料中の拡散によってドープ領域を形成する方法を示す簡略化されたフローチャートである。図７Ｂを参照すると、方法７５０は、窒化ガリウム基板構造を提供すること（７５２）を含む。窒化ガリウム基板構造は、基板上に形成されたバッファ層、バッファ層上に形成された第１のエピタキシャル窒化ガリウム層、第１のエピタキシャル窒化ガリウム層上に形成された第２のエピタキシャル窒化ガリウム層、および第２のエピタキシャル窒化ガリウム層上に形成されたエピタキシャル窒化アルミニウムガリウム層を含む。
[0067]この方法はまた、エピタキシャルアルミニウムエピタキシャル窒化ガリウム層上にマスクを形成すること（７５４）を含む。マスクは、エピタキシャル窒化アルミニウムガリウム層の上面の１つまたは複数の部分を露出させる。この方法はさらに、エピタキシャル窒化アルミニウムガリウム層の上面の１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させること（７５６）と、焼鈍プロセス中に１つまたは複数の部分を通してエピタキシャル窒化アルミニウムガリウム層にマグネシウムを拡散させることによりエピタキシャル窒化アルミニウムガリウム層に１つまたは複数のマグネシウムドープ領域を形成するために、基板構造を焼鈍すること（７５８）とを含む。マグネシウム含有窒化ガリウム層は、拡散プロセスのためのマグネシウムドーパントのソースを提供し、約１×１０１９ｃｍ−３から約１×１０１９ｃｍ−３の範囲のマグネシウム密度を有することができる。マグネシウム含有窒化ガリウム層の堆積は、例えば約９００℃〜約１１００℃の範囲の温度で、薄膜堆積チャンバ内で実行することができる。この方法はさらに、マグネシウム含有窒化ガリウム層を除去すること（７６０）と、マスクを除去すること（７６２）とを含む。
[0068]図７Ｂにはマグネシウム含有窒化ガリウム層が示されているが、本発明の実施形態はマグネシウム含有窒化ガリウム層の使用に限定されず、マグネシウムを含む他の層を本発明に従って利用することができる。例として、マグネシウム含有材料の１つまたは複数の層をマグネシウム含有窒化ガリウム層の代わりに、またはそれと組み合わせて利用することができ、マグネシウムの層、酸化マグネシウムの層、窒化マグネシウムの層、フッ化マグネシウムの層、それらの組み合わせなどが含まれる。したがって、様々なマグネシウム源が本発明の範囲内に含まれる。
[0069]一実施形態では、基板は、多結晶セラミックコア、多結晶セラミックコアを封入するバリア層、バリア層に結合された結合層、および結合層に結合された実質的に単結晶の層を含む。第２のエピタキシャル窒化ガリウム層は、非ドープであり得る。第１のエピタキシャル窒化ガリウム層は、Ｎ型ドープすることができる。エピタキシャル窒化アルミニウムガリウム層の１つまたは複数のマグネシウムドープ領域の各々は、第２のエピタキシャル窒化ガリウム層との界面を形成することができ、この場合、界面は高電子移動度トランジスタ（ＨＥＭＴ）パワーデバイスの閾値電圧を制御する。
[0070]図７Ｂに示す特定のステップは、本発明の代替の実施形態による窒化ガリウム材料中の拡散によってドープ領域を形成する特定の方法を提供することを理解されたい。別の実施形態によれば、他の一連のステップが実行され得る。例えば、本発明の代替の実施形態では、上記に概説されたステップを異なる順序で実行してもよい。さらに、図７Ｂに示す個々のステップは、個々のステップに適切であるように様々なシーケンスで実行され得る複数のサブステップを含み得る。さらに、特定の用途に応じて、追加のステップを追加したり、削除したりしてもよい。当業者は、多くの変形、修正、および代替を認識するであろう。
[0071]図８は、本発明のいくつかの実施形態による、設計された基板構造を示す簡略化された概略図である。図８に示すように、設計された基板構造は、様々な電子的および光学的用途に適している可能性がある。設計された基板構造はコア８１０（例えば、ＡｌＮ基板）を含み、コア８１０は、例えば剥離したシリコン（１１１）の層８２５上など、設計された基板構造上で成長するエピタキシャル材料の熱膨張係数（ＣＴＥ）に実質的に一致するＣＴＥを有することができる。
[0072]窒化ガリウム（ＧａＮ）ベースの材料（ＧａＮベースの層を含むエピタキシャル層）の成長を含む用途の場合、コア８１０は、多結晶セラミック材料、例えば、酸化イットリウムなどの結合材料を含むことができる多結晶窒化アルミニウム（ＡｌＮ）であり得る。コアには、多結晶窒化ガリウム（ＧａＮ）、多結晶窒化アルミニウムガリウム（ＡｌＧａＮ）、多結晶炭化ケイ素（ＳｉＣ）、多結晶酸化亜鉛（ＺｎＯ）、多結晶三酸化ガリウム（Ｇａ２Ｏ３）などを含む他の材料を利用できる。
[0073]コア８１０の厚さは、約１００〜１５００μｍ、例えば７５０μｍであり得る。コア８１０は、シェルまたは封入シェルと呼ぶことができる接着層８１２に封入される。一実施形態では、接着層８１２は、厚さが約１０００Åのテトラエチルオルトシリケート（ＴＥＯＳ）酸化物層を含む。他の実施形態では、接着層８１２の厚さは、例えば、１００Åから２０００Åまで変化する。いくつかの実施形態では、ＴＥＯＳ酸化物が接着層８１２に利用されるが、本発明の実施形態によれば、後で堆積される層と下にある層または材料（例えば、セラミック、特に多結晶セラミック）との間の接着を提供する他の材料を利用することができる。例えば、ＳｉＯ２または他の酸化ケイ素（ＳｉｘＯｙ）は、セラミック材料によく接着し、例えば導電性材料のその後の堆積に適した表面を提供する。いくつかの実施形態では、接着層８１２は、コア８１０を完全に取り囲んで完全に封入されたコア８１０を形成し、ＬＰＣＶＤプロセスまたは他の適切な堆積プロセスを使用して形成され得、半導体処理、特に多結晶または複合基板および層と互換性があり得る。接着層８１２は、その後の層が接着して、設計された基板構造の要素を形成する表面を提供する。
[0074]封入接着層を形成するためのＬＰＣＶＤプロセス、スピンオンガラス／誘電体、炉ベースのプロセスなどの使用に加えて、ＣＶＤプロセスまたは同様の堆積プロセスを含む他の半導体プロセスを本発明の実施形態に従って利用することができる。一例として、コア８１０の一部をコーティングする堆積プロセスを利用することができ、コア８１０を裏返しにすることができ、コア８１０の追加の部分をコーティングするために堆積プロセスを繰り返すことができる。したがって、いくつかの実施形態ではＬＰＣＶＤ技術を利用して完全に封入された構造が提供されるが、特定の用途に応じて他の膜形成技術を利用することができる。
[0075]接着層８１２を取り囲む導電層８１４が形成される。一実施形態では、ポリシリコンはセラミック材料に対して不十分な接着を示すことがあるため、導電層８１４は、接着層８１２を囲むように形成されるポリシリコン（すなわち、多結晶シリコン）のシェルである。導電層８１４がポリシリコンである実施形態では、ポリシリコン層の厚さは、約５００〜５，０００Å、例えば、２，５００Åであり得る。いくつかの実施形態では、ポリシリコン層は、接着層８１２（例えば、ＴＥＯＳ酸化物層）を完全に取り囲むシェルとして形成でき、それにより完全に封入された接着層８１２を形成し、ＬＰＣＶＤプロセスを使用して形成できる。他の実施形態では、以下で論じられるように、導電性材料は、接着層８１２の一部、例えば、基板構造の下半分の上に形成することができる。いくつかの実施形態では、導電性材料を完全に封入する層として形成し、その後、基板構造の片側で除去することができる。
[0076]一実施形態では、導電層８１４は、例えば、ｐ型ポリシリコン層を提供するためにホウ素でドープされた高導電性材料を提供するためにドープされたポリシリコン層であり得る。いくつかの実施形態では、ホウ素によるドーピングは、高い導電率を提供するために１×１０１９ｃｍ−３から１×１０２０ｃｍ−３のレベルである。異なるドーパント濃度の他のドーパント（例えば、１ｘ１０１６ｃｍ−３から５ｘ１０１８ｃｍ−３の範囲のドーパント濃度のリン、ヒ素、ビスマスなど）を使用して、導電層８１４での使用に適したｎ型またはｐ型半導体材料のいずれかを提供できる。当業者は、多くの変形、修正、および代替を認識するであろう。
[0077]導電層８１４の存在は、半導体処理ツール、例えば静電チャック（ＥＳＣまたはｅ−チャック）を備えたツールに対する設計された基板の静電チャック中に有用である。導電層は、半導体処理ツールで処理した後の迅速なチャック解除を可能にする。本発明の実施形態では、導電層８１４は、結合を含む将来の処理中に、チャックとの電気的接触またはｅ−チャックへの容量結合を可能にする。したがって、本発明の実施形態は、従来のシリコンウェーハで利用される方法で処理できる基板構造を提供する。当業者は、多くの変形、修正、および代替を認識するであろう。さらに、静電チャックと組み合わせて高い熱伝導率を備えた基板構造を有することにより、その後の設計された層およびエピタキシャル層の形成、ならびにその後のデバイス製造ステップのためのより良い堆積条件が得られる可能性がある。例えば、より低い応力、より均一な堆積厚さ、およびその後の層形成によるより良い化学量論制御をもたらすことができる望ましい熱プロファイルが提供され得る。
[0078]第２の接着層８１６（例えば、厚さが約１０００ÅのＴＥＯＳ酸化物層）が、導電層８１４を取り囲んで形成される。第２の接着層８１６は、いくつかの実施形態では導電層８１４を完全に取り囲んで完全に封入された構造を形成し、ＬＰＣＶＤプロセス、ＣＶＤプロセス、またはスピンオン誘電体の堆積を含む任意の他の適切な堆積プロセスを使用して形成できる。
[0079]第２の接着層８１６を取り囲むバリア層８１８、例えば、窒化シリコン層が形成される。一実施形態では、バリア層８１８は、厚さが約２，０００Å〜５，０００Åの窒化シリコン層である。バリア層８１８は、いくつかの実施形態では、第２の接着層８１６を完全に取り囲んで完全に封入された構造を形成し、ＬＰＣＶＤプロセスを使用して形成できる。窒化シリコン層に加えて、ＳｉＣＮ、ＳｉＯＮ、ＡｌＮ、ＳｉＣなどを含むアモルファス材料をバリア層８１８として利用することができる。いくつかの実装形態では、バリア層８１８は、バリア層８１８を形成するために構築されるいくつかの副層から構成される。したがって、バリア層という用語は、単一の層または単一の材料を示すことを意図しておらず、複合的に層状にされた１つまたは複数の材料を包含することを意図している。当業者は、多くの変形、修正、および代替を認識するであろう。
[0080]いくつかの実施形態では、バリア層８１８、例えば窒化シリコン層は、例えば高温（例えば、１０００℃）のエピタキシャル成長プロセス中に、コアに存在する元素、例えばイットリウム（元素）、酸化イットリウム（すなわち、イットリア）、酸素、金属不純物、他の微量元素などが、設計された基板が存在し得る半導体処理チャンバの環境に拡散および／またはガス放出されることを防止する。本明細書に記載されている封入層を利用すると、非クリーンルーム環境用に設計された多結晶ＡｌＮを含むセラミック材料を、半導体プロセスフローおよびクリーンルーム環境で利用できる。
[0081]通常、コアの形成に利用されるセラミック材料は、１，８００℃の範囲内の温度で焼成される。このプロセスにより、セラミック材料に存在するかなりの量の不純物が追い出されることが予想される。これらの不純物には、焼結剤としてのイットリアの使用に起因するイットリウム、カルシウム、他の元素および化合物が含まれ得る。続いて、８００℃〜１，１００℃の範囲内のはるかに低い温度で行われるエピタキシャル成長プロセスでは、これらの不純物のその後の拡散はわずかであると予想される。しかしながら、従来の予想に反して、本発明者らは、セラミック材料の焼成温度よりはるかに低い温度でのエピタキシャル成長プロセスの間でさえ、設計された基板の層を通して元素の有意な拡散が存在すると判断した。したがって、本発明の実施形態は、この望ましくない拡散を防止するために、設計された基板構造にバリア層８１８を統合する。
[0082]結合層８２０（例えば、酸化シリコン層）は、バリア層８１８の一部、例えば、バリア層８１８の上面に堆積され、その後、実質的に単結晶の層８２５（例えば、図１に示す剥離シリコン（１１１）の層などの単結晶のシリコン層）の結合中に使用される。いくつかの実施形態では、結合層８２０は、厚さがおよそ１．５μｍであり得る。いくつかの実施形態では、結合層８２０の厚さは、結合により引き起こされる空隙を低減するために２０ｎｍ以上である。いくつかの実施形態では、結合層８２０の厚さは、０．７５〜１．５μｍの範囲内である。
[0083]実質的に単結晶の層８２５（例えば、剥離されたＳｉ（１１１））は、エピタキシャル材料の形成のためのエピタキシャル成長プロセス中に成長層として使用するのに適している。いくつかの実施形態では、エピタキシャル材料は、オプトエレクトロニクス、ＲＦ、およびパワーデバイスで利用される複数の層の１つとして利用できる、厚さが２μｍ〜１０μｍのＧａＮ層を含むことができる。一実施形態では、実質的に単結晶の層８２５は、層転写プロセスを使用して結合層８２０に取り付けられる単結晶シリコン層を含む。
[0084]設計された基板構造に関する追加の説明は、２０１７年６月９日に提出された米国特許出願第１５／６２１，３３５号、および２０１７年６月９日に提出された米国特許出願第１５／６２１，２３５号に記載されており、これらの開示はあらゆる目的でその全体が参照により組み込まれる。図８は、いくつかの実施形態においてエピタキシャル成長中に使用することができる設計された基板の例を提供するが、図１に関連して論じたように他の基板を利用できることが理解されよう。
[0085]図９は、本発明の実施形態による、設計された基板上に形成された拡散ドープ活性領域を含む垂直ｐ−ｎダイオードを示す簡略化された概略断面図である。半導体ダイオード９００は、設計された基板９１０を含む。いくつかの実施形態では、設計された基板９１０は、多結晶セラミックコア、多結晶セラミックコアに結合された第１の接着層、第１の接着層に結合されたバリア層、バリア層に結合された結合層、および結合層に結合された実質的に単結晶の層を含み得る。一実施形態によれば、設計された基板９１０はさらに、結合層に結合された実質的に単結晶の層９１２を含み得る。例えば、実質的に単結晶の層９１２は、実質的に単結晶のシリコンを含み得る。いくつかの実施形態では、設計された基板９１０はさらに、エピタキシャルデバイス層の形成を容易にするために、実質的に単結晶の層９１２に結合された核生成層（図示せず）を含み得る。
[0086]一実施形態では、基板９１０の多結晶セラミックコアは窒化アルミニウムを含む。いくつかの実施形態では、基板９１０はさらに、第１の接着層に結合された導電層、および導電層に結合された第２の接着層を含み、ここで導電層および第２の接着層は、第１の接着層とバリア層の間に配設される。いくつかの実施形態では、第１の接着層は第１のテトラエチルオルトシリケート（ＴＥＯＳ）酸化物層を含んでもよく、第２の接着層は第２のＴＥＯＳ酸化物層を含んでもよい。バリア層は、窒化ケイ素層を含み得る。導電層は、ポリシリコン層を含み得る。
[0087]一実施形態によれば、半導体ダイオード９００はさらに、実質的に単結晶の層９１２に結合されたバッファ層９２０を含む。いくつかの実施形態では、バッファ層９２０は、複数の層を含む超格子であり得る。例えば、バッファ層９２０は、単結晶シリコン層に結合された窒化アルミニウム層、窒化アルミニウム層に結合された窒化アルミニウムガリウム層、および窒化アルミニウムガリウム層に結合された窒化ガリウム層を含み得る。半導体ダイオード９００はさらに、バッファ層９２０に結合された半絶縁層９３０を含む。一実施形態では、半絶縁層９３０は窒化ガリウムを含む。
[0088]いくつかの実施形態によれば、半導体ダイオード９００はさらに、半絶縁層９３０に結合された第１のＮ型窒化ガリウム層９４２、第１のＮ型窒化ガリウム層９４２に結合された第２のＮ型窒化ガリウム層９４４、および第２のＮ型窒化ガリウム層９４４に結合されたＰ型窒化ガリウム層９４６を含む。第１のＮ型窒化ガリウム層９４２は、Ｐ−ＮダイオードのＮ領域として機能してもよく、比較的高いＮ型ドーピング濃度を有し得る。第２のＮ型窒化ガリウム層９４４は、ドリフト領域として機能してもよく、第１のＮ型窒化ガリウム層９４２のドーピング濃度と比較して比較的低いドーピング濃度を有し得る。Ｐ型窒化ガリウム層９４６は、Ｐ−ＮダイオードのＰ領域として機能してもよく、比較的高いＰ型ドーピング濃度を有し得る。本明細書で論じられるように、Ｐ領域は、本明細書に記載される方法を利用してマグネシウムでドープすることができる。
[0089]一実施形態では、第２のＮ型窒化ガリウム層９４４の一部およびＰ型窒化ガリウム層９４６の一部を除去して、第１のＮ型窒化ガリウム層９４２の一部を露出させ、カソード接触９７０をその上に形成してもよい。いくつかの実施形態では、カソード接触９７０は、チタン−アルミニウム（Ｔｉ／Ａｌ）合金または他の適切な金属材料を含み得る。第２のＮ型窒化ガリウム層９４４の一部およびＰ型窒化ガリウム層９４６の一部は、エッチングまたは他の適切な技術によって除去され得る。アノード接触９６０は、Ｐ型窒化ガリウム層９４６の残りの部分上に形成される。いくつかの実施形態では、アノード９６０は、ニッケル−白金（Ｎｉ／Ｐｔ）合金、ニッケル−金（Ｎｉ／Ａｕ）合金などを含み得る。半導体ダイオード９００はさらに、アノード接触９６０に結合された第１のフィールドプレート９８２と、カソード接触９７０に結合された第２のフィールドプレート９８４とを含み得る。いくつかの実施形態では、半導体ダイオード９００はさらに、Ｐ型窒化ガリウム層９４６および第１のＮ型窒化ガリウム層９４２ならびに第２のＮ型窒化ガリウム層９４４の露出表面を覆うパッシベーション層９９０を含み得る。パッシベーション層９９０は、窒化ケイ素または他の絶縁材料を含み得る。
[0090]いくつかの実施形態では、第２のＮ型窒化ガリウム層９４４は、約２０μｍを超える厚さを有し得る。設計された基板９１０の独特のＣＴＥ整合特性は、転位密度が低い比較的厚いドリフト領域を堆積する能力を提供し、半導体ダイオード９００に低い漏れ電流およびはるかに高い降伏電圧、ならびに他の多くの利点をもたらす可能性がある。
[0091]他の実施形態では、設計された基板を部分的または完全に除去して、第１のＮ型窒化ガリウム層９４２の下面に結合されたカソードの形成およびデバイスを通る垂直電流の流れを可能にすることができる。当業者は、多くの変形、修正、および代替を認識するであろう。
[0092]図１０は、本発明の実施形態による、拡散ドープ活性領域を含む、マージされたｐ−ｉ−ｎおよびショットキー（ＭＰＳ）ダイオードを示す簡略化された概略図である。ＭＰＳダイオードは、ジャンクションバリアショットキー（ＪＢＳ）ダイオードとも呼ばれることもある。図１０に示すように、本明細書で説明されるように設計された基板１０００は、例えば、エピタキシャル成長によって、ＭＰＳダイオードのショットキー部分を形成するために使用されるｎ型ＧａＮドリフト層１０１０およびｎ型ＧａＮ層１０２０の形成を支持するために利用される。ｎ型ＧａＮ層１０２０上にマスク（図示せず）を形成し、図２Ａに示すようにパターニングして、ｎ型ＧａＮ層１０２０の上面の複数の部分を露出させる１つまたは複数の窓を含めてもよい。
[0093]次に、この構造を、例えばＭＯＣＶＤチャンバなどの薄膜成長チャンバ内に配置してもよく、図２Ｂに関連して説明したプロセスと同様の方法で、ＭＯＣＶＤプロセスと同様のプロセスにおける堆積温度でｎ型ＧａＮ層１０２０の上面の複数の露出した部分上にマグネシウム含有ＧａＮ層を形成してもよい。図２Ｃに関連して論じたように、マグネシウム含有ＧａＮ層の形成は、マスクの窓を通したｎ型ＧａＮ層へのマグネシウム拡散を生じさせ、また複数のｐ型ドープ領域１０１２ａおよび１０１２ｂ（すなわち、ｐ型ＩＩＩ−Ｎエピタキシャル領域）の形成を生じさせ、それが図１０に示すようにｎ型ＧａＮドリフト層１０１０との界面でｐ−ｎ接合を形成する。拡散が達成された後、ｐ型ＩＩＩ−Ｎエピタキシャル領域１０１２ａ、１０１２ｂへのオーミック接触１０３０ａ、１０３０ｂ、およびショットキーダイオード領域１０２２ａ、１０２２ｂ、１０２２ｃへのショットキー接触１０３２を形成するために、マグネシウム含有ＧａＮ層およびマスクは除去されてもよい。
[0094]図１０には示されていないが、図９に示すように上面カソードを形成することによって、または設計された基板を部分的または完全に除去して背面カソードを提供することによって、ｎ−ＧａＮドリフト層と接触してカソードが形成される。当業者は、多くの変形、修正、および代替を認識するであろう。
[0095]図１１は、本発明の実施形態による接合終端拡張部を有する垂直ＭＰＳダイオードの断面図を概略的に示す。本発明のいくつかの実施形態によれば、図１１に示す垂直ＭＰＳダイオード、ｐ−ｎダイオード、ｐ−ｉ−ｎダイオード、またはショットキーダイオードには、電界集中の大きさを低減するために周辺領域に電界制御構造を組み込んでもよい。接合終端拡張部（ＪＴＥ）は、接合部から横方向に延在して、より広い範囲にわたって電界を広げ得るため、降伏電圧が増加し、電流漏れが減少し得る。
[0096]図１１を参照すると、垂直ＭＰＳダイオード１１００は、オーミック接触１１０６を含む。例えば、オーミック接触１１０６は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、またはそれらの組み合わせを含み得る。垂直ＭＰＳダイオード１１００はさらに、オーミック接触１１０６に物理的に接触する第１のエピタキシャルＮ型窒化ガリウム層１１０８（ｎ＋ＧａＮ層）を含み得る。第１のエピタキシャルＮ型窒化ガリウム層１１０８は、オーミック接触１１０６の形成を容易にするために、高濃度にドープされてもよい。例えば、第１のエピタキシャルＮ型窒化ガリウム層１１０８は、約１×１０１８ｃｍ−３の第１のドーピング濃度を有してもよい。垂直ＭＰＳダイオード１１００はさらに、第１のエピタキシャルＮ型窒化ガリウム層１１０８に結合された第２のエピタキシャルＮ型窒化ガリウム層（ｎ−ＧａＮ層）１１１０を含み得る。第２のエピタキシャルＮ型窒化ガリウム層１１１０は、意図せずにドープされたＧａＮ層であり得、ドリフト領域として機能し得る。第２のエピタキシャルＮ型窒化ガリウム層１１１０は、約２×１０１５ｃｍ−３から約１×１０１６ｃｍ−３の範囲の第２のドーピング濃度を有し得る。いくつかの実施形態では、第２のエピタキシャルＮ型窒化ガリウム層１１１０は、第１のエピタキシャルＮ型窒化ガリウム層１１０８への界面に界面層を含んでもよい。界面層は、窒化アルミニウムガリウム、窒化インジウムガリウムなどを含み得る。
[0097]いくつかの実施形態は層に関して論じられてきたが、層という用語は、層が、対象の層を形成するために構築されるいくつかの副層を含み得るように理解されるべきである。したがって、層という用語は、単一の材料から構成される単一の層を示すことを意図するものではなく、所望の構造を形成するために複合的に層状にされた１つまたは複数の材料を包含することを意図する。当業者は、多くの変形、修正、および代替を認識するであろう。
[0098]いくつかの実施形態では、第１のエピタキシャルＮ型窒化ガリウム層１１０８および第２のエピタキシャルＮ型窒化ガリウム層１１１０は、本明細書で説明されるように、設計された基板上に形成されてもよい。設計された基板は、第１のエピタキシャルＮ型窒化ガリウム層１１０８および第２のエピタキシャルＮ型窒化ガリウム層１１１０の熱膨張係数（ＣＴＥ）に実質的に一致するＣＴＥを有し得るコア（例えば、ＡｌＮ）を含むため、比較的厚い第２のエピタキシャルＮ型窒化ガリウム層を成長させ、依然として良好な結晶品質を維持することが可能であり得る。いくつかの実施形態では、第２のエピタキシャルＮ型窒化ガリウム層１１１０は、約１０μｍ〜約２５μｍの範囲の厚さを有し得る。設計された基板上でのエピタキシャル成長によって比較的厚いドリフト領域を堆積する能力は、垂直ＭＰＳダイオード１１００に低い漏れ電流と高い降伏電圧、および他の多くの利点を提供し得る。続いて、設計された基板を除去し、第１のエピタキシャルＮ型窒化ガリウム層１１０８の裏面を露出させ、オーミック接触１１０６の形成を容易にしてもよい。
[0099]一方、第２のエピタキシャルＮ型窒化ガリウム層１１１０は依然として比較的薄く、バルク単結晶ＧａＮ基板は通常は比較的厚く、除去できないために、バルク単結晶ＧａＮ基板上に形成されたＧａＮベースのデバイスの熱抵抗よりも低い熱抵抗を有し得る。電流が垂直ＭＰＳダイオード１１００を通って垂直に流れるときに熱が生成されるため、より低い熱抵抗は熱管理にとって有利であり得る。
[0100]いくつかの実施形態では、垂直ＭＰＳダイオード１１００はさらに、第１のエッジ終端領域１１１２および第２のエッジ終端領域１１１４を含んでもよく、これらは、第２のエピタキシャルＮ型窒化ガリウム層１１１０に結合された接合終端拡張部（ＪＴＥ）領域と呼ばれることがある。第１のエッジ終端領域１１１２および第２のエッジ終端領域１１１４は、第２のエピタキシャルＮ型窒化ガリウム層１１１０の部分１１１０−１によって互いに分離されてもよい。垂直ＭＰＳダイオード６００は、第２のエピタキシャルＮ型窒化ガリウム層１１１０の部分１１１０−１に複数のグリッド領域１１０５を含む。複数のグリッド領域１１０５は、ショットキー接触１１１６に結合される。いくつかの実施形態では、複数のグリッド領域１１０５は、本明細書に記載されるように、マグネシウム（Ｍｇ）イオン拡散によって第２のエピタキシャルＮ型窒化ガリウム層１１０の部分１１０−１の選択領域をドーピングすることによって形成され得る。ショットキー接触１１１６は、例えば、ＴａＮ、ＷＮ、または他の金属および金属合金を含み得る。ショットキー接触１１１６は、第１のエッジ終端領域１１１２および第２のエッジ終端領域１１１４とオーバーラップしてもよい。
[0101]いくつかの実施形態によれば、第１のエッジ終端領域１１１２および第２のエッジ終端領域１１１４、ならびに複数のグリッド領域１１０５は、第２のエピタキシャルＮ型窒化ガリウム層１１１０の第１の部分および第２の部分をマグネシウム（Ｍｇ）イオン拡散によりドープすることによって形成され得る。したがって、第１のエッジ終端領域１１１２および第２のエッジ終端領域１１１４、ならびに複数のグリッド領域１１０５は、Ｐ型ドープ領域であり得る。第１のエッジ終端領域１１１２および第２のエッジ終端領域１１１４は、ショットキー接合部からダイの端部まで横方向に延在してもよく、その結果、それらはより広い範囲にわたって電界を広げ得る。したがって、垂直ＭＰＳダイオード１１００の降伏電圧を増加させ得る。
[0102]垂直ＭＰＳダイオード１１００はさらに、ショットキー接触１１１６に結合されたパッド金属１１１８と、パッド金属１１１８に電気的に接続されたボンドワイヤ１１２０とを含み得る。パッド金属１１１８は、例えば、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、または他の金属、またはそれらの組み合わせ、または金属合金を含み得る。垂直ＭＰＳダイオード１１００はさらに、ダイ取付はんだ１１０４を介してダイを支持するための金属タブ１１０２を含んでもよい。金属タブ１１０２は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、白金（Ｐｔ）、または他の金属および金属合金を含み得る。垂直ＭＰＳダイオード１１００はまた、成形コンパウンド１１２２によって封入されてもよい。
[0103]いくつかの実施形態は層に関して論じられてきたが、層という用語は、層が、対象の層を形成するために構築されるいくつかの副層を含むことができるように理解されるべきである。したがって、層という用語は、単一の材料から構成される単一の層を示すことを意図するものではなく、所望の構造を形成するために複合的に層状にされた１つまたは複数の材料を包含することを意図する。当業者は、多くの変形、修正、および代替を認識するであろう。
[0104]本明細書に記載されている例および実施形態は例示のみを目的としており、それに照らして様々な修正または変更が当業者に示唆され、本出願および添付のクレームの趣旨および範囲に含まれることも理解される。

Claims (20)

  1. 窒化ガリウム材料中の拡散によりドープ領域を形成する方法であって、前記方法が、
    窒化ガリウム層を含む基板構造を提供することと、
    前記窒化ガリウム層上にマスクを形成することであって、前記マスクが前記窒化ガリウム層の上面の１つまたは複数の部分を露出させる、形成することと、
    前記窒化ガリウム層の前記上面の前記１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させることと、
    前記マグネシウム含有窒化ガリウム層の堆積と同時に、前記１つまたは複数の部分を通して前記窒化ガリウム層にマグネシウムを拡散させることにより、前記窒化ガリウム層に１つまたは複数のマグネシウムドープ領域を形成することであって、前記マグネシウム含有窒化ガリウム層がマグネシウムドーパントのソースを提供する、形成することと、
    前記マグネシウム含有窒化ガリウム層を除去することと、
    前記マスクを除去することと
    を含む、方法。
  2. 前記マグネシウム含有窒化ガリウム層を堆積させることが薄膜堆積チャンバ内で行われる、請求項１に記載の方法。
  3. 前記マグネシウム含有窒化ガリウム層を堆積させることが、約９００℃〜約１１００℃の範囲の温度で行われる、請求項１に記載の方法。
  4. 前記マグネシウム含有窒化ガリウム層は、約１×１０１９ｃｍ−３〜約１×１０２０ｃｍ−３の範囲のマグネシウム密度を有する、請求項１に記載の方法。
  5. 前記基板構造が、
    基板上に形成されたバッファ層と、
    前記バッファ層上に形成された第１のエピタキシャル窒化ガリウム層と、
    前記第１のエピタキシャル窒化ガリウム層上に形成された第２のエピタキシャル窒化ガリウム層とを含み、
    前記１つまたは複数のマグネシウムドープ領域は、前記第２のエピタキシャル窒化ガリウム層に形成される、請求項１に記載の方法。
  6. 前記基板が、
    多結晶セラミックコアと、
    前記多結晶セラミックコアを封入するバリア層と、
    前記バリア層に結合された結合層と、
    前記結合層に結合された実質的に単結晶の層と
    を含む、請求項５に記載の方法。
  7. 前記第２のエピタキシャル窒化ガリウム層は、前記マグネシウム含有窒化ガリウム層が堆積される前にドープされていない、請求項５に記載の方法。
  8. 前記第１のエピタキシャル窒化ガリウム層がＮ型ドープされている、請求項７に記載の方法。
  9. 前記第２のエピタキシャル窒化ガリウム層内の前記１つまたは複数のマグネシウムドープ領域の各々が、前記第１のエピタキシャル窒化ガリウム層との界面でｐ−ｎ接合を形成する、請求項８に記載の方法。
  10. 前記第２のエピタキシャル窒化ガリウム層内の前記１つまたは複数のマグネシウムドープ領域が、マージされたｐ−ｉ−ｎショットキー（ＭＰＳ）ダイオードの一部を形成する、請求項８に記載の方法。
  11. 前記第２のエピタキシャル窒化ガリウム層内の前記１つまたは複数のマグネシウムドープ領域は、前記ＭＰＳダイオードの接合終端拡張部（ＪＴＥ）の一部を形成する、請求項１０に記載の方法。
  12. 前記第２のエピタキシャル窒化ガリウム層内の前記１つまたは複数のマグネシウムドープ領域の２つが、前記第２のエピタキシャル窒化ガリウム層の一部によって互いに分離された第１のエッジ終端領域と第２のエッジ終端領域とを含み、前記方法がさらに、
    前記第２のエピタキシャル窒化ガリウム層の一部と、前記第１のエッジ終端領域および前記第２のエッジ終端領域とに結合されたショットキー接触を形成すること
    を含む、請求項５に記載の方法。
  13. 窒化ガリウム材料中にドープ領域を形成する方法であって、前記方法が、
    窒化ガリウム基板構造を提供することであって、前記窒化ガリウム基板構造が、
    基板上に形成されたバッファ層と、
    前記バッファ層上に形成された第１のエピタキシャル窒化ガリウム層と、
    前記第１のエピタキシャル窒化ガリウム層上に形成された第２のエピタキシャル窒化ガリウム層と、
    前記第２のエピタキシャル窒化ガリウム層上に形成されたエピタキシャル窒化アルミニウムガリウム層と
    を含む、提供することと、
    前記エピタキシャル窒化アルミニウムガリウム層上にマスクを形成することであって、前記マスクが、前記エピタキシャル窒化アルミニウムガリウム層の上面の１つまたは複数の部分を露出させる、形成することと、
    前記エピタキシャル窒化アルミニウムガリウム層の前記上面の前記１つまたは複数の部分にマグネシウム含有窒化ガリウム層を堆積させることと、
    前記マグネシウム含有窒化ガリウム層の堆積と同時に、前記１つまたは複数の部分を通して前記エピタキシャル窒化アルミニウムガリウム層にマグネシウムを拡散させることにより、前記エピタキシャル窒化アルミニウムガリウム層に１つまたは複数のマグネシウムドープ領域を形成することであって、前記マグネシウム含有窒化ガリウム層がマグネシウムドーパントのソースを提供する、形成することと、
    前記マグネシウム含有窒化ガリウム層を除去することと、
    前記マスクを除去することと
    を含む、方法。
  14. 前記マグネシウム含有窒化ガリウム層を堆積させることが薄膜堆積チャンバ内で行われる、請求項１３に記載の方法。
  15. 前記マグネシウム含有窒化ガリウム層を堆積させることが、約９００℃〜約１１００℃の範囲の温度で行われる、請求項１３に記載の方法。
  16. 前記マグネシウム含有窒化ガリウム層は、約１×１０１９ｃｍ−３〜約１×１０１９ｃｍ−３の範囲のマグネシウム密度を有する、請求項１３に記載の方法。
  17. 前記基板が、
    多結晶セラミックコアと、
    前記多結晶セラミックコアを封入するバリア層と、
    前記バリア層に結合された結合層と、
    前記結合層に結合された実質的に単結晶の層と
    を含む、請求項１３に記載の方法。
  18. 前記第２のエピタキシャル窒化ガリウム層がドープされていない、請求項１３に記載の方法。
  19. 前記第１のエピタキシャル窒化ガリウム層がＮ型ドープされている、請求項１８に記載の方法。
  20. 前記エピタキシャル窒化アルミニウムガリウム層の前記１つまたは複数のマグネシウムドープ領域の各々が、前記第２のエピタキシャル窒化ガリウム層との界面を形成し、前記界面は、高電子移動度トランジスタ（ＨＥＭＴ）パワーデバイスの閾値電圧を制御する、請求項１９に記載の方法。
JP2020542951A 2018-02-12 2019-02-08 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム Active JP7328234B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862629588P 2018-02-12 2018-02-12
US62/629,588 2018-02-12
PCT/US2019/017358 WO2019157384A1 (en) 2018-02-12 2019-02-08 Method and system for forming doped regions by diffusion in gallium nitride materials

Publications (3)

Publication Number Publication Date
JP2021513228A true JP2021513228A (ja) 2021-05-20
JPWO2019157384A5 JPWO2019157384A5 (ja) 2022-02-21
JP7328234B2 JP7328234B2 (ja) 2023-08-16

Family

ID=67540217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020542951A Active JP7328234B2 (ja) 2018-02-12 2019-02-08 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム

Country Status (8)

Country Link
US (1) US10763110B2 (ja)
EP (1) EP3753044B1 (ja)
JP (1) JP7328234B2 (ja)
KR (1) KR102592686B1 (ja)
CN (1) CN111919281B (ja)
SG (1) SG11202007497WA (ja)
TW (1) TWI796432B (ja)
WO (1) WO2019157384A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447834A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
US20220359196A1 (en) * 2019-09-30 2022-11-10 Kyocera Corporation Method for manufacturing semiconductor element, and semiconductor device
WO2021163175A1 (en) * 2020-02-11 2021-08-19 QROMIS, Inc. Method and system for diffusing magnesium in gallium nitride materials using sputtered magnesium sources
DE102020215006A1 (de) 2020-11-30 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Leistungshalbleiterbauelement und Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements
JP7442428B2 (ja) 2020-12-11 2024-03-04 株式会社デンソー 半導体装置の製造方法
CN112820644B (zh) * 2020-12-31 2023-08-15 扬州扬杰电子科技股份有限公司 一种高阻断电压的氮化镓pn二极管及制备方法
TWI817120B (zh) * 2021-05-14 2023-10-01 國立臺灣大學 嵌入式蕭特基非對稱型超接面功率半導體
CN114497228A (zh) * 2021-12-31 2022-05-13 山东大学 一种基于n型导电SiC衬底的GaN完全垂直型电子器件及其制备方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224859A (ja) * 1998-02-05 1999-08-17 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体のドーピング方法および半導体素子の製造方法
JPH11233823A (ja) * 1998-02-17 1999-08-27 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2006279023A (ja) * 2005-03-03 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008171867A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc ｐ型のＩＩＩ族窒化物半導体の形成方法
JP2010087483A (ja) * 2008-09-08 2010-04-15 Mitsubishi Electric Corp 半導体装置
JP2011114017A (ja) * 2009-11-24 2011-06-09 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2012227456A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 半導体装置
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
JP2013545307A (ja) * 2010-11-04 2013-12-19 コーニンクレッカ フィリップス エヌ ヴェ 結晶緩和構造に基づく半導体発光デバイス
JP2014041917A (ja) * 2012-08-22 2014-03-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014157982A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
WO2016147541A1 (ja) * 2015-03-17 2016-09-22 パナソニック株式会社 窒化物半導体装置
JP2018010946A (ja) * 2016-07-12 2018-01-18 富士電機株式会社 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026456A (ja) * 2000-06-30 2002-01-25 Toshiba Corp 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法
US7439609B2 (en) 2004-03-29 2008-10-21 Cree, Inc. Doping of gallium nitride by solid source diffusion and resulting gallium nitride structures
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US8846482B2 (en) * 2011-09-22 2014-09-30 Avogy, Inc. Method and system for diffusion and implantation in gallium nitride based devices
US8741707B2 (en) * 2011-12-22 2014-06-03 Avogy, Inc. Method and system for fabricating edge termination structures in GaN materials
US8891266B2 (en) * 2012-03-13 2014-11-18 International Business Machines Corporation Monolithic high voltage multiplier having high voltage semiconductor diodes and high-k capacitors
WO2016133579A1 (en) 2015-02-18 2016-08-25 Siemens Aktiengesellschaft Turbine component thermal barrier coating with crack isolating, cascading, multifurcated engineered groove features
JP6493523B2 (ja) * 2015-05-08 2019-04-03 富士通株式会社 半導体装置及び半導体装置の製造方法
US20170092747A1 (en) * 2015-09-30 2017-03-30 Sumitomo Electric Industries, Ltd. Hemt having heavily doped n-type regions and process of forming the same
DE102016203154B4 (de) * 2015-12-14 2017-09-28 Globalfoundries Inc. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
US9741581B2 (en) * 2016-01-11 2017-08-22 Globalfoundries Inc. Using tensile mask to minimize buckling in substrate
KR102312040B1 (ko) * 2016-01-19 2021-10-14 한국전자통신연구원 반도체 소자의 선택적 도핑 방법
KR20190107592A (ko) * 2018-03-12 2019-09-20 어플라이드 머티어리얼스, 인코포레이티드 다색 자기-정렬 콘택 선택적 에칭

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224859A (ja) * 1998-02-05 1999-08-17 Sanyo Electric Co Ltd 窒化ガリウム系化合物半導体のドーピング方法および半導体素子の製造方法
JPH11233823A (ja) * 1998-02-17 1999-08-27 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP2006279023A (ja) * 2005-03-03 2006-10-12 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008171867A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc ｐ型のＩＩＩ族窒化物半導体の形成方法
JP2010087483A (ja) * 2008-09-08 2010-04-15 Mitsubishi Electric Corp 半導体装置
JP2011114017A (ja) * 2009-11-24 2011-06-09 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2013545307A (ja) * 2010-11-04 2013-12-19 コーニンクレッカ フィリップス エヌ ヴェ 結晶緩和構造に基づく半導体発光デバイス
JP2012227456A (ja) * 2011-04-22 2012-11-15 Panasonic Corp 半導体装置
JP2013232564A (ja) * 2012-04-27 2013-11-14 National Institute Of Advanced Industrial & Technology 半導体装置および半導体装置の製造方法
JP2014041917A (ja) * 2012-08-22 2014-03-06 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体を作製する方法、半導体素子を作製する方法、ｉｉｉ族窒化物半導体装置、熱処理を行う方法
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014157982A (ja) * 2013-02-18 2014-08-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2016075927A1 (ja) * 2014-11-11 2016-05-19 出光興産株式会社 新規な積層体
WO2016147541A1 (ja) * 2015-03-17 2016-09-22 パナソニック株式会社 窒化物半導体装置
JP2018010946A (ja) * 2016-07-12 2018-01-18 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP7328234B2 (ja) 2023-08-16
EP3753044B1 (en) 2023-05-03
EP3753044A1 (en) 2020-12-23
TW201941430A (zh) 2019-10-16
US10763110B2 (en) 2020-09-01
TWI796432B (zh) 2023-03-21
SG11202007497WA (en) 2020-09-29
KR20200120679A (ko) 2020-10-21
EP3753044A4 (en) 2021-12-08
US20190252186A1 (en) 2019-08-15
KR102592686B1 (ko) 2023-10-20
CN111919281B (zh) 2024-04-02
CN111919281A (zh) 2020-11-10
WO2019157384A1 (en) 2019-08-15

Similar Documents

Publication Publication Date Title
JP7328234B2 (ja) 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム
JP7059257B2 (ja) 加工基板と統合された電子パワーデバイス
CN110036485B (zh) 具有集成型钳位二极管的横向高电子迁移率的晶体管
CN111512415B (zh) 用于工程化衬底上的集成式器件的系统和方法
US20190334015A1 (en) Vertical gallium nitride schottky diode
CN110291645B (zh) 用于垂直型功率器件的方法和系统
CN110582852B (zh) 垂直型氮化镓肖特基二极管
CN114730739B (zh) 半导体结构及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230803

R150 Certificate of patent or registration of utility model

Ref document number: 7328234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150