CN110265297A - 多色自对准触点选择性蚀刻 - Google Patents

多色自对准触点选择性蚀刻 Download PDF

Info

Publication number
CN110265297A
CN110265297A CN201910183568.4A CN201910183568A CN110265297A CN 110265297 A CN110265297 A CN 110265297A CN 201910183568 A CN201910183568 A CN 201910183568A CN 110265297 A CN110265297 A CN 110265297A
Authority
CN
China
Prior art keywords
cap rock
source electrode
electrode cap
spacer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910183568.4A
Other languages
English (en)
Inventor
林永振
周清军
张郢
黄和湧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110265297A publication Critical patent/CN110265297A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

描述形成并处理半导体装置的方法，所述方法利用氧化铝相对于氧化硅、氮化硅、氧化铝或氧化锆的选择性蚀刻。某些实施方式涉及用于金属栅极应用的自对准触点的形成。

Description

多色自对准触点选择性蚀刻
相关申请的交叉引用
本申请要求于2018年3月12日提交的美国临时申请第62/641,993号的优先权，所述申请的全部公开内容以引用的方式并入本文。
技术领域
本发明的实施方式涉及电子装置制造领域以及用于装置图案化的方法。具体来说，实施方式涉及在图案化和栅极触点应用中使用氧化铝的选择性蚀刻。
背景技术
减小集成电路(IC)的尺寸产生改进的性能、增加的容量和/或减小的成本。每次尺寸减小需要更复杂的用于形成IC的技术。光刻通常用于在基板上图案化IC。IC的示例性特征是材料的线，所述材料可以是金属、半导体或绝缘体。线宽是线的宽度，并且间隔是在相邻的线之间的距离。间距被定义为在两个相邻的线上的相同点之间的距离。间距等于线宽和间隔的总和。然而，由于诸如光学和光或辐射波长之类的因素，光刻技术受限于最小间距，在低于最小间距时，特定光刻技术可能不可靠地形成特征。因此，光刻技术的最小间距可能限制IC的特征尺寸减小。
诸如自对准双图案化(SADP)、自对准四图案化(SAQP)和光刻-蚀刻-光刻-蚀刻(LELE)之类的工艺可用于将光刻技术的能力延伸到超出现有光刻设备的最小间距能力。在SADP、SAQP或LELE工艺之后，多切口掩模或阻挡掩模被放置在由SADP、SAQP或LELE工艺产生的线和空间上方，用来执行装置图案化。随着特征尺寸减小，间距和线宽也减小。由此，掩模边缘位置控制的精确度必须更高。例如，对于7nm节点结构来说，间距是约32nm，并且切口或阻挡掩模的总边缘位置误差(EPE)应小于间距的1/4，其小于约8nm。能够满足这种严格几何需求的设备是非常昂贵的，并且另外，这种严格几何需求也导致低的生产良率。
由此，存在对用于装置图案化来减少来自图案未对准的缺陷并提高生产良率的改进的方法的需要。
发明内容
本公开内容的一个或多个实施方式涉及形成半导体装置的方法。提供基板，所述基板具有栅极以及在其上的栅极盖层(gate cap)，所述栅极具有第一侧和第二侧。基板具有邻近栅极的第一侧和第二侧的间隔件材料。邻近栅极的第一侧的间隔件材料为第一间隔件，邻近栅极的第二侧的间隔件材料为第二间隔件。具有源极盖层的源极材料在间隔件材料的邻近栅极的第一侧的相对侧上。具有漏极盖层的漏极材料在间隔件材料的邻近栅极的第二侧的相对侧上。电介质在源极材料与第一间隔件相对的侧面上并在漏极材料与第二间隔件相对的侧面上。掩模形成在栅极盖层、间隔件材料、源极盖层、漏极盖层和电介质的表面上。掩模具有开口，所述开口暴露栅极盖层、源极盖层或漏极盖层中的一个或多个的表面。栅极盖层、源极盖层或漏极盖层中的一个或多个通过掩模中的开口来选择性蚀刻，以暴露栅极、源极材料或漏极材料中的一个或多个的顶部，从而形成间隙。栅极盖层、源极盖层或漏极盖层中的至少一个包括一种材料，所述材料耐受使用选择性蚀刻的蚀刻条件的蚀刻。
本公开内容的另外实施方式涉及形成半导体装置的方法。提供基板，所述基板具有栅极以及在其上的栅极盖层，所述栅极具有第一侧和第二侧。基板具有邻近栅极的第一侧和第二侧的间隔件材料。邻近栅极的第一侧的间隔件材料为第一间隔件，邻近栅极的第二侧的间隔件材料为第二间隔件。具有源极盖层的源极材料在间隔件材料的邻近栅极的第一侧的相对侧上。具有漏极盖层的漏极材料在间隔件材料的邻近栅极的第二侧的相对侧上。电介质在源极材料与第一间隔件相对的侧面上并在漏极材料与第二间隔件相对的侧面上。掩模形成在栅极盖层、间隔件材料、源极盖层、漏极盖层和电介质的表面上。掩模具有开口，所述开口暴露栅极盖层的表面以及源极盖层或漏极盖层中的一个或多个的至少一些表面。栅极盖层通过掩模中的开口选择性蚀刻，以暴露栅极中的一个或多个的顶部，并且留下实质上全部源极盖层和漏极盖层。
本公开内容的另外实施方式涉及形成半导体装置的方法。提供了一种基板，所述基板具有栅极以及在其上的栅极盖层，所述栅极具有第一侧和第二侧。基板具有邻近栅极的第一侧和第二侧的间隔件材料。邻近栅极的第一侧的间隔件材料为第一间隔件，邻近栅极的第二侧的间隔件材料为第二间隔件。具有源极盖层的源极材料在间隔件材料的邻近栅极的第一侧的相对侧上。具有漏极盖层的漏极材料在间隔件材料的邻近栅极的第二侧的相对侧上。电介质在源极材料与第一间隔件相对的侧面上并在漏极材料与第二间隔件相对的侧面上。掩模形成在栅极盖层、间隔件材料、源极盖层、漏极盖层和电介质的表面上。掩模具有开口，所述开口暴露源极盖层或漏极盖层中的一个或多个以及栅极盖层中的至少一些的表面。源极盖层或漏极盖层中的一个或多个通过掩模中的开口选择性蚀刻，以暴露源极材料或漏极材料中的一个或多个的顶部，并且留下实质上全部栅极盖层。
附图说明
因此，为了能够详细理解本公开内容的上述特征所用方式，上文简要地概述的本公开内容的更具体的描述可以参考各个实施方式进行，其中一些实施方式在附图中示出。然而，应注意，附图仅示出本公开内容的典型实施方式并因此不被认为限制其范围，因为本公开内容可允许其它等效实施方式。如本文描述的实施方式在附图各图中以示例的方式而非以限制的方式示出，其中相同参考标记指示类似元件。
图1示出根据本公开内容的一个或多个实施方式的用于提供对准的图案化的电子装置结构的截面图；
图2示出根据本公开内容的一个或多个实施方式的在栅极盖层上方形成具有开口的掩模之后的电子装置结构的截面图；
图3示出根据本公开内容的一个或多个实施方式的在选择性蚀刻栅极盖层之后的图2的电子装置结构的截面图；
图4示出具有将传统工艺与所披露的工艺进行比较的相对测量的图3的电子装置结构的截面图；
图5示出根据本公开内容的一个或多个实施方式的在源极盖层上方形成具有开口的掩模之后的电子装置结构的截面图；
图6示出根据本公开内容的一个或多个实施方式的在选择性蚀刻栅极盖层之后的图5的电子装置结构的截面图；和
图7示出具有将传统工艺与所披露的工艺进行比较的相对测量的图6的电子装置结构的截面图。
具体实施方式
在描述本公开内容的数个示例性实施方式之前，将理解本公开内容不限于以下描述中阐述的构造或工艺步骤的细节。本公开内容能够具有其它实施方式并且以各种方式实践和实现。
如本文所使用的“基板”是指在制造工艺期间在其上执行膜处理的任何基板或在基板上形成的材料表面。例如，其上可以执行处理的基板表面包括材料，诸如硅、氧化硅、应变硅、绝缘体上硅(silicon on insulator，SOI)、碳掺杂的氧化硅、非晶硅、掺杂硅、锗、砷化镓、玻璃、蓝宝石和任何其它材料，诸如金属、金属氮化物、金属合金和其它导电材料，这取决于应用。基板包括但不限于半导体晶片。基板可暴露于预处理工艺来抛光、蚀刻、还原、氧化、羟基化、退火和/或烘烤基板表面。除了在基板表面本身上直接膜处理之外，在本公开内容中，如下文更详细公开的，所披露的膜处理步骤中的任何步骤也可在基板上形成的下层上执行，并且术语“基板表面”意欲包括如上下文指出的这种下层。因此，例如，在已将膜/层或部分膜/层沉积到基板表面上的情况下，新沉积的膜/层的已暴露表面变成基板表面。
如在本说明书和随附权利要求中使用的，术语“前驱物”、“反应物”、“反应气体”和类似术语可互换使用来指可以与基板表面反应的任何气体物质。
在本说明书全文中提及“一个实施方式”、“某些实施方式”、“一个或多个实施方式”或“一实施方式”意味着与所述实施方式相结合描述的具体特征、结构、材料或特性是包括在本公开内容的至少一个实施方式中。因此，在本说明书全文中的各个位置中出现的短语，诸如“在一个或多个实施方式中”、“在某些实施方式中”、“在一个实施方式中”或“在一些实施方式中”，并非必须指本公开内容的相同实施方式。此外，在一个或多个实施方式中，具体特征、结构、材料或特性可以任何合适的方式组合。
虽然本文的公开内容已经参考具体实施方式进行了描述，将理解，这些实施方式仅说明本公开内容的原理和应用。对于本领域的技术人员来说将显而易见的是，在不脱离本公开内容的精神和范围的情况下，可以对本公开内容的方法和设备进行各种修改和变化。因此，本公开内容意欲包括随附权利要求及其等同物范围内的修改和变化。
边缘位置误差(EPE)，例如，光刻重叠(1ithography overlay，OL)、间距移动等，使得在图案化应用中的切割方案非常具有挑战性。本公开内容的一些实施方式有利地提供用于最小化或消除图案未对准的方法。为了最大化密度缩放(density scaling)并且简化EPE的规格裕度(specification margin)，本公开内容的实施方式涉及用于亚N10技术的自对准方案。
本公开内容的实施方式通过各图进行描述，以下各图示出根据本公开内容的一个或多个实施方式的自对准蚀刻工艺，作为使用双色(AB)工艺的示例性工艺流程。术语“双色”是指可相对于彼此选择性蚀刻的两种不同材料。所示的工艺仅是所披露工艺的说明性的可能用途，并且本领域技术人员将认识到所披露的工艺不限于说明的应用。
本公开内容的一个或多个实施方式有利地提供用于形成自对准触点的方法，所述方法减轻间距移动问题对EPE裕度的影响。一些实施方式有利地提供优越的选择性蚀刻，用于实现有源区域上方触点布局设计以增加密度缩放。一些实施方式有利地提供具有高选择性蚀刻能力的自对准方案，用于改进生产良率和装置性能。
图1示出根据本公开内容的一个或多个实施方式的电子装置100。电子装置100可被称为金属栅极、晶体管、晶体管栅极和类似者。电子装置100具有基板105，其上形成有金属栅极150。金属栅极150具有第一侧151以及在金属栅极150的相对侧上的第二侧152。栅极盖层160形成在金属栅极150的顶表面153上。
基板105可以是任何合适的基板材料。在一个或多个实施方式中，基板105包括半导体材料，例如，硅(Si)、碳(C)、锗(Ge)、锗硅(SiGe)、砷化镓(GaAs)、InP、InGaAs、InAlAs、其它半导体材料或其任何组合。在一些实施方式中，基板105是绝缘体上半导体(semiconductor-on-isolator，SOI)基板，所述SOI基板包括主体下部基板、中间绝缘层和顶部单晶层。顶部单晶层可包括上文列出的任何材料，例如，硅。在各个实施方式中，例如，基板105可以是有机基板、陶瓷基板、玻璃基板或半导体基板。虽然本文描述了由其形成基板的材料的几个示例，可用作基座的任何材料落在本发明的精神和范围内，在所述基座上可构建无源和有源电子装置(例如，晶体管、存储器、电容器、感应器、电阻器、开关、集成电路、放大器、光电装置或任何其它电子装置)。
间隔件140邻近栅极150的第一侧151和第二侧152以及栅极盖层160形成。在栅极150的任一侧面上的间隔件140可以是相同材料或不同材料。邻近栅极150的第一侧151的间隔件140可以被称为第一间隔件140，并且邻近栅极150的第二侧152的间隔件140可以被称为第二间隔件140。
具有源极盖层130a的源极材料120a形成在第一间隔件140的邻近栅极150的第一侧151的相对侧上，并且具有漏极盖层130b的漏极材料120b形成在第二间隔件140的邻近栅极150的第二侧152的相对侧上。电介质110形成在源极/漏极120a、120b以及金属栅极150周围。电介质形成在源极材料120a和漏极材料120b与间隔件140相对的侧面上。电子装置100的独立部件可以通过任何合适的工艺或本领域技术人员已知的工艺来形成。
栅极150可以由本领域技术人员已知的任何合适的材料制成。一些实施方式的间隔件140包括低k材料。在一些实施方式中，低k材料选自SiOC或SiONC。源极材料和漏极材料可以是本领域技术人员已知的任何合适的材料。在一些实施方式中，源极材料包括钴或掺杂的钴。在一些实施方式中，漏极材料包括钴或掺杂的钴。一些实施方式的电介质110包括可流动氧化硅膜。
在一些实施方式中，栅极盖层160、源极盖层130a和/或漏极盖层130b包括可以选择性蚀刻的材料。换句话说，栅极盖层160、源极盖层130a或漏极盖层130b中的至少一个，包括与栅极盖层160、源极盖层130a或漏极盖层130b中的其他各者的至少一个不同的材料。例如，如果正在去除栅极盖层160，那么栅极盖层160包括与源极盖层130a或漏极盖层130b的材料相比更容易地蚀刻的材料。在一些实施方式中，栅极盖层160、源极盖层130a和漏极盖层130b中的每一个选自由下列所组成的组：氧化铝(Al2O3)、氮化硅(Si3N4)或氧化锆(ZrO2)。本领域技术人员将认识到，各种盖层材料可能不具有所规定的化学计量的元素，并且用于氧化铝、氮化硅和氧化锆的式仅是示例性的。在一些实施方式中，待去除的盖层包括氮化硅(或基本上由氮化硅组成)，并且留下的盖层包括氧化铝或氧化锆中的一个或多个。在一些实施方式中，待去除的盖层包括氧化铝(或基本上由氧化铝组成)，并且留下的盖层包括氮化硅或氧化锆中的一个或多个。在一些实施方式中，待去除的盖层包括氧化锆(或基本上由氧化锆组成)，并且留下的盖层包括氧化铝或氮化硅中的一个或多个。如以此方式使用的，术语“基本上由…组成”意味着在原子的基础上，所指定的盖层材料大于或等于所提及材料的约95％、98％或99％。在一些实施方式中，栅极盖层160、源极盖层130a或漏极盖层130b中的至少一个包括一种材料，所述材料耐受使用选择性蚀刻工艺的蚀刻条件的蚀刻。
图2示出在栅极盖层160的表面162、间隔件材料140的表面142、源极盖层130a的表面132a和漏极盖层130b的表面132b上形成掩模170之后的电子装置100。掩模170具有开口172，所述开口暴露栅极盖层160、源极盖层130a或漏极盖层130b中的一个或多个的表面。
在图2所示的实施方式中，开口172主要位于栅极盖层160上，从而暴露其表面162。在栅极150的任一侧面上的间隔件材料140的表面142通过开口172暴露。也暴露源极盖层130a的表面132a中的至少一些以及漏极盖层130b的表面132b中的至少一些。所示出的实施方式仅是示例性的用于掩模170中的开口172的一种可能布置。在一些实施方式中，栅极盖层160的表面162通过掩模170中的开口172完全暴露。本领域技术人员将认识到附图示出了电子装置100的截面图，并且将认识到，完全暴露所提及的表面是相对于通过掩模开口截取的截面的。在一些实施方式中，开口172暴露栅极盖层160的表面162以及间隔件材料140的一些表面142。在一些实施方式中，开口172暴露栅极盖层160的表面162、在栅极150的任一侧面上的间隔件材料140的表面142、源极盖层130a的表面132a、漏极盖层130b的表面132b以及电介质110的部分表面。
图2至图4所示的实施方式表示栅极盖层蚀刻工艺。图5至图7所示的实施方式表示源极/漏极盖层蚀刻工艺并且在下面进行描述。
掩模170可以是本领域技术人员已知的任何合适的掩模材料。在一些实施方式中，掩模170包括旋涂碳层(spin-on carbon layer)、硬掩模和光刻胶。在一个实施方式中，掩模170是三层掩模堆叠，例如，在氧化硅硬掩模上的底部抗反射涂布(BARC)层上，在中间层(ML)(例如，含硅的有机层或含金属的介电层)上的193nm浸渍(193i)或EUV抗蚀剂掩模。在一些实施方式中，形成掩模170包括利用硬掩模和其上的光刻胶来形成旋涂碳(SOC)膜。光刻胶具有位于待蚀刻的位置中的开口，并且所述开口可以延伸通过SOC膜和硬掩模，用于在掩模170中形成开口172。硬掩模和光刻胶可以是任何合适的材料。在一个实施方式中，掩模是金属化层硬掩模。在一些实施方式中，掩模170包括氮化钛(TiN)层、碳化钨(WC)层、碳溴化钨(WBC)层、碳硬掩模、金属氧化物硬掩模层、金属氮化物硬掩模层、氮化硅硬掩模层、氧化硅硬掩模层、碳化物硬掩模层或微电子装置制造领域中的普通技术人员已知的其它硬掩模层。在一个实施方式中，硬掩模170使用对于微电子装置制造领域中的普通技术人员来说已知的一种或多种硬掩模图案化技术来形成。
在一个实施方式中，光刻胶使用对于微电子装置制造领域中的普通技术人员来说已知的一种或多种掩模层沉积技术来沉积。在一个实施方式中，光刻胶使用一种沉积技术来沉积，所述沉积技术诸如但不限于CVD、PVD、MBE、NOCVD、旋涂或对于微电子装置制造领域中的普通技术人员来说已知的其它绝缘层沉积技术。在一个实施方式中，开口使用对于微电子装置制造领域中的普通技术人员来说已知的一种或多种图案化和蚀刻技术来形成。
在形成具有开口172的掩模170之后，栅极盖层160、源极盖层130a或漏极盖层130b中的一个或多个可以被选择性蚀刻以暴露栅极150、源极材料120a或漏极材料120b中的一个或多个的顶表面。蚀刻工艺的选择性通常被表达为蚀刻速率的比例。例如，如果蚀刻一种材料(例如，氧化铝)的速度比其它材料快25倍，那么所述工艺将被描述为具有25：1或简单地25的选择性。在这方面，较高比例/值指示更具选择性的蚀刻工艺。在一些实施方式中，去除间隙填充材料80的选择性蚀刻工艺具有大于或等于约10、大于或等于约12、大于或等于约15、大于或等于约20或者大于或等于约25的选择性。在一些实施方式中，选择性蚀刻工艺具有约12的选择性。
在图3所示的实施方式中，栅极盖层160已经通过选择性蚀刻工艺来去除，以暴露栅极150的顶表面153，从而形成间隙180。在一些实施方式中，在蚀刻栅极盖层160之后留下实质上全部源极盖层130a和漏极盖层130b。如以此方式使用的，术语“实质上全部”意味着基于盖层材料的初始厚度，留下小于或等于约50％、20％、10％、5％、2％或1％的盖层材料。
如图4所示，所描述的选择性蚀刻工艺允许对掩模170中的开口172的准确尺寸的较不严格控制，使得与未去除的盖层的重叠将不会损害装置性能。在传统工艺中，调整掩模170中的开口172的尺寸来匹配栅极盖层的宽度，如以宽度WWO示出。然而，在所示出的工艺中，开口172的宽度WMc可以更大，并且开口边缘的具体位置可以被宽松地控制。
图5至图7示出源极/漏极盖层去除工艺。在图5中，定位掩模170中的开口172来暴露源极盖层130a的表面132a。虽然未单独示出，本领域技术人员将认识到，用于通过定位开口172暴露漏极盖层130b的表面132b来去除漏极盖层130b的类似工艺。掩模170中的开口172大于源极盖层130a的表面132a，使得至少部分地暴露电介质110的表面，并且至少部分地暴露间隔件材料140的表面。在一些实施方式中，通过开口172暴露间隔件材料140的表面并且暴露栅极盖层160的至少一些表面。
图6示出在已经选择性蚀刻源极盖层130a从而使邻近膜(也即，电介质110和间隔件材料140)实质上不受影响之后的图5的电子装置100。源极材料120的表面122a通过由蚀刻工艺形成的间隙暴露。
如图7所示，所描述的选择性蚀刻工艺允许对掩模170中的开口172的准确尺寸的较不严格控制，使得与未去除的盖层的重叠将不会损害装置性能。在传统工艺中，调整掩模170中的开口172的尺寸来匹配源极/漏极盖层的宽度，如以宽度WWo示出。然而，在所示出的工艺中，开口172的宽度WMC可以更大，并且开口边缘的具体位置可以被宽松地控制。
虽然未示出，在通过选择性蚀刻工艺去除盖层之后，另外材料(例如，金属触点)可沉积在已暴露表面的顶部上。在一些实施方式中，另外材料包括铜或钴金属中的一个或多个或基本上由钴或钴金属中的一个或多个组成。
间隙填充材料可以沉积在间隙中的已暴露表面上。间隙填充材料可以足够的量沉积来形成覆盖层，所述覆盖层覆盖邻近间隙的膜(例如，图6所示的电介质110和间隔件材料140)的表面。间隙填充材料可以通过任何合适的技术来沉积。在一些实施方式中，间隙填充材料通过原子层沉积来沉积。
覆盖层可以被去除来使得间隙填充材料的顶部甚至具有邻近膜的表面。覆盖层可以通过化学机械平坦化工艺或通过回蚀工艺来去除。
在一些实施方式中，掩模170通过本领域技术人员已知的任何合适的掩模去除工艺来去除。掩模170可以在通过选择性蚀刻工艺形成的间隙中沉积另外材料之前或之后去除。
在以上说明书中，本发明的实施方式已经参考其具体的示例性实施方式来描述。显然，在不脱离如在随附权利要求中阐述的本发明的实施方式的更广精神和范围的情况下，可以对本发明进行各种修改。由此，说明书和附图将被视为说明性意义而非限制性意义。

Claims (20)

1.一种形成半导体装置的方法，所述方法包括：
提供基板，所述基板具有栅极和在所述栅极上的栅极盖层，所述栅极具有第一侧和第二侧，所述基板具有邻近所述栅极的所述第一侧和所述第二侧的间隔件材料，邻近所述栅极的所述第一侧的所述间隔件材料为第一间隔件，邻近所述栅极的所述第二侧的所述间隔件材料为第二间隔件，具有源极盖层的源极材料在所述间隔件材料的邻近所述栅极的所述第一侧的相对侧上，具有漏极盖层的漏极材料在所述间隔件材料的邻近所述栅极的所述第二侧的相对侧上，并且电介质在所述源极材料与所述第一间隔件相对的侧面上并在所述漏极材料与所述第二间隔件相对的侧面上；
在所述栅极盖层、所述间隔件材料、所述源极盖层、所述漏极盖层和所述电介质的表面上形成掩模，所述掩模具有开口，所述开口暴露所述栅极盖层、所述源极盖层或所述漏极盖层中的一个或多个的表面；和
通过所述掩模中的所述开口来选择性蚀刻所述栅极盖层、所述源极盖层或所述漏极盖层中的一个或多个，以暴露所述栅极、所述源极材料或所述漏极材料中的一个或多个的顶部，从而形成间隙，
其中所述栅极盖层、所述源极盖层或所述漏极盖层中的至少一个包括一种材料，所述材料耐受使用用于所述选择性蚀刻的蚀刻条件的蚀刻。
2.如权利要求1所述的方法，其中所述栅极包括金属。
3.如权利要求1所述的方法，其中所述栅极盖层、所述源极盖层和所述漏极盖层中的每一个选自由以下项组成的组：Si3N4、Al2O3或ZrO2，所述栅极盖层、所述源极盖层或所述漏极盖层中的至少一个包括与所述栅极盖层、所述源极盖层或所述漏极盖层中的其他各者中的至少一个不同的材料。
4.如权利要求1所述的方法，其中所述电介质包括可流动氧化硅。
5.如权利要求1所述的方法，其中所述源极材料包括钴。
6.如权利要求1所述的方法，其中所述漏极材料包括钴。
7.如权利要求1所述的方法，其中所述掩模中的所述开口形成在所述栅极盖层以及所述源极盖层或所述漏极盖层中的一个或多个中的至少一些上方。
8.如权利要求1所述的方法，其中所述掩模中的所述开口形成在所述源极盖层或所述漏极盖层中的一个或多个以及所述栅极盖层中的至少一些上方。
9.如权利要求1所述的方法，其中所述间隔件材料包括低k电介质。
10.如权利要求9所述的方法，其中所述低k电介质包括SiOC或SiOCN中的一个或多个。
11.如权利要求1所述的方法，其中所述掩模包括旋涂碳层、硬掩模和光刻胶。
12.如权利要求1所述的方法，进一步包括去除所述掩模。
13.如权利要求1所述的方法，进一步包括在所述间隙中沉积膜。
14.如权利要求1所述的方法，其中所述选择性蚀刻通过具有大于或等于约12的选择性的蚀刻工艺来执行。
15.一种形成半导体装置的方法，所述方法包括：
提供基板，所述基板具有栅极和在所述栅极上的栅极盖层，所述栅极具有第一侧和第二侧，所述基板具有邻近所述栅极的所述第一侧和所述第二侧的间隔件材料，邻近所述栅极的所述第一侧的所述间隔件材料为第一间隔件，邻近所述栅极的所述第二侧的所述间隔件材料为第二间隔件，具有源极盖层的源极材料在所述间隔件材料的邻近所述栅极的所述第一侧的相对侧上，具有漏极盖层的漏极材料在所述间隔件材料的邻近所述栅极的所述第二侧的相对侧上，并且电介质在所述源极材料与所述第一间隔件相对的侧面上并在所述漏极材料与所述第二间隔件相对的侧面上；
在所述栅极盖层、所述间隔件材料、所述源极盖层、所述漏极盖层和所述电介质的表面上形成掩模，所述掩模具有开口，所述开口暴露所述栅极盖层的表面以及所述源极盖层或所述漏极盖层中的一个或多个的至少一些表面；和
通过所述掩模中的所述开口来选择性蚀刻所述栅极盖层，以暴露所述栅极中的一个或多个的顶部，并且留下实质上全部所述源极盖层和漏极盖层。
16.如权利要求15所述的方法，其中所述栅极盖层、所述源极盖层和所述漏极盖层中的每一个选自由以下项组成的组：Si3N4、Al2O3或ZrO2，所述栅极盖层包括与所述源极盖层或所述漏极盖层中的一个或多个不同的材料。
17.如权利要求15所述的方法，其中所述掩模包括旋涂碳层、硬掩模和光刻胶。
18.一种形成半导体装置的方法，所述方法包括：
提供基板，所述基板具有栅极和在所述栅极上的栅极盖层，所述栅极具有第一侧和第二侧，所述基板具有邻近所述栅极的所述第一侧和所述第二侧的间隔件材料，邻近所述栅极的所述第一侧的所述间隔件材料为第一间隔件，邻近所述栅极的所述第二侧的所述间隔件材料为第二间隔件，具有源极盖层的源极材料在所述间隔件材料的邻近所述栅极的所述第一侧的相对侧上，具有漏极盖层的漏极材料在所述间隔件材料的邻近所述栅极的所述第二侧的相对侧上，并且电介质在所述源极材料与所述第一间隔件相对的侧面上并在所述漏极材料与所述第二间隔件相对的侧面上；
在所述栅极盖层、所述间隔件材料、所述源极盖层、所述漏极盖层和所述电介质的表面上形成掩模，所述掩模具有开口，所述开口暴露所述源极盖层或所述漏极盖层中的一个或多个以及所述栅极盖层中的至少一些的表面；和
通过所述掩模中的所述开口来选择性蚀刻所述源极盖层或所述漏极盖层中的一个或多个，以暴露所述源极材料或所述漏极材料中的一个或多个的顶部，并且留下实质上全部所述栅极盖层。
19.如权利要求18所述的方法，其中所述栅极盖层、所述源极盖层和所述漏极盖层中的每一个选自由以下项组成的组：Si3N4、Al2O3或ZrO2，所述栅极盖层包括与所述源极盖层或所述漏极盖层中的一个或多个不同的材料。
20.如权利要求18所述的方法，其中所述掩模包括旋涂碳层、硬掩模和光刻胶。
CN201910183568.4A 2018-03-12 2019-03-11 多色自对准触点选择性蚀刻 Pending CN110265297A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862641993P 2018-03-12 2018-03-12
US62/641,993 2018-03-12

Publications (1)

Publication Number Publication Date
CN110265297A true CN110265297A (zh) 2019-09-20

Family

ID=65801841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910183568.4A Pending CN110265297A (zh) 2018-03-12 2019-03-11 多色自对准触点选择性蚀刻

Country Status (6)

Country Link
US (2) US11094589B2 (zh)
EP (1) EP3540768A1 (zh)
JP (1) JP7362268B2 (zh)
KR (1) KR20190107592A (zh)
CN (1) CN110265297A (zh)
TW (1) TW201939573A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111919281B (zh) * 2018-02-12 2024-04-02 克罗米斯有限公司 通过扩散来在氮化镓材料中形成掺杂区的方法及系统
US11177132B2 (en) * 2019-07-03 2021-11-16 International Business Machines Corporation Self aligned block masks for implantation control
KR20220066086A (ko) * 2019-09-19 2022-05-23 도쿄엘렉트론가부시키가이샤 반도체 장치의 제작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150217A (ja) * 2003-11-12 2005-06-09 Fujitsu Ltd 半導体装置及びその製造方法
US8803245B2 (en) 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
US9461143B2 (en) 2012-09-19 2016-10-04 Intel Corporation Gate contact structure over active gate and method to fabricate same
US9064948B2 (en) * 2012-10-22 2015-06-23 Globalfoundries Inc. Methods of forming a semiconductor device with low-k spacers and the resulting device
US9799560B2 (en) * 2015-03-31 2017-10-24 Qualcomm Incorporated Self-aligned structure
US11088030B2 (en) 2015-12-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10276491B2 (en) * 2016-08-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and methods thereof
US10505015B2 (en) * 2016-11-17 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of fabricating thereof
US9899321B1 (en) * 2016-12-09 2018-02-20 Globalfoundries Inc. Methods of forming a gate contact for a semiconductor device above the active region
US11437284B2 (en) * 2018-08-31 2022-09-06 Applied Materials, Inc. Contact over active gate structure

Also Published As

Publication number Publication date
KR20190107592A (ko) 2019-09-20
JP7362268B2 (ja) 2023-10-17
US20210343592A1 (en) 2021-11-04
US11508618B2 (en) 2022-11-22
JP2019204943A (ja) 2019-11-28
US20190279901A1 (en) 2019-09-12
EP3540768A1 (en) 2019-09-18
TW201939573A (zh) 2019-10-01
US11094589B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
US10510540B2 (en) Mask scheme for cut pattern flow with enlarged EPE window
KR102102735B1 (ko) 다중 패터닝 방법
CN108807181A (zh) 半导体装置及其制造方法
US11569125B2 (en) Etch profile control of interconnect structures
US11101385B2 (en) Fin field effect transistor (FinFET) device structure with air gap and method for forming the same
US10304744B1 (en) Inverse tone direct print EUV lithography enabled by selective material deposition
KR101609479B1 (ko) 패턴을 형성하는 메커니즘
US10692728B2 (en) Use of selective aluminum oxide etch
US11764068B2 (en) Method of manufacturing semiconductor devices
US11508618B2 (en) Multicolor self-aligned contact selective etch
US10868184B2 (en) Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same
US7595525B2 (en) Integrated circuit capacitor having antireflective dielectric
US10867833B2 (en) Buried metal for FinFET device and method
US11557661B2 (en) Method for manufacturing semiconductor device
US20150061076A1 (en) High density resistor
CN108231563A (zh) 制造半导体装置的方法
US10861706B2 (en) Etch selectivity improved by laser beam
CN113257811A (zh) 半导体器件及其形成方法
US20230386835A1 (en) Method of manufacturing semiconductor devices
US11810811B2 (en) Buried metal for FinFET device and method
US20230420538A1 (en) Device with modified work function layer and method of forming the same
US20230062305A1 (en) Mandrel Structures and Methods of Fabricating the Same in Semiconductor Devices
US20220093595A1 (en) Semiconductor device structure and methods of forming the same
CN114446770A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination