JP5665951B2 - 固体撮像装置、および固体撮像装置を用いた撮像システム - Google Patents

固体撮像装置、および固体撮像装置を用いた撮像システム Download PDF

Info

Publication number
JP5665951B2
JP5665951B2 JP2013243273A JP2013243273A JP5665951B2 JP 5665951 B2 JP5665951 B2 JP 5665951B2 JP 2013243273 A JP2013243273 A JP 2013243273A JP 2013243273 A JP2013243273 A JP 2013243273A JP 5665951 B2 JP5665951 B2 JP 5665951B2
Authority
JP
Japan
Prior art keywords
semiconductor region
photoelectric conversion
conversion element
imaging device
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013243273A
Other languages
English (en)
Other versions
JP2014045217A (ja
Inventor
篠原 真人
真人 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013243273A priority Critical patent/JP5665951B2/ja
Publication of JP2014045217A publication Critical patent/JP2014045217A/ja
Application granted granted Critical
Publication of JP5665951B2 publication Critical patent/JP5665951B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本件は、固体撮像装置の光電変換素子の分離構造に関する。
デジタルスチルカメラやカムコーダーには、2次元のCCD型固体撮像装置や増幅型のMOS型固体撮像装置が用いられている。増幅型のMOS型固体撮像装置において感度を向上させる構成として、特許文献1に示されている。
特許文献1には、感度向上のためにP型半導体ウエル領域上に設けられたN型半導体領域に光電変換素子としてフォトダイオード(以下、PD)や画素トランジスタを設けた固体撮像装置が開示されている。更に、特許文献1では、LOCOS層の下に設けられた第1のP型半導体ウエル領域と、その下部に設けられた第2のP型半導体ウエル領域を有する構成が開示されている。
この第1および第2のP型半導体ウエル領域では、PDの空乏層を狭めないように、第2のP型半導体ウエル領域のパターンを、第1のP型半導体ウエル領域のパターンよりもPDから退いた狭い領域に形成している。これにより、深い位置に形成された第2のP型半導体ウエル領域によって、PDの空乏層が阻害されることをなくし、PDの感度を向上させている。
特開2003−258232号公報
しかし、特許文献1に記載の構成において、感度を維持しつつ画素の微細化を行う場合には、第2のP型半導体ウエル領域の形成が困難となる。また、第2のP型半導体ウエル領域とN型半導体領域の下部のP型半導体ウエル領域との接続が困難となり隣接画素への電荷の混入が生じてしまう。
第2のP型半導体ウエル領域のように半導体基板の深い部分に半導体領域を形成する場合には、高いイオン注入エネルギーが必要となるため、フォトレジストパターンの膜厚も厚くする必要があるためである。画素が微細化された場合には、素子分離に設けられる第2の半導体ウエル領域の幅も微細なものとなる。よって、フォトレジストパターンの開口幅に対するフォトレジストパターンの厚みの比率、即ちフォトレジストパターンの開口のアスペクト比が高くなってしまう。このようなアスペクト比が高いフォトレジストパターンの形成は困難である。
更に、画素が微細化された場合に、PDの感度を維持するために、N型半導体領域の下部のP型半導体ウエル領域を深く形成することが望まれる。ここで、フォトレジストパターンの形成が困難で高いイオン注入エネルギーでのイオン注入が行えないため、深い第2のP型半導体ウエル領域を形成することが出来ない。しかし、N型半導体領域の下部のP型半導体ウエル領域を深く形成すると、第2のP型半導体ウエル領域との接続が出来ず、PDにて生じた電荷が隣接画素へ混入してしまう可能性が生じる。
また、P型半導体ウエル領域と第2のP型半導体ウエル領域との接続が出来たとしても、素子分離領域の下部の半導体基板の深くにおいて生じた電荷が隣接画素へ混入してしまう可能性が生じる。
そこで、本発明においては、画素を微細化した場合にも光電変換素子の感度を維持し、隣接画素あるいは他の素子への電荷の混入(クロストーク)を抑制することが可能な固体撮像装置を提供することを目的としている。また、このような固体撮像装置を容易に製造可能な方法を提供することを目的としている。
本発明の固体撮像装置は、第1の光電変換素子と、第1のフローティングディフュージョンと、前記第1の光電変換素子と前記第1のフローティングディフュージョンの間に位置する第1の転送ゲートと、第2の光電変換素子と、第2のフローティングディフュージョンと、前記第2の光電変換素子と前記第2のフローティングディフュージョンの間に位置する第2の転送ゲートと、素子分離領域と、が第1の半導体領域の上に配された固体撮像装置において、前記第1の光電変換素子の上に位置し、第1の色の第1のカラーフィルタと、前記第2の光電変換素子の上に位置し、前記第1の色よりも波長の長い光を透過させるための第2の色の第2のカラーフィルタと、を有し、前記第1の光電変換素子と前記第2の光電変換素子は、前記第1の半導体領域の上に位置する第1導電型の第2の半導体領域と、前記第2の半導体領域の上に位置し、前記第1導電型と反対導電型で、電荷が蓄積可能な第2導電型の第3の半導体領域と、前記第2の半導体領域と前記第3の半導体領域との間に位置し、前記第2の半導体領域と界面を構成し、前記第3の半導体領域よりも不純物濃度が低い、前記2導電型の第4の半導体領域を含み、前記第1の光電変換素子の前記第2の半導体領域は、前記第1のフローティングディフュージョンと前記素子分離領域の下部に渡って配され、前記第1の光電変換素子の前記第4の半導体領域と前記第2の半導体領域の界面は、前記第2の光電変換素子の前記第4の半導体領域と前記第2の半導体領域の界面よりも浅く、前記第1のフローティングディフュージョンと前記素子分離領域の下部における前記第4の半導体領域と前記第2の半導体領域の界面は、前記第2の光電変換素子の前記第4の半導体領域と前記第2の半導体領域の界面よりも浅いことを特徴とする。
本発明の固体撮像装置によって、画素を微細化した場合にも光電変換素子の感度を維持し、隣接画素あるいは他の素子への電荷の混入を抑制することが可能となる。また、本発明の固体撮像装置の製造方法によれば、光電変換素子の感度を維持し、隣接画素あるいは他の素子への電荷の混入を抑制することが可能な固体撮像装置を容易に製造することが可能となる。
第1の実施形態に係る固体撮像装置を説明する断面模式図である。 第1の実施形態に係る固体撮像装置の製造方法を説明するフロー図である。 第2の実施形態に係る固体撮像装置を説明する断面模式図である。 第3の実施形態に係る固体撮像装置を説明する断面模式図である。 第4の実施形態に係る固体撮像装置を説明する断面模式図である。 一般的な固体撮像装置を説明する平面模式図である。 第1の実施形態に係る固体撮像装置を説明する平面模式図である。 撮像システムを説明するブロック図である。
本発明の固体撮像装置は、光電変換素子と光電変換素子にて生じた電荷が転送される浮遊拡散部と、光電変換素子と他の素子とを電気的に分離するための素子分離領域とが第1の半導体領域に配されている。そして、固体撮像装置は、第1の半導体領域の上部に第1導電型の第2の半導体領域を有している。ここで、第2の半導体領域と第1の半導体領域との界面は、光電変換素子が形成される領域においては第1の深さにあり、素子分離領域および浮遊拡散部の下部では前記第1の深さよりも浅い第2の深さにある。このような構成によって、画素を微細化した場合にも光電変換素子の感度を維持し、隣接画素あるいは他の素子への電荷の混入を抑制することが可能となる。以下、本発明の固体撮像装置について図面を用いて詳細に説明する。
(第1の実施形態)
本実施形態の固体撮像装置を図1、図6および図7を用いて説明する。図6は固体撮像装置の平面模式図である。図1は図6のABC線の断面を模式的に示した図面である。本実施形態では、第1導電型をP型、第2導電型をN型として説明する。また、本実施形態では、PDにて生じた電子を信号電荷(以下、電荷とも称する)とし、電子に対する障壁として機能するものをポテンシャルバリアとする。
まず、図6を用いて固体撮像装置の構成について説明を行う。本実施形態の固体撮像装置は、増幅型のMOS型固体撮像装置である。増幅型のMOS型固体撮像装置は、少なくとも光電変換素子と、転送用トランジスタと、増幅用トランジスタと、リセット用トランジスタとを有する固体撮像装置である。図6には、4つの光電変換素子(フォトダイオード、以下PD)と、転送用トランジスタの転送ゲート電極TXとが示されている。光電変換素子PDは入射した光を電荷に変換し、蓄積する。4つの転送ゲート電極TXはそれぞれ光電変換素子PDにて生じ蓄積された電荷を転送する。更に、図6には、光電変換素子PDの他の素子として、転送用トランジスタによって電荷が転送され、電荷を保持する浮遊拡散部(フローティングディフュージョン、以下FD)と、浮遊拡散部と接続された増幅用トランジスタのゲート電極SFとが示されている。ここで、少なくとも1つの光電変換素子PDと1つの増幅用トランジスタを有する構成を画素セルとする。つまり、図6では、画素セルには、2つの光電変換素子PDと1つの増幅用トランジスタが設けられている。なお、図6の画素セルには2つの画素(1つのPDを含む構成)が含まれていることになる。なお、図6において素子の拡散領域以外の部分は素子分離領域が配されている。
素子分離領域では、素子と素子との間で信号電荷の移動や電位変動の伝播を抑制するための構造を含む。
次に、図1は、図6のPDと増幅用トランジスタを通るABC線での断面模式図である。図1において、図6と同じ機能を有する構成については同じ符号を付し、図6に示している配線やコンタクトは省略する。図1において、101はN型の第1の半導体領域、102は第1の半導体領域の上部に設けられたP型の第2の半導体領域である。105は素子分離領域に配された絶縁体からなる素子分離である。素子分離105は、LOCOS構造やSTI構造など任意の構造を取ることが可能であり、P型半導体領域による分離構造、いわゆる拡散分離の構造であってもよい。103は素子分離105の下部に設けられたP型の第5の半導体領域からなるポテンシャルバリア、104は素子分離105の下部に設けられたP型のチャネルストップ領域である。素子分離領域は素子分離105、ポテンシャルバリア103、チャネルストップ領域104などを含む。106はP型の表面保護層、107はN型の第3の半導体領域、108は第3の半導体領域よりも不純物濃度の低いN型の第4の半導体領域である。表面保護層106と、第3の半導体領域と、第4の半導体領域と、第2の半導体領域とは、受光面109からこの順に配され、PDを構成する。110、111は増幅用トランジスタのソースおよびドレインである。ここで、103は増幅用トランジスタの下部にまで設けられており、トランジスタが動作するためのP型のポテンシャルバリアを兼ねている。増幅用トランジスタの下部に配されたポテンシャルバリア103は、更に、素子分離105およびFDの下部まで設けられており、素子分離の機能およびFDへの信号電荷の混入を低減する機能を有する。なお、112はN型の半導体領域である。
第2の半導体領域102は、第1の半導体領域101とのPN接合界面を形成し、PN接合界面の深さが第1の深さD1の第2の半導体領域102aと第1の深さよりも深い第2の深さD2の第2の半導体領域102bとを含む。第2の半導体領域102aと第2の半導体領域102bとは連続して形成されており、その深さの差は1μm〜2μm程度である。このように、PDに対応して深く第2の半導体領域102bを配置しつつ、素子分離領域に第2の半Dの半導体領域102bと電気的に連続した第2の半導体領域102aを配置することが出来る。よって、PDの感度を向上しつつ、隣接画素への信号電荷の混入を低減することが可能である。なお、以下、第2の半導体領域102の深さは、第2の半導体領域102の底面、即ち第2の半導体領域102および第1の半導体領域101との界面(導電型が異なる場合にはPN接合界面とも言える)とする。
第2の半導体領域102bはPDに対応した領域に配され、第2の半導体領域102aは、第2の半導体領域102bが配された領域以外の、素子分離105の下部とFDと増幅用トランジスタの下部に配されている。つまり、半導体領域102aは図7に示すように配置される。図7は図6と同じ平面図に第2の半導体領域102aが配置される部分を示した物である。第2の半導体領域102aは、PDで蓄積する信号電荷が漏れないようにPDの周囲を囲み、FDの下部を覆って配置される。また、第2の半導体領域102aは増幅用トランジスタなど、他のトランジスタの下部を覆って配されている。このような配置によって、PDの感度を維持、向上しつつ、FDを含む他の素子への信号電荷の混入を低減することが可能となる。また、第2の半導体領域102aはポテンシャルバリアとして機能し素子分離領域の一部を構成する。更に、第2の半導体領域102aは増幅用トランジスタの下部においてはトランジスタが動作するためのポテンシャルバリアの一部としても機能する。
第2の半導体領域102bは、PDの一部を構成し、また第3および第4の半導体領域と第1の半導体領域と電気的に分離するためのポテンシャルバリアとして機能する。また、第2の半導体領域102bはPDの一部として機能するため、基板深部に設けられていることでPDの感度が向上する。
更に、第2の半導体領域102aによって、素子分離領域の半導体基板の深くに光が入射し第1の半導体領域101にて信号電荷が生じた場合においても、信号電荷を蓄積する第3の半導体領域107へと混入することを低減することが出来る。仮に、第2の半導体領域102が同一深さに形成できた場合においても、隣接画素のPDに混入してしまう場合があるためクロストークが生じてしまう。しかるに、本実施形態の固体撮像装置によれば、素子分離領域の深い部分で発生する電荷を基板側へ排出することが容易となるため、クロストークを抑制しつつ、光電変換素子の感度を維持、向上することが可能となる。ここで、素子分離領域の半導体基板の深くとは、素子分離105およびポテンシャルバリア103の下部である。また、第2の半導体領域102aがFDや他のトランジスタの下部を覆って配されていることで、FDを含む他の素子の半導体基板深部において生じる電荷がFDを含む他の素子へ混入することを低減することが可能となる。
また、第2の半導体領域は、第2の半導体領域102aから第2の半導体領域102bへ連続して底面(深さ)が変化する領域(図1の領域A)を有する。領域Aの構成によって、第2の半導体領域102aと第2の半導体領域102bとの底面が同一深さにある場合に比べて、PDから溢れる電荷を容易に基板に排出することが可能となる。PDから電荷が溢れる場合とは、強い光が照射される場合や長秒露光時にPDに飽和電荷以上の信号電荷が発生する場合などである。従って、本実施形態の固体撮像装置によれば、素子分離領域において電荷を基板側へ排出することが容易となるためPDから電荷が溢れることによって生じるブルーミング、クロストーク(混色)などを低減することが可能となる。なお、領域Aは転送ゲートTXの下部に配されている。
次に、図2を用いて本実施形態の固体撮像装置の製造方法を説明する。図2(A)に示すように基板に第1の半導体領域101が形成され、素子分離105、チャネルストップ領域104、ゲート電極(TX、SF以外は不図示)、PDのための半導体領域、FD、トランジスタのソースおよびドレインを形成する。
次に、図2(B)に示すような、PDに対応する部分以外の素子分離105などの上部にフォトレジストパターン201を形成する。フォトレジストパターン201の形成方法は、一般的なフォトリソグラフィ技術を用いて形成することが可能であるため、説明を省略する。そして、矢印にて示すように、基板全面に対してP型の半導体領域を形成するため、例えばBのイオン注入を行う。第2の半導体領域102aの不純物濃度ピークを2〜3μmの深さに、第2の半導体領域102bの不純物濃度ピークを3〜4μmの深さに位置するように形成する場合には、1〜2μmの厚みのフォトレジストパターンを形成する。ここで、フォトレジストパターンと半導体基板とのイオン注入時のイオンの阻止能がほぼ等しいとする。このフォトレジストパターンはフォトレジスト以外の物質、例えばポリシリコンなどをパターニングして構成してもよい。そして、フォトレジストパターン201を通して不純物が注入され、第2の半導体領域102が形成される。その後、フォトレジストパターン201を除去する(図2(C))。なお、更に、変形例として図2(B)のフォトレジストパターン201に比べて薄いフォトレジストパターン202を形成してもよい。
次に、PDに対応したフォトレジストパターン203を形成し、P型の半導体領域103を形成するため、例えばBのイオン注入を異なるパワーで複数回行う(図2(D))。
このとき、フォトレジストパターンはイオンを通さない厚みで形成される。この工程によって、複数の半導体領域からなるポテンシャルバリア103が形成される。フォトレジストパターン203を除去し、図1の構成を形成することが出来る。
ここで、比較として、素子分離領域の幅が0.5μmの場合に、上記の不純物濃度ピークの条件を満たすような同一深さの第2の半導体領域を形成する場合を考える。ポテンシャルバリア103を形成するためには厚み4〜5μmのフォトレジストを、素子分離領域のみに開口が出来るように形成する必要がある。この時、フォトレジストの開口部のアスペクト比は1/8以上となってしまう。しかし、本実施形態の固体撮像装置の製造方法によれば、フォトレジストパターンの膜厚を低減できるため、フォトレジストのアスペクト比の増大を低減することが可能である。
なお、本実施形態において、基板、第1の半導体領域101、半導体領域113はN型としたがP型でもよい。また、第4の半導体領域も不純物濃度の低いP型の半導体領域でもよい。さらには、本実施形態の半導体領域の導電型を全て反転させてもよい。画素セルの構成は、図6の構成に限定されるものではなく、任意の構成を適用することが可能である。
(第2の実施形態)
図3は本実施形態に係る固体撮像装置の断面模式図であり、図6のAD線の断面に対応する。図3において、図1と同様の構成については同一の符号を付し、第1の実施形態と同様の構成については説明を省略する。本実施形態では、第1の実施形態のチャネルストップ領域104とポテンシャルバリア103の一部とを同一の半導体領域301によって構成している。このような形態によって、イオン注入回数を削減することが可能である。
また、転送ゲートTXの下部であってゲート絶縁膜近傍にN型の半導体領域302を設けている。半導体領域302によって、電荷を転送する際の転送効率を向上することが出来る。また、本実施形態では、第1の実施形態と異なり第2の半導体領域102aがFDの下部に形成されていない。しかし、FDへの信号電荷の混入を低減するためにも、FDの下部に第2の半導体領域102bでなく第2の半導体領域102aが設けられることが好ましい。
(第3の実施形態)
図4(A)は本実施形態に係る固体撮像装置の断面模式図であり、図6のEF線の断面に対応する。図4(A)において、図1と同様の構成については同一の符号を付し、第1の実施形態と同様の構成については説明を省略する。本実施形態は、各PDに原色のカラーフィルタ層が配置された場合の第1の実施形態の変形例である。カラーフィルタ層は、第1の色、第2の色、第3の色のカラーフィルタを有する。具体的には、カラーフィルタ層は赤(R)、青(B)、緑(G)に対応したカラーフィルタを有し、ベイヤー配列をとっているものとする。図6では、緑(G)と赤(R)のカラーフィルタに対応するPDを示している。本実施形態では、第1の実施形態の第2の半導体領域102の配置が異なり、カラーフィルタを透過しPDに入射する光の波長の長さに応じて、第2の半導体領域と第1の半導体領域との界面の位置をPDごとに変える。以下、具体的に説明する。
本実施形態において、第1の実施形態の第2の半導体領域102に対応する構成はP型の半導体領域401である。P型の半導体領域401は半導体領域401a〜401cの領域を有する。半導体領域401aは素子分離領域に対応して配され、基板の深さD3の位置に配されている。半導体領域401bはGに対応するPD(G)に対応して配され、半導体領域401aと同一の深さD3に配されている。半導体領域401cはRに対応するPD(R)に対応して配され、深さD3よりも深い位置の深さD4に配されている。つまり、PDに入射する光の波長に対応して半導体領域401b、401cを配置する深さを変えている。このような構成によって、入射する光の波長にとって光電変換効率の高い基板深さをPDとして利用することが出来るため、PDの感度を向上させることが可能となる。なお、この深さは入射光の波長と光電変換を行う基板の吸収係数とによって定めることが出来る。
図4(A)の構成は、第1の実施形態にて説明したような製造方法によって形成することが可能である。図1(B)の工程に相当する工程を示した図4(B)を用いて説明する。つまり、P型の半導体領域401をイオン注入によって形成する際に、深さに応じてフォトレジストパターンの膜厚を変更する。例えば、図4(B)においては、第1の厚さのフォトレジストパターン402を素子分離105およびPD(G)が形成されるべき領域の上部に配置する。そして、第1の厚さよりも薄い第2の厚さのフォトレジストパターン403をPD(R)が形成されるべき領域に配置する。第1の厚さ、第2の厚さは、イオン注入後に所望の深さに不純物濃度ピークが出来るように設定される。この後、Bのイオン注入を行うことで、フォトレジストパターン402、403を除去し、図4(A)に示す半導体領域401が形成される。なお、フォトレジストパターン403は設けなくても良い。フォトレジストパターン403を設けない場合には、工程を削減することが可能となる。
更に、本実施形態の変形例を図4(C)、図4(D)を用いて説明する。半導体領域401aと半導体領域401bとを同じ深さD3としている図4(A)と異なり、図4(C)では深さD3の半導体領域401aと、深さD5に配置された半導体領域401cと、深さD6に配置された半導体領域401dとを有する。深さD3、D5、D6とはそれぞれ異なる深さである。このような構成によって、PDの感度をカラーフィルタ層の各色に最適化しつつ、素子分離領域での電荷の排出を容易にすることが可能となる。
図4(C)の製造方法を図4(D)を用いて説明する。第1の実施形態における方法と同様な工程については説明を省略する。図4(D)は図2(B)に対応する製造工程の工程における固体撮像装置の断面模式図を示している。素子分離105、FD(不図示)の上部にはフォトレジストパターン402を、PD(G)が形成されるべき領域の上部にはフォトレジストパターン404を、PD(R)が形成されるべき領域の上部にはフォトレジストパターン405を設けている。フォトレジストパターン402の膜厚を第1の厚さとすると、フォトレジストパターン404は第1の厚さよりも薄い第2の厚さを、フォトレジストパターン405は第2の厚さよりも薄い第3の厚さを有する。このようなフォトレジストパターンを設け、P型の半導体領域を形成するためのイオン注入を行うことで、図4(C)に示すP型の半導体領域401を得ることが出来る。その後は、任意の箇所にフォトレジストパターンを形成し、ポテンシャルバリア103を形成するなど、第1の実施形態と同様であるため説明を省略する。なお、図4(D)において、フォトレジストパターン405は設けなくても同様の構成は形成可能である。フォトレジストパターン405を設けない場合には、工程を削減することが可能となる。
(第4の実施形態)
本実施形態においては、第1の実施形態の第2の半導体領域102の周辺回路領域における形態を説明する。図5は本実施形態に係る固体撮像装置の断面模式図であり、図6のEF線の断面および周辺回路領域の断面を示している。周辺回路領域とは、PDから信号電荷を読み出すための制御信号を発生させる回路や電荷に対して信号処理を行う回路が配置される領域である。例えば、周辺回路領域に配置される回路として、走査回路、タイミング発生器、増幅器、およびAD変換器などがあげられる。図5においては、周辺回路領域に配置される回路は省略されている。以下、図5において、図1と同様の構成については同一の符号を付し、第1の実施形態と同様の構成については説明を省略する。
図5(A)において、501はP型の半導体領域であり、周辺回路領域に配置された第2の半導体領域102である。P型の半導体領域501は、半導体領域501a〜501cから構成される。半導体領域501aおよび501cは深さD1に配置され、半導体領域501bは深さD1よりも浅い深さD7に配置される。深さD7と深さD1との差をここでは約3μm以上にすることで半導体領域501aと501bとの電気的な接続を断つことが出来る。更に、周辺回路領域には周辺回路を設けるウエル503やN型の半導体領域504とが設けられている。ここで、半導体領域501bを深さD7に設けることによって第1の半導体領域101とN型の半導体領域504とが電気的に接続される。このような構成によって、周辺回路領域に第1の半導体領域101から電圧を供給することが可能となるため、周辺回路領域の回路の動作を安定させることが可能となる。また、P型のポテンシャルバリア103は第1の実施形態に比べて多くの、具体的には3つの半導体領域から構成される。
図5(A)に記載の構成は、第1の実施形態と同様の製造方法によって形成することが可能である。具体的には、第2の半導体領域102およびP型の半導体領域501とをイオン注入において形成する工程において、図5(B)に示すフォトレジストパターン505を用いればよい。このような膜厚のことなるフォトレジストパターン505は、異なるフォトレジストを用いて形成する方法や、フォトレジストの感度と露光強度を調整する方法や、フォトレジストの塗布とパターニングを繰り返す方法などで形成が可能である。なお、P型のポテンシャルバリア103は、第1の実施形態よりも多くイオン注入をおこなうことによって、形成している。なお、半導体領域501bを形成すべき領域に設けるフォトレジストパターンの膜厚をイオン注入の際にイオンが貫通(透過)しない厚さにすることで、半導体領域501bを設けない構成を形成することが出来る。この構成の場合にも、周辺寒露領域において、第1の半導体領域101から電圧を供給することが可能となる。
本実施形態の半導体領域501の構成を他の実施形態に適用することも可能である。周辺回路領域に半導体領域501を形成しない場合には、半導体領域501を形成するためのイオン注入の前に、周辺回路領域に厚いフォトレジストパターンを形成すればよい。
(撮像システムへの応用)
本実施形態では、第1の実施形態から第4の実施形態までで説明してきた光電変換装置を撮像システムに適用した場合について、図8を用いて説明する。撮像システムとは、デジタルスチルカメラやデジタルビデオカメラや携帯電話用デジタルカメラである。
図8はデジタルスチルカメラ90の構成図である。被写体の光学像は、レンズ92等を含む光学系によって撮像装置86の撮像面に結像される。撮像装置86とは、第1〜第4の実施形態にて説明した固体撮像装置である。レンズ92の外側には、レンズ92のプロテクト機能とメインスイッチを兼ねるバリア91が設けられうる。レンズ92には、それから出射される光の光量を調節するための絞り93が設けられうる。撮像装置86から出力される撮像信号は、撮像信号処理回路95によって、各種の補正、クランプ等の処理が施される。撮像信号処理回路95から出力される撮像信号は、A/D変換器96でアナログ−ディジタル変換される。A/D変換器96から出力される画像データは、信号処理部(画像処理部)97によって各種の補正、データ圧縮などがなされる。撮像装置86、撮像信号処理回路95、A/D変換器96および信号処理部97は、タイミング発生部98が発生するタイミング信号にしたがって動作する。各ブロックは、全体制御・演算部99によって制御される。その他、画像データを一時的に記憶するためのメモリ部87、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部94を備える。記録媒体88は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェース部(I/F)89を備えてもよい。ここで、95、96、97などは、撮像装置86と同一チップ上に形成されてもよい。
次に、図8の動作について説明する。バリア91のオープンに応じて、メイン電源、コントロール系の電源、A/D変換器96等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部99が絞り93を開放にする。撮像装置86から出力された信号は、撮像信号処理回路95をスルーしてA/D変換器96へ提供される。A/D変換器96は、その信号をA/D変換して信号処理部97に出力する。信号処理部97は、そのデータを処理して全体制御・演算部99に提供し、全体制御・演算部99において露出量を決定する演算を行う。全体制御・演算部99は、決定した露出量に基づいて絞りを制御する。次に、全体制御・演算部99は、撮像装置86から出力され信号処理部97で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ92を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ92を駆動し、距離を演算する。そして、合焦が確認された後に本露光が始まる。露光が終了すると、撮像装置86から出力された撮像信号は、撮像信号処理回路95において補正等がされ、A/D変換器96でA/D変換され、信号処理部97で処理される。信号処理部97で処理された画像データは、全体制御・演算部99によりメモリ部87に蓄積される。その後、メモリ部87に蓄積された画像データは、全体制御・演算部99の制御により記録媒体制御I/F部を介して記録媒体88に記録される。また、画像データは、外部インターフェース部89を通してコンピュータ等に提供されて処理される。このようにして、本発明の光電変換装置は撮像システムに適用される。
以上述べて来たように、本発明の固体撮像装置によって、画素を微細化した場合にも光電変換素子の感度を維持し隣接画素への電荷の混入を抑制することが可能となる。
なお、本発明は、実施形態の構成に限定されることなく、半導体領域の導電型を全て反転させてもよく、画素セルの構成を変えてもよい。また、各実施形態を適宜組み合わせることも可能である。
PD フォトダイオード
TX 転送ゲート電極
FD 浮遊拡散部
101 第1の半導体領域
102 第2の半導体領域
103 ポテンシャルバリア
104 チャネルストップ領域
105 素子分離

Claims (12)

  1. 第1の光電変換素子と、第1のフローティングディフュージョンと、前記第1の光電変換素子と前記第1のフローティングディフュージョンの間に位置する第1の転送ゲートと、第2の光電変換素子と、第2のフローティングディフュージョンと、前記第2の光電変換素子と前記第2のフローティングディフュージョンの間に位置する第2の転送ゲートと、素子分離領域と、が第1の半導体領域の上に配された固体撮像装置において、
    前記第1の光電変換素子の上に位置し、第1の色の第1のカラーフィルタと、前記第2の光電変換素子の上に位置し、前記第1の色よりも波長の長い光を透過させるための第2の色の第2のカラーフィルタと、を有し、
    前記第1の光電変換素子と前記第2の光電変換素子は、前記第1の半導体領域の上に位置する第1導電型の第2の半導体領域と、前記第2の半導体領域の上に位置し、前記第1導電型と反対導電型で、電荷が蓄積可能な第2導電型の第3の半導体領域と、前記第2の半導体領域と前記第3の半導体領域との間に位置し、前記第2の半導体領域と界面を構成し、前記第3の半導体領域よりも不純物濃度が低い、前記2導電型の第4の半導体領域を含み、
    前記第1の光電変換素子の前記第2の半導体領域は、前記第1のフローティングディフュージョンと前記素子分離領域の下部に渡って配され、
    前記第1の光電変換素子の前記第4の半導体領域と前記第2の半導体領域の界面は、前記第2の光電変換素子の前記第4の半導体領域と前記第2の半導体領域の界面よりも浅く、
    前記第1のフローティングディフュージョンと前記素子分離領域の下部における前記第4の半導体領域と前記第2の半導体領域の界面は、前記第2の光電変換素子の前記第4の半導体領域と前記第2の半導体領域の界面よりも浅いことを特徴とする固体撮像装置。
  2. 前記第1のフローティングディフュージョンと前記素子分離領域の下部における前記第4の半導体領域と前記第2の半導体領域の界面は、前記第1の光電変換素子の前記第4の半導体領域と前記第2の半導体領域の界面よりも浅いことを特徴とする請求項1に記載の固体撮像装置。
  3. 前記第1のフローティングディフュージョンと前記素子分離領域の下部における前記第4の半導体領域と前記第2の半導体領域の界面は、前記第1の光電変換素子の前記第4の半導体領域と前記第2の半導体領域の界面と同じ深さに位置することを特徴とする請求項1に記載の固体撮像装置。
  4. 前記第1の色は青色で、前記第2の色は赤色であることを特徴とする請求項1乃至3のいずれか1項に記載の固体撮像装置。
  5. 更に、前記第1のフローティングディフュージョンと前記第1の光電変換素子の前記第2の半導体領域との間に位置し、前記第1の光電変換素子の前記第4の半導体領域との界面を前記第1の転送ゲートの下に構成する前記第1導電型の第5の半導体領域と、前記第2フローティングディフュージョンと前記第2の光電変換素子の前記第2の半導体領域との間に位置し、前記第2の光電変換素子の前記第4の半導体領域との界面を前記第2の転送ゲートの下に構成する前記第1導電型の第6の半導体領域を有することを特徴とする請求項1乃至4のいずれか1項に記載の固体撮像装置。
  6. 前記第5の半導体領域および前記第6の半導体領域は、複数の部分を含むことを特徴とする請求項に記載の固体撮像装置。
  7. 前記第2の半導体領域の下に前記第2導電型の第1の半導体領域を有することを特徴とする請求項1乃至のいずれか1項に記載の固体撮像装置。
  8. 前記素子分離領域は、前記第1の光電変換素子と前記第1のフローティングディフュージョンを囲み、前記第2の光電変換素子と前記第2のフローティングディフュージョンを囲むことを特徴とする請求項1乃至7のいずれか1項に記載の固体撮像装置。
  9. 前記素子分離領域の下に設けられた前記第1導電型の第7の半導体領域を有することを特徴とする請求項1乃至のいずれか1項に記載の固体撮像装置。
  10. 前記素子分離領域は、絶縁体で構成されていることを特徴とする請求項1乃至9のいずれか1項に記載の固体撮像装置。
  11. 前記第1の光電変換素子および前記第2の光電変換素子は、前記第3の半導体領域の上に前記第1導電型の表面保護層を有することを特徴とする請求項1乃至10のいずれか1項に記載の固体撮像装置。
  12. 請求項1乃至11のいずれか1項に記載の固体撮像装置と、
    前記固体撮像装置からの信号を処理する信号処理回路と、を有することを特徴とする撮像システム。
JP2013243273A 2013-11-25 2013-11-25 固体撮像装置、および固体撮像装置を用いた撮像システム Expired - Fee Related JP5665951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013243273A JP5665951B2 (ja) 2013-11-25 2013-11-25 固体撮像装置、および固体撮像装置を用いた撮像システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013243273A JP5665951B2 (ja) 2013-11-25 2013-11-25 固体撮像装置、および固体撮像装置を用いた撮像システム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009145445A Division JP5522980B2 (ja) 2009-06-18 2009-06-18 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014045217A JP2014045217A (ja) 2014-03-13
JP5665951B2 true JP5665951B2 (ja) 2015-02-04

Family

ID=50396225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013243273A Expired - Fee Related JP5665951B2 (ja) 2013-11-25 2013-11-25 固体撮像装置、および固体撮像装置を用いた撮像システム

Country Status (1)

Country Link
JP (1) JP5665951B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6552479B2 (ja) 2016-12-28 2019-07-31 キヤノン株式会社 固体撮像装置及び撮像システム
KR102494604B1 (ko) 2017-10-31 2023-02-02 삼성전자주식회사 이미지 센서

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702854B2 (ja) * 2002-03-06 2005-10-05 ソニー株式会社 固体撮像素子
JP2005166731A (ja) * 2003-11-28 2005-06-23 Canon Inc 固体撮像装置
JP2007115787A (ja) * 2005-10-18 2007-05-10 Nikon Corp 固体撮像素子
JP5522980B2 (ja) * 2009-06-18 2014-06-18 キヤノン株式会社 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法

Also Published As

Publication number Publication date
JP2014045217A (ja) 2014-03-13

Similar Documents

Publication Publication Date Title
JP5522980B2 (ja) 固体撮像装置、固体撮像装置を用いた撮像システム、および固体撮像装置の製造方法
JP5558857B2 (ja) 光電変換装置およびそれを用いた撮像システム
JP5441986B2 (ja) 固体撮像装置およびカメラ
JP5230058B2 (ja) 固体撮像装置およびカメラ
US9276036B2 (en) Photoelectric conversion apparatus and imaging system using the same
JP5111157B2 (ja) 光電変換装置及び光電変換装置を用いた撮像システム
US7217961B2 (en) Solid-state image pickup device and method for producing the same
JP6179865B2 (ja) 固体撮像装置及びその製造方法
US8053272B2 (en) Semiconductor device fabrication method
JP5723094B2 (ja) 固体撮像装置およびカメラ
JP2009253149A (ja) 光電変換装置及びそれを用いた撮像システム
JP2010206178A (ja) 光電変換装置、及び光電変換装置の製造方法
JP2006294871A (ja) 固体撮像装置
KR20110132517A (ko) 고체 촬상 소자의 제조 방법, 고체 촬상 소자, 촬상 장치
US10103183B2 (en) Manufacturing method of imaging device and imaging system
JP5665951B2 (ja) 固体撮像装置、および固体撮像装置を用いた撮像システム
JP6029698B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP2013162077A (ja) 固体撮像装置
JP4115446B2 (ja) Cmosイメージセンサの製造方法
JP5701344B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP2010219352A (ja) 光電変換装置の製造方法、光電変換装置、及び撮像システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141209

R151 Written notification of patent or utility model registration

Ref document number: 5665951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees