WO2017056345A1 - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法 Download PDFInfo
- Publication number
- WO2017056345A1 WO2017056345A1 PCT/JP2016/000616 JP2016000616W WO2017056345A1 WO 2017056345 A1 WO2017056345 A1 WO 2017056345A1 JP 2016000616 W JP2016000616 W JP 2016000616W WO 2017056345 A1 WO2017056345 A1 WO 2017056345A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- epitaxial layer
- photoelectric conversion
- layer
- region
- element isolation
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 14
- 239000007787 solid Substances 0.000 title abstract 2
- 238000006243 chemical reaction Methods 0.000 claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000011159 matrix material Substances 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 65
- 239000012535 impurity Substances 0.000 claims description 47
- 238000005036 potential barrier Methods 0.000 claims description 18
- 238000007599 discharging Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 18
- 238000002513 implantation Methods 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
- H01L27/14656—Overflow drain structures
Definitions
- the present disclosure relates to a solid-state imaging device.
- Patent Document 1 also shows an example in which the thickness of the photodiode is 10 ⁇ m.
- an object of the present invention is to suppress performance degradation in a solid-state imaging device having a thick photoelectric conversion region.
- the inventors of the present application have studied the cause of the above performance degradation, and by increasing the thickness of the photoelectric conversion region, the potential barrier of the element isolation region surrounding the photoelectric conversion region is not sufficiently formed in the deep part of the substrate. It was noted that the potential gradient in the depth direction in the photoelectric conversion region was not formed in a desirable shape. In other words, as a result of thickening the photoelectric conversion region, it is difficult to form an appropriate potential gradient and element isolation by a method that simply uses ion implantation using a resist mask, which results in color mixing, sensitivity reduction, and readout failure. We noticed that it is cause.
- a plurality of pixels are arranged in a matrix on a substrate, and each of the plurality of pixels includes a photoelectric conversion region, a photoelectric conversion, and the like.
- An isolation region for separating the regions, and the substrate includes a semiconductor substrate, a first epitaxial layer formed on the semiconductor substrate, and a second epitaxial layer formed on the first epitaxial layer, The photoelectric conversion region and the element isolation region are formed across the first epitaxial layer and the second epitaxial layer.
- the potential barrier of the element isolation region surrounding the photoelectric conversion region is formed regardless of the thickness of the photoelectric conversion region.
- a potential gradient in the photoelectric conversion region can be formed more appropriately. As a result, it is possible to suppress performance degradation such as color mixing, sensitivity degradation, and reading failure.
- FIG. 1 is a diagram schematically illustrating a cross-sectional configuration of an exemplary solid-state imaging device according to an embodiment of the present disclosure.
- FIG. 2 is a diagram showing the impurity concentration of the solid-state imaging device of FIG.
- FIG. 3 is a diagram showing the depth and the concentration of the n-type impurity for the three layers of the semiconductor substrate, the first epitaxial layer, and the second epitaxial layer.
- FIG. 4 is a diagram showing the relationship between the depth and the potential when impurity implantation is performed on the three layers in FIG.
- FIG. 5 is a diagram illustrating a method of manufacturing the solid-state imaging device of FIG. 6 is a diagram illustrating a manufacturing method of the solid-state imaging device of FIG. 1 following FIG. 5.
- FIG. 5 is a diagram
- FIG. 7 is a diagram illustrating a manufacturing method of the solid-state imaging device of FIG. 1 following FIG. 6.
- FIG. 8 is a diagram illustrating a method for manufacturing the solid-state imaging device of FIG. 1 following FIG. 7.
- FIG. 9 is a diagram illustrating a normal solid-state imaging device in which the photoelectric conversion layer has a large thickness.
- FIG. 10 is a diagram illustrating the reason why color mixing occurs in the solid-state imaging device of FIG.
- FIG. 11 is a diagram showing the potential along the line XI-XI in FIG.
- FIG. 12 is a diagram showing the potential along the line XII-XII in FIG.
- FIG. 13 is a diagram illustrating an example of the potential along the line AA in FIG. FIG.
- FIG. 14 is a diagram illustrating an example of the potential along the line AA in FIG.
- FIG. 15 is a diagram illustrating an example of the potential along the line AA in FIG.
- FIG. 16 is a diagram illustrating an example of the potential along the line AA in FIG.
- FIG. 9 is a diagram schematically showing a cross section of the solid-state imaging device 100 in which the photoelectric conversion region is thickened to improve the infrared sensitivity.
- An overflow barrier layer 160 is formed on the silicon substrate 150, and a high resistance epitaxial layer 170 is further formed thereon.
- the high resistance epitaxial layer 170 is provided with a photo sensor 110, a vertical transfer register 120, a channel stop region 140, and the like.
- the overflow barrier layer 160 is formed by performing ion implantation on the silicon substrate 150 before the epitaxial layer 170 is formed.
- the overflow barrier layer 160 includes an overall barrier region 160B and a high concentration barrier region 160A below the vertical transfer register 120. including.
- the epitaxial layer 170 has a thickness of, for example, 10 ⁇ m, thereby improving the sensitivity in the near infrared region.
- FIG. 10 schematically shows a cross section of the solid-state imaging device, and a range corresponding to approximately two pixels (pixel 201 and pixel 202) is shown. Further, a photoelectric conversion region 210 such as a photodiode formed on a semiconductor substrate, and an element isolation region 211 provided between the photoelectric conversion regions 210 and having a potential gradient formed by introducing impurities or the like are shown. .
- the element isolation region 211 has three areas 211a, 211b, and 211c from the shallow side to the deep side.
- FIG. 11 and FIG. 12 show potentials in cross sections of the XI-XI line and the XII-XII line of FIG.
- the horizontal axis indicates the positions corresponding to the pixels 201 and 202 in FIG. 10, and the vertical axis indicates the potential in each one.
- the depth of the XI-XI line in FIG. 10 corresponds to the overflow barrier layer 160 in FIG. 9, and a potential barrier is formed in the element isolation region 211 between the pixels as shown in FIG. .
- the depth of the XII-XII line in FIG. 10 corresponds to the epitaxial layer 170 above the overflow barrier 160 in FIG.
- the potential barrier is not sufficiently formed, and as a result, the pixels are not sufficiently separated from each other, so that the charge is not always held in the pixel.
- the signal charge 220 generated in the deep part of the photoelectric conversion region 210 in the pixel 201 is read out as a signal of the pixel 201 as indicated by an arrow 221 in FIG. And may be read out as a signal of the pixel 202.
- electric charges are read as indicated by an arrow 222, color mixing occurs.
- the potential barrier in the deep area 211 c of the element isolation region 211 can be formed by performing ion implantation or the like on the semiconductor substrate 11 before the epitaxial layer 170 is formed.
- a potential barrier in the shallow area 211a of the element isolation region 211 can be formed by ion implantation after the epitaxial layer 170 is formed.
- the photoelectric conversion region 210 is thick, there is an obstacle in forming a sufficient potential barrier in the intermediate area 211b which is a deep part in the epitaxial layer 170 by a general method such as ion implantation.
- the element isolation region can be formed by embedding an oxide film or the like in the semiconductor layer in addition to ion implantation. However, it is difficult to realize such an element isolation region due to an increase in depth and miniaturization.
- FIG. 13, FIG. 14, FIG. 15 and FIG. 16 show the potential corresponding to the depth in FIG.
- the horizontal axis indicates the depth from the surface, and the vertical axis indicates the potential.
- the solid line indicates the potential of the photoelectric conversion region 210, and corresponds to the AA line in FIG.
- the broken line represents the potential of the element isolation region 211 adjacent to the photoelectric conversion region 210.
- FIG. 1 is a diagram schematically illustrating a cross section of an exemplary solid-state imaging device 10 of the present disclosure.
- the solid-state imaging device 10 is formed using a semiconductor substrate 11 which is a silicon substrate, for example.
- a first conductivity type (here, n-type) first epitaxial layer 12 and a first conductivity type second epitaxial layer 13 are sequentially stacked on the semiconductor substrate 11. It straddles the first epitaxial layer 12 and the second epitaxial layer 13 (in other words, crosses the boundary between the first epitaxial layer 12 and the second epitaxial layer 13, and the first epitaxial layer 12 and the second epitaxial layer 13).
- the photoelectric conversion region 14 and the element isolation region 15 are formed by introducing impurities.
- the photoelectric conversion region 14 includes a photoelectric conversion region first layer 14 a formed in the first epitaxial layer 12 and a photoelectric conversion region second layer 14 b formed in the second epitaxial layer 13.
- the element isolation region 15 includes an element isolation region first layer 15 a formed in the first epitaxial layer 12 and an element isolation region second layer 15 b formed in the second epitaxial layer 13.
- a read gate 17 is formed on the second epitaxial layer 13. Further, an overflow barrier 16 for discharging surplus charges is formed in a region below the photoelectric conversion region 14 in the first epitaxial layer 12.
- the film thickness of the first epitaxial layer 12 is, for example, 3 ⁇ m or more and 10 ⁇ m or less.
- the film thickness of the second epitaxial layer 13 is, for example, 1 ⁇ m or more and 10 ⁇ m or less.
- the resistance value of the first epitaxial layer 12 and the second epitaxial layer 13 is an n-type layer, for example, both are 0.1 ⁇ ⁇ cm or more and 100 ⁇ ⁇ cm or less. Further, the resistance value of the second epitaxial layer 13 is formed to be the same as or smaller than the resistance value of the first epitaxial layer 12.
- the element isolation region 15 forms a sufficiently high potential barrier with respect to the central portion of the photoelectric conversion region 14 over the entire depth direction.
- FIG. 2 shows impurity concentration distributions of the photoelectric conversion region 14, the element isolation region 15, and the like.
- an n-type second epitaxial layer 13 is formed on the n-type first epitaxial layer 12.
- an element isolation region first layer 15a which is a p-type impurity layer is formed.
- an element isolation region second layer 15b which is a p-type impurity layer is formed.
- the portion of the first epitaxial layer 12 and the second epitaxial layer 13 surrounded by the element isolation region 15 may be used as they are, or an n-type impurity such as phosphorus or arsenic may be used. Etc. may be formed.
- An overflow drain 16 that is a p-type impurity layer is formed in the deep portion of the second epitaxial layer 13 below the element isolation region first layer 15a and the photoelectric conversion region first layer 14a.
- a potential gradient capable of transferring charges from the overflow barrier 16 toward the reading unit (upper part of the second epitaxial layer 13) is formed.
- FIG. 3 shows a structure in which the first epitaxial layer 12 is formed on the semiconductor substrate 11 and the second epitaxial layer 13 is further formed thereon. Shows the relationship.
- the horizontal axis is the depth, and the upper surface of the second epitaxial layer 13 is the origin. Accordingly, the second epitaxial layer 13, the first epitaxial layer 12, and the semiconductor substrate 11 are formed from the shallow side.
- four curves (a, b, c and d) having different concentrations of the second epitaxial layer 13 are shown.
- FIG. 4 shows the relationship between the depth and the potential when impurities are implanted into the first epitaxial layer 12 and the second epitaxial layer 13 shown in FIG. 3 to form the photoelectric conversion region 14.
- Impurity implantation conditions concentration, dose, etc.
- the potential profiles differ according to the four levels of the concentration of the second epitaxial layer 13.
- reference numerals a, b, c, and d in FIGS. 3 and 4 correspond to each other. That is, the case of a having the highest P concentration in FIG. 3 corresponds to a having the highest potential value in FIG. The same applies to b, c, and d.
- a desired potential gradient can be formed and the read characteristics can be improved.
- the first epitaxial layer 12 is grown on the semiconductor substrate 11.
- the semiconductor substrate 11 is, for example, a silicon substrate, and the concentration of P as an n-type impurity is 1 ⁇ 10 13 to 1 ⁇ 10 18 cm ⁇ 3 .
- the first epitaxial layer 12 is formed of silicon using, for example, a CVD (Chemical Vapor Deposition) method so that the n-type impurity concentration becomes 1 ⁇ 10 13 to 1 ⁇ 10 16 cm ⁇ 3 .
- an epitaxial layer having an N-type impurity concentration equivalent to that of the semiconductor substrate 11 is provided between the semiconductor substrate 11 and the epitaxial layer 12, for example, with a film thickness of 1 to 6 ⁇ m. It may be provided to the extent (not shown).
- the process of FIG. 6 is performed.
- the overflow barrier 16, the element isolation region first layer 15a, and the photoelectric conversion region first layer 14a are formed in the first epitaxial layer 12.
- a mask is created using a photolithography technique, and impurities are introduced using an ion implantation method.
- B is used as a p-type impurity, and implantation is performed under conditions of an implantation energy of 1000 to 10000 keV and a dose of 1 ⁇ 10 10 to 1 ⁇ 10 13 cm ⁇ 2 .
- B is used as a p-type impurity, and implantation is performed under the conditions of an implantation energy of 50 to 10,000 keV and a dose of 1 ⁇ 10 10 to 1 ⁇ 10 13 cm ⁇ 2 .
- P is used as an n-type impurity
- implantation is performed under conditions of an implantation energy of 100 to 10000 keV and a dose of 1 ⁇ 10 10 to 1 ⁇ 10 13 cm ⁇ 2. Do.
- an impurity contained in the first epitaxial layer 12 is used to perform photoelectric conversion. It is also possible to function as a conversion area.
- a second epitaxial layer 13 is formed on the first epitaxial layer 12. This may be formed in the same manner as the first epitaxial layer 12. However, it is desirable that the impurity concentration of the second epitaxial layer 13 is higher than the impurity concentration of the first epitaxial layer 12.
- 1 ⁇ 10 10 to 1 ⁇ 10 13 cm ⁇ 3 is set.
- an element isolation region second layer 15 b and a photoelectric conversion region second layer 14 b are formed in the second epitaxial layer 13. These are formed by using, for example, a photolithography technique and an ion implantation technique in the same manner as in FIG.
- B is used as a p-type impurity, and implantation is performed under conditions of an implantation energy of 50 to 10000 keV and a dose of 1 ⁇ 10 10 to 1 ⁇ 10 13 cm ⁇ 2 .
- P is used as an n-type impurity, implantation is performed under conditions of an implantation energy of 100 to 10000 keV and a dose of 1 ⁇ 10 10 to 1 ⁇ 10 13 cm ⁇ 2.
- the element isolation region second layer 15 b is connected to the element isolation region second layer 15 b to form the element isolation region 15, and in a range straddling the first epitaxial layer 12 and the second epitaxial layer 13.
- An element isolation region 15 is provided.
- region 14 is comprised by the photoelectric conversion area
- a read region (not shown) is formed on the second epitaxial layer 13, and a read gate 17 is formed on the second epitaxial layer 13.
- a relatively thin epitaxial layer is formed, and an element isolation region and a photoelectric conversion region are formed in the epitaxial layer by ion implantation. Since the epitaxial layer is thin, ion implantation can be performed easily. By repeating such steps, the epitaxial layers are stacked, and the element isolation region and the photoelectric conversion region of the portion formed in each epitaxial layer are made continuous in the depth direction.
- the element isolation region 15 constituting the potential barrier surrounding the photoelectric conversion region 14 can be easily formed over the entire depth direction. it can.
- a desirable potential gradient can be configured by setting the impurity concentration of each epitaxial layer and / or photoelectric conversion region.
- the first and second epitaxial layers are formed.
- the present invention is not limited to this, and three or more epitaxial layers may be formed.
- a part of the element isolation region and a part of the photoelectric conversion region are formed in each epitaxial layer, and the element isolation region first and the photoelectric conversion region are configured to be continuous with the stacked epitaxial layers.
- the element isolation region can be reliably formed even when the photoelectric conversion region becomes deeper or becomes finer.
- the impurity concentration in the photoelectric conversion region (photoelectric conversion region first layer, etc.) of the portion provided in each epitaxial layer is the epitaxial layer adjacent to the deeper side. It is desirable that the impurity concentration in the photoelectric conversion region of the portion provided in the substrate is the same as or higher than that.
- the impurity concentration of the photoelectric conversion region of each part is determined by the impurity concentration of the corresponding epitaxial layer itself and the impurity concentration introduced by ion implantation or the like (when introduction is performed). Therefore, it is desirable to increase the impurity concentration in the epitaxial layer closer to the surface of the substrate, but it is not essential.
- the element isolation region 15 is realized by a potential barrier by impurity implantation in this embodiment.
- the present invention is not limited to this.
- the pixels may be physically separated by embedding an oxide film, a metal film, or the like in the epitaxial layer.
- Such an element isolation region can also be formed finely and deeply by forming the device isolation region so as to be divided into a plurality of layers as in the present disclosure.
- the surface irradiation type imaging device in which light is incident from the side on which the wiring layer is formed has been described.
- the present invention is not limited to this, and a back-illuminated imaging device that receives light from the side opposite to the surface on which the wiring layer is formed may be used.
- the solid-state imaging device of the present disclosure is useful as, for example, a solid-state imaging device with improved infrared sensitivity and a method for manufacturing the solid-state imaging device because color mixing and readout failure are unlikely to occur even when the photoelectric conversion region is thick.
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
基板上に複数の画素が行列状に配列された固体撮像装置(10)において、複数の画素のそれぞれは、光電変換領域(14)と、光電変換領域(14)の間を分離する素子分離領域(15)とを備える。基板は、半導体基板(11)と、半導体基板上に形成された第1のエピタキシャル層(12)と、第1のエピタキシャル層(12)上に形成された第2のエピタキシャル層(13)とを含む。光電変換領域(14)及び素子分離領域(15)は、第1のエピタキシャル層(12)及び第2のエピタキシャル層(13)に跨がって形成されている。
Description
本開示は、固体撮像装置に関する。
近年、赤外感度を向上したイメージセンサが多く提案されている。例えば、シリコン基板を用いたイメージセンサの場合、シリコンは赤外線の吸収係数が小さいので、赤外感度を向上するために、光電変換を行うフォトダイオードの厚さを大きく(例えば3μm以上に)した装置が提案されている。具体例として、特許文献1では、フォトダイオードの厚さが10μmの例も示されている。
しかしながら、前記のような光電変換領域を厚くした固体撮像装置において、画素間の混色増加、感度の低下、読み出し不良等の性能低下が発生する。
このことに鑑みて、本発明の目的は厚い光電変換領域を有する固体撮像装置において、性能低下を抑制することである。
本願発明者らは上記のような性能低下の原因を検討し、光電変換領域を厚くしたことにより、光電変換領域を囲む素子分離領域のポテンシャルバリアが基板の深い部分には十分形成されていないこと、光電変換領域における深さ方向の電位勾配が望ましい形に形成されていないことに注目した。つまり、光電変換領域を厚くした結果、レジストマスクを使用したイオン注入等を単純に用いる方法では適切な電位勾配及び素子分離の形成が困難となっており、このことが混色、感度低下及び読み出し不良等の原因となっていることに注目した。
そこで、前記の目的を達成するために、本開示に係る第1の固体撮像装置は、基板上に複数の画素が行列状に配列され、複数の画素のそれぞれは、光電変換領域と、光電変換領域の間を分離する素子分離領域とを備え、基板は、半導体基板と、半導体基板上に形成された第1のエピタキシャル層と、第1のエピタキシャル層上に形成された第2のエピタキシャル層とを含み、光電変換領域及び素子分離領域は、第1のエピタキシャル層及び第2のエピタキシャル層に跨がって形成されている。
本発明によると、複数のエピタキシャル層に跨がって光電変換領域及び素子分離領域を形成することにより、光電変換領域の厚さに関わらず、光電変換領域を囲む素子分離領域のポテンシャルバリアを形成し、また、光電変換領域の電位勾配をより適切に形成することができる。これにより、混色、感度低下、読み出し不良等の性能低下を抑制できる。
以下、本開示の固体撮像装置について、図面を参照して説明する。初めに、厚い光電変換領域を有する固体撮像装置において、混色、感度低下、読み出し不良等が生じる原因について説明する。
図9は、赤外感度を向上するために光電変換領域を厚くした固体撮像装置100の断面を模式的に示す図である。シリコン基板150上にオーバーフローバリア層160が形成され、その更に上に高抵抗エピタキシャル層170が形成されている。高抵抗エピタキシャル層170には、フォトセンサ110、垂直転送レジスタ120、チャネルストップ領域140等が設けられている。オーバーフローバリア層160は、シリコン基板150に対し、エピタキシャル層170形成前にイオン注入を行って形成したものであり、全体的なバリア領域160Bと、垂直転送レジスタ120の下方の高濃度バリア領域160Aとを含む。
固体撮像装置100において、エピタキシャル層170は例えば10μmの厚さがあり、このことによって近赤外線領域の感度向上を図っている。
このような固体撮像装置において、垂直転送レジスタ120とオーバーフローバリア層160との間において、素子分離のためのポテンシャルバリアが形成されていない領域が存在する。この領域の近傍で光電変換により電荷が生じると、電荷が隣接する画素に漏れて、画素間の混色が発生してしまう。
これについて、図10を参照して更に説明する。図10は、固体撮像装置の断面をより模式的に示すものであり、概ね画素2つ(画素201及び画素202)に対応する範囲が示されている。また、半導体基板上に形成されたフォトダイオード等の光電変換領域210と、光電変換領域210同士の間に設けられて不純物の導入等によりポテンシャル勾配を形成した素子分離領域211とが示されている。素子分離領域211は、浅い側から深い側に211a、211b及び211cの3つの区域を有する。
次に、図11及び図12は、図10のXI-XI線及びXII-XII線の断面におけるポテンシャルを示す。横軸は図10の画素201及び画素202に対応する位置を示し、縦軸は各一におけるポテンシャルを示している。図10のXI-XI線の深さは、図9におけるオーバーフローバリア層160に対応し、図11に示す通り画素間の素子分離領域211にポテンシャルバリアが形成されて、画素間が分離されている。
従って、この深さであれば、電荷を画素内に保持する作用が働く。これに対し、図10のXII-XII線の深さは、図10におけるオーバーフローバリア160よりも上方のエピタキシャル層170に対応する。この深さでは、図12に示す通りポテンシャルバリアが十分に形成されておらず、結果として画素間が十分に分離されていないので、電荷が画素内に保持されるとは限らない。この結果、画素201における光電変換領域210の深部にて発生した信号電荷220は、図10の矢印221に示すように画素201の信号として読み出される他に、矢印222に示すように隣接する画素202に流れ込み、画素202の信号として読み出される可能性がある。矢印222のように電荷が読み出された場合、混色が発生する。
ここで、図10に示す通り、素子分離領域211の深い区域211cのポテンシャルバリアは、エピタキシャル層170の形成前に半導体基板11にイオン注入等を行うことによって形成することができる。また、エピタキシャル層170を形成した後のイオン注入等により、素子分離領域211の浅い区域211aのポテンシャルバリアを形成することもできる。しかしながら、光電変換領域210が厚い場合、イオン注入等の一般的な方法では、エピタキシャル層170における深部となる中間の区域211bにおいて十分なポテンシャルバリアを形成することには障害がある。つまり、より深くイオン注入を行うためには注入エネルギーを高める必要があり、これに伴って注入の際のマスク層も厚くする必要がある。しかしながら、画素の微細化が進行し、十分に厚く且つ微細なマスクを形成することは難しくなっている。
尚、素子分離領域は、イオン注入の他に、半導体層に酸化膜等を埋め込むことにより形成することもできる。しかしながら、このような素子分離領域についても、深さの増加及び微細化により実現は困難になっている。
次に、半導体装置100における赤外感度低下と読み出し不良について説明する。
図13、図14、図15及び図16は、図10における深さに対応するポテンシャルを示す。横軸は表面からの深さ、縦軸はポテンシャルを示しており、実線が光電変換領域210のポテンシャルであって、図10のA-A線に対応する。尚、破線は光電変換領域210に隣接する素子分離領域211のポテンシャルである。
光電変換領域210の深部にて発生した信号電荷を読み出すためには、図13のように、深部から読出部側(浅い側)に向かって滑らかに電位勾配が形成されていることが望ましい。これに対し、図14に示すように、基板側(深い側)に向かって低下する電位勾配が形成されてしまうと、電荷の一部を読み出すことができず、感度が低下する。また、図15のように深部側から浅い側への電位勾配が小さいと、読出部側への電荷転送が困難になり、読み出し特性が悪化する。
ここで、図16に示すように、読出部側に向かって積極的に電位勾配を設けるために、読み出し側の電位を深くすることが考えられる。しかしながら、表面付近において読み出しのために越えるべきバリアが高くなるので、読み出し特性が悪化する。
光電変換領域の厚さが大きくなると、望ましい電位勾配を形成することが難しくなり、結果として、読み出し特性の不良が発生しやすくなる。
(固体撮像装置)
以上のことに対応する本開示の技術について、以下に説明する。図1は、本開示の例示的固体撮像装置10の断面を模式的に示す図である。
以上のことに対応する本開示の技術について、以下に説明する。図1は、本開示の例示的固体撮像装置10の断面を模式的に示す図である。
図1に示す通り、固体撮像装置10は、例えばシリコン基板である半導体基板11を用いて形成されている。半導体基板11上には第1導電形(ここではn型)の第1のエピタキシャル層12及び第1導電型の第2のエピタキシャル層13が順次積層されている。第1のエピタキシャル層12及び第2のエピタキシャル層13に跨がって(言い換えると、第1のエピタキシャル層12と第2のエピタキシャル層13との境界を横切り、第1のエピタキシャル層12と第2のエピタキシャル層13とに連続して)、不純物の導入により、光電変換領域14と、素子分離領域15とが形成されている。光電変換領域14は、第1のエピタキシャル層12に形成された光電変換領域第1層14aと、第2のエピタキシャル層13に形成された光電変換領域第2層14bとを有する。同様に、素子分離領域15は、第1のエピタキシャル層12に形成された素子分離領域第1層15aと、第2のエピタキシャル層13に形成された素子分離領域第2層15bとを有する。
また、第2のエピタキシャル層13上には、読み出しゲート17が形成されている。更に、第1のエピタキシャル層12中における光電変換領域14の下方の領域に、余剰電荷を排出するためのオーバーフローバリア16が形成されている。
ここで、第1のエピタキシャル層12の膜厚は、例えば3μm以上で且つ10μm以下である。また、第2のエピタキシャル層13の膜厚は、例えば1μm以上で且つ10μm以下である。第1のエピタキシャル層12及び第2のエピタキシャル層13は、その抵抗値がn型層の場合に例えばいずれも0.1Ω・cm以上で且つ100Ω・cm以下である。また、第2のエピタキシャル層13の抵抗値は、第1のエピタキシャル層12の抵抗値と同じであるか、それよりも小さくなるように形成されている。
また、素子分離領域15は、その深さ方向の全体に亘って、光電変換領域14の中央部に対して十分に高いポテンシャルバリアを形成している。これに関し、図2には、光電変換領域14、素子分離領域15等の不純物濃度分布を示している。
具体的に、図2において、n型の第1のエピタキシャル層12上に、n型の第2のエピタキシャル層13が形成されている。第1のエピタキシャル層12には、p型不純物層である素子分離領域第1層15aが形成されている。また、第2のエピタキシャル層13には、p型不純物層である素子分離領域第2層15bが形成されている。光電変換領域14については、素子分離領域15に囲まれた部分の第1のエピタキシャル層12及び第2のエピタキシャル層13をそのまま利用するのであっても良いし、n型の不純物、例えばリン、ヒ素等を導入して形成されていても良い。
以上のように、光電変換領域14が厚くなった場合にも、その深さ方向の全体に亘って光電変換領域14の周囲にポテンシャルバリアを有する素子分離領域15を設けることにより、混色を抑制することができる。
尚、第2のエピタキシャル層13の深部には、素子分離領域第1層15a及び光電変換領域第1層14aの下方に、p型不純物層であるオーバーフロードレイン16が形成されている。
また、第2のエピタキシャル層13の抵抗値の調整と不純物注入により、オーバーフローバリア16から読出部(第2のエピタキシャル層13の上部)に向かって電荷を転送可能なポテンシャル勾配が形成されている。
これについて、図3及び図4を参照して説明する。
図3は、半導体基板11上に第1のエピタキシャル層12が形成され、更にその上に第2のエピタキシャル層13が形成された構造について、深さとn型不純物であるリン(P)の濃度との関係を示している。横軸が深さであって、第2のエピタキシャル層13の上面を原点とする。従って、浅い側から第2のエピタキシャル層13、第1のエピタキシャル層12、半導体基板11となる。ここでは、第2のエピタキシャル層13の濃度が異なる4つの曲線(a、b、c及びd)を示している。
また、図4は、図3に示した第1のエピタキシャル層12及び第2のエピタキシャル層13に対して不純物注入を行い、光電変換領域14を形成した際の深さとポテンシャルとの関係を示す。不純物注入の条件(濃度、ドーズ量等)は一定であるが、第2のエピタキシャル層13の濃度の4水準に対応して、ポテンシャルのプロファイルが異なっている。ここで、図3及び図4のa、b、c及びdの符号が対応する。つまり、図3において最もP濃度の高いaの場合が、図4において最もポテンシャルの値の大きいaに対応している。b、c、dについてもそれぞれ同様である。このように、例えば2つのエピタキシャル層の不純物濃度を調整することにより、望ましいポテンシャル勾配を形成して、読み出し特性を改善することができる。
これにより、望ましい読み出し特性を実現することができる。
(固体撮像装置の製造方法)
次に、固体撮像装置10の製造方法について、図5~図8を参照して説明する。
次に、固体撮像装置10の製造方法について、図5~図8を参照して説明する。
初めに、図5に示すように、半導体基板11上に、第1のエピタキシャル層12を成長させる。半導体基板11は、例えばシリコン基板であって、n型不純物としてのPの濃度が1×1013~1×1018cm-3である。また、第1のエピタキシャル層12は、例えば、CVD(Chemical Vapor Deposition)法を用い、n型不純物濃度が1×1013~1×1016cm-3となるようにシリコンにより形成する。
ここで、半導体基板11の濃度ムラの影響を抑制するために、半導体基板11とエピタキシャル層12との間に、半導体基板11と同等のN型不純物濃度を有するエピタキシャル層を例えば膜厚1~6μm程度に設けても良い(図示はしていない)。
次に、図6の工程を行う。まず、第1のエピタキシャル層12内に、オーバーフローバリア16、素子分離領域第1層15a及び光電変換領域第1層14aを形成する。このためには、例えば、フォトリソグラフィー技術を利用してマスクを作成し、イオン注入法を利用して不純物を導入する。
オーバーフローバリア16を形成するには、例えば、p型不純物としてBを用い、注入エネルギー1000~10000keVで且つドーズ量1×1010~1×1013cm-2の条件により注入を行う。素子分離領域第1層15aを形成するには、p型不純物としてBを用い、注入エネルギー50~10000keVで且つドーズ量1×1010~1×1013cm-2の条件により注入を行う。同様に、光電変換領域第1層14aを形成するには、n型不純物としてPを用い、注入エネルギー100~10000keVで且つドーズ量1×1010~1×1013cm-2の条件により注入を行う。但し、n型不純物としてPの代わりにAsを注入しても良いし、光電変換領域第1層14aのための不純物注入は行わず、第1のエピタキシャル層12が含有する不純物を利用して光電変換領域として機能させることも可能である。
次に、図7に示すように、第1のエピタキシャル層12上に第2のエピタキシャル層13を形成する。これは、第1のエピタキシャル層12と同様に形成すれば良い。但し、第2のエピタキシャル層13の不純物濃度は、第1のエピタキシャル層12の不純物濃度よりも高くすることが望ましい。ここでは、例えば1×1010~1×1013cm-3とする。
次に、図8に示すように、第2のエピタキシャル層13に素子分離領域第2層15b及び光電変換領域第2層14bを形成する。これらは、図6の項程と同様に、例えばフォトリソグラフィー技術及びイオン注入技術を用いて形成する。
素子分離領域第2層15bを形成するには、例えばp型不純物としてBを用い、注入エネルギー50~10000keVで且つドーズ量1×1010~1×1013cm-2の条件により注入を行う。同様に、光電変換領域第2層14bを形成するには、n型不純物としてPを用い、注入エネルギー100~10000keVで且つドーズ量1×1010~1×1013cm-2の条件により注入を行う。
但し、n型不純物としてPの代わりにAsを注入しても良いし、光電変換領域第2層114bのための不純物注入は行わず、第2のエピタキシャル層13が含有する不純物を利用して光電変換領域として機能させることも可能である。
この際、素子分離領域第2層15bを素子分離領域第2層15bと接続させて素子分離領域15を構成し、第1のエピタキシャル層12と第2のエピタキシャル層13とに跨がる範囲に素子分離領域15が設けられるようにする。また、光電変換領域第2層14bと光電変換領域第1層14aとにより、光電変換領域14を構成する。
この後、第2のエピタキシャル層13上部に読み出し領域(図示せず)を形成し、更に、第2のエピタキシャル層13上に読み出しゲート17を形成する。
このように、本実施形態の固体撮像装置の製造方法によると、比較的薄いエピタキシャル層を形成し、当該エピタキシャル層に素子分離領域及び光電変換領域をイオン注入により形成する。エピタキシャル層が薄いので、イオン注入を容易に行うことができる。このような工程を繰り返し、エピタキシャル層を積層して、各エピタキシャル層に形成した部分の素子分離領域及び光電変換領域を深さ方向に連続させる。
このような製造方法を用いると、光電変換領域14が深くなっても、その深さ方向の全体に亘って光電変換領域14を囲むポテンシャルバリアを構成する素子分離領域15を容易に形成することができる。また、各エピタキシャル層及び/又は光電変換領域の不純物濃度を設定することにより、望ましいポテンシャル勾配を構成することができる。
尚、本実施形態では第1及び第2の2層のエピタキシャル層を形成したが、これには限らず、3層以上のエピタキシャル層を形成しても良い。この場合、各エピタキシャル層に素子分離領域の一部及び光電変換領域の一部を形成し、積層されたエピタキシャル層に連続するように素子分離領域第及び光電変換領域を構成する。このようにすると、光電変換領域が更に深くなった場合、更に微細化した場合等にも、確実に素子分離領域を形成することができる。
尚、このように3層以上のエピタキシャル層を設ける場合も、各エピタキシャル層に設けられた部分の光電変換領域(光電変換領域第1層等)の不純物濃度は、より深い側に隣接するエピタキシャル層に設けられた部分の光電変換領域の不純物濃度と同じであるか、又は、より高濃度であるようにするのが望ましい。それぞれの部分の光電変換領域の不純物濃度は、対応するエピタキシャル層自体の不純物濃度と、イオン注入等により導入された不純物濃度(導入を行う場合)とによって決定される。従って、基板の表面に近い側のエピタキシャル層ほど不純物濃度を高くするのは望ましい構成であるが、必須ではない。
また、素子分離領域15について、本実施形態では不純物注入によるポテンシャルバリアにより実現している。しかしながら、これには限らず、例えば、エピタキシャル層に対して酸化膜、金属膜等を埋め込むことにより物理的に画素間を分離しても良い。このような素子分離領域についても、本開示のように複数層に分けて積層するように形成することで、微細に且つ深く形成することが容易になる。
また、以上では、配線層を形成した面の側から光が入射する表面照射型の撮像装置として説明した。しかしながら、これには限られず、配線層を形成した面とは反対側から光を入射する裏面照射型の撮像装置であっても良い。
本開示の固体撮像装置は、光電変換領域が厚くなっても混色及び読み出し不良を生じにくいので、例えば赤外感度を向上した固体撮像装置及びその製造方法として有用である。
10 固体撮像装置
11 半導体基板
12 第1のエピタキシャル層
13 第2のエピタキシャル層
14 光電変換領域
14a 光電変換領域第1層
14b 光電変換領域第2層
15 素子分離領域
15a 素子分離領域第1層
15b 素子分離領域第2層
16 オーバーフロードレイン
17 読み出しゲート
11 半導体基板
12 第1のエピタキシャル層
13 第2のエピタキシャル層
14 光電変換領域
14a 光電変換領域第1層
14b 光電変換領域第2層
15 素子分離領域
15a 素子分離領域第1層
15b 素子分離領域第2層
16 オーバーフロードレイン
17 読み出しゲート
Claims (9)
- 基板上に複数の画素が行列状に配列され、
前記複数の画素のそれぞれは、光電変換領域と、前記光電変換領域の間を分離する素子分離領域とを備え、
前記基板は、半導体基板と、前記半導体基板上に形成された第1のエピタキシャル層と、前記第1のエピタキシャル層上に形成された第2のエピタキシャル層とを含み、
前記光電変換領域及び前記素子分離領域は、前記第1のエピタキシャル層及び前記第2のエピタキシャル層に跨がって形成されていることを特徴とする固体撮像装置。 - 請求項1の固体撮像装置において、
前記素子分離領域は、前記第1のエピタキシャル層及び前記第2のエピタキシャル層に不純物が導入された領域であり、前記素子分離領域の深さ方向の全体に亘って、当該素子分離領域に隣接する前記光電変換領域よりも高いポテンシャルバリアを有することを特徴とする固体撮像装置。 - 請求項1又は2の固体撮像装置において、
前記第2のエピタキシャル層に設けられた部分前記光電変換領域の不純物濃度は、前記第1のエピタキシャル層に設けられた部分の前記光電変換領域の不純物濃度以上であることを特徴とする固体撮像装置。 - 請求項1~3のいずれか1つの固体撮像装置において、
前記光電変換領域から電荷を読み出すための読出部と、
前記読出部を制御するための読出電極とを備え、
前記読出部のポテンシャルバリアは、前記素子分離領域のポテンシャルバリアよりも低いことを特徴とする固体撮像装置。 - 請求項1~4のいずれか1つの固体撮像装置において、
前記光電変換領域に発生した過剰電荷を排出するためのドレイン部を備え、
前記ドレイン部のポテンシャルバリアは、前記素子分離領域のポテンシャルバリアよりも低いことを特徴とする固体撮像装置。 - 請求項1~5のいずれか1つの固体撮像装置において、
前記第1のエピタキシャル層と前記第2のエピタキシャル層との間に少なくとも1つの他のエピタキシャル層を更に備え、
前記光電変換領域及び前記素子分離領域は、前記他のエピタキシャル層にも形成され、
前記少なくとも1つの他のエピタキシャル層及び前記第2のエピタキシャル層に設けられた部分の前記光電変換領域の不純物濃度は、それぞれ、前記基板の深い側に隣接する前記他のエピタキシャル層の1つ又は前記第1のエピタキシャル層に設けられた部分の前記光電変換領域の不純物濃度以上であることを特徴とする固体撮像装置。 - 半導体基板上に、第1のエピタキシャル層を形成する工程と、
前記第1のエピタキシャル層に、光電変換領域第1層及び前記光電変換領域第1層を囲む素子分離領域第1層を形成する工程と、
前記光電変換領域第1層及び前記素子分離領域第1層を覆うように、前記第1のエピタキシャル層上に第2のエピタキシャル層を形成する工程と、
前記第2のエピタキシャル層に、前記光電変換領域第1層上に連続する光電変換領域第2層を形成すると共に、前記素子分離領域第1層上に連続する素子分離領域第2層を形成する工程とを備え、
前記光電変換領域第1層及び前記光電変換領域第2層によって、前記第1のエピタキシャル層及び前記第2のエピタキシャル層に跨がる光電変換領域が構成され、
前記素子分離領域第1層及び前記素子分離領域第2層によって、前記第1のエピタキシャル層及び前記第2のエピタキシャル層に跨がる素子分離領域が構成されることを特徴とする固体撮像装置の製造方法。 - 請求項7の固体撮像装置の製造方法において、
前記素子分離領域第1層及び前記素子分離領域第2層は、前記第1のエピタキシャル層及び前記第2のエピタキシャル層に不純物を導入することにより形成し、前記素子分離領域の深さ方向の全体に亘って、当該素子分離領域に隣接する前記光電変換領域よりもポテンシャルバリアを高くすることを特徴とする固体撮像装置の製造方法。 - 請求項7又は8の固体撮像装置の製造方法において、
前記光電変換領域第2層の不純物濃度を、前記光電変換領域第1層の不純物濃度よりも高くすることを特徴とする固体撮像装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017542673A JP6871164B2 (ja) | 2015-09-30 | 2016-02-05 | 固体撮像装置及びその製造方法 |
US15/940,822 US10707246B2 (en) | 2015-09-30 | 2018-03-29 | Solid state imaging device and method for manufacturing same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-192929 | 2015-09-30 | ||
JP2015192929 | 2015-09-30 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US15/940,822 Continuation US10707246B2 (en) | 2015-09-30 | 2018-03-29 | Solid state imaging device and method for manufacturing same |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2017056345A1 true WO2017056345A1 (ja) | 2017-04-06 |
Family
ID=58422820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/000616 WO2017056345A1 (ja) | 2015-09-30 | 2016-02-05 | 固体撮像装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10707246B2 (ja) |
JP (1) | JP6871164B2 (ja) |
WO (1) | WO2017056345A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019029437A (ja) * | 2017-07-27 | 2019-02-21 | キヤノン株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び撮像装置 |
US20210375964A1 (en) * | 2019-02-28 | 2021-12-02 | Samsung Electronics Co., Ltd. | Image sensor |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210053599A (ko) * | 2019-11-04 | 2021-05-12 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 및 그 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150848A (ja) * | 1998-11-09 | 2000-05-30 | Toshiba Corp | 固体撮像装置 |
JP2006134915A (ja) * | 2004-11-02 | 2006-05-25 | Sony Corp | 半導体基板、固体撮像装置および固体撮像装置の製造方法 |
JP2010225769A (ja) * | 2009-03-23 | 2010-10-07 | Fujifilm Corp | 固体撮像素子及び撮像装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060191A (ja) | 2001-08-17 | 2003-02-28 | Sony Corp | 固体撮像素子及びその製造方法 |
JP5151371B2 (ja) * | 2007-09-28 | 2013-02-27 | ソニー株式会社 | 固体撮像装置並びにカメラ |
-
2016
- 2016-02-05 WO PCT/JP2016/000616 patent/WO2017056345A1/ja active Application Filing
- 2016-02-05 JP JP2017542673A patent/JP6871164B2/ja active Active
-
2018
- 2018-03-29 US US15/940,822 patent/US10707246B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150848A (ja) * | 1998-11-09 | 2000-05-30 | Toshiba Corp | 固体撮像装置 |
JP2006134915A (ja) * | 2004-11-02 | 2006-05-25 | Sony Corp | 半導体基板、固体撮像装置および固体撮像装置の製造方法 |
JP2010225769A (ja) * | 2009-03-23 | 2010-10-07 | Fujifilm Corp | 固体撮像素子及び撮像装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019029437A (ja) * | 2017-07-27 | 2019-02-21 | キヤノン株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び撮像装置 |
JP7039205B2 (ja) | 2017-07-27 | 2022-03-22 | キヤノン株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び撮像装置 |
US20210375964A1 (en) * | 2019-02-28 | 2021-12-02 | Samsung Electronics Co., Ltd. | Image sensor |
US20230253430A1 (en) * | 2019-02-28 | 2023-08-10 | Samsung Electronics Co., Ltd. | Image sensor |
US11843016B2 (en) * | 2019-02-28 | 2023-12-12 | Samsung Electronics Co., Ltd. | Image sensor |
US12094907B2 (en) * | 2019-02-28 | 2024-09-17 | Samsung Electronics Co., Ltd. | Image sensor |
Also Published As
Publication number | Publication date |
---|---|
US20180219036A1 (en) | 2018-08-02 |
US10707246B2 (en) | 2020-07-07 |
JPWO2017056345A1 (ja) | 2018-07-19 |
JP6871164B2 (ja) | 2021-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5537523B2 (ja) | 固体撮像装置 | |
US7154137B2 (en) | Image sensor and pixel having a non-convex photodiode | |
WO2015174296A1 (ja) | 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 | |
US20100314667A1 (en) | Cmos pixel with dual-element transfer gate | |
JP2011114302A (ja) | 半導体素子の製造方法及び半導体素子、並びに固体撮像素子及び固体撮像装置 | |
US11502120B2 (en) | Negatively biased isolation structures for pixel devices | |
US10707246B2 (en) | Solid state imaging device and method for manufacturing same | |
US9887231B2 (en) | Solid-state imaging device and method of manufacturing the device | |
TWI692858B (zh) | 固體攝像裝置 | |
TWI464867B (zh) | 固態影像拾取器件及其製造方法,以及影像拾取裝置 | |
JP6399301B2 (ja) | 固体撮像装置およびその製造方法 | |
KR102153147B1 (ko) | 이미지 센서 및 그 제조 방법 | |
US20120329201A1 (en) | Method for manufacturing solid-state imaging device | |
JP6007524B2 (ja) | 固体撮像装置 | |
JP2012253224A (ja) | 固体撮像装置およびその製造方法 | |
JP2011146516A (ja) | 固体撮像素子、撮像装置、固体撮像素子の製造方法 | |
JP4696596B2 (ja) | 撮像素子及び撮像素子の製造方法 | |
JP4882207B2 (ja) | 固体撮像素子 | |
US20160064441A1 (en) | Solid imaging device | |
WO2011155182A1 (ja) | 固体撮像素子 | |
JP5035452B2 (ja) | 固体撮像装置 | |
JP5056928B2 (ja) | 固体撮像素子及びその製造方法 | |
TW202407988A (zh) | 雙深度接面結構及製程方法 | |
JP2005327835A (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
JP2012023205A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16850532 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2017542673 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 16850532 Country of ref document: EP Kind code of ref document: A1 |