CN113990947A - 基于埋栅结构的多沟道GaN高电子迁移率晶体管及其制作方法 - Google Patents
基于埋栅结构的多沟道GaN高电子迁移率晶体管及其制作方法 Download PDFInfo
- Publication number
- CN113990947A CN113990947A CN202111270972.9A CN202111270972A CN113990947A CN 113990947 A CN113990947 A CN 113990947A CN 202111270972 A CN202111270972 A CN 202111270972A CN 113990947 A CN113990947 A CN 113990947A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- channel
- heterojunction
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 63
- 239000002184 metal Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 43
- 238000002161 passivation Methods 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 17
- 238000009616 inductively coupled plasma Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 15
- 229910004541 SiN Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910052681 coesite Inorganic materials 0.000 claims description 9
- 229910052906 cristobalite Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229910052594 sapphire Inorganic materials 0.000 claims description 9
- 239000010980 sapphire Substances 0.000 claims description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 9
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 229910052682 stishovite Inorganic materials 0.000 claims description 9
- 229910052905 tridymite Inorganic materials 0.000 claims description 9
- 238000005566 electron beam evaporation Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- -1 InAlN Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 229910017083 AlN Inorganic materials 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 238000003780 insertion Methods 0.000 claims 2
- 230000037431 insertion Effects 0.000 claims 2
- 238000000137 annealing Methods 0.000 description 13
- 238000001020 plasma etching Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 230000005533 two-dimensional electron gas Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910003465 moissanite Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种基于埋栅结构的多沟道GaN基高电子迁移率晶体管，主要解决现有AlGaN/GaN高电子迁移率晶体管栅控能力弱，线性度差，输出电流小的问题，其自下而上包括衬底、缓冲层、GaN基异质结层、GaN帽层、钝化层，GaN基多沟道异质结层及GaN帽层的两侧为源漏极，源漏之间为栅极，每个异质结由本征GaN层(31)、AlN插入层(32)、势垒层(33)堆叠组成，栅极包括多个埋栅(81)和位于钝化层上方的金属场板(82)，每个埋栅贯穿GaN异质结沟道层、GaN帽层及钝化层，上端与金属场板连接，构成多个三栅极结构。本发明提高了晶体管的栅控能力、线性度及输出电流，可用作大功率微波射频器件。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种多沟道GaN高电子迁移率晶体管，可用作大功率微波射频器件。
背景技术
GaN作为一种宽禁带半导体材料，以其所具有的宽带隙、高击穿电场、高电子饱和速度、抗辐射、强极化效应及其在异质结界面处产生的高浓度二维电子气的特性，使得GaN及三族氮化物体系广受关注。其中GaN基高电子迁移率晶体管HEMT凭借其高浓度二维电子气与高电子迁移率的优势，使其在大功率微波射频领域具有广阔的应用前景。
目前AlGaN/GaN高电子迁移率晶体管HEMT已成为高频大功率应用方面的主流，显示出其得天独厚的优势。为进一步优化其器件性能，提高其功率特性与频率特性，获得更大电流、更高功率、更低功耗、更好线性度的射频器件，需要从材料、器件结构及工艺方面进行优化，尽可能减小器件寄生参数，提高器件射频性能。在材料方面需要选用新型异质结结构，多沟道结构，降低材料面电阻。在器件结构方面需要优化栅极结构，提高器件栅控能力及稳定性，满足应用需求。
传统的单沟道异质结主要采用单个GaN基异质结形成单个导电沟道，其包括：AlGaN/GaN、InAlN/GaN、InAlGaN/GaN和AlN/GaN。图1给出了采用单个AlGaN/GaN异质结的GaN基高电子迁移率晶体管器件结构。其自上而下包括衬底、GaN缓冲层、本征GaN层、AlGaN势垒层、GaN帽层及钝化层，GaN帽层上方设置源极和漏极，在靠近所述源极一侧的GaN帽层上设置T形栅极。该器件由于采用单个AlGaN/GaN异质结难以获得高浓度二维电子气，同时T形栅极稳定性差，高频信号下的线性度低，不能满足大功率、高频、高线性度的微波射频应用需求。
为了满足大功率、高频率、高效的射频需求，就要求异质结结构拥有更高的二维电子气浓度和更高的电子迁移率。目前主要采用以下两种方案：
一是在AlGaN/GaN异质结中设置AlN插入层，以助于增强极化效应，提高单个二维电子气沟道中电子输运能力。但是采用单个AlGaN/AlN/GaN异质结沟道对器件性能改善效果有限，依然不能满足高线性度的应用需求。
二是采用多个AlGaN/GaN异质结堆叠的方式，获得多沟道AlGaN/GaN异质结。多沟道的AlGaN/GaN异质结与传统单沟道异质结相比，可获得更高浓度的二维电子气，更小的材料方阻及更好的射频条件下的线性度，更适合应用于微波射频器件。但是，由于多沟道AlGaN/GaN异质存在多个二维电子气沟道，使得欧姆电极与下方沟道中的二维电子气难以形成良好的接触，导致源漏区欧姆接触电阻高，且器件难以有效关断，导致T形栅结构器件的栅控能力进一步弱化，不能满足GaN基高电子迁移率晶体管在大功率微波射频方面的应用需求。
发明内容
本发明的目的在于针对上述现有技术的不足，提出一种基于埋栅结构的多沟道GaN高电子迁移率晶体管及其制作方法，以增强多沟道GaN基高电子迁移率晶体管栅控能力，降低欧姆接触电阻，满足GaN基高电子迁移率晶体管在大功率微波射频方面的应用需求。
本发明的技术方案是这样实现的：
1.一种基于埋栅结构的多沟道GaN基高电子迁移率晶体管，自下而上包括衬底1、缓冲层2、GaN基异质结层3、GaN帽层4、钝化层5，该GaN基多沟道异质结层3及GaN帽层4的左右两边为源极6和漏极7，源漏极之间为T形栅极8，其特征在于：
所述GaN基异质结层3，采用包括N个GaN基异质结的多沟道结构，每个异质结由本征GaN层31、AlN插入层32、势垒层33堆叠组成，N≥2；
所述T形栅极8，其包括多个埋栅81和位于钝化层5上方的金属场板82，每个埋栅81贯穿GaN异质结沟道层3、GaN帽层4及钝化层5，上端与金属场板82连接，组成多个三栅极结构；
进一步，所述GaN基多沟道异质结层3中的AlN插入层32，其厚度为1～3nm；
进一步，所述GaN基多沟道异质结层3中的势垒层33为AlGaN、InAlN、AlN及Si掺杂AlGaN中的一种或几种组合。
进一步，所述每个埋栅的宽度Wg均为10～300nm；埋栅之间的间距Wch为20～500nm。
进一步，所述埋栅81和金属场板82采用Au、Ni、Pt、W中一种或多种的组合。
进一步，所述栅极6和漏极7为欧姆接触，且底部位于GaN基多沟道异质结层3中的某一个本征GaN层31。
进一步，所述衬底1为高阻硅衬底、蓝宝石衬底及碳化硅衬底中的任意一种。
进一步，所述钝化层5，采用空气、SiO2、Al2O3、SiN等的一种或几种组合。
2.一种基于埋栅结构的多沟道GaN基高电子迁移率晶体管制作方法，其特征在于，包括如下：
(1)在高阻硅、碳化硅或蓝宝石衬底1上，利用MOCVD工艺，依次外延GaN缓冲层2、GaN基多沟道异质结层3、GaN帽层4，获得多沟道外延片；
(2)在多沟道外延片进行台面区域光刻，利用干法刻蚀工艺，形成台面隔离；
(3)在多沟道外延片的台面上光刻源漏区域，利用干法刻蚀工艺进行源漏区域刻蚀，然后淀积金属，形成源漏欧姆接触电极；
(4)在多沟道外延片的整个表面，先采用原子层沉积技术生长1～3nm厚的SiO2，再采用等离子增强型化学气相沉积技术沉积技术生长80～120nm厚的SiN，形成钝化层5；
(5)制作栅电极：
(5a)在源漏极之间区域进行栅极光刻；
(5b)采用干法刻蚀工艺刻蚀多个埋栅槽，每个埋栅槽贯穿GaN基多沟道异质结沟道层3、GaN帽层4及钝化层5；
(5c)利用电子束蒸发工艺在光刻图形上淀积金属，并填充埋栅槽，制备出多个埋栅81与金属场板82相连的具有三栅极结构的栅电极；
(6)在源漏区钝化介质层5上开孔，制作金属互联线，完成整个晶体管的制作。
本发明与现有技术相比，具有如下优点：
1.本发明由于采用包括多个GaN基异质结的多沟道结构，有效降低材料自身方阻和器件寄生电阻，提高了器件输出电流和射频线性度；
2.本发明的栅极由于采用多个三栅结构，不仅有效提高了器件的栅控能力和反向耐压，而且可通过选用不同栅金属和沟道区宽度Wch调节器件的阈值电压，以满足不同应用的需求；
3.本发明由于在器件的制作过程中采用先对源漏区域刻蚀再填充金属的工艺，有效降低器件的源漏区欧姆接触电阻；
4.本发明在器件的制作过程中由于在多沟道外延片的整个表面，先采用原子层沉积技术生长SiO2，再采用等离子增强型化学气相沉积技术沉积生长SiN，形成双层钝化层5结构，可实现GaN基异质结高深宽比的凹槽刻蚀。
本发明由于具有导通电阻低，线性度高，输出电流大，反向耐压高，栅极漏电更小及栅控能力更好的优点，可满足大功率微波射频应用的需求。
附图说明
图1为常规单沟道GaN基高电子迁移率晶体管器件结构示意图；
图2为本发明基于埋栅结构的多导电沟道GaN高电子迁移率晶体管的三维结构图；
图3为图2沿AA’方向的刨面图；
图4为图2沿BB’方向的刨面图；
图5为图2的俯视图；
图6为本发明制作基于埋栅结构的多导电沟道GaN高电子迁移率晶体管的流程示意图。
具体实施方式
为了进一步阐述本发明为达成预定目标所采取的技术手段及效果，以下结合附图及具体实施方式，对本发明提出的基于埋栅结构的多沟道GaN基高电子迁移率晶体管(HEMT)的器件结构及其制备方法进行详细的说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
参见图2，图3，图4和图5，本发明基于埋栅结构的高阻硅衬底三沟道GaN基高电子迁移率晶体管，包括高阻硅、蓝宝石或SiC的衬底1、GaN缓冲层2、GaN基多沟道异质结层3、GaN帽层4、钝化层5、源极6、漏极7和栅极8。其中最底部的衬底1采用高阻硅或蓝宝石或SiC；GaN缓冲层的厚度为2～6μm，其位于衬底上；多沟道异质结层3位于GaN缓冲层之上，其具有N个异质结沟道，N≥2，每个异质结沟道由20～40nm厚的本征GaN层31、1～3nm厚的AlN插入层32和10～30nm厚的势垒层33堆叠组成，其中势垒层33，采用AlGaN、InAlN、AlN及Si掺杂AlGaN中的一种或几种组合；GaN帽层4位于GaN基多沟道异质结层3之上，其厚度为2～10nm；钝化层5位于GaN帽层4之上，其采用空气、SiO2、Al2O3、SiN、AlN的一种或几种组合；源极6和漏极7分别位于GaN基多沟道异质结层3及GaN帽层4的左右两侧，其源漏电极底部位于GaN基多沟道异质结层3中的某一个本征GaN层31；栅极8位于源漏极之间，且靠近源极一端，其由多个埋栅81和位于钝化层5上方的金属场板82组成，每个埋栅81贯穿GaN多沟道异质结沟道层3、GaN帽层4及钝化层5，上端与金属场板82连接，组成多个三栅极结构，埋栅81和金属场板82采用Au、Ni、Pt、W中一种或多种的组合；每个埋栅81的宽度Wg为10～300nm，两埋栅之间的间距Wch为10～500nm。
参见图6，本发明制作基于埋栅结构的多沟道GaN基高电子迁移率晶体管的方法给出如下三种实施例：
实施例1：制作基于高阻硅衬底的三沟道埋栅HEMT。
步骤1，外延生长异质结构，如图6a，图b所示。
1.1)采用MOCVD工艺，在高阻硅衬底1表面外延6μm厚的GaN缓冲层2；
1.2)采用MOCVD工艺，在GaN缓冲层2表面依次外延40nm厚的本征GaN层、1nm厚的AlN层、28nm厚的AlGaN势垒层，其中Al组分为30％；
1.3)重复1.2)两次得到三沟道异质结层3；
1.4)采用MOCVD工艺，在三沟道异质结层表面外延2nm厚的GaN帽层4，获得三沟道外延片。
步骤2，制作台面隔离，如图6c所示。
2.1)在多沟道外延片进行台面区域光刻；
2.2)采用电感耦合等离子体ICP刻蚀工艺，将台面之间区域的GaN帽层及三沟道异质结全部去除，刻蚀到GaN缓冲层，形成台面隔离。
步骤3，制作源漏电极。
3.1)在台面上进行源漏区域光刻；
3.2)采用ICP干法刻蚀工艺去除GaN帽层4和三沟道异质结5，刻蚀深度为第二层本征GaN层，如图6d所示；
3.3)利用电子束蒸发设备在源漏区制备金属电极，金属采用Ti/Al/Ni/Au组合，厚度分别为22/140/45/55nm，再利用RTP-150设备对其进行金属退火，退火温度830℃，时间30s，完成源电极6和漏电极7制作，如图6e所示。
步骤4，制作钝化层5，如图6f所示。
4.1)采用原子层沉积ALD设备在制作源漏电极后的样品表面淀积2nm厚的SiO2；
4.2)采用等离子体增强化学气相沉积PECVD设备在SiO2表面淀积80nm厚的SiN，完成钝化层5的制作。
步骤5，制作栅极8。
5.1)在源漏区域之间进行栅极区域光刻，得到多个埋栅图形和金属场板图形；
5.2)采用反应式离子刻蚀RIE刻蚀去除多个埋栅图形中钝化层；
5.3)采用慢速低损伤ICP刻蚀工艺去除多个埋栅图形中的GaN帽层4和三沟道异质结层3，得到多个埋栅槽，每个埋栅槽的深度终止于GaN缓冲层2，如图6g所示；
5.4)采用电子束蒸发设备在金属场板图形和埋栅槽中淀积厚度分别为50/200nm的Ni/Au金属，形成埋栅81上端与金属场板82相连的三栅极结构，再利用RTP-150设备进行栅极金属退火，退火温度为450℃，时间300s，完成栅极8制作，如图6h所示；
步骤6，采用RIE刻蚀工艺去除源漏电极上的钝化层5，露出源漏电极，在源漏电极上制备金属互连线，完成器件制作，如图6i所示。
本实施例采用低成本的高阻硅作为衬底，降低器件成本；采用三沟道异质结结构及凹槽源漏结构，有效降低器件导通电阻；采用埋栅三栅极结构，有效提高器件的栅控能力及频率特性，可使得器件获得高频、大功率密度、高线性度的射频输出。
实施例2，制作基于SiC衬底四沟道埋栅结构GaN基HEMT。
步骤一，外延生长异质结构。
1a)采用MOCVD工艺，在SiC衬底表面外延1nm厚的AlN成核层；
1b)采用MOCVD工艺，在AlN成核层表面外延2μm厚的GaN缓冲层；
1c)采用MOCVD工艺，在GaN缓冲层表面依次外延40nm厚的本征GaN层、1nm厚的AlN层、30nm厚的Si掺杂AlGaN作为势垒层，其中掺杂浓度为5e18/cm3，Al组分为30％；
1d)重复1c)三次得到四沟道异质结层；
1e)采用MOCVD工艺，在四沟道异质结层表面外延3nm厚的GaN帽层，获得四沟道外延片。
步骤二，制作台面隔离。
2a)在四沟道外延片进行台面区域光刻；
2b)采用电感耦合等离子体ICP刻蚀工艺，将台面之间区域的GaN帽层及四沟道异质结全部去除，刻蚀到GaN缓冲层，形成台面隔离。
步骤三，制作源漏电极。
3a)在台面上进行源漏区域光刻；
3b)采用ICP干法刻蚀工艺去除GaN帽层和四沟道异质结，刻蚀深度为四沟道异质结中的第二层本征GaN层；
3c)利用电子束蒸发设备在源漏区制备金属电极，金属采用Ti/Al/Ni/Au组合，厚度分别为22/140/45/55nm，再利用RTP-150设备对其进行金属退火，退火温度860℃，时间30s，完成源漏电极制作。
步骤四，制作钝化层。
采用低压化学气相沉积LPCVD设备在制作源漏电极后的样品表面淀积100nm厚的SiN，作为钝化层。
步骤五，制作栅极。
5a)在源漏区域之间进行栅极区域光刻，得到多个埋栅图形和金属场板图形；
5b)采用反应式离子刻蚀RIE刻蚀去除多个埋栅图形中钝化层；
5c)采用慢速低损伤ICP刻蚀工艺去除多个埋栅图形中的GaN帽层和三沟道异质结层，得到多个埋栅槽，每个埋栅槽的深度终止于GaN缓冲层；
5d)采用电子束蒸发设备在金属场板图形和埋栅槽中淀积厚度分别为40/200nm的W/Au金属，形成埋栅上端与金属场板相连的三栅极结构，再利用RTP-150设备进行栅极金属退火，退火温度为450℃，时间300s，完成栅极制作。
步骤六，采用RIE刻蚀工艺去除源漏电极上的钝化层，露出源漏电极，在源漏电极上制备金属互连线，完成器件制作。
本实施例中器件采用高热导率的半绝缘SiC衬底和更致密的LPCVD生长的SiN钝化层，可有效提高器件的温度可靠性，同时有效抑制栅极漏电，提器件的稳定性；采用Si掺杂AlGaN势垒的多沟道异质结进一步提高器件的正向导通能力。
实施例三，制作基于蓝宝石衬底的双沟道埋栅结构GaN基HEMT。
步骤A，外延生长异质结构。
A1)采用MOCVD工艺，在蓝宝石衬底表面外延5μm厚的GaN缓冲层；
A2)采用MOCVD工艺，在GaN缓冲层表面依次外延30nm厚的本征GaN层、5nm厚的AlN势垒层；
A3)重复A2)一次得到双沟道异质结层；
A4)采用MOCVD工艺，在双沟道异质结层表面外延5nm厚的GaN帽层；
A5)采用LPCVD工艺，在GaN帽层表面外延80nm厚的SiN，获得具有钝化层的双沟道外延片。
步骤B，制作台面隔离。
B1)在双沟道外延片进行台面区域光刻；
B2)采用电感耦合等离子体ICP刻蚀工艺，将台面之间区域的SiN钝化层、GaN帽层及双沟道异质结全部去除，刻蚀到GaN缓冲层，形成台面隔离。
步骤C，制作源漏电极。
C1)在台面上进行源漏区域光刻；
C2)采用ICP干法刻蚀工艺去除SiN钝化层、GaN帽层和双沟道异质结，刻蚀深度为双道异质结中的第一层本征GaN层；
C3)利用电子束蒸发设备在源漏区制备金属电极，金属采用Ti/Al/Ni/Au组合，厚度分别为20/140/45/55nm，再利用RTP-150设备对其进行金属退火，退火温度830℃，时间30s，完成源漏电极制作。
步骤D，制作栅极。
D1)在源漏区域之间进行栅极区域光刻，得到多个埋栅图形和金属场板图形；
D2)采用反应式离子刻蚀RIE刻蚀去除多个埋栅图形中钝化层；
D3)采用慢速低损伤ICP刻蚀工艺去除多个埋栅图形中的GaN帽层和三沟道异质结层，得到多个埋栅槽，每个埋栅槽的深度终止于GaN缓冲层；
D4)采用电子束蒸发设备在金属场板图形和埋栅槽中淀积厚度分别为40/220nm的Pt/Au金属，形成埋栅上端与金属场板相连的三栅极结构，再利用RTP-150设备在温度为450℃下进行栅极金属退火300s，完成栅极制作。
步骤E，在源漏电极上制备金属互连线，完成器件制作。
本实施例中，采用低成本的蓝宝石衬底，可有效降低器件成本；采用LPCVD生长的SiN作为钝化层，减小栅极漏电；采用AlN势垒的双沟道异质结，可获得更高的电子浓度，提升器件正向导通能力。
以上描述仅为本发明的三个具体实施例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，例如在外延异质结构时，除了采用MOCVD工艺外，还可以采用MBE外延工艺；异质结势垒层材料除了采用AlGaN、AlN、Si掺杂AlGaN还可以采用InAlN、其结构除了采用双沟道、三沟道、四沟道异质结还可采用更多沟道的异质结；钝化层除了采用SiO2、SiN还可以采用AlN或Al2O3作为钝化层；在制作电极时除了采用本实施例中提到的金属种类及厚度搭配，还可以采用其它金属种类和金属厚度搭配制备电极等，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种基于埋栅结构的多沟道GaN基高电子迁移率晶体管，自下而上包括衬底(1)、缓冲层(2)、GaN基异质结层(3)、GaN帽层(4)、钝化层(5)，该GaN基多沟道异质结层(3)及GaN帽层(4)的左右两边为源极(6)和漏极(7)，源漏极之间为栅极(8)，其特征在于：
所述GaN基异质结层(3)，采用包括N个GaN基异质结的多沟道结构，每个异质结由本征GaN层(31)、AlN插入层(32)、势垒层(33)堆叠组成，N≥2；
所述T形栅极(8)，其包括多个埋栅(81)和位于钝化层(5)上方的金属场板(82)，每个埋栅(81)贯穿GaN异质结沟道层(3)、GaN帽层(4)及钝化层(5)，上端与金属场板(82)连接，构成多个三栅极结构。
2.根据权利要求1所述的晶体管，其特征在于，GaN基多沟道异质结层(3)中的AlN插入层(32)，其厚度为1～2nm。
3.根据权利要求1所述的晶体管，其特征在于，GaN基多沟道异质结层(3)中的势垒层(33)，采用AlGaN、InAlN、AlN及Si掺杂AlGaN中的一种或几种组合。
4.根据权利要求1所述的晶体管，其特征在于，所述每个埋栅的宽度Wg均为10～300nm；埋栅之间的间距Wch为20～500nm。
5.根据权利要求1所述的晶体管，其特征在于，所述埋栅(81)和金属场板(82)采用Au、Ni、Pt、W中一种或多种的组合。
6.根据权利要求1所述的晶体管，其特征在于，所述栅极(6)和漏极(7)为欧姆接触，且底部位于GaN基多沟道异质结层(3)中的某一个本征GaN层(31)。
7.根据权利要求1所述的晶体管，其特征在于，所述衬底(1)为高阻硅衬底、蓝宝石衬底及碳化硅衬底中的任意一种。
8.根据权利要求1所述的晶体管，其特征在于，所述钝化层(5)，采用空气、SiO2、Al2O3、SiN、AlN的一种或几种组合。
9.一种基于埋栅结构的多沟道GaN基高电子迁移率晶体管制作方法，其特征在于，包括如下：
(1)在高阻硅、碳化硅或蓝宝石衬底(1)上，利用MOCVD工艺，依次外延GaN缓冲层(2)、GaN基多沟道异质结层(3)、GaN帽层(4)，获得多沟道外延片；
(2)在多沟道外延片进行台面区域光刻，利用干法刻蚀工艺，形成台面隔离；
(3)在多沟道外延片的台面上光刻源漏区域，利用干法刻蚀工艺进行源漏区域刻蚀，然后淀积金属，形成源漏欧姆接触电极；
(4)在多沟道外延片的整个表面，先采用原子层沉积技术生长1～3nm厚的SiO2，再采用等离子增强型化学气相沉积技术沉积技术生长80～120nm厚的SiN，形成钝化层(5)；
(5)制作栅电极：
(5a)在源漏极之间区域进行栅极光刻；
(5b)采用慢速低损伤电感耦合等离子体干法刻蚀工艺刻蚀多个埋栅槽，每个埋栅槽贯穿GaN基多沟道异质结沟道层(3)、GaN帽层(4)及钝化层(5)；
(5c)利用电子束蒸发工艺在光刻图形上淀积金属，并填充埋栅槽，制备出多个埋栅(81)与金属场板(82)相连的三栅极结构的栅极；
(6)采用干法刻蚀工艺去除源漏电极上的钝化层(5)，在源漏电极上制作金属互联线，完成整个晶体管的制作。
10.根据权利要求10所述的晶体管制作方法，其特征在于，所述(1)中采用MOCVD工艺外延GaN基多沟道异质结层(3)，是先在GaN缓冲层(2)表面依次外延本征GaN层(31)、AlN插入层(32)、势垒层(33)，以形成单个异质结沟道；再重复此外延过程N次，形成N个异质结沟道，其中，N≥2，势垒层(33)的可选的材料为AlGaN、InAlN、AlN及Si掺杂AlGaN中的一种或几种组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111270972.9A CN113990947A (zh) | 2021-10-29 | 2021-10-29 | 基于埋栅结构的多沟道GaN高电子迁移率晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111270972.9A CN113990947A (zh) | 2021-10-29 | 2021-10-29 | 基于埋栅结构的多沟道GaN高电子迁移率晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113990947A true CN113990947A (zh) | 2022-01-28 |
Family
ID=79744297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111270972.9A Pending CN113990947A (zh) | 2021-10-29 | 2021-10-29 | 基于埋栅结构的多沟道GaN高电子迁移率晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113990947A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105280696A (zh) * | 2015-11-27 | 2016-01-27 | 西安电子科技大学 | 多沟道鳍式结构的AlGaN/GaN高电子迁移率晶体管 |
| CN105448962A (zh) * | 2015-11-27 | 2016-03-30 | 西安电子科技大学 | 多沟道侧栅结构的AlGaN/GaN高电子迁移率晶体管 |
| CN105931999A (zh) * | 2016-04-22 | 2016-09-07 | 西安电子科技大学 | 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 |
| WO2016141762A1 (zh) * | 2015-03-09 | 2016-09-15 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物增强型hemt及其制备方法 |
| CN106158923A (zh) * | 2015-04-17 | 2016-11-23 | 北京大学 | 基于多二维沟道的增强型GaN FinFET |
| CN107836035A (zh) * | 2015-07-14 | 2018-03-23 | 株式会社电装 | 氮化物半导体装置 |
| CN109817712A (zh) * | 2019-03-26 | 2019-05-28 | 电子科技大学 | 一种具有多导电沟道及鳍式栅的增强型hemt器件 |
-
2021
- 2021-10-29 CN CN202111270972.9A patent/CN113990947A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016141762A1 (zh) * | 2015-03-09 | 2016-09-15 | 中国科学院苏州纳米技术与纳米仿生研究所 | Iii族氮化物增强型hemt及其制备方法 |
| CN106158923A (zh) * | 2015-04-17 | 2016-11-23 | 北京大学 | 基于多二维沟道的增强型GaN FinFET |
| CN107836035A (zh) * | 2015-07-14 | 2018-03-23 | 株式会社电装 | 氮化物半导体装置 |
| CN105280696A (zh) * | 2015-11-27 | 2016-01-27 | 西安电子科技大学 | 多沟道鳍式结构的AlGaN/GaN高电子迁移率晶体管 |
| CN105448962A (zh) * | 2015-11-27 | 2016-03-30 | 西安电子科技大学 | 多沟道侧栅结构的AlGaN/GaN高电子迁移率晶体管 |
| CN105931999A (zh) * | 2016-04-22 | 2016-09-07 | 西安电子科技大学 | 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 |
| CN109817712A (zh) * | 2019-03-26 | 2019-05-28 | 电子科技大学 | 一种具有多导电沟道及鳍式栅的增强型hemt器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11362205B2 (en) | Group III nitride enhancement-mode HEMT based on composite barrier layer structure and manufacturing method thereof | |
| CN108028273B (zh) | 半导体装置和制造半导体装置的方法 | |
| CN103975438A (zh) | 在再生长栅极上具有栅电极和源电极的垂直GaN JFET | |
| CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
| JP2007142243A (ja) | 窒化物半導体電界効果トランジスタ及びその製造方法 | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN102315124A (zh) | 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法 | |
| CN113594247A (zh) | 一种逆阻型氮化镓高电子迁移率晶体管 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN113745331A (zh) | Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法 | |
| CN103811541A (zh) | 功率半导体器件 | |
| CN111863948B (zh) | 一种带栅源桥的GaN基P-GaN增强型HEMT器件及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN205564759U (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
| CN204067372U (zh) | 一种异质结构整流二极管 | |
| CN114843337A (zh) | 双栅结构氮化镓高电子迁移率晶体管及其制作方法 | |
| CN102315261B (zh) | 半导体器件及其制造方法 | |
| CN115274837A (zh) | 一种具有新型栅极结构的增强型hemt器件 | |
| CN113990947A (zh) | 基于埋栅结构的多沟道GaN高电子迁移率晶体管及其制作方法 | |
| CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
| CN113611731A (zh) | 一种GaN基增强型垂直HEMT器件及其制备方法 | |
| CN113745333A (zh) | 一种含δ掺杂势垒层的常关型氧化镓基MIS-HEMT器件及其制备方法 | |
| CN112420829A (zh) | 一种常闭型硅衬底高电子迁移率晶体管及其制造方法 | |
| CN205881909U (zh) | 一种新型常关型iii-v异质结场效应晶体管 | |
| CN112825330A (zh) | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20220128 |
|
| WD01 | Invention patent application deemed withdrawn after publication |