CN114582861A - 一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件 - Google Patents
一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件 Download PDFInfo
- Publication number
- CN114582861A CN114582861A CN202210221675.3A CN202210221675A CN114582861A CN 114582861 A CN114582861 A CN 114582861A CN 202210221675 A CN202210221675 A CN 202210221675A CN 114582861 A CN114582861 A CN 114582861A
- Authority
- CN
- China
- Prior art keywords
- layer
- gan
- metal
- drain
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007639 printing Methods 0.000 title claims abstract description 16
- 230000000694 effects Effects 0.000 title claims abstract description 14
- 238000012546 transfer Methods 0.000 title claims abstract description 14
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims abstract description 70
- 230000010354 integration Effects 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 57
- 238000006243 chemical reaction Methods 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 238000004519 manufacturing process Methods 0.000 claims description 41
- 238000001259 photo etching Methods 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 27
- 229910002704 AlGaN Inorganic materials 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 21
- 239000000243 solution Substances 0.000 claims description 21
- 229910052737 gold Inorganic materials 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 14
- 229910052719 titanium Inorganic materials 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 13
- 238000001883 metal evaporation Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 230000000873 masking effect Effects 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 239000002245 particle Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 239000003344 environmental pollutant Substances 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 231100000719 pollutant Toxicity 0.000 claims description 6
- 238000002791 soaking Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000010023 transfer printing Methods 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 238000004381 surface treatment Methods 0.000 claims 1
- 239000010931 gold Substances 0.000 description 20
- 239000004205 dimethyl polysiloxane Substances 0.000 description 18
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 18
- -1 polydimethylsiloxane Polymers 0.000 description 18
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 16
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000000926 separation method Methods 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 239000008367 deionised water Substances 0.000 description 8
- 229910021641 deionized water Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000013077 target material Substances 0.000 description 6
- 230000005855 radiation Effects 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000001035 drying Methods 0.000 description 4
- 235000019441 ethanol Nutrition 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000011066 ex-situ storage Methods 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件，低压增强型GaN HEMT的漏极Drain2和高压耗尽型Ga2O3FET的源极Source1相连通，低压增强型GaN HEMT的源极Source2和高压耗尽型Ga2O3FET的栅极Gate1相连通，低压增强型GaN HEMT和高压耗尽型Ga2O3FET之间连通的方式通过将各个外延片结构之间的相互印刷转移，形成单片集成。本发明采用上述结构的一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件，实现新型的GaN与Ga2O3级联的增强型器件，降低航天系统的复杂度，提升器件的抗辐照能力，提高器件在宇航辐照环境应用下的单粒子烧毁阈值电压。
Description
技术领域
本发明涉及功率半导体器件技术领域，特别是涉及一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件。
背景技术
随着半导体器件技术的发展，以GaN为代表的第三代宽禁带半导体材料因其禁带宽度宽、电子迁移率高、电子饱和速度快等诸多材料优势受到研究者们的广泛关注，其所制备的电子器件具有较高的工作电压和工作频率、较高的电流密度和更好的抗辐照耐高温能力，因此非常适合应用于航空航天领域中高功率密度、高能量转换、辐照环境下的电力电子系统中。航空航天技术的不断发展需要，迫切需要研发出具备更高电源转换效率、功率密度更高、可靠性更强的电力电子器件，此外由于太空环境中存在着高能粒子，这些粒子会穿透电力电子系统，造成严重的单粒子烧毁现象，因此这就要求航天用电力电子器件必须具备优秀的抗单粒子辐照能力。超宽禁带材料Ga2O3更宽的禁带宽度、低本征载流子浓度、高电子饱和速度等特点使其制备的器件具有更高的耐压性和更快的工作频率以及更好的抗辐照和耐高温能力，可以作为航天用电力电子器件的解决方案。
增强型电力电子器件相比于耗尽型器件拥有诸多的优势，例如可以简化电路设计，不需要额外的负栅压驱动电路，可以降低能耗等。通常Ga2O3基功率器件实现增强型的方法有：1.非原位生长P型NiOX氧化物来耗尽栅极下方沟道电子；2.通过凹槽MIS结构去掉栅极下方沟道电子。但是非原位生长的氧化层以及凹槽刻蚀等工艺都会引入新的界面态或缺陷，这些缺陷可能会导致严重的可靠性问题，显然不适合应用于航空航天领域中。而通过一个低压增强型器件和一个高压耗尽型器件级联组成的增强型Cascode结构可以有效解决这一问题。
通常增强型Cascode结构是用低压增强型Si金属氧化物半导体场效应晶体管和高压耗尽型的GaN高电子迁移率晶体管组成。为了进一步提高Cascode结构的抗辐照能力，采用增强型的P-GaN AlGaN/GaN高电子迁移率晶体管和耗尽型的Ga2O3晶体管组成Cascode，避免Si器件在辐照下的提前失效。
目前国际上Cascode结构主要基于混合集成，即通过对增强型器件芯片和耗尽型器件芯片封装键合而成。然而这种方法制作的Cascode结构，键合线会引入较大的寄生电感，从而影响系统正常工作，因此必须提出一种新的Cascode结构制作方法，以消除寄生电感的影响。
发明内容
本发明的目的是提供一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件，实现新型的GaN与Ga2O3级联的增强型器件，降低航天系统的复杂度，提升器件的抗辐照能力，提高器件在宇航辐照环境应用下的单粒子烧毁阈值电压。
为实现上述目的，本发明提供了一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件，级联结构从左到右包括：高压耗尽型Ga2O3FET源极Source1、栅极Gate1、漏极Drain1，低压增强型GaN HEMT器件的源极Source2、栅极Gate2以及漏极Drain2；
低压增强型GaN HEMT的漏极Drain2和高压耗尽型Ga2O3 FET的源极Source1相连通，低压增强型GaN HEMT的源极Source2和高压耗尽型Ga2O3FET的栅极Gate1相连通，即低压增强型GaN HEMT的栅极Gate2作为GaN与Ga2O3器件级联的Cascode结构增强型功率器件的栅极，低压增强型GaN HEMT的源极Source2作为GaN与Ga2O3器件级联的Cascode结构增强型功率器件的源极，高压耗尽型Ga2O3 FET的漏极Drain1作为GaN与Ga2O3器件级联的Cascode结构增强型功率器件的漏极，低压增强型GaN HEMT和高压耗尽型Ga2O3 FET之间连通的方式通过将各个外延片结构之间的相互印刷转移，形成单片集成。
优选的，器件衬底采用蓝宝石、Si、SiC、GaN、Ga2O3体材料中的一种。
优选的，所述Ga2O3 FET的源极Source1和漏极Drain1采用Ti/Al、Ti/Au、Ti/Al/Ni/Au、Ti/Al/Mo/Au的金属层组合中的一种，所述栅极金属Gate1采用Ni/Au/Ni、Ni/Au、W/Au、Mo/Au的金属层组合中的一种。
优选的，所述GaN HEMT的源极Source2和漏极Drain2采用Ti/Al、Ti/Al/Ni/Au、Ti/Al/Mo/Au的金属层组合中的一种，所述栅极Gate2采用Ni/Au/Ni、Ni/Au或W/Au、Mo/Au的金属层组合中的一种。
一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件的制作方法，包括如下步骤：
1)对衬底表面进行清洗和预处理以消除表面悬挂键，并在H2氛围反应室的900℃～1200℃温度下热处理去除表面污染物；
2)热处理后的衬底上采用MOCVD工艺淀积厚度为100nm～1000nm的Ga2O3，作为高压耗尽型Ga2O3 FET器件的缓冲层；
3)在Ga2O3缓冲层上采用MOCVD工艺淀积厚度为100nm～1000nm的Ga2O3，作为器件的沟道层，并掺杂浓度为1×1015cm-3-1×1020cm-3的Si；
4)对整个Cascode结构区域进行掩膜，通过光刻刻蚀，形成Cascode结构间的相互隔离；
5)在Ga2O3沟道层上生长掩膜层，在掩膜层上进行光刻、刻蚀，在衬底上暴露出GaNHEMT器件的区域窗口；
6)将上述步骤制得的外延片去掉旧的掩膜层，然后在Ga2O3沟道层上生长新的掩膜层，光刻、刻蚀暴露出源极和漏极窗口，在源极和漏极窗口中采用离子注入工艺将Si注入到源极和漏极区域；
7)另选取一片埋氧层厚度为200nm的SOI基片，对SOI基片表面进行清洗和预处理以消除表面悬挂键，并在H2氛围反应室的900℃～1200℃温度下热处理去除表面污染物；
8)在SOI基片上上采用MOCVD工艺淀积厚度为50nm～100nm的AlN成核层；
9)在AlN成核层上采用MOCVD工艺淀积厚度为0.1μm～10μm的GaN缓冲层；
10)在GaN缓冲层上采用MOCVD工艺淀积厚度为10nm～50nm的AlGaN势垒层；
11)在AlGaN势垒层上采用MOCVD工艺淀积厚度为50nm～100nm的p型p-GaN层，并掺杂浓度为1×1016cm-3-1×1020cm-3的Mg；
12)对增强型GaN HEMT器件区域进行掩膜，通过光刻刻蚀形成GaN HEMT器件之间的相互隔离；
13)将经过上述步骤生长完外延层的SOI外延片放入49％HF溶液中浸泡15分钟，腐蚀掉部分暴露的SOI埋氧层；
14)采用光刻工艺，在SOI基片上的AlGaN势垒层薄膜边缘制作锚点，以防止埋氧层完全腐蚀后，SOI上外延层脱落；
15)将制作完锚点的SOI基片继续放入49％HF溶液中2小时，完全腐蚀掉埋氧层；
16)采用转移印刷技术，将SOI基片上的外延层转印到步骤5)所述的GaN HEMT器件窗口，具体实施方法如下：
a)利用固化的聚二甲基硅氧烷与SOI上外延层的上表面p-GaN层耦合，再以10cm/s的速度将两体系分离，由于聚二甲基硅氧烷的粘着力与分离速率成正比，较快的分离速度使得SOI上外延层连带Si薄膜从衬底上脱离并粘附在聚二甲基硅氧烷上；
b)将沾有单晶硅上外延层薄膜的聚二甲基硅氧烷与步骤5)所述的暴露的GaNHEMT区域耦合，再以1mm/s的速度分离，由于分离速度较小，聚二甲基硅氧烷的粘附力较弱，此时聚二甲基硅氧烷对Si上外延层的上表面p-GaN层的粘着力比步骤5)所述暴露区域对Si上外延层的下表面单晶Si的粘着力要弱，因此Si上外延层可以被步骤5)所述暴露区域获取，由此完成印刷转移；
17)在p-GaN上制作掩膜，通过光刻刻蚀仅保留GaN HEMT栅极下方比栅极略大的p-GaN层，其余区域均暴露出AlGaN势垒层；
18)在AlGaN势垒层上进行光刻，并采用金属蒸发或磁控溅射淀积源极和漏极金属，并高温退火；
19)在Ga2O3沟道层上进行光刻，并采用金属蒸发或磁控溅射淀积源极和漏极金属，并高温退火；
20)在Ga2O3沟道层和p-GaN层上进行光刻，采用金属蒸发或磁控溅射淀积源极和漏极金属，分别淀积栅极金属；
21)将进行完上述步骤的外延片放入PECVD反应室内，进行钝化层淀积；
22)在钝化层上进行光刻和刻蚀，形成栅、源和漏极接触孔，完成GaN HEMT的源极和Ga2O3 FET栅极的金属互连；
23)将进行完上述步骤的外延片放入PECVD反应室内，进行钝化层淀积；
24)在钝化层上进行光刻和刻蚀，形成栅、源和漏极接触孔，将GaN HEMT的漏极和Ga2O3 FET源极的金属互连，完成器件的制作。
本发明的有益效果：
(1)将低压增强型GaN HEMT和高压耗尽型Ga2O3 FET进行互连形成了新的Cascode结构增强型功率器件，Ga2O3更宽的禁带宽度等特点可以更好的抗单粒子辐照；
(2)利用p-GaN增强型GaN HEMT来代替Si器件作为低压增强型器件，避免MIS结构引入总剂量问题，具有更好的抗辐照能力；
(3)避免了主流Cascode结构混合集成方法中引入的寄生电感问题，提高了系统的稳定性、可靠性。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1是本发明基于GaN与Ga2O3器件级联的Cascode结构增强型功率器件的级联图；
图2是本发明制作图1器件印刷转移单片集成的结构图；
图3是本发明制作图1器件印刷转移单片集成的流程图。
具体实施方式
下面结合实施例，对本发明进一步描述，实施例中所用各种化学品和试剂如无特别说明均为市售购买。
实施例1
制作以氧化稼Ga2O3为衬底的单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件。
步骤1，对氧化稼Ga2O3衬底表面进行消除悬挂键的预处理。
a)将Ga2O3衬底放入HF酸溶液中浸泡1min，再依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min，最后将清洗后的Ga2O3衬底用氮气吹干；
b)在H2氛围反应室的1000℃温度下对清洗吹干后的衬底进行热处理，去除表面污染物。
步骤2，制作Ga2O3缓冲层。
将预处理后的Ga2O3衬底放入金属有机物化学气相淀积MOCVD系统中，设置反应室压力为30Torr、温度为900℃；，同时向反应室内通入流量为40μmol/min的Ga源和流量为3000sccm的氧气，在Ga2O3衬底上生长1μm厚的GaN缓冲层。
步骤3，制作Ga2O3沟道层。
同时向反应室内通入流量为20μmol/min的Ga源和流量为3000sccm的氧气，在Ga2O3缓冲层上生长500nm厚的Ga2O3沟道层，并掺杂浓度为1×1015cm-3的Si。
步骤4，制作Cascode台面隔离。
对整片用光刻胶进行掩膜，通过光刻曝光显影留下Cascode结构区域，再放入RIE刻蚀反应室内进行刻蚀，形成台面隔离，最后通过丙酮、乙醇、去离子水清洗去掉光刻胶。
步骤5，制作掩膜和GaN HEMT器件区域窗口。
同时向反应室内通入流量为2000sccm的硅烷、和流量为3000sccm的氧气，在Ga2O3缓冲层上生长1μm的SiO2掩膜层，再用光刻胶进行掩膜，光刻曝光露出GaN HEMT器件区域，并放在RIE刻蚀反应室中将暴露区域刻蚀至露出衬底。
步骤6，离子注入Ga2O3沟道源漏区域。
将完成上述工艺的外延片放入RIE中去掉SiO2掩膜，生长新的掩膜并选择Ga2O3沟道的源、漏区域进行注入Si离子工艺，能量为100keV，总剂量为1×1015cm-2。离子注入后去除掉掩膜，并在900℃下高温退火，完成之后去掉掩膜。
步骤7，另选取SOI基片进行预处理。
将SOI基片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min，最后将清洗后的SOI基片用氮气吹干；
步骤8，制作AlN成核层。
将完成上述工艺的外延片放入到原先相同条件的MOCVD系统中，向腔室同时通入流量为40μmol/min的Al源、流量为1200sccm的氢气和流量为3000sccm的氨气，在预处理后的蓝宝石衬底生长50nm厚AlN成核层。
步骤9，制作GaN缓冲层。
同时向反应室内通入流量为40μmol/min的Ga源、流量为1200sccm的氢气和流量为3000sccm的氨气，在AlN成核层上生长1μm厚的GaN缓冲层。
步骤10，制作AlGaN势垒层。
同时向反应室内通入流量为10μmol/min的Al源、流量为40μmol/min的Ga源、流量为1200sccm的氢气和流量为3000sccm的氨气，在GaN缓冲层上生长10nm厚的AlGaN势垒层。
步骤11，制作p-GaN层。
同时向反应室内通入流量为40μmol/min的Ga源、流量为1200sccm的氢气和流量为3000sccm的氨气，在AlGaN势垒层上生长50nm厚的p-GaN，且掺杂浓度为1×1016cm-3的Mg。
步骤12，制作GaN HEMT台面隔离。
对整片用光刻胶进行掩膜，通过光刻曝光显影留下GaN HEMT台面区域，再放入RIE刻蚀反应室内进行刻蚀，形成台面隔离，最后通过丙酮、乙醇、去离子水清洗去掉光刻胶。
步骤13，部分腐蚀SOI基片埋氧层。
将完成上述工艺的SOI外延片放入49％HF溶液中浸泡15min，腐蚀掉部分暴露的SOI埋氧层。
步骤14，制作锚点。
采用光刻工艺，在SOI基片上的AlGaN势垒层薄膜边缘制作锚点，以防止埋氧层完全腐蚀后，SOI上外延层脱落。
步骤15，完全腐蚀SOI埋氧层。
将制作完锚点的SOI基片继续放入49％HF溶液中2h，完全腐蚀掉埋氧层。
步骤16，将SOI基片上外延层印刷转移至步骤5所述的GaN HEMT暴露区域。
a)利用固化的聚二甲基硅氧烷与SOI上外延层的上表面p-GaN层耦合，再以10cm/s的速度将两体系分离，由于聚二甲基硅氧烷的粘着力与分离速率成正比，较快的分离速度使得SOI上外延层连带Si薄膜从衬底上脱离并粘附在聚二甲基硅氧烷上；
b)将沾有单晶硅上外延层薄膜的聚二甲基硅氧烷与步骤5所述的暴露的GaN HEMT区域耦合，再以1mm/s的速度分离，由于分离速度较小，聚二甲基硅氧烷的粘附力较弱，此时聚二甲基硅氧烷对Si上外延层的上表面p-GaN层的粘着力比步骤5所述暴露区域对Si上外延层的下表面单晶Si的粘着力要弱，因此Si上外延层可以被步骤5所述暴露区域获取，由此完成印刷转移；
步骤17，刻蚀p-GaN。
在p-GaN上用光刻胶制作掩膜，通过光刻曝光显影后，将外延片放入RIE反应室内，刻蚀掉栅下方p-GaN以外的p-GaN层，暴露出AlGaN势垒层。
步骤18，制作GaN HEMT源极和漏极。
在AlGaN势垒层上制作掩膜形成源极和漏极窗口，再将其放置在金属蒸发反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的铝和钛靶材，在源极窗口沉积Ti/Al金属作为源极，再在860℃的高温条件下退火30s。
步骤19，制作Ga2O3 FET源极和漏极。
在Ga2O3沟道层上制作掩膜形成源极和漏极窗口，再将其放置在金属蒸发反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的钛和金靶材，在源极窗口沉积Ti/Au金属作为源极，再在480℃的高温条件下退火。
步骤20，制作Ga2O3 FET和GaN HEMT栅极。
在Ga2O3沟道层上和AlGaN势垒层上制作掩膜形成源极和漏极窗口，再将其放置在金属蒸发反应室中，控制反应室压强为8.8×10-2Pa，利用纯度均为99.999％的镍和金靶材，在漏极窗口和栅极窗口分别沉积厚度为45nm/200nm/200nm的金属Ni/Au/Ni作为栅极。
步骤21，制作钝化层。
将进行完上述步骤的样品放入等离子体化学气相淀积PECVD反应室内，在400℃高温下，淀积50nm厚的SiN钝化层。
步骤22，制作接触孔和金属。
对源极和栅极进行光刻、刻蚀，形成栅、源的接触孔，完成金属互联。
步骤23，制作钝化层。
将进行完上述步骤的样品放入等离子体化学气相淀积PECVD反应室内，在400℃高温下，淀积100nm厚的SiN钝化层。
步骤24，制作接触孔和金属。
对源极和漏极进行光刻、刻蚀，形成漏、源的接触孔，完成器件制作。
实施例2
制作以硅Si为衬底的单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件。
步骤1，对Si衬底表面进行消除悬挂键的预处理。
a)将Si衬底放入HF酸溶液中浸泡1min，再依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min，最后将清洗后的Si衬底用氮气吹干；
b)在H2氛围反应室的1100℃温度下对清洗吹干后的衬底进行热处理，去除表面污染物。
步骤2，制作Ga2O3缓冲层。
将预处理后的Ga2O3衬底放入金属有机物化学气相淀积MOCVD系统中，设置反应室压力为30Torr、温度为900℃；，同时向反应室内通入流量为40μmol/min的Ga源和流量为3000sccm的氧气，在Ga2O3衬底上生长1μm厚的GaN缓冲层。
步骤3，制作Ga2O3沟道层。
同时向反应室内通入流量为40μmol/min的Ga源和流量为3000sccm的氧气，在Ga2O3缓冲层上生长800nm厚的Ga2O3沟道层，并掺杂浓度为1×1017cm-3的Si。
步骤4，制作Cascode台面隔离。
对整片用光刻胶进行掩膜，通过光刻曝光显影留下Cascode结构区域，再放入RIE刻蚀反应室内进行刻蚀，形成台面隔离，最后通过丙酮、乙醇、去离子水清洗去掉光刻胶。
步骤5，制作掩膜和GaN HEMT器件区域窗口。
同时向反应室内通入流量为2000sccm的硅烷、和流量为3000sccm的氧气，在Ga2O3缓冲层上生长1μm的SiO2掩膜层，再用光刻胶进行掩膜，光刻曝光露出GaN HEMT器件区域，并放在RIE刻蚀反应室中将暴露区域刻蚀至露出衬底。
步骤6，离子注入Ga2O3沟道源漏区域。
将完成上述工艺的外延片放入RIE中去掉SiO2掩膜，生长新的掩膜并选择Ga2O3沟道的源漏区域进行注入Si离子工艺，能量为100keV，总剂量为1×1017cm-2。离子注入后去除掉掩膜，并在900℃下高温退火，完成之后去掉掩膜。
步骤7，另选取SOI基片进行预处理。
将SOI基片依次放入丙酮溶液、无水乙醇溶液和去离子水中各超声清洗10min，最后将清洗后的SOI基片用氮气吹干；
步骤8，制作AlN成核层。
将完成上述工艺的外延片放入到原先相同条件的MOCVD系统中，向腔室同时通入流量为60μmol/min的Al源、流量为1200sccm的氢气和流量为3000sccm的氨气，在预处理后的蓝宝石衬底生长100nm厚AlN成核层。
步骤9，制作GaN缓冲层。
同时向反应室内通入流量为60μmol/min的Ga源、流量为1200sccm的氢气和流量为3000sccm的氨气，在AlN成核层上生长5μm厚的GaN缓冲层。
步骤10，制作AlGaN势垒层。
同时向反应室内通入流量为20μmol/min的Al源、流量为80μmol/min的Ga源、流量为1200sccm的氢气和流量为3000sccm的氨气，在GaN缓冲层上生长20nm厚的AlGaN势垒层。
步骤11，制作p-GaN层。
同时向反应室内通入流量为60μmol/min的Ga源、流量为1200sccm的氢气和流量为3000sccm的氨气，在AlGaN势垒层上生长70nm厚的p-GaN，且掺杂浓度为1×1018cm-3的Mg。
步骤12，制作GaN HEMT台面隔离。
对整片用光刻胶进行掩膜，通过光刻曝光显影留下GaN HEMT台面区域，再放入RIE刻蚀反应室内进行刻蚀，形成台面隔离，最后通过丙酮、乙醇、去离子水清洗去掉光刻胶。
步骤13，部分腐蚀SOI基片埋氧层。
将完成上述工艺的SOI外延片放入49％HF溶液中浸泡15min，腐蚀掉部分暴露的SOI埋氧层。
步骤14，制作锚点。
采用光刻工艺，在SOI基片上的AlGaN势垒层薄膜边缘制作锚点，以防止埋氧层完全腐蚀后，SOI上外延层脱落。
步骤15，完全腐蚀SOI埋氧层。
将制作完锚点的SOI基片继续放入49％HF溶液中2h，完全腐蚀掉埋氧层。
步骤16，将SOI基片上外延层印刷转移至步骤5所述的GaN HEMT暴露区域。
a)利用固化的聚二甲基硅氧烷与SOI上外延层的上表面p-GaN层耦合，再以10cm/s的速度将两体系分离，由于聚二甲基硅氧烷的粘着力与分离速率成正比，较快的分离速度使得SOI上外延层连带Si薄膜从衬底上脱离并粘附在聚二甲基硅氧烷上；
b)将沾有单晶硅上外延层薄膜的聚二甲基硅氧烷与步骤5所述的暴露的GaN HEMT区域耦合，再以1mm/s的速度分离，由于分离速度较小，聚二甲基硅氧烷的粘附力较弱，此时聚二甲基硅氧烷对Si上外延层的上表面p-GaN层的粘着力比步骤5所述暴露区域对Si上外延层的下表面单晶Si的粘着力要弱，因此Si上外延层可以被步骤5所述暴露区域获取，由此完成印刷转移；
步骤17，刻蚀p-GaN。
在p-GaN上用光刻胶制作掩膜，通过光刻曝光显影后，将外延片放入RIE反应室内，刻蚀掉栅下方p-GaN以外的p-GaN层，暴露出AlGaN势垒层。
步骤18，制作GaN HEMT源极和漏极。
在AlGaN势垒层上制作掩膜形成源极和漏极窗口，再将其放置在金属蒸发反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的铝和钛靶材，在源极窗口沉积Ti/Al金属作为源极，再在870℃的高温条件下退火30s。
步骤19，制作Ga2O3 FET源极和漏极。
在Ga2O3沟道层上制作掩膜形成源极和漏极窗口，再将其放置在金属蒸发反应室中，保持反应室压强为8.8×10-2Pa，利用纯度均为99.999％的钛和金靶材，在源极窗口沉积Ti/Au金属作为源极，再在480℃的高温条件下退火。
步骤20，制作Ga2O3 FET和GaN HEMT栅极。
在Ga2O3沟道层上和AlGaN势垒层上制作掩膜形成源极和漏极窗口，再将其放置在金属蒸发反应室中，控制反应室压强为8.8×10-2Pa，利用纯度均为99.999％的镍和金靶材，在漏极窗口和栅极窗口分别沉积厚度为45nm/200nm的金属Ni/Au作为栅极。
步骤21，制作钝化层。
将进行完上述步骤的样品放入等离子体化学气相淀积PECVD反应室内，在400℃高温下，淀积100nm厚的SiN钝化层。
步骤22，制作接触孔和金属。
对源极和栅极进行光刻、刻蚀，形成栅、源的接触孔，完成金属互联。
步骤23，制作钝化层。
将进行完上述步骤的样品放入等离子体化学气相淀积PECVD反应室内，在400℃高温下，淀积200nm厚的SiN钝化层。
步骤24，制作接触孔和金属。
对源极和漏极进行光刻、刻蚀，形成漏、源的接触孔，完成器件制作。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。
Claims (5)
1.一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件，其特征在于：级联结构从左到右包括：高压耗尽型Ga2O3 FET源极Source1、栅极Gate1、漏极Drain1，低压增强型GaN HEMT器件的源极Source2、栅极Gate2以及漏极Drain2；
低压增强型GaN HEMT的漏极Drain2和高压耗尽型Ga2O3 FET的源极Source1相连通，低压增强型GaN HEMT的源极Source2和高压耗尽型Ga2O3FET的栅极Gate1相连通，即低压增强型GaN HEMT的栅极Gate2作为GaN与Ga2O3器件级联的Cascode结构增强型功率器件的栅极，低压增强型GaN HEMT的源极Source2作为GaN与Ga2O3器件级联的Cascode结构增强型功率器件的源极，高压耗尽型Ga2O3 FET的漏极Drain1作为GaN与Ga2O3器件级联的Cascode结构增强型功率器件的漏极，低压增强型GaN HEMT和高压耗尽型Ga2O3 FET之间连通的方式通过将各个外延片结构之间的相互印刷转移，形成单片集成。
2.根据权利要求1所述的一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件，其特征在于：器件衬底采用蓝宝石、Si、SiC、GaN、Ga2O3体材料中的一种。
3.根据权利要求1所述的一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件，其特征在于：所述Ga2O3 FET的源极Source1和漏极Drain1采用Ti/Al、Ti/Au、Ti/Al/Ni/Au、Ti/Al/Mo/Au的金属层组合中的一种，所述栅极金属Gate1采用Ni/Au/Ni、Ni/Au、W/Au、Mo/Au的金属层组合中的一种。
4.根据权利要求1所述的一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件，其特征在于：所述GaN HEMT的源极Source2和漏极Drain2采用Ti/Al、Ti/Al/Ni/Au、Ti/Al/Mo/Au的金属层组合中的一种，所述栅极Gate2采用Ni/Au/Ni、Ni/Au或W/Au、Mo/Au的金属层组合中的一种。
5.根据权利要求1-4任意一项所述的一种单粒子效应加固的印刷转移GaN/Ga2O3Cascode功率器件的制作方法，其特征在于，包括如下步骤：
1)对衬底表面进行清洗和预处理以消除表面悬挂键，并在H2氛围反应室的900℃～1200℃温度下热处理去除表面污染物；
2)热处理后的衬底上采用MOCVD工艺淀积厚度为100nm～1000nm的Ga2O3，作为高压耗尽型Ga2O3 FET器件的缓冲层；
3)在Ga2O3缓冲层上采用MOCVD工艺淀积厚度为100nm～1000nm的Ga2O3，作为器件的沟道层，并掺杂浓度为1×1015cm-3-1×1020cm-3的Si；
4)对整个Cascode结构区域进行掩膜，通过光刻刻蚀，形成Cascode结构间的相互隔离；
5)在Ga2O3沟道层上生长掩膜层，在掩膜层上进行光刻、刻蚀，在衬底上暴露出GaN HEMT器件的区域窗口；
6)将上述步骤制得的外延片去掉旧的掩膜层，然后在Ga2O3沟道层上生长新的掩膜层，光刻、刻蚀暴露出源极和漏极窗口，在源极和漏极窗口中采用离子注入工艺将Si注入到源极和漏极区域；
7)另选取一片埋氧层厚度为200nm的SOI基片，对SOI基片表面进行清洗和预处理以消除表面悬挂键，并在H2氛围反应室的900℃～1200℃温度下热处理去除表面污染物；
8)在SOI基片上上采用MOCVD工艺淀积厚度为50nm～100nm的AlN成核层；
9)在AlN成核层上采用MOCVD工艺淀积厚度为0.1μm～10μm的GaN缓冲层；
10)在GaN缓冲层上采用MOCVD工艺淀积厚度为10nm～50nm的AlGaN势垒层；
11)在AlGaN势垒层上采用MOCVD工艺淀积厚度为50nm～100nm的p型p-GaN层，所述p-GaN层采用GaN，掺杂浓度为1×1016cm-3-1×1020cm-3的Mg；
12)对增强型GaN HEMT器件区域进行掩膜，通过光刻刻蚀形成GaN HEMT器件之间的相互隔离；
13)将经过上述步骤生长完外延层的SOI外延片放入49％HF溶液中浸泡15分钟，腐蚀掉部分暴露的SOI埋氧层；
14)采用光刻工艺，在SOI基片上的AlGaN势垒层薄膜边缘制作锚点，以防止埋氧层完全腐蚀后，SOI上外延层脱落；
15)将制作完锚点的SOI基片继续放入49％HF溶液中2小时，完全腐蚀掉埋氧层；
16)采用转移印刷技术，将SOI基片上的外延层转印到步骤5)所述的GaN HEMT器件窗口；
17)在p-GaN上制作掩膜，通过光刻刻蚀仅保留GaN HEMT栅极下方比栅极略大的p-GaN层，其余区域均暴露出AlGaN势垒层；
18)在AlGaN势垒层上进行光刻，并采用金属蒸发或磁控溅射淀积源极和漏极金属，并高温退火；
19)在Ga2O3沟道层上进行光刻，并采用金属蒸发或磁控溅射淀积源极和漏极金属，并高温退火；
20)在Ga2O3沟道层和p-GaN层上进行光刻，采用金属蒸发或磁控溅射淀积源极和漏极金属，分别淀积栅极金属；
21)将进行完上述步骤的外延片放入PECVD反应室内，进行钝化层淀积；
22)在钝化层上进行光刻和刻蚀，形成栅、源和漏极接触孔，完成GaN HEMT的源极和Ga2O3 FET栅极的金属互连；
23)将进行完上述步骤的外延片放入PECVD反应室内，进行钝化层淀积；
24)在钝化层上进行光刻和刻蚀，形成栅、源和漏极接触孔，将GaN HEMT的漏极和Ga2O3FET源极的金属互连，完成器件的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210221675.3A CN114582861A (zh) | 2022-03-09 | 2022-03-09 | 一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210221675.3A CN114582861A (zh) | 2022-03-09 | 2022-03-09 | 一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114582861A true CN114582861A (zh) | 2022-06-03 |
Family
ID=81774351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210221675.3A Pending CN114582861A (zh) | 2022-03-09 | 2022-03-09 | 一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114582861A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831877A (zh) * | 2022-12-12 | 2023-03-21 | 中国科学院上海微系统与信息技术研究所 | 基于异质集成的氧化镓cascade结构及制备方法 |
-
2022
- 2022-03-09 CN CN202210221675.3A patent/CN114582861A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115831877A (zh) * | 2022-12-12 | 2023-03-21 | 中国科学院上海微系统与信息技术研究所 | 基于异质集成的氧化镓cascade结构及制备方法 |
| CN115831877B (zh) * | 2022-12-12 | 2023-09-05 | 中国科学院上海微系统与信息技术研究所 | 基于异质集成的氧化镓cascade结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7178121B2 (ja) | 半導体デバイスの製造方法、及びその使用 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| CN101252088B (zh) | 一种增强型A1GaN/GaN HEMT器件的实现方法 | |
| US7635877B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| CN105931999B (zh) | 薄势垒增强型AlGaN/GaN高电子迁移率晶体管及其制作方法 | |
| JPH10223901A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| US7187045B2 (en) | Junction field effect metal oxide compound semiconductor integrated transistor devices | |
| US6989556B2 (en) | Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure | |
| WO2023173836A1 (zh) | 一种增强型GaN基HEMT器件及其制备方法和应用 | |
| US20070138506A1 (en) | Nitride metal oxide semiconductor integrated transistor devices | |
| CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN108417627A (zh) | 一种用于制备GaN基高频微波器件的方法 | |
| KR20030027018A (ko) | 금속 황화물 반도체 트랜지스터 디바이스 | |
| JP2009170546A (ja) | ＧａＮ系電界効果トランジスタ | |
| CN109326525A (zh) | 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法 | |
| CN114582861A (zh) | 一种单粒子效应加固的印刷转移GaN/Ga2O3 Cascode功率器件 | |
| CN108447788B (zh) | 增强型高电子迁移率晶体管的制备方法 | |
| CN114582862A (zh) | 一种单片集成GaN/Ga2O3的Cascode增强型抗单粒子烧毁器件及其制备方法 | |
| CN110911485A (zh) | 基于P型层的增强型双向阻断功率GaN基器件及制作方法 | |
| CA3093906C (en) | Semiconductor device and manufacturing method thereof | |
| CN114725214A (zh) | 一种多层钝化凹槽栅mis-hemt器件及其制备方法 | |
| KR20030027017A (ko) | 집적형 트랜지스터 디바이스 | |
| CN112018177B (zh) | 全垂直型Si基GaN UMOSFET功率器件及其制备方法 | |
| CN111463273A (zh) | 一种基于氮化镓异质结外延的长关型hemt器件及其制备方法 | |
| WO2023095237A1 (ja) | 電界効果トランジスタおよびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |