CN116153933A - 一种GaN基CMOS器件及其制备方法 - Google Patents
一种GaN基CMOS器件及其制备方法 Download PDFInfo
- Publication number
- CN116153933A CN116153933A CN202310263055.0A CN202310263055A CN116153933A CN 116153933 A CN116153933 A CN 116153933A CN 202310263055 A CN202310263055 A CN 202310263055A CN 116153933 A CN116153933 A CN 116153933A
- Authority
- CN
- China
- Prior art keywords
- gan
- layer
- pmos
- nmos
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910002601 GaN Inorganic materials 0.000 claims description 100
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 44
- 229910002704 AlGaN Inorganic materials 0.000 claims description 31
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000010287 polarization Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002269 spontaneous effect Effects 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004047 hole gas Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种GaN基CMOS器件及其制备方法，包括衬底；缓冲层，缓冲层的下表面与所述衬底接触；外延层，由位于所述缓冲层上表面的PMOS区和NMOS区构成；以及，电极，包括在所述NMOS区设置的NMOS肖特基栅电极、NMOS欧姆电极以及在所述PMOS区设置的PMOS欧姆电极和PMOS肖特基栅电极；其中，所述NMOS肖特基栅电极和所述PMOS肖特基栅电极均为鳍状结构。本发明的GaN基CMOS器件，载流子迁移率大大提升，栅控能力更强，栅泄漏较小，具有更广的实用范围。
Description
技术领域
本发明属于微电子技术领域，具体涉及到一种GaN基CMOS器件及其制备方法。
背景技术
互补金属氧化物半导体晶体管(简称CMOS)具有功耗低、电源电压低、速度快、抗干扰能力强、集成度高等众多优点，因此得以飞速发展，成为当前大规模集成电路的主流工艺技术。该工艺是基于之前的PMOS工艺和NMOS工艺发展而来的，它结合了两种工艺方法，将两种工艺制造而成的器件同时制作在同一块硅衬底上，但如今硅器件的发展已经到达其材料的极限，进一步发展的难度较大。因此，考虑利用其它替代性材料作为CMOS器件的衬底，以促进半导体器件的发展。
以氮化镓(GaN)为代表的宽禁带半导体材料具有高的临界击穿电场，可以在相同击穿电压时实现更低的电容及导通电阻，被公认为理想的下一代功率器件材料。GaN功率开关器件具有能耗低、开关速度快、功率大等优势，可以使电力电子开关装置小型化、轻量化，在提高电能转换效率的同时有效降低系统制造成本。使用GaN功率开关器件替代传统的Si基器件，可以有效提高电能利用率，缓解能源危机，市场应用前景十分广阔。
目前，CMOS工艺产线普遍以硅材料为基础建造，因此目前硅衬底GaN基功率器件成为降低制造成本的首选。现有GaN CMOS方案中，普遍采用在AlGaN/GaN外延结构的基础上，利用二次外延技术形成P沟道，工艺较为复杂且价格较高。在传统晶体管结构中，控制电流通过的闸门，只能在闸门的一侧控制电路的接通与断开，属于平面的结构。现有技术也无法解决NMOS和PMOS阈值电压调控的问题。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有技术中存在的问题，提出了本发明。
本发明的其中一个目的是提供一种GaN基CMOS器件，该器件是在PMOS区自下而上直接生长AlN层、第二GaN层，并在两层之间形成空穴沟道，且该器件是通过利用Fin结构，来耗尽栅极之下的沟道电子或空穴，保留源漏区下的电子或空穴沟道，从而实现增强型。
为解决上述技术问题，本发明提供了如下技术方案：一种GaN基CMOS器件，包括，
衬底；
缓冲层，缓冲层的下表面与所述衬底接触；
外延层，由位于所述缓冲层上表面的PMOS区和NMOS区构成；以及，
电极，包括在所述NMOS区设置的NMOS肖特基栅电极、NMOS欧姆电极以及在所述PMOS区设置的PMOS欧姆电极和PMOS肖特基栅电极；
其中，所述NMOS肖特基栅电极和所述PMOS肖特基栅电极均为鳍状结构。
作为本发明GaN基CMOS器件的一种优选方案，其中：所述衬底包括硅、蓝宝石、碳化硅或氮化镓衬底中的一种。
作为本发明GaN基CMOS器件的一种优选方案，其中：所述PMOS区自下而上依次设置有GaN层、AlGaN层、buffer层、AlN层和第二GaN层；
所述GaN层与所述缓冲层接触，所述AlN层与所述第二GaN层之间形成空穴沟道，所述第二GaN层两侧设有所述PMOS欧姆电极，所述第二GaN层与所述PMOS肖特基栅电极接触。
作为本发明GaN基CMOS器件的一种优选方案，其中：所述NMOS区自下而上依次设置有GaN层、AlGaN层，所述GaN层、所述AlGaN层之间形成电子沟道，所述AlGaN层两侧设有所述NMOS欧姆电极，所述AlGaN层与所述NMOS肖特基栅电极接触。
作为本发明GaN基CMOS器件的一种优选方案，其中：所述GaN层、所述AlGaN层均为非掺杂半导体，所述GaN层厚度为50～5000nm，所述AlGaN层厚度为5～100nm。
作为本发明GaN基CMOS器件的一种优选方案，其中：所述第二GaN层、所述AlN层均为非掺杂半导体，所述第二GaN层厚度为5～100nm，所述AlN层厚度为50～5000nm。
作为本发明GaN基CMOS器件的一种优选方案，其中：所述NMOS肖特基栅电极和所述PMOS肖特基栅电极的鳍状结构的宽度均小于100nm。
作为本发明GaN基CMOS器件的一种优选方案，其中：所述缓冲层包括渐变AlGaN、AlGaN/AlN超晶格、高低温AlN中的一种，所述缓冲层的厚度为10～3000nm。
本发明的另一个目的是提供如上述所述的GaN基CMOS器件的制备方法，包括，
采用金属有机化学气相沉积法，在衬底表面依次形成缓冲层和外延层；
采用光刻显影技术和干法刻蚀技术，对所述外延层进行刻蚀，实现PMOS区和NMOS区的电隔离；
采用电子束蒸发法或磁控溅射法在NMOS区的两侧形成NMOS欧姆电极；
采用电子束蒸发法或磁控溅射法在PMOS区的两侧形成PMOS欧姆电极；
采用电子束蒸发法或磁控溅射法在PMOS区的表面形成PMOS肖特基栅电极。
采用光刻显影技术、电子束蒸发或磁控溅射法，在所述NMOS区表面形成NMOS肖特基栅电极；
作为本发明GaN基CMOS器件的制备方法的一种优选方案，其中：所述NMOS欧姆电极为Ti/Al/Ni/Au叠层；
所述PMOS欧姆电极为镍层。
作为本发明GaN基CMOS器件的制备方法的一种优选方案，其中：所述形成NMOS肖特基栅电极，采用Ni、Pt或者TiN作为肖特基金属，耗尽栅极下方的电子沟道；
所述形成PMOS肖特基栅电极，采用Ti、W或者Mo作为肖特基金属，耗尽栅极下面的空穴沟道。
与现有技术相比，本发明具有如下有益效果：
本发明提供了一种鳍形(Fin)栅结构GaN基CMOS器件，与传统的p-GaN沟道器件的PMOS部分不同，该器件是在PMOS区自下而上直接生长AlN层、第二GaN层，并在两层之间形成空穴沟道，且该器件是通过利用Fin结构，来耗尽栅极之下的沟道电子或空穴，保留源漏区下的电子或空穴沟道，从而实现增强型。该器件载流子迁移率大大提升，栅控能力更强，栅泄漏较小，具有更广的实用范围。
本发明还提供了该GaN基CMOS器件的制备方法，采用电子束蒸发法或磁控溅射法制备Fin栅结构，有利于提升载流子迁移率，降低栅泄漏电流。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明实施例1器件的结构示意图；
图2为对比例1器件的结构示意图；
图3为本发明实施例1与对比例1的NMOS管阈值电压对比图；
图4为本发明实施例1与对比例1的PMOS管阈值电压对比图；
图5为本发明实施例2中GaN基CMOS器件选取不同Al组分时NMOS管阈值电压移动图；
图6为本发明实施例2中GaN基CMOS器件选取不同Al组分时PMOS管阈值电压移动图；
图7为本发明实施例3中GaN基CMOS器件选取不同栅金属时NMOS管阈值电压移动图；
图8为本发明实施例3中GaN基CMOS器件选取不同栅金属时PMOS管阈值电压移动图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合说明书实施例对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
实施例1
如图1所示，为本发明第一个实施例提供的一种GaN基CMOS器件，其包括衬底100、缓冲层200、外延层，衬底100为硅、蓝宝石、碳化硅或氮化镓衬底。缓冲层200的下表面与衬底100接触。若选用硅或蓝宝石作为衬底100，则缓冲层200是AlGaN缓冲层；若选用氮化镓衬底，缓冲层200是GaN缓冲层，缓冲层200厚度一般50～1000nm。
外延层由位于缓冲层200上表面的PMOS区301和NMOS区302构成；
其中，PMOS区300自下而上依次设置有GaN层301a、AlGaN层301b、buffer层301c、AlN层301d和第二GaN层301e，GaN层301a与缓冲层200接触，在AlN层301d、第二GaN层301e之间，利用第二GaN/AlN强烈的自发极化效应和两者间较大晶格失配所导致的压电极化效应，会在第二GaN/AlN界面处感应出带正电荷的空穴，从而形成空穴沟道；第二GaN层301e中部设置PMOS肖特基栅电极404，PMOS肖特基栅电极404制成了鳍状(Fin)结构，Fin宽度小于100nm，耗尽下面的空穴沟道，PMOS肖特基栅电极404底部与buffer层301c接触；PMOS肖特基栅电极404两侧的第二GaN层301e上设有PMOS欧姆电极403；第二GaN层301e、AlN层301d为非掺杂半导体，厚度分别为20nm、500nm；buffer层301c为AlGaN缓冲层，厚度500nm。
NMOS区自下而上依次设置有GaN层302a、AlGaN层302b，GaN层302a、AlGaN层302b之间形成电子沟道(GaN厚度远大于AlGaN，GaN完全弛豫，只存在自发极化，而AlGaN有压电极化和自发极化，在异质结界面处会产生带负电荷的电子，形成电子沟道)；在AlGaN层302b中部设置NMOS肖特基栅电极401，NMOS肖特基栅电极401制成了鳍状(Fin)结构，Fin宽度小于100nm，耗尽下面的电子沟道，NMOS肖特基栅电极401底部与缓冲层200接触；NMOS肖特基栅电极401两侧的AlGaN层302b上设有NMOS欧姆电极402，GaN层302a、AlGaN层302b为非掺杂半导体，厚度分别为500nm、20nm。
上述GaN基CMOS器件的具体制造过程为：
(1)采用金属有机化学气相沉积法，在衬底表面依次形成缓冲层，以及包括GaN层、AlGaN层、buffer层、AlN层、第二GaN层在内的外延层；
(2)采用光刻显影技术和干法刻蚀技术，对包括GaN层、AlGaN层、buffer层、AlN层、第二GaN层的外延层进行刻蚀，实现PMOS区和NMOS区的电隔离；
(3)采用磁控溅射法在NMOS区的AlGaN层两侧形成NMOS欧姆电极；磁控溅射法采用的溅射靶为钛靶、铝靶、镍靶、金靶；磁控溅射法是在氩气气氛中进行的，随后在氮气氛围中进行退火实现欧姆接触，退火温度为400～900℃，退火时间为0.5～6min；
(4)采用磁控溅射法在PMOS区的第二GaN层两侧形成PMOS欧姆电极；磁控溅射法采用的溅射靶为镍靶，磁控溅射法是在氩气气氛中充入氧气进行的；
(5)采用磁控溅射法在PMOS区的第二GaN层表面形成PMOS肖特基Fin栅电极，Fin结构采用TiN制作，耗尽栅极下方的空穴沟道。
(6)采用光刻显影技术、磁控溅射法，在器件NMOS区AlGaN层表面形成NMOS肖特基Fin栅电极，Fin结构采用TiN制作，耗尽栅极下方的电子沟道；
对比例1
本对比例1的无Fin结构器件的结构示意图如图2所示。
将实施例1的步骤(3)、(6)中的电极仅制成普通电极，无Fin结构，其余与实施例1相同。
由半导体参数分析仪测量器件的Ids-Vgs特性。实施例1与对比例1的n-mos管阈值电压对比图如图3所示。实施例1与对比例1的p-mos管阈值电压对比图如图4所示。
由图3可以看出，有fin结构的NMOS管对比无fin结构的NMOS管，阈值电压正移。由图4可以看出，有fin结构的PMOS管对比无fin结构的PMOS管，阈值电压负移。
实施例2
本实施例2在对比例1的基础上，调整AlGaN组分分别为Al0.3Ga0.7N、Al0.6Ga0.4N、AlN。
由半导体参数分析仪测量器件的Ids-Vgs特性。n-mos管不同Al组分阈值电压移动图如图5所示。p-mos管不同Al组分阈值电压移动图如图6所示。
由图5可以看出，NMOS管，Al组分越高，二维电子气浓度更大，饱和电流更大，阈值电压更负。对应的Al组分0.3，阈值电压-2V，饱和电流1mA；Al组分0.6，阈值电压-3V，饱和电流5mA；Al组分1，阈值电压-4V，饱和电流10mA。
由图6可以看出，PMOS管，Al组分越高，二维空穴气浓度越高，饱和电流更大，阈值电压更正。对应的Al组分0.3，阈值电压2V，饱和电流1mA；Al组分0.6，阈值电压3V，饱和电流5mA；Al组分1，阈值电压4V，饱和电流10mA。
低Al组分的Al0.3Ga0.7N/GaN异质结材料，2DEG限域性较好，能很好的抑制电流崩塌效应。GaN/高Al组分的Al0.6Ga0.4N/GaN或者GaN/AlN异质结材料，沟道处产生二维空穴气，可有效提高空穴的载流子浓度和迁移率。
实施例3
本实施例3在实施例1的基础上，针对NMOS、PMOS选取不同的栅电极材料分别为W、Mo、TiN。
NMOS管不同栅金属的阈值电压变化图如图7所示。可以看出，采用TiN作为n沟道的肖特基栅，可使NMOS的阈值电压正移，得到更大的阈值电压；
PMOS管不同金属的阈值电压变化图如图8所示。可以看出，采用TiN作为p沟道的肖特基栅，可使PMOS的阈值电压负移，得到更大的负阈值电压(阈值电压更远离0V)，有利于CMOS逻辑器件的实现。
本发明提供了一种鳍形(Fin)栅结构GaN基CMOS器件，所述器件包括衬底、缓冲层、外延层、电极，所述外延层包括依次设置的GaN层、AlGaN层、Buffer层、AlN层、GaN层，外延层源漏区域上设有欧姆电极和栅极区域上设有肖特基电极。该CMOS器件PMOS部分与传统的p-GaN沟道器件不同，它是在PMOS区自下而上直接生长AlN层、GaN层，并在两层之间形成空穴沟道。且该器件是通过利用Fin结构，来耗尽栅极之下的沟道电子或空穴，保留源漏区下的电子或空穴沟道，从而实现增强型。Fin宽度小于100nm，便于金属半导体之间电子的输运，跨导更大。本发明的GaN基CMOS器件，载流子迁移率大大提升，栅控能力更强，栅泄漏较小，具有更广的实用范围。
本发明还提供了该GaN基CMOS器件的制备方法，采用电子束蒸发法或磁控溅射法制备Fin栅结构，有利于提升载流子迁移率，降低栅泄漏电流。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种GaN基CMOS器件，其特征在于：包括，
衬底(100)；
缓冲层(200)，缓冲层(200)的下表面与所述衬底(100)接触；
外延层(300)，由位于所述缓冲层(200)上表面的PMOS区(301)和NMOS区(302)构成；以及，
电极(400)，包括在所述NMOS区(302)设置的NMOS肖特基栅电极(401)、NMOS欧姆电极(402)以及在所述PMOS区(301)设置的PMOS欧姆电极(403)和PMOS肖特基栅电极(404)；
其中，所述NMOS肖特基栅电极(401)和所述PMOS肖特基栅电极(404)均为鳍状结构。
2.如权利要求1所述的GaN基CMOS器件，其特征在于：所述衬底(100)包括硅、蓝宝石、碳化硅或氮化镓衬底中的一种。
3.如权利要求1或2所述的GaN基CMOS器件，其特征在于：所述PMOS区(301)自下而上依次设置有GaN层(301a)、AlGaN层(301b)、buffer层(301c)、AlN层(301d)和第二GaN层(301e)；
所述GaN层(301a)与所述缓冲层(200)接触，所述AlN层(301d)与所述第二GaN层(301e)之间形成空穴沟道，所述第二GaN层(301e)两侧设有所述PMOS欧姆电极(403)，所述第二GaN层(301e)与所述PMOS肖特基栅电极(404)接触。
4.如权利要求3所述的GaN基CMOS器件，其特征在于：所述第二GaN层(301e)、所述AlN层(301d)均为非掺杂半导体，所述第二GaN层(301e)厚度为5～100nm，所述AlN层(301d)厚度为50～5000nm。
5.如权利要求4所述的GaN基CMOS器件，其特征在于：所述NMOS区(302)自下而上依次设置有GaN层(302a)、AlGaN层(302b)，所述GaN层(302a)、所述AlGaN层(302b)之间形成电子沟道，所述AlGaN层(302b)两侧设有所述NMOS欧姆电极(402)，所述AlGaN层(302b)与所述NMOS肖特基栅电极(401)接触。
6.如权利要求5所述的GaN基CMOS器件，其特征在于：所述GaN层(301a、302a)、所述AlGaN层(301b、302b)均为非掺杂半导体，所述GaN层(301a、302a)厚度为50～5000nm，所述AlGaN层(301b、302b)厚度为5～100nm。
7.如权利要求1、2、4～6中任一项所述的GaN基CMOS器件，其特征在于：所述NMOS肖特基栅电极(401)和所述PMOS肖特基栅电极(404)的鳍状结构的宽度均小于100nm。
8.如权利要求7所述的GaN基CMOS器件的制备方法，其特征在于：所述NMOS欧姆电极为Ti/Al/Ni/Au叠层；
所述PMOS欧姆电极为镍层。
9.如权利要求1～8中任一项所述的GaN基CMOS器件的制备方法，其特征在于：包括，
采用金属有机化学气相沉积法，在衬底表面依次形成缓冲层和外延层；
采用光刻显影技术和干法刻蚀技术，对所述外延层进行刻蚀，实现PMOS区和NMOS区的电隔离；
采用电子束蒸发法或磁控溅射法在NMOS区的两侧形成NMOS欧姆电极；
采用电子束蒸发法或磁控溅射法在PMOS区的两侧形成PMOS欧姆电极；
采用电子束蒸发法或磁控溅射法在PMOS区的表面形成PMOS肖特基栅电极。
采用光刻显影技术、电子束蒸发或磁控溅射法，在所述NMOS区表面形成NMOS肖特基栅电极。
10.如权利要求9所述的GaN基CMOS器件的制备方法，其特征在于：所述形成NMOS肖特基栅电极，采用Ni、Pt或者TiN作为肖特基金属，耗尽栅极下方的电子沟道；
所述形成PMOS肖特基栅电极，采用Ti、W或者Mo作为肖特基金属，耗尽栅极下面的空穴沟道。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310263055.0A CN116153933A (zh) | 2023-03-17 | 2023-03-17 | 一种GaN基CMOS器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310263055.0A CN116153933A (zh) | 2023-03-17 | 2023-03-17 | 一种GaN基CMOS器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116153933A true CN116153933A (zh) | 2023-05-23 |
Family
ID=86361918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310263055.0A Pending CN116153933A (zh) | 2023-03-17 | 2023-03-17 | 一种GaN基CMOS器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116153933A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117712124A (zh) * | 2024-02-05 | 2024-03-15 | 中国科学院长春光学精密机械与物理研究所 | 一种基于4H-SiC衬底的高性能CMOS器件 |
-
2023
- 2023-03-17 CN CN202310263055.0A patent/CN116153933A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117712124A (zh) * | 2024-02-05 | 2024-03-15 | 中国科学院长春光学精密机械与物理研究所 | 一种基于4H-SiC衬底的高性能CMOS器件 |
| CN117712124B (zh) * | 2024-02-05 | 2024-04-26 | 中国科学院长春光学精密机械与物理研究所 | 一种基于4H-SiC衬底的高性能CMOS器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5468768B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| CA3087469C (en) | Group iii nitride enhancement-mode hemt based on composite barrier layer structure and manufacturing method thereof | |
| CN102368501B (zh) | 一种GaN基增强型MOSHFET器件的制备方法 | |
| JP5587564B2 (ja) | 電界効果トランジスタおよび電界効果トランジスタの製造方法 | |
| CN108604597A (zh) | 具有al(1-x)sixo栅极绝缘体的增强模式iii-氮化物器件 | |
| CN109004017B (zh) | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 | |
| WO2010092768A1 (ja) | 電界効果トランジスタ | |
| KR20100015747A (ko) | 공핍형 ＧａＮ 기반 ＦＥＴ를 이용하는 캐스코드 회로 | |
| CN107680998A (zh) | 一种GaN基p型栅HFET器件及其制备方法 | |
| CN108365008B (zh) | 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法 | |
| CN110164769B (zh) | 氧化镓场效应晶体管及其制备方法 | |
| WO2024007443A1 (zh) | 具有多阈值电压的GaN基HEMT结构、其制备方法及应用 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN113972263B (zh) | 一种增强型AlGaN/GaN HEMT器件及其制备方法 | |
| CN117219676A (zh) | 一种异质pn结栅极的增强型HEMT器件 | |
| CN116153933A (zh) | 一种GaN基CMOS器件及其制备方法 | |
| CN111863948A (zh) | 一种带栅源桥的GaN基P-GaN增强型HEMT器件及其制备方法 | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN117711940A (zh) | 一种增强型hemt器件结构及其制作方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN111933708B (zh) | 一种氮化镓mis-hemt钝化设计及其制备方法 | |
| CN109742144B (zh) | 一种槽栅增强型mishemt器件及其制作方法 | |
| CN116504805A (zh) | 具有垂直AlGaN/GaN结构的高电子迁移率晶体管及其制备方法 | |
| CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 | |
| CN114725214A (zh) | 一种多层钝化凹槽栅mis-hemt器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |