CN103794644B - 一种磷化铟基双异质结双极晶体管结构及制备方法 - Google Patents

一种磷化铟基双异质结双极晶体管结构及制备方法 Download PDF

Info

Publication number
CN103794644B
CN103794644B CN201410072323.1A CN201410072323A CN103794644B CN 103794644 B CN103794644 B CN 103794644B CN 201410072323 A CN201410072323 A CN 201410072323A CN 103794644 B CN103794644 B CN 103794644B
Authority
CN
China
Prior art keywords
layer
inp
growth
doping
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410072323.1A
Other languages
English (en)
Other versions
CN103794644A (zh
Inventor
艾立鹍
徐安怀
齐鸣
周书星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201410072323.1A priority Critical patent/CN103794644B/zh
Publication of CN103794644A publication Critical patent/CN103794644A/zh
Application granted granted Critical
Publication of CN103794644B publication Critical patent/CN103794644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L21/2056
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明涉及一种磷化铟基双异质结双极晶体管结构及制备方法,其特征在于所述结构依次由半绝缘的InP衬底、外延缓冲层、腐蚀截止层、亚集电极层、集电极层、渐变基极层、发射极层和盖层组成;制备特征在于:(1)将InP(100)衬底送入气态源分子束外延系统GSMBE的预处理室,于300‑350℃除气;(2)将上述衬底传递至GSMBE的生长室,生长前的衬底表面解析,解析是在As气氛下加热至解析温度,去除表面氧化层,然后将PH3于1000℃进行裂解,得到P2用作Ps源,调节气源炉PH3压力PV为450~700Torr;(3)衬底在P气氛的保护下进行生长前的表面解吸,衬底温度于400℃下进行外延生长,生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性。

Description

一种磷化铟基双异质结双极晶体管结构及制备方法
技术领域
本发明涉及一种磷化铟基双异质结双极晶体管结构及制备方法。通过气态源分子束外延(GSMBE)进行材料生长,通过化合物半导体工艺过程实现异质结双极晶体管器件的制备,属于材料制备技术领域。
背景技术
早在1951年,Shockley就首先提出了宽发射结原理。1957年,Kroemer进一步系统阐述了HBT的原理,指出宽禁带发射区能提高注入效率,抑制基区载流子的反向注入,大大提高电流增益,同时可以通过高掺杂的基区和稍低掺杂的发射区来减小结电容和基区电阻,从而提高晶体管的频率特性。但由于材料生长技术的限制,直到二十世纪七十年代初,Dumke等人才第一次利用液相外延(LPE)技术成功制作出AlGaAs/GaAs HBT。进入70年代后,随着MOCVD、MBE等薄膜材料生长技术的诞生和发展,HBT的优良性能才得以充分实现。
基于InP材料体系的HBT器件被公认为是工作频率最高的晶体管,因此成为国际上的研究前沿。与SiGe和GaAs材料体系相比,在具有较高fT的同时,InP体系的HBT仍具有较大击穿电压,其双异质结器件(DHBT)更是表现出诱人的特性。另外,以InP为衬底的材料较Si、GaAs衬底有着独特的优点:首先,InP与Si和GaAs相比,具有更高的电子饱和速度,基于InP衬底的晶体管是目前频率最高的;其次,它还与目前常用的光通信用光电器件衬底兼容,易于实现光电集成。
图1为School of ICT总结的半导体材料体系的HBT应用。综合研究发现,各材料体系都有各自的优势应用频段,InP体系HBT器件在高频应用方面的优势明显,因而已成为现阶段应用研究的热点。【Kroemer H.,RCA Review,1957(9):332-324】【H.Kroemer,Proceedings of IEEE,1982(1):13-25】【S.S.Tan,A.G.Milnes,IEEETrans.Electron.Dev.1983(10):1289-1294】【Yasuyuki Suzuki,Masayuki Mamada,andZin Yamazaki,IEEE Journal of Solid-state Circuits,2007(11):2594-2599】【Y.Baeyens,N.Weimann,V.Houtsma,J.Weiner,Y.Yang,J.Frackoviak,A.Tate,andY.K.Chen,IEEE Compound Semiconductor.Integrated Circuit Symp.,Palm Springs,CA,USA,Oct.2005,pp:208–211.】
本发明拟提供一种磷化铟基双异质结双极晶体管结构及制备方法,所述的材料结构的制备方法,拟利用气态源分子束外延(GSMBE)技术,在磷化铟衬底上生长磷化铟基双异质结双极晶体管结构材料,通过微纳米技术和腐蚀工艺制备双异质结双极晶体管材料。研究磷化铟基双异质结双极晶体管材料的性能,利用InP基激光器和光电探测器的工作波长恰好位于光纤的传输窗口1.3~1.55μm之间,可利用InP基HBT-PIN等器件实现光电集成。并且希望可进一步研究Si基上的化合物半导体材料,如Si基上的InP HBT材料等,发展与IC工艺兼容的集成技术。
发明内容
本发明目的在于提供一种磷化铟基双异质结双极晶体管结构及制备方法,采用气态源分子束外延(GSMBE)进行材料生长。材料生长工艺流程如图2所示。
具体的说,在GSMBE制备磷化铟基双异质结双极晶体管结构的过程中,采用半绝缘单抛的InP(100)衬底。先在InP衬底上外延生长一层50nm的InP缓冲层,InP缓冲层的引入可以使材料从衬底到结构有良好的过度,减少直接进行异质外延引起的缺陷和位错等。然后依次生长In0.53Ga0.47As腐蚀截至层,InP,InGaAs,InP亚集电极;InP,InGaAsP(Eg=1.15eV),InGaAsP(Eg=0.95eV),InP集电极;InGaAs渐变基区;二层InP发射极和InGaAs盖层。
如上所述,气态源分子束外延(GSMBE)制备磷化铟基双异质结双极晶体管结构材料的方法,其的优点归纳如下:
1.在InP基DHBT材料体系选择上,充分利用InP材料较高的电场漂移速率,在DHBT中可以降低集电结耗尽区穿越时间,从而提升器件频率特性。由于InP基激光器和光电探测器的工作波长恰好位于光纤的传输窗口1.3~1.55μm之间,所以InP基HBT-PIN器件很容易实现光电集成。
2.GSMBE为超高真空系统,使用高纯度的分子束源,可获得高纯单晶;生长温度相对较低,体扩散对组份和掺杂浓度分布的干扰被降到最低;可以通过控制束源炉快门挡板的开启或者关,监测手段多监测手段多,可以生长受热力学机理限制的处于不互溶隙范围内的多元系材料;MBE在生长机理上属于非平衡反应动力学过程,闭达到突然喷射或者终止分子束流的目的,因而可得到突变的组份界面和陡峭的掺杂浓度分布;监测手段多,可以在生长过程中进行实时监控,精确控制束流强度和生长速率;
由上述制备方法所制作的双异质结双极晶体管结构如表1所示
表1为磷化铟基双异质双极晶体管的结构
由表1可知,本发明的创新点在于渐变组份的基区设计,在传统的结构中P型掺杂基区的组份和掺杂都是固定的,为了提高器件性能,利用GSMBE在材料生长方面的优势,采用渐变基区材料组份固定基区材料掺杂的设计,取In1-xGaxAs基区材料Ga的组份集电极至发射极由0.47至0.55的渐变,这样设计可以形成一个加速电场有利于载流子的渡越。减少基区厚度虽然会提高器件的频率特性,但是容易击穿。经综合比较选区基区材料设计为65nm的优化设计。在掺杂方面,高的掺杂浓度会提高频率,但是同样会降低击穿电压,经比较,选区基区掺杂浓度为4E19nm的优化设计。同时采用碳(C)作为基区的P型掺杂剂,可以解决传统以铍(Be)作为基区P型掺杂剂在高温时扩散的问题。
总之,本发明涉及一种采用气态源分子束外延(GSMBE)制备磷化铟(InP)基双异质结双极晶体管(DHBT)结构材料的方法。在GSMBE制备DHBT结构材料的过程中,采用CBr4作为的P型基区掺杂剂。在渐变基极层的材料设计上采用渐变In的组份的InGaAs材料。这种材料结构简单容易实现,仅需要外延沉积几层,适合于科学实验和批量生产时采用。另外,此结构材料还可适用于金属有机气相外延(MOCVD或MOVPE)等气相外延方法。
附图说明
图1为半导体材料体系的HBT应用。
图2为材料生长工艺流程示意图。
图3为二种不同组份的InGaAsP/InP外延材料的XRD摇摆曲线。a)禁带宽度为0.95ev的InGaAsP材料;b)禁带宽度为1.15ev的InGaAsP材料;其中,S为衬底峰,L为外延峰。
图4为二种不同组份的InGaAsP/InP外延材料的PL光谱测试图。
图5为InGaAs/InP DHBT结构材料的XRD摇摆曲线。
具体实施方式
下面结合附图具体说明本发明实质性特点和显著地进步。但本发明决非仅局限于实施例。
实施例1如图2所示的生长流程图
将衬底送入外延系统的预处理室进行除气。对于InP衬底,除气温度为300-350℃;除气约20-40分钟,完成后即可传入生长室。生长前的衬底表面解析:InP衬底在As气氛的保护下加热至解析温度(400℃~430℃)以去除表面的氧化层;解析的过程用高能电子衍射(RHEED)来监控。
由高纯砷烷(AsH3)和磷烷(PH3)裂解后得到的As2和P2分别用作As源和P源,砷烷和磷烷的束流强度由束源炉的管道压力来控制,V族束源的裂解温度为1000℃。InP在GSMBE生长时的衬底温度为400℃,在InP生长之前,采用束流规来测量In的束流,以此来控制InP的生长速率。AsH3的裂解温度为1000℃,通过调节气路中AsH3的压力来控制As束流的大小。在本实施例中,气源炉AsH3的压力PV=450~550Torr,相应的生长室压力为1.8~2.5×10- 5Torr。生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性。对于只含有一种V族元素的三元系材料InGaAs来说,其生长速率主要取决于III族元素In和Ga的分子束强度之和,而组份则由In和Ga的分子束强度比决定。因此,为了调节InGaAs外延层的组份以达到设计要求,必须精确校正In和Ga的束流比fIn/fGa。我们采用X射线衍射(XRD)来测定外延层与衬底之间的失配度,并据此计算三元合金材料的组份。对于四元系材料InGaAsP,采用XRD测定外延层与衬底之间的失配度和光荧光谱(PL)测试材料的本征发光波长,共同确定四元合金材料的组份。对于渐变的InGaAs基区材料,采用缓变提高Ga温度的方法达到Ga的组分由0.47到0.55的过渡。
具体工艺如下:
(1)将InP(100)衬底送入气态源分子束外延系统GSMBE的预处理室,于300-350℃除气20-40分钟;
(2)将上述衬底传递至GSMBE的生长室,将PH3于1000℃进行裂解,得到P2用作Ps源,调节气源炉PH3压力PV为450~700Torr;
(3)衬底在P气氛的保护下进行生长前的表面解析,衬底温度于400℃下进行外延生长,生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性;
InP层的生长工艺条件为:In的生长温度为890℃,PH3的裂解压力为650Torr,在此条件下InP的生长速率为0.55μm/h,对于不同的N型掺杂要求,分别采用Si的掺杂温度为1080℃和1250℃;
InGaAs层的生长工艺条件为:Ga的生长温度为1025℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InGaAs的生长速率为1.0μm/h,Si的掺杂温度为1250℃;
InGaAsP(Eg=1.15ev)层的生长工艺条件为:Ga的生长温度为920℃,In的生长温度为890℃,AsH3的裂解压力为100Torr,PH3的裂解压力为660Torr,在此条件下InGaAsP的生长速率为0.65μm/h,Si的掺杂温度为1080℃;
InGaAsP(Eg=0.95ev)层的生长工艺条件为:Ga的生长温度为950℃,In的生长温度为860℃,AsH3的裂解压力为200Torr,PH3的裂解压力为600Torr,在此条件下InGaAsP的生长速率为0.46μm/h,Si的掺杂温度为1080℃;
InGaAs组份渐变层的生长工艺条件为:Ga的生长温度为1025-1035℃渐变,In的生长温度为890℃,AsH3的裂解压力为650Torr,65nm基区平均生长速率为1.2μm/h,P型掺杂剂CBr4的压力为0.05Torr;
如图3所示,InGaAsP(Eg=0.95ev)材料的晶格失配度Δa/a=1093ppm,InGaAsP(Eg=1.15ev)材料的晶格失配度Δa/a=343ppm,a为衬底材料的晶格常数,Δa为外延材料和衬底材料的晶格常数之差。
为了确定InGaAsP的禁带宽度需测定材料的本征发光谱,图中实线InGaAsP外延材料本征发光波长为1.33μm,禁带宽度为0.932eV;图中虚线InGaAsP外延材料本征发光波长为1.10μm,禁带宽度为1.125eV。获得了晶格匹配良好、能带符合设计要求的高质量InGaAsP四元系外延材料。通过二种不同组份的InGaAsP材料能带的阶梯变化,以减少集电极导带尖峰的阻挡效应(如图4所示)。
如图5所示,InGaAs材料的外延峰位置与衬底峰接近重合,多层结构的材料卫星衍射峰明显,所生长的结构材料具有良好的质量。
实施例2实施例所述的制备方法而获得的磷化铟基双异质双极晶体的结构特征是:
所述结构依次由半绝缘的InP衬底、外延缓冲层、腐蚀截止层、亚集电极层、集电极层、渐变基极层、发射极层和盖层组成;
其中,
①半绝缘的InP衬底为掺Fe的InP基底;
②外延缓冲层为非掺杂的InP层,厚度为50-60nm;
③腐蚀截止层为非掺杂的In0.53Ga0.47As层,厚度为10-15nm;
④亚集电极层由三层组成,依次是厚度为280-300nm的掺Si的InP层、厚度为40-50nm的掺Si的In0.53Ga0.47As层和厚度为40-50nm的掺Si的InP层;Si的掺杂浓度依次为1E19-2E19/cm3、1E19-2E19/cm3和1E19-2E19/cm3
⑤集电极层由四层组成,依次是厚度为180-200nm的掺Si的InP层、厚度为15-25nm的掺Si的In0.88Ga0.12As0.27P0.73层、厚度为15-25nm的掺Si的In0.73Ga0.27As0.58P0.42层以及厚度为40-50nm的掺Si的In0.53Ga0.47As层;Si的掺杂浓度依次为1-3E16/cm3、1-3E17/cm3、1-3E17/cm3和1-3E16/cm3
⑥渐变基极层(或称为基区层或基极层)为掺杂C的In1-xGaxAs层,掺杂量为2E19-4E19/cm3,Ga的组分集电极至发射极由0.47至0.55渐变,厚度为45-65nm;
⑦发射极层由两层组成,依次是厚度为30-40nm的掺Si的InP层(Si的掺杂浓度为1E17-3E17/cm3),和厚度为120-130nm的掺Si的InP层(Si的掺杂浓度为1E19-2E19/cm3);
⑧盖层为掺Si的In0.53Ga0.47As层,厚度为55-65nm,掺杂浓度为1-2E19/cm3
表2为磷化铟基双异质结双极晶体管优化结构
需强调说明的是在表2中:
a)在所述InP基双异质双极晶体结构中各层的组成的厚度确定了一个常用最优厚度,实际上其厚度是可以在表1所述的合理范围内变化的;
b)同样为叙述方便,掺杂浓度(剂量)选择了一个常用的值,实际上掺杂浓度(剂量)也可以依经验进行变更,本实施例仅列举了一个常用的掺杂浓度,至于掺杂元素也可以依使用本发明的本领域技术人员进行变更,这些变更均为本领域所属的技术人员无需经创造性即可获得,属于本发明保护范畴。

Claims (6)

1.一种磷化铟基双异质结双极晶体管结构,其特征在于所述结构依次由半绝缘的InP衬底、外延缓冲层、腐蚀截止层、亚集电极层、集电极层、渐变基极层、发射极层和盖层组成;
其中,
①半绝缘的InP衬底为掺Fe的InP基底;
②外延缓冲层为非掺杂的InP层,厚度为50-60nm;
③腐蚀截止层为非掺杂的In0.53Ga0.47As层,厚度为10-15nm;
④亚集电极层由三层组成,依次是厚度为280-300nm的掺Si的InP层、厚度为40-50nm的掺Si的In0.53Ga0.47As层和厚度为40-50nm的掺Si的InP层;
⑤集电极层由四层组成,依次是厚度为180-200nm的掺Si的InP层、厚度为15-25nm的掺Si的In0.88Ga0.12As0.27P0.73层、厚度为15-25nm的掺Si的In0.73Ga0.27As0.58P0.42层以及厚度为40-50nm的掺Si的In0.53Ga0.47As层;
⑥渐变基极层,或称为基区层或称为基极层为掺杂C的In1-xGaxAs层,Ga的组分从集电极至发射极由0.47至0.55渐变,厚度为45-65nm;
⑦发射极层由两层组成,依次是厚度为30-40nm的掺Si的InP层,和厚度为120-130nm的掺Si的InP层;
⑧盖层为掺Si的In0.53Ga0.47As层,厚度为55-65nm,掺杂浓度为1-2E19/cm3
2.按权利要求1所述的结构,其特征在于:
①亚集电极层三层组成的Si的掺杂浓度依次为1E19-2E19/cm3、1E19-2E19/cm3和1E19-2E19/cm3
②集电极层中的四层组成的Si的掺杂浓度依次为1E16-3E16/cm3、1E17-3E17/cm3、1E17-3E17/cm3和1E16-3E16/cm3
③渐变基极层的掺C浓度为2E19-4E19/cm3
④发射极层两层掺Si的InP层掺杂浓度依次为1E17-3E17/cm3和1E19-2E19/cm3
3.按权利要求1所述的结构,其特征在于:
①亚集电极层中的三层组成依次为300nm厚的掺Si的InP层,Si的掺杂量为1.2E19/cm3;50nm厚的掺Si In0.53Ga0.47As层,Si的掺杂量为1.2E19/cm3;50nm厚的掺Si InP层,Si的掺杂量为1.2E19/cm3
②集电极层中的四层组成依次为200nm厚的掺Si InP层,Si的掺杂量为1E17/cm3;20nm厚的掺Si的In0.88Ga0.12As0.27P0.73层;20nm厚的掺Si的In0.73Ga0.27As0.58P0.42层,Si的掺杂量为1E17/cm3;以及50nm厚的掺Si的In0.53Ga0.47As层,Si的掺杂量为1E16/cm3
③渐变基极层为65nm厚的掺杂C的In1-xGaxAs渐变层,掺C的浓度为4E19/cm3
④发射极层中两层分别为40nm厚的掺Si InP层,Si的掺杂量为2E17/cm3和130nm厚的掺Si的InP层,Si的掺杂量为1.2E19/cm3
4.按权利要求1或3所述的结构,其特征在于集电极层中掺Si的In0.88Ga0.12As0.27P0.73层的λ=1.05μm,Eg=1.15ev;掺Si的In0.73Ga0.27As0.58P0.42层的λ=1.29μm,Eg=0.95ev。
5.制备如权利要求1所述的磷化铟基双异质结双极晶体管结构的方法,其特征在于具体工艺步骤是:
(1)将InP(100)衬底送入气态源分子束外延系统GSMBE的预处理室,于300-350℃除气;
(2)将上述衬底传递至GSMBE的生长室,生长前的衬底表面解析,解析是在As气氛下加热至解析温度,去除表面氧化层,然后将PH3于1000℃进行裂解,得到P2用作Ps源,调节气源炉PH3压力PV为450~700Torr;
(3)衬底在P气氛的保护下进行生长前的表面解析,衬底温度于400℃下进行外延生长,生长时衬底以每分钟5转的速度旋转,以保证外延材料的均匀性;
其中,InP层的生长工艺条件为:In的生长温度为890℃,PH3的裂解压力为650Torr,在此条件下InP的生长速率为0.55μm/h,对于不同的N型掺杂要求,分别采用Si的掺杂温度为1080℃和1250℃;
InGaAs层的生长工艺条件为:Ga的生长温度为1025℃,In的生长温度为890℃,AsH3的裂解压力为650Torr,在此条件下InGaAs的生长速率为1.0μm/h,Si的掺杂温度为1250℃;
Eg=1.15ev的InGaAsP层的生长工艺条件为:Ga的生长温度为920℃,In的生长温度为890℃,AsH3的裂解压力为100Torr,PH3的裂解压力为660Torr,在此条件下InGaAsP的生长速率为0.65μm/h,Si的掺杂温度为1080℃;
Eg=0.95ev的InGaAsP层的生长工艺条件为:Ga的生长温度为950℃,In的生长温度为860℃,AsH3的裂解压力为200Torr,PH3的裂解压力为600Torr,在此条件下InGaAsP的生长速率为0.46μm/h,Si的掺杂温度为1080℃;
InGaAs组份渐变层的生长工艺条件为:Ga的生长温度为1025-1035℃渐变,In的生长温度为890℃,AsH3的裂解压力为650Torr,65nm基区平均生长速率为1.2μm/h,P型掺杂剂CBr4的压力为0.05Torr。
6.按权利要求5所述的方法,其特征在于:
①除气时间为20-40分钟;
②解析过程用高能电子衍射监控,解析温度为400-430℃;
③对于只含有一种V族元素的三元系材料InGaAs来说,生长速率取决于III族元素In和Ga的分子束强度之和,而组份则由In和Ga的分子束强度比决定;因此,为了调节InGaAs外延层的组份以达到设计要求,必须精确校正In和Ga的束流比fIn/fGa;采用X射线衍射来测定外延层与衬底之间的失配度,并据此计算三元合金材料的组份;
④对于四元系材料InGaAsP,采用XRD测定外延层与衬底之间的失配度和光荧光谱测试材料的本征发光波长,共同确定四元合金材料的组份;
⑤对于渐变的InGaAs基区材料,采用缓变提高Ga温度的方法达到Ga的组分由0.47到0.55的过渡。
CN201410072323.1A 2014-02-28 2014-02-28 一种磷化铟基双异质结双极晶体管结构及制备方法 Active CN103794644B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410072323.1A CN103794644B (zh) 2014-02-28 2014-02-28 一种磷化铟基双异质结双极晶体管结构及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410072323.1A CN103794644B (zh) 2014-02-28 2014-02-28 一种磷化铟基双异质结双极晶体管结构及制备方法

Publications (2)

Publication Number Publication Date
CN103794644A CN103794644A (zh) 2014-05-14
CN103794644B true CN103794644B (zh) 2017-04-19

Family

ID=50670140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072323.1A Active CN103794644B (zh) 2014-02-28 2014-02-28 一种磷化铟基双异质结双极晶体管结构及制备方法

Country Status (1)

Country Link
CN (1) CN103794644B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633138A (zh) * 2015-12-30 2016-06-01 中国科学院上海微系统与信息技术研究所 一种砷化镓基双异质结双极晶体管结构及制备方法
CN107134405B (zh) * 2017-04-12 2020-02-18 西安电子科技大学 一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法
CN110649088A (zh) * 2019-09-30 2020-01-03 厦门市三安集成电路有限公司 外延结构和低开启电压晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569872B1 (en) * 2005-12-20 2009-08-04 Hrl Laboratories, Llc Bipolar transistors with low parasitic losses
CN101552284A (zh) * 2008-04-02 2009-10-07 中国科学院微电子研究所 npn型InGaAs/InP DHBT外延层结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061821A2 (en) * 2001-01-08 2002-08-08 Kopin Corporation Method of preparing indium phosphide heterojunction bipolar transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569872B1 (en) * 2005-12-20 2009-08-04 Hrl Laboratories, Llc Bipolar transistors with low parasitic losses
CN101552284A (zh) * 2008-04-02 2009-10-07 中国科学院微电子研究所 npn型InGaAs/InP DHBT外延层结构

Also Published As

Publication number Publication date
CN103794644A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN109585592B (zh) p-BN/i-AlGaN/n-AlGaN的紫外探测器及制作方法
CN103578986A (zh) 一种高阻GaN薄膜的制备方法
CN104835833A (zh) 高耐压氮化镓系半导体设备及其制造方法
CN103794644B (zh) 一种磷化铟基双异质结双极晶体管结构及制备方法
Vilchis et al. Electrical behavior of Mg doped cubic GaN on c-GaN structure
TW201743451A (zh) 13族氮化物複合基板、半導體元件及13族氮化物複合基板的製造方法
US10388751B2 (en) Semiconductor device and method for forming n-type conductive channel in diamond using heterojunction
US8664697B2 (en) Transistor device
CN208368514U (zh) 基于Si衬底的GaN基射频器件外延结构
CN106601790A (zh) 纵向调制掺杂氮化镓基场效应晶体管结构及其制作方法
US10804104B2 (en) Semiconductor device and method for forming p-type conductive channel in diamond using abrupt heterojunction
CN103137772A (zh) 新型多层结构碳化硅光电导开关及其制备方法
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
CN105633138A (zh) 一种砷化镓基双异质结双极晶体管结构及制备方法
Dingus et al. Low temperature growth and extrinsic doping of mono-crystalline and polycrystalline II-VI solar cells by MBE
US11492696B2 (en) Manufacturing method for semiconductor laminated film, and semiconductor laminated film
Reddy et al. Al rich AlGaN based APDs on single crystal AlN with solar blindness and room temperature operation
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
CN105575773A (zh) 一种InGaAsBi高迁移率材料的制备方法及结构
CN104332540A (zh) 一种制备高发光性能p型ZnO薄膜的方法
CN111326577B (zh) 功率器件外延结构的制备方法及功率器件外延结构
CN102881568A (zh) 一种制造pn结的方法及其pn结
US10312324B2 (en) Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor
CN102800571A (zh) 一种制造半导体薄膜的方法及其半导体薄膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant