CN105575773A - 一种InGaAsBi高迁移率材料的制备方法及结构 - Google Patents

一种InGaAsBi高迁移率材料的制备方法及结构 Download PDF

Info

Publication number
CN105575773A
CN105575773A CN201511022279.4A CN201511022279A CN105575773A CN 105575773 A CN105575773 A CN 105575773A CN 201511022279 A CN201511022279 A CN 201511022279A CN 105575773 A CN105575773 A CN 105575773A
Authority
CN
China
Prior art keywords
growth
ingaasbi
ingaas
resilient coating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511022279.4A
Other languages
English (en)
Inventor
艾立鹍
周书星
徐安怀
齐鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201511022279.4A priority Critical patent/CN105575773A/zh
Publication of CN105575773A publication Critical patent/CN105575773A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明涉及一种InGaAsBi高迁移率材料制备方法及结构。其特征在于采用气态源分子束外延(GSMBE)制备材料。在半绝缘InP(100)衬底上外延生长InGaAsBi材料结构。本发明的创新点在于利用GSMBE在材料生长方面的优势，减少InGaAsBi高电子迁移率材料生长过程中界面粗糙容易引入合金无序。我们设计采用间断生长的方法，在InGaAs缓冲层和InGaAsBi生长时，分别采用间断10秒和20秒的方法，保证膜生长方式分为台阶流动式生长，避免形成二维形核式生长。InGaAsBi高电子迁移率材料外延方法比较多，可以用MBE，MOCVD等等，并且材料结构简单成熟，适合批量生产。

Description

一种InGaAsBi高迁移率材料的制备方法及结构
技术领域
本发明涉及一种InGaAsBi高电子迁移率材料的制备方法及构筑而成的结构。所述的方法是通过气态源分子束外延(GSMBE)进行材料生长，属于材料制备技术领域。
背景技术
稀铋材料是目前Ⅲ-Ⅴ族化合物半导体中研究较少的材料体系，但由于其具有高迁移率等特性成为近几年在国际上引起关注的研究热点之一。对稀铋材料的初步研究发现其有许多新的物理性质，比如强带隙收缩，价带边上升，强自旋轨道耦合，具有表面剂作用及对电子输运影响小等。因为铋元素是V族元素中最大最重的元素，当被引入III-V族化合物中时，会形成最大的自旋轨道耦合，导致价带边上升，剪裁能带。同时研究发现，在不同的生长条件下，掺碳还可分别获得超高浓度的p型或n型InGaAsBi，可用于异质结双极晶体管(HBT)等器件的基区或欧姆接触层。HBT的优异特性是直接由价带在异质界面处的不连续ΔEV造成的，ΔEV增加了发射极异质结处价带势垒的高度，从而使得HBT可以使用较高浓度的基区，同时维持极高的发射效率和电流增益。而高掺杂浓度可以降低基区的方块电阻，且可减小基区厚度而不用担心穿通效应。薄的基区厚度可以降低基区渡越时间，提高器件的截止频率。因此，在InP/InGaAs/InPDHBT基区或欧姆接触层的InGaAs中引入Bi具有提高器件性能的潜力(图1所示，图中CB—导带,HH—重空穴带,LH—轻空穴带,以及SO—轨道自旋分裂带)。
从图1可以看出在HBT中，增加ΔEV，射基异质结处价带势垒升高，此效应可以采用较高浓度基区，而同时维持极高的发射效率和电流增益；高掺杂浓度则可以降低基区的方块电阻，且基区很薄而不用担心穿通效(punchthrough)。窄基区宽度可以降低基区渡越时间，且增加截止频率。【AlberiK,DubonOD,WalukiewiczW,YuKM,BertulisKandKrotkusA2007Appl.Phys.Lett.91051909】【FluegelB,FrancoeurS,MascarenhasA,TixierS,YoungECandTiedjeT2006Phys.Rev.Lett.97067205】【KudrawiecR,KopaczekJ,MisiewiczJ,PetropoulosJP,ZhongYandZideJMO2011Appl.Phys.Lett.99251906】【CarrierPandWeiSH2004Phys.Rev.B70035212】【JinSandJohnSweeneyS2013J.Appl.Phys.114213103】【MarkoIP,BatoolZ,HildK,JinSR,HossainN,HoseaTJC,PetropoulosJP,ZhongY,DongmoPB,ZideJMOandSweeneySJ2012Appl.Phys.Lett.101221108】
本申请的发明人拟利用气态源分子束外延(GSMBE)技术，在磷化铟衬底上生长InGaAsBi高电子迁移率材料，通过微纳米加工技术制备高电子迁移率晶体管材料，发展与IC工艺兼容的集成技术。
发明内容
本发明目的在于提供一种InGaAsBi高电子迁移率材料制备方法，所述的方法是采用气态源分子束外延(GSMBE)进行材料生长。
材料生长工艺流程如图2所示，由所述的方法通过微纳米技术制备出高电子迁移率晶体管材料。由图2方法提供的材料结构如图3所示。
具体的说，在本发明制备InGaAsBi高电子迁移率材料的过程中，采用半绝缘单抛的InP(100)衬底。先在InP衬底上外延生长一层InGaAs缓冲层，InGaAs缓冲层的引入可以使材料从衬底到结构有良好的过渡，减少直接进行异质外延引起的缺陷和位错等，然后生长InGaAsBi层。
将衬底送入外延系统的预处理室进行除气。对于InP衬底，除气温度为300℃；除气约30分钟，完成后即可传入生长室。生长前的衬底表面解吸：InP衬底在As气氛的保护下加热至解吸温度(400℃～430℃)以去除表面的氧化层；解吸的过程用高能电子衍射(RHEED)来监控。
由高纯砷烷(AsH3)和磷烷(PH3)裂解后得到的As2和P2分别用作As源和P源，砷烷和磷烷的束流强度由束源炉的管道压力来控制，V族束源的裂解温度为1000℃。InP在GSMBE生长时的衬底温度为400℃，AsH3的裂解温度为1000℃，通过调节气路中AsH3的压力来控制As束流的大小。在本文实验中，气源炉AsH3的压力PV＝450～550Torr，相应的生长室压力为1.8～2.5×10-5Torr。生长时衬底以每分钟5转的速度旋转，以保证外延材料的均匀性。对于只含有一种V族元素的三元系材料InGaAs来说，其生长速率主要取决于III族元素In和Ga的分子束强度之和，而组份则由In和Ga的分子束强度比决定。因此，为了调节InGaAs外延层的组份以达到设计要求，必须精确校正In和Ga的束流比fIn/fGa(fIn/fAl)。本发明采用X射线衍射(XRD)来测定外延层与衬底之间的失配度，通过卢瑟福背散射(RBS)测试来确定Bi的组份并据此计算合金材料的组份。
如上所述，采用气态源分子束外延(GSMBE)制备InGaAsBi高电子迁移率材料制备方法，其的优点归纳如下：
1、在InP材料体系选择上，充分利用InP材料体系高的电子饱和速度，以及和常用的光通信用光电器件衬底兼容，易于实现光电集成。由于InP基激光器和光电探测器的工作波长恰好位于光纤的传输窗口1.3～1.55μm之间，InP基HEMT器件很容易实现光电集成。
2、材料生长的可控性好，可以实现材料的生长温度，厚度，均匀性等多方面的良好控制。GSMBE为超高真空系统，使用高纯度的分子束源，可获得高纯单晶；生长温度相对较低，体扩散对组份和掺杂浓度分布的干扰被降到最低；可以通过控制束源炉快门挡板的开启或者关，监测手段多监测手段多，可以生长受热力学机理限制的处于不互溶隙范围内的多元系材料；MBE在生长机理上属于非平衡反应动力学过程，达到突然喷射或者终止分子束流的目的，因而可得到突变的组份界面和陡峭的掺杂浓度分布；监测手段多，可以在生长过程中进行实时监控，精确控制束流强度和生长速率；
3、创新点在于利用GSMBE在材料生长方面的优势，减少InGaAsBi高电子迁移率材料生长过程中界面粗糙容易引入合金无序。我们设计采用间断生长的方法，在InGaAs缓冲层和InGaAsBi生长时，分别采用间断10秒和20秒的方法，保证膜生长方式分为台阶流动式生长，避免形成二维形核式生长。InGaAsBi高电子迁移率材料外延方法比较多，可以用MBE，MOCVD等等，并且材料结构简单成熟，适合批量生产。
附图说明
图1为InGaAs材料中引入Bi后价带变化示意图；
图2为材料生长工艺流程示意图；
图3为本发明制备方法生成的磷化铟基双异质结双极晶体管结构结构示意图；
图4为InGaAsBi/InP材料的XRD摇摆曲线。A图为存在InGaAs缓冲层的不同Bi组份的InGaAsBi材料示意图；B图为不存在InGaAs缓冲层的不同Bi组份的InGaAsBi材料示意图。
图5为InGaAsBi/InP材料的卢瑟福背散射(RBS)测试曲线。通过卢瑟福背散射测试确定InGaAsBi材料中Bi的组份。
图6为InGaAsBi/InP材料的表面粗糙度曲线。
图7为InGaAsBi/InP材料的电学特性曲线。从图中可以看出含有InGaAs缓冲层的InGaAsBi材料在迁移率等电学特性方面比不含有InGaAs缓冲层的InGaAsBi材料有明显的优势，具有较高的电子迁移率。
具体实施方式
实施例1高迁移率InGaAsBi材料的制备方法
将衬底送入外延系统的预处理室进行除气。对于InP衬底，除气温度为300℃；除气约30分钟，完成后即可传入生长室。生长前的衬底表面解吸：InP衬底在As气氛的保护下加热至解吸温度(400℃～430℃)以去除表面的氧化层；解吸的过程用高能电子衍射(RHEED)来监控。
由高纯砷烷(AsH3)和磷烷(PH3)裂解后得到的As2和P2分别用作As源和P源，砷烷和磷烷的束流强度由束源炉的管道压力来控制，V族束源的裂解温度为1000℃。InP在GSMBE生长时的衬底温度为400℃，AsH3的裂解温度为1000℃，通过调节气路中AsH3的压力来控制As束流的大小。在本文实验中，气源炉AsH3的压力PV＝450～550Torr，相应的生长室压力为1.8～2.5×10-5Torr。生长时衬底以每分钟5转的速度旋转，以保证外延材料的均匀性。对于只含有一种V族元素的三元系材料InGaAs来说，其生长速率主要取决于III族元素In和Ga的分子束强度之和，而组份则由In和Ga的分子束强度比决定。因此，为了调节InGaAs外延层的组份以达到设计要求，必须精确校正In和Ga的束流比fIn/fGa(fIn/fAl)。本发明采用X射线衍射(XRD)来测定外延层与衬底之间的失配度，通过卢瑟福背散射(RBS)测试来确定Bi的组份并据此计算合金材料的组份。
具体工艺如下：
(1)将InP(100)衬底送入气态源分子束外延系统GSMBE的预处理室，于300-350℃除气30分钟；
(2)将上述衬底传递至GSMBE的生长室，将PH3于1000℃进行裂解，得到P2用作Ps源，调节气源炉PH3压力PV为450～700Torr；
(3)衬底在P气氛的保护下进行生长前的表面解吸，衬底温度于400℃下进行外延生长，生长时衬底以每分钟5转的速度旋转，以保证外延材料的均匀性；
所述的衬底表面解吸的工艺为InP衬底在P气氛的保护下加热至解吸温度400℃～450℃以去除表面的氧化层，解吸过程用RHEED来监控。
InGaAs缓冲层的生长工艺条件为：Ga的生长温度为1025℃，In的生长温度为890℃，AsH3的裂解压力为650Torr，在此条件下InGaAs的生长速率为0.98μm/h，衬底温度于400℃下进行外延生长；采用间断生长的方法，在InGaAs缓冲层生长时，采用间断10秒的方法，保证膜生长方式分为台阶流动式生长，避免形成二维形核式生长。
InGaAs缓冲层三元合金的组分是通过校正In和Ga的束流比fIn//fGa，fIn/为16.4，fGa为19.9，偏差在±5％，并采用XRD测定外延层与衬底之间的失配度而确定的。
InGaAsBi层的生长工艺条件为：Ga的生长温度为1025℃，In的生长温度为890℃，Bi的生长温度为480℃AsH3的裂解压力为650Torr，在此条件下InGaAsBi的生长速率为1.0μm/h，衬底温度于280℃下进行外延生长；本发明设计采用间断生长的方法，在InGaAsBi生长时，采用20秒的方法，保证膜生长方式分为台阶流动式生长，避免形成二维形核式生长。
InGaAsBi缓冲层生长是通过校正In，Ga和Bi的束流实现的，fIn为16.4，fGa为13.1，fBi为1.4，偏差在±5％，并采用XRD和RBS确定材料的组份。
实施例2
依实施例1所示的生长工艺流程设计生长的材料结构如图3所示，在所述的材料结构生长中，设计采用间断生长的方法，在InGaAs缓冲层和InGaAsBi层生长时，分别采用间断10秒和20秒的方法，保证原子级材料的生长方式分为台阶流动式生长，避免形成二维形核式生长。
实施例3InGaAs缓冲层的作用：
①从图4InGaAsBi/InP材料的XRD摇摆曲线，图A为存在InGaAs缓冲层的不同Bi组份的InGaAsBi材料示意图；B图为不存在InGaAs缓冲层的不同Bi组份的InGaAsBi材料示意图。从两幅图对比可以看出，在相同条件下，存在缓冲的材料晶体质量明显要好于不存在缓冲层的材料，相同条件下晶格失配度要小，缓冲层对于异质外延的应力释放起到了很好的缓冲作用。
②从图6可以看出随着Bi组份的增加，存在InGaAs缓冲层的结构有比较好的InGaAsBi表面质量。Bi的组份从0-3％的变化过程中含有InGaAs缓冲层的InGaAsBi材料的表面粗糙度变化不大，而不含有InGaAs缓冲层的InGaAsBi材料粗糙度明显变差。设计采用的含有InGaAs缓冲层的InGaAsBi/InP材料结构能够有效的提高InGaAsBi高迁移率材料的质量。
③从图7可以看出含有InGaAs缓冲层的InGaAsBi材料在迁移率等电学特性方面比不含有InGaAs缓冲层的InGaAsBi材料有明显的优势，具有较高的电子迁移率。

Claims (6)

1.一种InGaAsBi高电子迁移率材料制备方法，其特征在于采用GSMBE技术在InP衬底上生长InGaAsBi高电子迁移率材料；具体工艺为：
(1)将InP(100)衬底送入气态源分子束外延系统GSMBE的预处理室，于300-350℃除气30分钟；
(2)将上述衬底传递至GSMBE的生长室，将PH3于1000℃进行裂解，得到P2用作Ps源，调节气源炉PH3压力PV为450～700Torr；
(3)衬底在P气氛的保护下进行生长前的表面解吸，衬底温度于400℃及280℃下进行外延生长，生长时衬底以每分钟5转的速度旋转，以保证外延材料的均匀性；
InGaAs缓冲层的生长工艺条件为：Ga的生长温度为1025℃，In的生长温度为890℃，AsH3的裂解压力为650Torr，在此条件下InGaAs的生长速率为0.98μm/h，衬底温度于400℃下进行外延生长；采用间断生长的方法，在InGaAs缓冲层生长时，采用间断10秒的方法，保证膜生长方式分为台阶流动式生长，避免形成二维形核式生长；
InGaAsBi层的生长工艺条件为：Ga的生长温度为1025℃，In的生长温度为890℃，Bi的生长温度为480℃AsH3的裂解压力为650Torr，在此条件下InGaAs的生长速率为1.0μm/h，衬底温度于280℃下进行外延生长；设计采用间断生长的方法，在InGaAsBi生长时，采用20秒的方法，保证膜生长方式分为台阶流动式生长，避免形成二维形核式生长。
2.根据权利要求1所述的方法，其特征在于步骤(3)中所述的衬底表面解吸的工艺为InP衬底在P气氛的保护下加热至解吸温度400℃～450℃以去除表面的氧化层，解吸过程用RHEED来监控。
3.根据权利要求1所述的方法，其特征在于所述步骤(3)中InGaAs缓冲层三元合金的组分是通过校正In和Ga的束流比fIn//fGa，fIn/为16.4，fGa为19.9，偏差在±5％，并采用XRD测定外延层与衬底之间的失配度而确定的。
4.根据权利要求1所述的方法，其特征在于步骤(3)所述InGaAsBi缓冲层生长是通过校正In，Ga和Bi的束流实现的，fIn为16.4，fGa为13.1，fBi为1.4，偏差在±5％，并采用XRD和RBS确定材料的组份。
5.由权利要求1所述的方法制备磷化铟基双异质结双极晶体管结构，其特征在于由三层组成，依次为半绝缘InP衬底、InGaAs缓冲层和InGaAsBi层。
6.按权利要求5所述的结构，其特征在于：
①存在InGaAs缓冲层的晶体质量明显优于不存在缓冲层材料，相同条件下晶格失配度要小；缓冲层对于外延的应力释放起了缓冲作用；
②存在InGaAs缓冲层的结构具有好的InGaAsBi表面质量。Bi的组份从0-3％的变化过程中含有InGaAs缓冲层的InGaAsBi材料的表面粗糙度变化不大；
③含有InGaAs缓冲层的InGaAsBi材料在迁移率电学特性方面比不含有InGaAs缓冲层的InGaAsBi材料具有高的电子迁移率。
CN201511022279.4A 2015-12-30 2015-12-30 一种InGaAsBi高迁移率材料的制备方法及结构 Pending CN105575773A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511022279.4A CN105575773A (zh) 2015-12-30 2015-12-30 一种InGaAsBi高迁移率材料的制备方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511022279.4A CN105575773A (zh) 2015-12-30 2015-12-30 一种InGaAsBi高迁移率材料的制备方法及结构

Publications (1)

Publication Number Publication Date
CN105575773A true CN105575773A (zh) 2016-05-11

Family

ID=55885785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511022279.4A Pending CN105575773A (zh) 2015-12-30 2015-12-30 一种InGaAsBi高迁移率材料的制备方法及结构

Country Status (1)

Country Link
CN (1) CN105575773A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531836A (zh) * 2016-11-25 2017-03-22 罗雷 四结太阳能电池

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247708A (zh) * 2012-02-09 2013-08-14 三菱电机株式会社 半导体感光元件
CN103337548A (zh) * 2013-06-19 2013-10-02 中国科学院苏州纳米技术与纳米仿生研究所 含Bi热光伏电池的结构及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247708A (zh) * 2012-02-09 2013-08-14 三菱电机株式会社 半导体感光元件
CN103337548A (zh) * 2013-06-19 2013-10-02 中国科学院苏州纳米技术与纳米仿生研究所 含Bi热光伏电池的结构及其制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GAN FENG ET AL.: "《New III–V Semiconductor InGaAsBi Alloy Grown by Molecular Beam Epitaxy》", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *
SHUXING ZHOU ET AL.: "《Effects of buffer layer preparation and Bi concentration on InGaAsBi epilayers grown by gas source molecular beam epitaxy》", 《SEMICONDUCTOR SCIENCE AND TECHNOLOGY》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531836A (zh) * 2016-11-25 2017-03-22 罗雷 四结太阳能电池

Similar Documents

Publication Publication Date Title
JP5073968B2 (ja) 化合物半導体エピタキシャル基板およびその製造方法
JPH08293505A (ja) 化合物半導体装置及びその製造方法
CN107887255B (zh) 一种高阻GaN薄膜外延生长的方法
WO2010087151A1 (ja) 半導体基板の製造方法および半導体基板
CN103794644B (zh) 一种磷化铟基双异质结双极晶体管结构及制备方法
CN104465750A (zh) 一种磷化铟基高电子迁移率晶体管结构及制备方法
KR101032010B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
CN105575773A (zh) 一种InGaAsBi高迁移率材料的制备方法及结构
CN105633138A (zh) 一种砷化镓基双异质结双极晶体管结构及制备方法
CN115000149A (zh) 一种氮化镓器件的外延结构及制备方法
CN105355545A (zh) 提高p型铟镓砷薄膜掺杂浓度的方法、薄膜的制备方法及其应用
JP2007042936A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ
JP2005086135A (ja) ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法
JP2013046058A (ja) シリコン基板上に高電子移動度トランジスタを成長させた構造及びその方法
US10665752B2 (en) Air void structures for semiconductor fabrication
US10672948B2 (en) Methods for producing light extraction structures for semiconductor devices
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法
CN106601787B (zh) 一种InxAlyGa1-x-yN/GaN异质结构及其外延方法
JP5301507B2 (ja) 化合物半導体エピタキシャル基板
EP3783639A1 (en) Ingan epitaxial layer and manufacturing method thereof
KR20050086943A (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP5543302B2 (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP2002373905A (ja) Ｉｉｉ−ｖ族化合物半導体装置の製造方法
CN117766389A (zh) 一种异质结双极晶体管及其mocvd外延生长方法
JP2005347499A (ja) 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160511

WD01 Invention patent application deemed withdrawn after publication