WO2010087151A1 - 半導体基板の製造方法および半導体基板 - Google Patents

半導体基板の製造方法および半導体基板 Download PDF

Info

Publication number
WO2010087151A1
WO2010087151A1 PCT/JP2010/000429 JP2010000429W WO2010087151A1 WO 2010087151 A1 WO2010087151 A1 WO 2010087151A1 JP 2010000429 W JP2010000429 W JP 2010000429W WO 2010087151 A1 WO2010087151 A1 WO 2010087151A1
Authority
WO
WIPO (PCT)
Prior art keywords
group
source gas
compound semiconductor
flow rate
gas
Prior art date
Application number
PCT/JP2010/000429
Other languages
English (en)
French (fr)
Inventor
淳也 秦
強 中野
Original Assignee
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友化学株式会社 filed Critical 住友化学株式会社
Priority to CN2010800055748A priority Critical patent/CN102301452A/zh
Publication of WO2010087151A1 publication Critical patent/WO2010087151A1/ja
Priority to US13/191,173 priority patent/US8507950B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a method for manufacturing a semiconductor substrate and a semiconductor substrate.
  • field effect transistors referred to as FETs
  • HEMTs high electron mobility transistors
  • HBTs heterojunction bipolar transistors
  • a compound semiconductor epitaxial substrate is used for manufacturing these electronic devices.
  • a compound semiconductor epitaxial substrate is manufactured by growing a crystal of a group 3-5 compound semiconductor on a semi-insulating substrate such as a GaAs substrate by an epitaxial growth method.
  • a liquid phase method, a molecular beam epitaxial growth method, a metal organic chemical vapor deposition method (referred to as MOCVD method), or the like is used as the epitaxial growth method.
  • Patent Document 1 describes a compound semiconductor epitaxial wafer having an AlGaAs buffer layer between a semi-insulating GaAs substrate and an n-type GaAs active layer.
  • the buffer layer suppresses a leakage current that degrades the characteristics of the FET.
  • the buffer layer also reduces the influence of the substrate or impurities on the substrate on the FET characteristics.
  • the buffer layer of Patent Document 1 is formed by metal organic vapor phase epitaxy (referred to as MOVPE method), and donor impurities and acceptor impurities having close concentrations are added.
  • Patent Document 2 describes a Group 3-5 compound semiconductor device having a p-type buffer layer formed by the MOVPE method.
  • the product of the film thickness and the p-type carrier concentration is set to 1 ⁇ 10 10 to 1 ⁇ 10 12 cm ⁇ .
  • Patent Document 1 does not describe the crystal growth conditions of the buffer layer. Usually, when a Group 3-5 compound semiconductor is formed using the MOVPE method or the MOCVD method, a Group 5 such as P and As is used. The raw material is supplied in a very excessive amount as compared with Group 3 raw materials such as Al, Ga, and In. As a result, the manufacturing cost of the compound semiconductor epitaxial wafer increases. In Patent Document 2, the p-type carrier concentration of the p-type buffer layer when oxygen or a transition metal is doped is controlled. However, Patent Document 2 does not consider the supply amount of the Group 5 raw material.
  • the supply amount of the Group 5 raw material In order to reduce the manufacturing cost, it is preferable to reduce the supply amount of the Group 5 raw material. However, if the supply amount of the Group 5 raw material is simply reduced for the purpose of reducing the manufacturing cost, the p-type carrier concentration of the Group 3-5 compound semiconductor becomes too large. As a result, excess acceptor impurities that cannot be ionized remain, and the Group 3-5 compound semiconductor cannot exhibit sufficient performance as a buffer layer.
  • the Group 3 raw material is supplied as an organometallic compound such as trimethyl gallium and trimethyl aluminum. Carbon contained in the organometallic compound is taken into the crystal of the compound semiconductor during crystal growth.
  • the carbon concentration of the Group 3-5 compound semiconductor increases as the ratio of the Group 5 material to the Group 3 material during crystal growth decreases. Since carbon behaves as an acceptor impurity in the crystal of the group 3-5 compound semiconductor, the p-type carrier concentration of the group 3-5 compound semiconductor increases as the carbon concentration increases. As a result, the Group 3-5 compound semiconductor cannot exhibit sufficient performance as a buffer layer.
  • an object of the present invention is to provide a method for producing a Group 3-5 compound semiconductor capable of reducing the amount of the Group 5 material used without impairing the physical properties of the Group 3-5 compound semiconductor.
  • a step of placing a base substrate inside a reaction vessel, and the reaction vessel comprising a group 3 element organometallic compound 3 A step of epitaxially growing a p-type group 3-5 compound semiconductor on a base substrate by supplying a group 5 source gas composed of a group 5 source gas and an impurity gas containing impurities that are doped in the semiconductor and become a donor
  • the flow rate of the impurity gas and the flow rate ratio of the group 5 source gas to the group 3 source gas are set to be the same as those of the p-type group 3-5 compound semiconductor.
  • a product N ⁇ d (cm ⁇ 2 ) of residual carrier concentration N (cm ⁇ 3 ) and thickness d (cm) is set to 8.0 ⁇ 10 11 or less.
  • the “p-type group 3-5 compound semiconductor” is a group 3-5 compound semiconductor in which the p-type carrier concentration is higher than the n-type carrier concentration.
  • a residual capacity per unit area of 0.5 nF by capacitance voltage measurement using a Schottky electrode in contact with the active layer on the p-type group 3-5 compound semiconductor is 0.5 nF.
  • the flow rate of the impurity gas and the flow rate ratio of the Group 5 source gas to the Group 3 source gas may be set so as to be less than / cm 2 .
  • the flow ratio of the Group 5 source gas to the Group 3 source gas is preferably 9.0 ⁇ 10 6 or less.
  • the impurity may include at least one element selected from the element group consisting of Si, Se, Ge, Sn, S, and Te.
  • a p-type group 3-5 compound semiconductor and an active layer may be stacked in this order on the base substrate.
  • the base substrate and the base substrate are doped into a group 3 source gas composed of an organometallic compound of a group 3 element, a group 5 source gas composed of a group 5 element, and a semiconductor.
  • a p-type group 3-5 compound semiconductor epitaxially grown by supplying an impurity gas containing an impurity serving as a donor, and the p-type group 3-5 compound semiconductor has a residual carrier concentration N (cm ⁇ 3 ) and a thickness.
  • a semiconductor substrate having a product d ⁇ cm (N ⁇ d (cm ⁇ 2 )) of 8.0 ⁇ 10 11 or less is provided.
  • the residual capacity per unit area is preferably less than 0.5 nF / cm 2 in the capacity voltage measurement using a Schottky electrode in contact with the active layer on the p-type Group 3-5 compound semiconductor.
  • the p-type group 3-5 compound semiconductor is epitaxially grown with the ratio of the flow rate difference between the group 5 source gas and the group 3 source gas to the impurity gas flow rate being 9.0 ⁇ 10 6 or less. Preferably it is.
  • the p-type group 3-5 compound semiconductor is epitaxially grown under the condition that the ratio of the group 5 source gas to the group 3 source gas is 50 or less.
  • the donor impurity may include at least one element selected from the element group consisting of Si, Se, Ge, Sn, S, and Te.
  • a p-type group 3-5 compound semiconductor and an active layer may be stacked in this order on the base substrate.
  • An example of the section of compound semiconductor epitaxial substrate 100 is shown roughly.
  • An example of the manufacturing method of the compound semiconductor epitaxial substrate 100 is shown roughly.
  • An example of a section of semiconductor device 300 is shown roughly.
  • An example of the section of compound semiconductor epitaxial substrate 400 is shown roughly.
  • An example of the section of compound semiconductor epitaxial substrate 500 is shown roughly.
  • An example of a section of semiconductor device 600 is shown roughly.
  • the result of the capacitance voltage measurement in the compound semiconductor epitaxial substrate of Example 1 is shown.
  • the result of the capacitance voltage measurement in the compound semiconductor epitaxial substrate of Example 1 is shown.
  • the result of the capacitance voltage measurement in the compound semiconductor epitaxial substrate of the comparative example 2 is shown.
  • the result of the capacitance voltage measurement in the compound semiconductor epitaxial substrate of the comparative example 2 is shown.
  • FIG. 1 schematically shows an example of a cross section of a compound semiconductor epitaxial substrate 100 according to an embodiment.
  • the compound semiconductor epitaxial substrate 100 includes a base substrate 102 and a group 3-5 compound semiconductor 104.
  • the compound semiconductor epitaxial substrate 100 is an example of a semiconductor substrate.
  • the base substrate 102 includes, for example, a Group 3-5 compound semiconductor such as GaAs or a Group 4 semiconductor represented by Si x Ge 1-x (0 ⁇ x ⁇ 1).
  • the group 3-5 compound semiconductor 104 is a p-type group 3-5 compound semiconductor.
  • the Group 3-5 compound semiconductor 104 is formed by, for example, the MOCVD method.
  • the Group 3-5 compound semiconductor 104 has a thickness of 10 nm to 3000 nm, for example.
  • the group 3-5 compound semiconductor 104 may have a plurality of layers.
  • the group 3-5 compound semiconductor 104 is supplied with a group 3 source gas composed of an organometallic compound of a group 3 element, a group 5 source gas composed of a group 5 element, and an impurity gas containing an impurity serving as a donor on one side of the base substrate 102.
  • the main surface 103 is supplied, and a group 3-5 compound semiconductor is crystal-grown on the main surface 103.
  • the impurity is doped in the group 3-5 compound semiconductor and acts as a donor, so that the n-type carrier concentration of the group 3-5 compound semiconductor 104 is increased.
  • the carbon concentration of the Group 3-5 compound semiconductor increases and the p-type carrier concentration in the Group 3-5 compound semiconductor 104 increases.
  • the n-type carrier concentration of the Group 3-5 compound semiconductor 104 is increased by the impurity acting as a donor, the p-type carrier is compensated by the increased n-type carrier.
  • the group 3-5 compound semiconductor 104 exhibits sufficient performance as a buffer layer.
  • the group 3-5 compound semiconductor 104 decreases, the residual capacity of the group 3-5 compound semiconductor 104 decreases, so that the leakage current of the group 3-5 compound semiconductor 104 decreases. As a result, the breakdown voltage of the group 3-5 compound semiconductor 104 is improved. In addition, carrier mobility in a semiconductor device such as an FET formed in the group 3-5 compound semiconductor 104 is increased. That is, as the residual p-type carrier concentration of the group 3-5 compound semiconductor 104 is reduced, the group 3-5 compound semiconductor 104 has a high breakdown voltage and a buffer layer suitable for forming a semiconductor device having high mobility. Function.
  • the “residual p-type carrier concentration” is the carrier concentration of the Group 3-5 compound semiconductor 104 when the p-type carrier concentration is higher than the n-type carrier concentration.
  • the carrier concentration when the p-type carrier concentration is smaller than the n-type carrier concentration is referred to as a residual n-type carrier concentration.
  • the amount of the Group 5 source material used for manufacturing the Group 3-5 compound semiconductor 104 is reduced by supplying the impurity gas containing the impurity serving as a donor together with the Group 3 source gas and the Group 5 source gas. Can do.
  • FIG. 2 schematically shows an example of a method for manufacturing the compound semiconductor epitaxial substrate 100 according to an embodiment.
  • the base substrate 102 is prepared in S202.
  • the group 3-5 compound semiconductor 104 is epitaxially grown on the main surface 103 of the base substrate 102.
  • a group 3 source gas containing an organometallic compound of a group 3 element, a group 5 source gas containing a group 5 element, and an impurity gas containing an impurity serving as a donor are supplied to one main surface 103 of the base substrate 102. Then, the p-type group 3-5 compound semiconductor is crystal-grown on the main surface 103.
  • the amount of the n-type carrier that compensates for the p-type carrier of the Group 3-5 compound semiconductor varies depending on the flow rate of the impurity gas supplied together with the Group 3 source gas and the Group 5 source gas. Therefore, the residual p-type carrier concentration can be set to an appropriate value by controlling the flow rate of the impurity gas according to the flow rate ratio of the flow rate of the Group 5 source gas to the flow rate of the Group 3 source gas.
  • the flow rate of the Group 3 source gas represents the volume flow rate of the Group 3 source gas.
  • the flow rate of the Group 5 source gas represents the volume flow rate of the Group 5 source gas.
  • the “impurity gas flow rate” represents the volume flow rate of the impurity gas.
  • the “flow ratio of the Group 5 source gas to the group 3 source gas” represents a value obtained by dividing the “group 5 source gas flow rate” by the “group 3 source gas flow rate”. The flow rate ratio is calculated in terms of “flow rate ratio of Group 5 source gas to group 3 source gas flow rate” at 0 ° C. and 101.3 kPa (1 atm).
  • the group 3 source gas is a source gas composed of an organometallic compound of a group 3 element.
  • the Group 3 source gas is supplied into the reaction vessel together with the carrier gas.
  • the group 3 source gas contains, for example, an organometallic compound having an alkyl group such as trimethylgallium (referred to as TMG), trimethylaluminum (referred to as TMA), trimethylindium (referred to as TMI), or the like.
  • TMG trimethylgallium
  • TMA trimethylaluminum
  • TMI trimethylindium
  • the alkyl group has 1 to 3 carbon atoms, for example.
  • the group 3 source gas can be supplied as follows. First, a raw material container containing an organometallic compound is placed in a thermostatic bath, and the temperature is adjusted so that the organometallic compound reaches a predetermined temperature. Next, a carrier gas such as H 2 is introduced into the raw material container to bubble the organometallic compound. Thereby, the organometallic compound is vaporized.
  • the carrier gas flowing out from the raw material container contains an amount of the organometallic compound according to the saturated vapor pressure of the organometallic compound at the temperature of the thermostat and the pressure in the raw material container.
  • the flow rate of the Group 3 source gas is based on the flow rate of the carrier gas supplied to the source container, and the constant temperature bath in which the source container is installed. It can be calculated using the saturated vapor pressure of the organometallic compound at the temperature and the pressure in the raw material container.
  • the “flow rate of the Group 3 source gas” represents a value obtained by summing the flow rates of the plurality of organometallic compounds.
  • the "group 3 source gas flow rate" This is the sum of the flow rate of the first group 3 source gas and the flow rate of the second group 3 source gas.
  • the group 5 source gas is a source gas composed of a compound containing a group 5 element.
  • the Group 5 source gas is supplied into the reaction vessel together with the carrier gas.
  • the Group 5 source gas contains a hydride of a Group 5 element such as arsine, for example.
  • the carbon contained in the organometallic compound of the Group 5 element is less likely to be incorporated into the crystal of the Group 3-5 compound semiconductor 104 as compared to the carbon contained in the organometallic compound of the Group 3 element. Therefore, the group 5 source gas may contain an organometallic compound of a group 5 element such as monoalkylarsine.
  • the organometallic compound of Group 5 element is, for example, an organometallic compound in which at least one hydrogen of a hydride of Group 5 element is substituted with an alkyl group having 1 to 4 carbon atoms.
  • the Group 5 source gas is supplied in the same manner as the Group 3 source gas. Further, the flow rate of the group 5 source gas is calculated in the same manner as the flow rate of the group 3 source gas. When a plurality of Group 5 element compounds are used, the flow rate of the Group 5 source gas is calculated by summing the flow rates of the plurality of Group 5 element compounds.
  • Impurity gas contains impurities that become donors.
  • the impurity gas may include a carrier gas.
  • the impurity serving as a donor is, for example, at least one element selected from the element group consisting of Si, Se, Ge, Sn, S, and Te.
  • the impurity gas may include a hydride having the above element or an alkylate having the above element and an alkyl group having 1 to 3 carbon atoms.
  • the n-type carrier concentration of the group 3-5 compound semiconductor 104 is increased.
  • the flow rate ratio of the Group 5 source gas to the Group 3 source gas is set to a low value of 50 or less, the carbon contained in the Group 3 source gas is taken into the crystal of the Group 3-5 compound semiconductor 104, and the p-type Carrier concentration increases.
  • the p-type carrier is compensated for by the n-type carrier, so that an increase in the residual p-type carrier concentration can be suppressed.
  • the concentrations of the acceptor impurity and the donor impurity in the Group 3-5 compound semiconductor 104 can be controlled. Therefore, it is possible to control the residual p-type carrier concentration of the Group 3-5 compound semiconductor 104 while reducing the amount of the Group 5 material used.
  • the flow rate of the impurity gas and the flow rate ratio of the Group 5 source gas to the Group 3 source gas are set as follows.
  • the product of the residual carrier concentration N (cm ⁇ 3 ) and the thickness d (cm) N ⁇ d (cm ⁇ 2 ) is set to 8.0 ⁇ 10 11 or less.
  • p-type carriers generated according to the flow rate ratio of the Group 5 source gas to the Group 3 source gas are compensated by the impurity gas.
  • the Group 3-5 compound semiconductor 104 having sufficient performance as a buffer layer can be crystal-grown while reducing the amount of the Group 5 material used.
  • the residual carrier concentration of the group 3-5 compound semiconductor 104 means a value obtained by subtracting the n-type carrier concentration from the p-type carrier concentration.
  • the carrier concentration can be calculated from the capacitance-voltage characteristics (referred to as CV characteristics) of the group 3-5 compound semiconductor 104.
  • Thiickness of the group 3-5 compound semiconductor 104 indicates an average film thickness of a region suitable for a buffer layer of a semiconductor device such as an FET. The average film thickness is, for example, an arithmetic average of film thicknesses at five points in the above region. The film thickness can be calculated by observation using SEM or TEM.
  • the flow rate ratio of the Group 5 source gas to the Group 3 source gas is 50 or less. That is, the flow rate ratio of the group 5 source gas to the group 3 source gas is 50 or less, and the film thickness of the group 3-5 compound semiconductor 104 is multiplied by the carrier concentration of the group 3-5 compound semiconductor 104. It may be set to be 8.0 ⁇ 10 11 cm ⁇ 2 or less. Crystal growth of the Group 3-5 compound semiconductor 104 under the above conditions greatly reduces the amount of Group 5 source gas used while controlling the concentration of acceptor impurities and donor impurities in the Group 3-5 compound semiconductor 104 can do.
  • the flow rate of the group 5 source gas to the group 3 source gas is set to 30 or less, the flow rate of the group 5 source gas can be further reduced. Therefore, it is more preferable to set the flow rate ratio to 30 or less.
  • the flow rate ratio of the group 5 source gas to the group 3 source gas is 0.1 or more. Preferably there is.
  • the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the flow rate of the impurity gas is set to 9.0 ⁇ 10 6 or less. Is preferred.
  • the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the impurity gas flow rate may be 8.4 ⁇ 10 6 or less.
  • Crystal growth of the Group 3-5 compound semiconductor 104 having sufficient performance as a buffer layer is performed by setting the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the impurity gas flow rate to the value. Can do.
  • the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the flow rate of the impurity gas is the “difference between the flow rate of the Group 5 source gas and the group 3 source gas” The value divided by "flow rate”. Further, the above ratio is calculated in terms of “the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the flow rate of the impurity gas” at 0 ° C. and 101.3 kPa (1 atm). When the impurity gas is diluted with another gas such as hydrogen, the flow rate of the impurity gas is calculated by conversion when the impurity gas concentration is 100%.
  • ratio of flow rate difference between Group 5 source gas and Group 3 source gas with respect to the flow rate of impurity gas As an index indicating the relationship between the flow rates of impurity gas, Group 5 source gas, and Group 3 source gas, It becomes easy to grasp the relationship between the p-type carrier concentration caused by the flow rate ratio and the flow rate difference between the group 5 source gas and the group 3 source gas and the n-type carrier concentration caused by the impurity gas.
  • the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the flow rate of the impurity gas either of the impurity gas, the Group 5 source gas, and the Group 3 source gas
  • the growth temperature, pressure, crystal growth rate, etc. of the reaction vessel are controlled. May be.
  • the growth temperature of the reaction vessel at the time of crystal growth is preferably selected in a temperature range where the raw material supply rate is controlled so that the reaction decomposition rate of the raw material does not change even if the growth temperature changes.
  • the growth temperature can be selected according to the carrier concentration of the n-GaAs layer that is a Group 3-5 compound semiconductor.
  • the growth pressure during crystal growth is set based on the relationship between the in-plane uniformity of the 3-5 group compound semiconductor 104 to be grown and the raw material efficiency. Specifically, the lower the growth pressure, the better the in-plane uniformity, but the lower the raw material efficiency. Therefore, an optimal growth pressure that balances these two factors is set.
  • the crystal growth rate of the Group 3-5 compound semiconductor 104 is determined by the flow rate of the Group 3 source gas under the condition of source supply rate-limiting. For example, the crystal growth rate is near the center of the control range of a gas flow meter installed in the growth apparatus, and a growth rate condition is set at a flow rate with good linearity between the gas flow rate and the growth rate.
  • FIG. 3 schematically shows an example of a cross section of a semiconductor device 300 according to an embodiment.
  • the semiconductor device 300 includes a base substrate 102, a group 3-5 compound semiconductor 104, and an active layer 310 in this order.
  • the group 3-5 compound semiconductor 104 can be formed in the same manner as the compound semiconductor epitaxial substrate 100.
  • the active layer 310 is, for example, a group 3-5 compound semiconductor.
  • FIG. 4 schematically shows an example of a cross section of a compound semiconductor epitaxial substrate 400 according to another embodiment.
  • the compound semiconductor epitaxial substrate 400 includes a base substrate 102, a group 3-5 compound semiconductor 104, an active layer 310, and a contact layer 420 in this order.
  • the compound semiconductor epitaxial substrate 400 is an example of a semiconductor substrate.
  • the base substrate 102 includes, for example, a Group 3-5 compound semiconductor such as GaAs or a Group 4 semiconductor represented by Si x Ge 1-x (0 ⁇ x ⁇ 1).
  • the base substrate 102 may be a semi-insulating GaAs substrate.
  • the crystallographic plane orientation of the surface of the base substrate 102 is tilted from the crystallographic plane orientation of one (100) plane or a plane equivalent to the (100) plane, and the magnitude of the tilt.
  • the base substrate 102 is a stacked substrate in which a Group 3-5 compound semiconductor such as GaAs is formed on a Si substrate, an SOI (silicon-on-insulator) substrate, a Ge substrate, or a GOI (germanium-on-insulator) substrate. Also good.
  • a Group 3-5 compound semiconductor such as GaAs is formed on a Si substrate, an SOI (silicon-on-insulator) substrate, a Ge substrate, or a GOI (germanium-on-insulator) substrate. Also good.
  • the Group 3-5 compound semiconductor 104 supplies a Group 3 source gas, a Group 5 source gas, and an impurity gas to a pressure-reducing barrel type reaction vessel in which the base substrate 102 is installed. It is obtained by growing a group 3-5 compound semiconductor on the surface 103. At this time, by supplying the group 3 source gas and the group 5 source gas so that the flow rate ratio of the group 5 source gas to the group 3 source gas is 50 or less, more preferably 30 or less, The p-type carrier concentration of the group 3-5 compound semiconductor 104 can be controlled while reducing the amount used.
  • a carrier gas, a balance gas, and other source gases may be supplied to the reaction vessel.
  • the flow rate of the impurity gas and the flow rate ratio of the Group 5 source gas to the Group 3 source gas are determined by the residual capacity per unit area due to the residual charge in the capacitance voltage measurement using the Schottky electrode of the compound semiconductor epitaxial substrate 400. It is preferably set to be less than 0.5 nF / cm 2 .
  • the flow rate of the impurity gas and the flow rate ratio of the Group 5 source gas to the Group 3 source gas is such that the flow rate ratio of the Group 5 source gas to the Group 3 source gas is 50 or less, and the Group 3-5 compound semiconductor 104
  • the value obtained by multiplying the film thickness by the carrier concentration of the Group 3-5 compound semiconductor 104 is 8.0 ⁇ 10 11 cm ⁇ 2 or less, and in the capacitance voltage measurement of the compound semiconductor epitaxial substrate 400, the unit caused by the residual charge
  • the residual capacity per area may be set to be less than 0.5 nF / cm 2 .
  • the capacitance voltage measurement of the Group 3-5 compound semiconductor 104 is performed, for example, by applying a voltage to a Schottky electrode in contact with the active layer 310 formed by removing the contact layer 420 of the compound semiconductor epitaxial substrate 400 by etching or the like. It can. Al, Ag, Au, Cu, or the like can be used as the Schottky electrode. Note that the Schottky electrode is not shown in FIG.
  • the Schottky electrode can be formed by forming an inner electrode and an outer electrode surrounding the inner electrode and spaced apart from the inner electrode on the surface of the active layer 310.
  • An opening may be formed inside the outer electrode.
  • the inner electrode is formed, for example, inside the opening.
  • the center of the inner electrode and the center of the outer electrode may substantially coincide.
  • the center of the opening may be substantially coincident with the center of the outer electrode.
  • the center of the opening and the center of the inner electrode may substantially coincide.
  • the shape of the inner electrode is, for example, a circle.
  • the shape of the opening may be similar to the shape of the inner electrode.
  • the size of the opening is preferably larger than the inner electrode.
  • the area of the outer electrode is preferably 10 times or more, more preferably 1000 times or more the area of the inner electrode.
  • the area of the outer electrode may be 2 cm 2 or more.
  • the outer shape of the outer electrode is not particularly limited, and may be similar to the shape of the inner electrode.
  • the extended shape of the outer electrode may be a regular polygon.
  • a circular inner electrode, a circular opening, and a square outer electrode are formed so that their centers coincide.
  • Capacitance voltage measurement can be performed by applying a voltage between the inner electrode and the outer electrode. According to this method, the capacitance value of each material can be calculated using the area value of the inner electrode and the value of the interval between the inner electrode and the outer electrode.
  • the active layer 310 includes, for example, a group 3-5 compound semiconductor such as GaAs, AlGaAs, InGaP, and InGaAs.
  • the active layer 310 may have strained InGaAs.
  • the active layer 310 functions as, for example, an FET active layer.
  • the contact layer 420 may include a Group 3-5 compound semiconductor such as GaAs and InGaAs.
  • FIG. 5 schematically shows an example of a cross section of a compound semiconductor epitaxial substrate 500 according to still another embodiment.
  • the compound semiconductor epitaxial substrate 500 includes a base substrate 502, a buffer layer 504, a back side electron supply layer 506, a back side spacer layer 508, a channel layer 510, a front side spacer layer 512, a front side electron supply layer 514, a barrier layer 516, and A contact layer 520 is provided in this order.
  • the compound semiconductor epitaxial substrate 500 is an example of a semiconductor substrate.
  • the buffer layer 504 is formed by crystal growth on one main surface 503 of the base substrate 502.
  • the channel layer 510 is an example of an active layer.
  • the base substrate 502 and the base substrate 102 have the same configuration.
  • the buffer layer 504 and the group 3-5 compound semiconductor 104 have the same configuration.
  • the buffer layer 504 may include a plurality of layers. At least some of the plurality of layers in the buffer layer 504 may have a configuration similar to that of the Group 3-5 compound semiconductor 104.
  • the buffer layer 504 has a thickness of 10 nm or more and 3000 nm or less, for example.
  • the channel layer 510 and the active layer 310 have the same configuration.
  • Contact layer 520 has a configuration similar to that of contact layer 420. Therefore, description of the base substrate 502, the buffer layer 504, the channel layer 510, and the contact layer 520 is omitted.
  • the back side electron supply layer 506 and the front side electron supply layer 514 supply electrons to the channel layer 510.
  • the back-side electron supply layer 506 and the front-side electron supply layer 514 may include a Group 3-5 compound semiconductor such as AlGaAs.
  • the back side spacer layer 508 and the front side spacer layer 512 may include a compound semiconductor having a wider band gap than that of the compound semiconductor included in the channel layer 510.
  • the barrier layer 516 includes a Group 3-5 compound semiconductor such as AlGaAs. In the barrier layer 516, a gate electrode of an electronic element such as an FET is formed.
  • the contact layer 520 includes a Group 3-5 compound semiconductor such as GaAs or InGaAs.
  • the capacitance voltage measurement of the compound semiconductor epitaxial substrate 500 when the capacitance is formed by the buffer layer 504 is performed by, for example, removing the contact layer 520 by etching and applying a voltage to a pair of Schottky electrodes formed on the barrier layer 516.
  • FIG. 6 schematically shows an example of a cross section of a semiconductor device 600 according to another embodiment.
  • the semiconductor device 600 is, for example, a HEMT.
  • the semiconductor device 600 includes a base substrate 502, a buffer layer 504, a back side electron supply layer 506, a back side spacer layer 508, a channel layer 510, a front side spacer layer 512, a front side electron supply layer 514, and a barrier layer 516 in this order.
  • the semiconductor device 600 includes a contact layer 622 and a contact layer 624 that are in contact with the barrier layer 516, and a control electrode 636.
  • the semiconductor device 600 includes a drain electrode 632 in contact with the contact layer 622 and a source electrode 634 in contact with the contact layer 624.
  • the drain electrode 632 and the source electrode 634 form an ohmic junction with the contact layer 622 and the contact layer 624, for example.
  • the contact layer 622 and the contact layer 624 include, for example, a Group 3-5 compound semiconductor such as GaAs and InGaAs.
  • the control electrode 636 controls the current flowing through the drain electrode 632 and the source electrode 634.
  • the drain electrode 632, the source electrode 634, and the control electrode 636 may be a semiconductor such as aluminum, copper, gold, silver, platinum, tungsten, other metals, and alloys thereof, or highly doped silicon. .
  • the semiconductor device 600 is manufactured, for example, according to the following procedure. First, the compound semiconductor epitaxial substrate 500 shown in FIG. 5 is prepared. Next, part of the contact layer 520 of the compound semiconductor epitaxial substrate 500 is removed by patterning by etching or the like to form a contact layer 622 and a contact layer 624, and the barrier layer 516 is exposed. Thereafter, the drain electrode 632, the source electrode 634, and the control electrode 636 are formed, whereby the semiconductor device 600 can be manufactured.
  • the semiconductor device is a HEMT.
  • the semiconductor device is not limited to a HEMT.
  • the semiconductor device may be a light emitting element, a light receiving element, or a semiconductor circuit as well as an electronic device such as an HBT or FET.
  • the compound semiconductor epitaxial substrate 500 was manufactured by the following procedure.
  • a semi-insulating GaAs single crystal substrate was prepared as the base substrate 502.
  • the prepared GaAs single crystal substrate was placed in a vacuum barrel type MOCVD furnace.
  • p-Al 0.25 Ga 0.75 As having a thickness of 500 nm was formed as the buffer layer 504.
  • TMA as the first group 3 source gas
  • TMG as the second group 3 source gas
  • a source gas containing arsine (AsH 3 ) was used as the group 5 source gas.
  • a gas containing disilane (Si 2 H 6 ) was used as the impurity gas.
  • the flow rate of the impurity gas was set so that the flow rate of disilane was 6.20 ⁇ 10 ⁇ 5 cm 3 / min in terms of 101.3 kPa and 0 ° C.
  • High purity hydrogen was used as a carrier gas.
  • the first Group 3 source gas, the second Group 3 source gas, and the Group 5 source gas are adjusted so that the flow rate ratio of the Group 5 source gas to the group 3 source gas is 30. And supplied to the MOCVD furnace. Specifically, the flow rate of the first Group 3 source gas was set so that the flow rate of TMA was 2.7 cm 3 / min in terms of 101.3 kPa and 0 ° C. The flow rate of the second group 3 source gas was set so that the flow rate of TMG was 10.6 cm 3 / min in terms of 101.3 kPa and 0 ° C.
  • the flow rate of the Group 5 source gas was set so that the flow rate of arsine was 400 cm 3 / min in terms of 101.3 kPa and 0 ° C.
  • a growth pressure in a MOCVD furnace was selected to be 10.13 kPa, a growth temperature was 650 ° C., and a growth rate was 1 to 3 ⁇ m / hr.
  • the flow rate difference between the Group 5 source gas and the Group 3 source gas was 386.7 cm 3 / min. Therefore, the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the flow rate of the impurity gas was 6.24 ⁇ 10 6 . Further, the flow rate ratio of the group 5 source gas to the impurity gas flow rate was 6.45 ⁇ 10 6 .
  • n-Al 0.22 Ga 0.78 As having a thickness of 3 nm was formed as the back-side electron supply layer 506.
  • the residual n-type carrier concentration of the back-side electron supply layer 506 was 3 ⁇ 10 18 cm ⁇ 3 .
  • i-Al 0.22 Ga 0.78 As having a thickness of 3 nm was formed as the back-side spacer layer 508.
  • a strained InGaAs layer was formed as the channel layer 510.
  • i-In 0.20 Ga 0.80 As having a thickness of 14 nm was formed.
  • a Group 3 source gas of i-In 0.20 Ga 0.80 As a first Group 3 source gas containing TMI and a second Group 3 source gas containing TMG were used.
  • i-Al 0.22 Ga 0.78 As having a thickness of 3 nm was formed as the front spacer layer 512.
  • n-Al 0.22 Ga 0.78 As having a thickness of 9 nm was formed as the front-side electron supply layer 514.
  • the residual n-type carrier concentration of the front side electron supply layer 514 was 3 ⁇ 10 18 cm ⁇ 3 .
  • i-Al 0.22 Ga 0.78 As having a thickness of 50 nm was formed as the barrier layer 516.
  • FIG. 7 shows the results of capacitance voltage measurement on the compound semiconductor epitaxial substrate of Example 1.
  • the horizontal axis in FIG. 7 indicates the bias voltage [V].
  • the vertical axis represents the capacitance [F].
  • FIG. 8 shows a diagram in which the vertical axis in the result of the capacitive voltage measurement shown in FIG. 7 is converted into a capacitance [F / cm 2 ] per unit area.
  • the capacitance voltage measurement was performed by forming a Schottky electrode on the surface of the barrier layer 516.
  • an outer electrode having an opening and an inner electrode arranged inside the opening were formed.
  • the shape of the inner electrode was a circle having a diameter of 500 ⁇ m.
  • the shape of the opening of the outer electrode was a circle having a diameter of 540 ⁇ m.
  • the outer electrode has a circular shape.
  • the area of the outer electrode was 2 cm 2 or more.
  • the inner electrode, outer electrode, and aperture were designed to be centered.
  • Al was used as the material for the outer and inner electrodes. Capacitance voltage measurement was performed by applying a voltage between the inner electrode and the outer electrode.
  • the residual capacity was less than 1 pF. Further, as shown in FIG. 8, the residual capacity per unit area is less than a value obtained by dividing 1 pF by the area of the inner electrode (2.0 ⁇ 10 ⁇ 3 cm 2 ), that is, less than 0.5 nF / cm 2 . is there.
  • the electrostatic capacitance decreased sharply at a bias voltage in the range of about 2.6 V to about 3.1 V, and good pinch-off characteristics were exhibited.
  • the pinch-off voltage was -2.8V.
  • the pinch-off voltage represents a voltage when the n-type carrier concentration is 1 ⁇ 10 15 cm ⁇ 3 .
  • the p-type carrier concentration and the residual p-type carrier concentration of the buffer layer 504 were calculated.
  • the p-type carrier concentration of the buffer layer 504 represents the p-type carrier concentration of the buffer layer 504 when formed without doping disilane.
  • the residual p-type carrier concentration of the buffer layer 504 represents the p-type carrier concentration after being compensated by the n-type carrier by doping disilane.
  • the buffer layer 504 had a p-type carrier concentration of 3.3 ⁇ 10 16 cm ⁇ 3 and a residual p-type carrier concentration of 5.0 ⁇ 10 15 cm ⁇ 3 . That is, the value obtained by multiplying the film thickness of the buffer layer 504 by the residual p-type carrier concentration of the buffer layer 504 was 2.5 ⁇ 10 11 cm ⁇ 2 , which was 8.0 ⁇ 10 11 cm ⁇ 2 or less.
  • the pressure resistance of the buffer layer 504 was measured.
  • the breakdown voltage measurement the breakdown voltage due to electron conduction and the breakdown voltage due to hole conduction were measured.
  • the breakdown voltage measurement was performed according to the following procedure. First, 130 nm was etched from the surface of the compound semiconductor epitaxial substrate 500 to expose the buffer layer 504. Next, a counter electrode was placed on the exposed buffer layer. The distance between the counter electrodes was 5 ⁇ m. The width of the counter electrode was 200 ⁇ m. An AuGe / Ni / Au electrode was used for pressure resistance measurement by electron conduction. An AuZn electrode was used for the pressure resistance measurement by hole conduction. The withstand voltage due to electron conduction was 22V, the withstand voltage due to hole conduction was 48V, and a good buffer withstand voltage was obtained.
  • the hole measurement of the compound semiconductor epitaxial substrate 500 was implemented. Hall measurement was performed by the Van der Pauw method.
  • the two-dimensional electron gas concentration at 300 K was 2.4 ⁇ 10 12 cm ⁇ 2 .
  • the electron mobility at 300 K was 7600 cm 2 / Vs.
  • the two-dimensional electron gas concentration at 77 K was 2.5 ⁇ 10 12 cm ⁇ 2 .
  • the electron mobility at 77 K was 24000 cm 2 / Vs.
  • Example 2 As Example 2, the compound semiconductor epitaxial substrate 500 having the same structure as that of Example 1 was manufactured by setting the flow rate ratio of the Group 5 source gas to the flow rate of the Group 3 source gas to 30 and decreasing the flow rate of the impurity gas.
  • the compound semiconductor epitaxial substrate 500 of Example 2 was manufactured in the same manner as the compound semiconductor epitaxial substrate 500 of Example 1 except that the buffer layer 504 was formed by reducing the flow rate of the impurity gas. Specifically, the flow rate of the impurity gas was set so that the flow rate of disilane was 5.40 ⁇ 10 ⁇ 5 cm 3 / min in terms of standard conditions of 101.3 kPa and 0 ° C.
  • the flow rate difference between the Group 5 source gas and the Group 3 source gas in Example 2 was 386.7 cm 3 / min, as in Example 1. Since the flow rate of the impurity gas disilane is 5.40 ⁇ 10 ⁇ 5 cm 3 / min, the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the impurity gas flow rate is 7.16 ⁇ 10 6 . there were. The flow rate ratio of the Group 5 source gas to the impurity gas flow rate was 7.41 ⁇ 10 6 .
  • the p-type carrier concentration of the buffer layer 504 that is, the p-type carrier concentration of the buffer layer 504 when formed without doping disilane is 3.3 ⁇ 10 16 cm ⁇ 3.
  • the residual p-type carrier concentration that is, the p-type carrier concentration after being compensated by the n-type carrier by doping with disilane was 8.0 ⁇ 10 15 cm ⁇ 3 . That is, the value obtained by multiplying the film thickness of the buffer layer 504 by the carrier concentration of the buffer layer 504 was 4.0 ⁇ 10 11 cm ⁇ 2 , which was smaller than 8.0 ⁇ 10 11 cm ⁇ 2 .
  • the withstand voltage due to electron conduction of the buffer layer 504 of Example 2 was 23V, and the withstand voltage due to hole conduction was 37V. Although the breakdown voltage due to hole conduction was lower than the breakdown voltage of the buffer layer 504 of Example 1, a sufficiently good buffer breakdown voltage was obtained.
  • Example 3 As Example 3, the compound semiconductor epitaxial substrate having the same structure as in Example 1 and Example 2 with the flow rate ratio of the Group 5 source gas to the flow rate of the Group 3 source gas being 30 and the impurity gas flow rate being further reduced 500 was produced.
  • the compound semiconductor epitaxial substrate 500 of Example 3 was manufactured in the same manner as the compound semiconductor epitaxial substrate 500 of Example 1 and Example 2, except that the buffer layer 504 was formed by reducing the flow rate of the impurity gas. Specifically, the flow rate of the impurity gas was set so that the flow rate of disilane was 4.58 ⁇ 10 ⁇ 5 cm 3 / min in terms of standard conditions of 101.3 kPa and 0 ° C.
  • the flow rate difference between the Group 5 source gas and the Group 3 source gas in Example 3 was 386.7 cm 3 / min, as in Example 1. Since the flow rate of the impurity gas disilane is 4.58 ⁇ 10 ⁇ 5 cm 3 / min, the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the flow rate of the impurity gas is 8.44 ⁇ 10 6 . there were. Further, the flow rate ratio of the Group 5 source gas to the impurity gas flow rate was 8.73 ⁇ 10 6 .
  • the p-type carrier concentration of the buffer layer 504 that is, the p-type carrier concentration of the buffer layer 504 when formed without doping with disilane is 3.3 ⁇ 10 16 cm ⁇ 3.
  • the residual p-type carrier concentration that is, the p-type carrier concentration after being compensated by the n-type carrier by doping with disilane was 1.4 ⁇ 10 16 cm ⁇ 3 . That is, the value obtained by multiplying the thickness of the buffer layer 504 by the carrier concentration of the buffer layer 504 was 7.0 ⁇ 10 11 cm ⁇ 2 , which was smaller than 8.0 ⁇ 10 11 cm ⁇ 2 .
  • the withstand voltage due to electron conduction of the buffer layer 504 of Example 2 was 25V, and the withstand voltage due to hole conduction was 26V. Although the withstand voltage due to hole conduction was further lower than the withstand voltage of the buffer layer 504 of Example 2, a sufficiently good buffer withstand voltage was obtained.
  • Comparative Example 1 As Comparative Example 1, a compound semiconductor epitaxial substrate having a structure similar to that of Example 1 was manufactured with a flow rate ratio of the Group 5 source gas to the group 3 source gas being 70.
  • the compound semiconductor epitaxial substrate of Comparative Example 1 is the compound semiconductor epitaxial substrate of Example 1 except that the flow rate ratio of the Group 5 source gas to the group 3 source gas is 70 and the buffer layer is formed without supplying the impurity gas. It was produced under the same conditions as 500. Specifically, the flow rate of the first Group 3 source gas was set so that the flow rate of TMA was 2.7 cm 3 / min in terms of standard conditions of 101.3 kPa and 0 ° C.
  • the flow rate of the second group 3 source gas was set so that the flow rate of TMG was 10.6 cm 3 / min in terms of standard conditions of 101.3 kPa and 0 ° C.
  • the flow rate of the Group 5 source gas was set so that the flow rate of arsine was 930 cm 3 / min in terms of standard conditions of 101.3 kPa and 0 ° C.
  • the p-type carrier concentration of the buffer layer was 5 ⁇ 10 15 cm ⁇ 3 . That is, the value obtained by multiplying the thickness of the buffer layer by the carrier concentration of the buffer layer was 2.5 ⁇ 10 11 cm ⁇ 2 , which was 8.0 ⁇ 10 11 cm ⁇ 2 or less. In Comparative Example 1, the residual p-type carrier concentration is equal to the p-type carrier concentration.
  • the capacity voltage measurement was implemented similarly to the compound semiconductor epitaxial substrate of the example 1.
  • the residual capacity was less than 1 pF, and the residual capacity per unit area was 0.5 nF / cm 2 , indicating good pinch-off characteristics.
  • the pinch-off voltage that is, the voltage when the n-type carrier concentration was 1 ⁇ 10 15 cm ⁇ 3 was ⁇ 2.9 V.
  • withstand voltage measurement was performed in the same manner as the buffer layer 504 of Example 1.
  • the withstand voltage due to electron conduction was 26V
  • the withstand pressure due to hole conduction was 42V
  • a good buffer withstand voltage was obtained.
  • the compound semiconductor epitaxial substrate of Comparative Example 1 hole measurement was performed in the same manner as the compound semiconductor epitaxial substrate 500 of Example 1.
  • the two-dimensional electron gas concentration at 300 K was 2.4 ⁇ 10 12 cm ⁇ 2 .
  • the electron mobility at 300 K was 7600 cm 2 / Vs.
  • the two-dimensional electron gas concentration at 77 K was 2.5 ⁇ 10 12 cm ⁇ 2 .
  • the electron mobility at 77 K was 25000 cm 2 / Vs.
  • Comparative Example 2 As Comparative Example 2, a compound semiconductor epitaxial substrate having the same structure as in Example 1 was manufactured by setting the flow rate ratio of the Group 5 source gas to the flow rate of the Group 3 source gas to 30 and decreasing the flow rate of the impurity gas.
  • the compound semiconductor epitaxial substrate of Comparative Example 2 was manufactured in the same manner as the compound semiconductor epitaxial substrate 500 of Example 1 except that the buffer layer was formed by reducing the flow rate of the impurity gas. Specifically, the flow rate of the impurity gas was set so that the flow rate of disilane was 4.12 ⁇ 10 ⁇ 5 cm 3 / min in terms of standard conditions of 101.3 kPa and 0 ° C.
  • the flow rate difference between the Group 5 source gas and the Group 3 source gas in Comparative Example 2 was 386.7 cm 3 / min, as in Example 1. Since the flow rate of the impurity gas disilane is 4.12 ⁇ 10 ⁇ 5 cm 3 / min, the ratio of the flow rate difference between the Group 5 source gas and the Group 3 source gas to the impurity gas flow rate is 9.39 ⁇ 10 6 . there were. The flow rate ratio of the Group 5 source gas to the impurity gas flow rate was 9.71 ⁇ 10 6 .
  • the p-type carrier concentration of the buffer layer that is, the original p-type carrier concentration without doping disilane was 3.3 ⁇ 10 16 cm ⁇ 3 .
  • the residual p-type carrier concentration that is, the p-type carrier concentration after being compensated by the n-type carrier concentration was 2.0 ⁇ 10 16 cm ⁇ 3 . That is, the value obtained by multiplying the thickness of the buffer layer 504 by the carrier concentration of the buffer layer 504 was 1.0 ⁇ 10 12 cm ⁇ 2 , which was larger than 8.0 ⁇ 10 11 cm ⁇ 2 .
  • FIG. 9 shows the results of capacitance voltage measurement on the compound semiconductor epitaxial substrate of Comparative Example 2.
  • FIG. 10 shows a diagram in which the vertical axis in the result of the capacitive voltage measurement shown in FIG. 9 is converted into a capacitance [F / cm 2 ] per unit area.
  • the capacitance voltage measurement was performed in the same manner as the compound semiconductor epitaxial substrate 500 of Example 1.
  • p-type carriers remained, resulting in a residual capacity of 17 pF.
  • the residual capacity per unit area was calculated to be 8.7 nF / cm 2 .
  • the compound semiconductor epitaxial substrate of Comparative Example 2 hole measurement was performed in the same manner as the compound semiconductor epitaxial substrate 500 of Example 1.
  • the two-dimensional electron gas concentration at 300 K was 2.1 ⁇ 10 12 cm ⁇ 2 .
  • the electron mobility at 300 K was 7600 cm 2 / Vs.
  • the two-dimensional electron gas concentration at 77 K was 2.1 ⁇ 10 12 cm ⁇ 2 .
  • the electron mobility at 77 K was 25000 cm 2 / Vs. It is considered that the neutral region was generated by the p-type carrier and the two-dimensional electron gas concentration was lowered.
  • Table 1 shows the buffer growth conditions in each of Example 1 to Comparative Example 2.
  • Table 2 shows the results of buffer growth in each of Example 1 to Comparative Example 2.
  • the n breakdown voltage in Table 2 indicates the breakdown voltage due to electron conduction.
  • the p breakdown voltage indicates a breakdown voltage due to hole conduction.
  • Table 3 shows the active layer characteristics in each of Example 1 to Comparative Example 2.
  • Comparative Example 2 is compared with Example 3.
  • the flow rate of disilane which is an impurity gas is different. That is, the ratio of the difference between the flow rate of the Group 5 source gas and the flow rate of the Group 3 source gas with respect to the flow rate of disilane differs between Comparative Example 2 and Example 3.
  • the difference between the flow rate of the group 5 source gas and the flow rate of the group 3 source gas with respect to the flow rate of disilane is not an appropriate amount, the residual p-type carrier concentration exceeds the appropriate value and the residual capacity increases. It is considered that the breakdown voltage due to conduction decreases.
  • the ratio of the difference between the flow rate of the Group 5 source gas and the flow rate of the Group 3 source gas to the flow rate of disilane in Example 3 is 8.44 ⁇ 10 6
  • the Group 5 source material with respect to the flow rate of disilane in Comparative Example 2 The ratio of the difference between the gas flow rate and the Group 3 source gas flow rate is 9.39 ⁇ 10 6 . Therefore, it is considered that a compound semiconductor having good buffer performance grows when the ratio of the difference between the flow rate of the group 5 source gas and the flow rate of the group 3 source gas with respect to the flow rate of disilane is about 9.0 ⁇ 10 6 or less.
  • the ratio of the difference between the flow rate of the Group 5 source gas and the flow rate of the Group 3 source gas to the flow rate of disilane may be 8.44 ⁇ 10 6 or less.
  • the flow rate of the Group 5 source gas with respect to the flow rate of disilane in Example 3 is 8.73 ⁇ 10 6
  • the flow rate ratio of the Group 5 source gas with respect to the flow rate of disilane in Comparative Example 2 is 9.71 ⁇ 10 6 . Therefore, when the flow rate ratio of the group 5 source gas to the flow rate of the group 3 source gas is 30, it is good when the flow rate ratio of the group 5 source gas to the flow rate of disilane is about 9.0 ⁇ 10 6 or less. It is considered that a compound semiconductor having a good buffer performance will grow.
  • the flow rate ratio of the group 5 source gas to the flow rate of the group 3 source gas is 30, the flow rate ratio of the group 5 source gas to the flow rate of disilane may be 8.73 ⁇ 10 6 or less.
  • the product of the residual carrier concentration and the film thickness in Example 3 is 7.0 ⁇ 10 11
  • the product of the residual carrier concentration and the film thickness in Comparative Example 2 is 1.0 ⁇ 10 12. It is. Therefore, it is considered that a compound semiconductor having good buffer performance grows when the product of the residual carrier concentration and the film thickness is 8.0 ⁇ 10 11 or less.
  • the product of the residual carrier concentration and the film thickness may be 7.0 ⁇ 10 11 or less.
  • the compound semiconductor epitaxial substrates of Example 1, Example 2, and Example 3 were less than the compound semiconductor epitaxial substrate of Comparative Example 1 by reducing the Group 5 source gas by about 60%.
  • the device characteristics equivalent to those of the compound semiconductor epitaxial substrate of Comparative Example 1 are shown.
  • Comparative Example 2 sufficient characteristics cannot be obtained simply by reducing the Group 5 source gas. That is, by adopting the configuration according to the present invention, a Group 3-5 compound semiconductor exhibiting good device characteristics was obtained despite the significant reduction in the amount of Group 5 source gas used. Thereby, the manufacturing cost of the compound semiconductor epitaxial substrate and the semiconductor device can be greatly reduced.
  • compound semiconductor epitaxial substrate 100 compound semiconductor epitaxial substrate, 102 base substrate, 103 main surface, 104 3-5 group compound semiconductor, 300 semiconductor device, 310 active layer, 400 compound semiconductor epitaxial substrate, 420 contact layer, 500 compound semiconductor epitaxial substrate, 502 base substrate, 503 main surface, 504 buffer layer, 506 back side electron supply layer, 508 back side spacer layer, 510 channel layer, 512 front side spacer layer, 514 front side electron supply layer, 516 barrier layer, 520 contact layer, 600 semiconductor device, 622 contact layer, 624 contact layer, 632 drain electrode, 634 source electrode, 636 control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

　ベース基板を反応容器の内部に設置する段階と、反応容器に、３族元素の有機金属化合物からなる３族原料ガス、５族元素からなる５族原料ガス、および、半導体内にドープされてドナーとなる不純物を含む不純物ガスを供給して、ベース基板にｐ型３－５族化合物半導体をエピタキシャル成長させる段階とを備え、ベース基板にｐ型３－５族化合物半導体をエピタキシャル成長させる段階において、不純物ガスの流量、および３族原料ガスに対する５族原料ガスの流量比を、ｐ型３－５族化合物半導体の残留キャリア濃度Ｎ（ｃｍ－３）および厚さｄ（ｃｍ）の積Ｎ×ｄ（ｃｍ－２）が８．０×１０１１以下になるよう設定する。

Description

半導体基板の製造方法および半導体基板
　本発明は、半導体基板の製造方法および半導体基板に関する。
　近年、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ等の３－５族化合物半導体を用いて、電界効果トランジスタ（ＦＥＴと称する。）、高電子移動度トランジスタ（ＨＥＭＴと称する。）、ヘテロ接合バイポーラトランジスタ（ＨＢＴと称する。）等の電子素子が製造されている。また、これらの電子素子の製造には、化合物半導体エピタキシャル基板が用いられる。化合物半導体エピタキシャル基板は、ＧａＡｓ基板等の半絶縁性基板に、３－５族化合物半導体の結晶をエピタキシャル成長法により結晶成長させて製造される。エピタキシャル成長法としては、液相法、分子線エピタキシャル成長法、有機金属気相成長法（ＭＯＣＶＤ法と称する。）等が利用される。
　特許文献１には、半絶縁性のＧａＡｓ基板と、ｎ型ＧａＡｓの活性層との間にＡｌＧａＡｓのバッファ層を有する化合物半導体エピタキシャルウェハが記載されている。バッファ層は、ＦＥＴの特性を低下させるリーク電流を抑制する。またバッファ層は、上記基板もしくは基板上の不純物がＦＥＴの特性に与える影響を緩和する。特許文献１のバッファ層は、有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法と称する。）により形成され、濃度の接近したドナー不純物とアクセプタ不純物とが添加される。
　特許文献２には、ＭＯＶＰＥ法により形成したｐ型バッファ層を有する３－５族化合物半導体装置が記載されている。特許文献２では、ｐ型バッファ層における膜厚とｐ型キャリア濃度との関係に着目して、上記膜厚と上記ｐ型キャリア濃度との積を、１×１０１０～１×１０１２ｃｍ－２とすることで、３－５族化合物半導体装置のリーク電流を低減させている。
　特許文献１　特開平１１－３４５８１２号公報
　特許文献２　特開２００７－６７３５９号公報
　特許文献１には、バッファ層の結晶成長条件については記載されていないが、通常、ＭＯＶＰＥ法またはＭＯＣＶＤ法を用いて３－５族化合物半導体を形成する場合には、ＰおよびＡｓ等の５族原料は、Ａｌ、Ｇａ、およびＩｎ等の３族原料と比較して、非常に過剰に供給される。その結果、化合物半導体エピタキシャルウェハの製造コストが増大する。また、特許文献２においては、酸素もしくは遷移金属をドープした場合のｐ型バッファ層のｐ型キャリア濃度を制御している。しかし、特許文献２においては、５族原料の供給量については考慮されていない。
　製造コストを低減するには、５族原料の供給量を低減することが好ましい。しかしながら、製造コストを低減させる目的で、単純に５族原料の供給量を低減すると、３－５族化合物半導体のｐ型キャリア濃度が大きくなり過ぎる。その結果、イオン化できなくなった過剰のアクセプタ不純物が残留するので、３－５族化合物半導体がバッファ層として十分な性能を発揮できない。
　具体的には、ＭＯＶＰＥ法またはＭＯＣＶＤ法において、３族原料は、トリメチルガリウム、およびトリメチルアルミニウム等の有機金属化合物として供給される。有機金属化合物に含まれる炭素は、結晶成長時に化合物半導体の結晶中に取り込まれる。３－５族化合物半導体の炭素濃度は、結晶成長時の３族原料に対する５族原料の比が小さいほど大きくなる。炭素は、３－５族化合物半導体の結晶中でアクセプタ不純物として振る舞うので、炭素濃度が大きくなると、３－５族化合物半導体のｐ型キャリア濃度が増加する。その結果、３－５族化合物半導体がバッファ層として十分な性能を発揮できない。
　より具体的には、３－５族化合物半導体にｐ型キャリアが残留すると、３－５族化合物半導体の残留容量が増大するので、３－５族化合物半導体のリーク電流が増加する。その結果、３－５族化合物半導体の耐圧が低下する。また、３－５族化合物半導体に形成されるＦＥＴなどの半導体デバイスにおけるキャリア移動度が低下する。
　イオン化できなくなった過剰のアクセプタ不純物の残留を防ぎ、３－５族化合物半導体にバッファ層として十分な性能を発揮させるには、５族原料の供給量を低減しながらも、３－５族化合物半導体のｐ型キャリア濃度を適切な値に維持することが好ましい。そこで、本発明の目的は、３－５族化合物半導体の物性を損なうことなく、５族原料の使用量を低減できる３－５族化合物半導体の製造方法を提供することにある。
　上記課題を解決するために、本発明の第１の態様においては、ベース基板（base wafer）を反応容器の内部に設置する段階と、前記反応容器に、３族元素の有機金属化合物からなる３族原料ガス、５族元素からなる５族原料ガス、および、半導体内にドープされてドナーとなる不純物を含む不純物ガスを供給して、ベース基板にｐ型３－５族化合物半導体をエピタキシャル成長させる段階とを備え、ベース基板にｐ型３－５族化合物半導体をエピタキシャル成長させる段階において、不純物ガスの流量、および３族原料ガスに対する５族原料ガスの流量比を、ｐ型３－５族化合物半導体の残留キャリア濃度Ｎ（ｃｍ－３）および厚さｄ（ｃｍ）の積Ｎ×ｄ（ｃｍ－２）が８．０×１０１１以下になるよう設定する、半導体基板の製造方法が提供される。ここで、「ｐ型３－５族化合物半導体」とは、ｐ型キャリア濃度がｎ型キャリア濃度よりも高い３－５族化合物半導体である。
　ベース基板にｐ型３－５族化合物半導体をエピタキシャル成長させる段階において、ｐ型３－５族化合物半導体上の活性層に接するショットキ電極を用いた容量電圧測定による単位面積当たりの残留容量が０．５ｎＦ／ｃｍ２未満になるよう、不純物ガスの流量、および３族原料ガスに対する５族原料ガスの流量比を設定してもよい。
　また、３族原料ガスに対する５族原料ガスの流量比を５０以下に設定することが好ましい。さらに、不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比は、９．０×１０６以下であることが好ましい。上記化合物半導体エピタキシャル基板の製造方法において、不純物は、Ｓｉ、Ｓｅ、Ｇｅ、Ｓｎ、ＳおよびＴｅからなる元素群より選ばれた少なくとも一つの元素を含んでもよい。上記化合物半導体エピタキシャル基板の製造において、ベース基板に、ｐ型３－５族化合物半導体と、さらに活性層とがこの順に積層されてもよい。
　本発明の第２の態様においては、ベース基板と、ベース基板に、３族元素の有機金属化合物からなる３族原料ガス、５族元素からなる５族原料ガス、および、半導体内にドープされてドナーとなる不純物を含む不純物ガスを供給して、エピタキシャル成長されたｐ型３－５族化合物半導体と、を備え、ｐ型３－５族化合物半導体は、残留キャリア濃度Ｎ（ｃｍ－３）および厚さｄ（ｃｍ）の積Ｎ×ｄ（ｃｍ－２）が８．０×１０１１以下である半導体基板が提供される。
　上記の半導体基板において、ｐ型３－５族化合物半導体上の活性層に接するショットキ電極を用いた容量電圧測定において単位面積当たりの残留容量が０．５ｎＦ／ｃｍ２未満であることが好ましい。上記の半導体基板においては、ｐ型３－５族化合物半導体が、不純物ガスの流量に対する５族原料ガスと３族原料ガスの流量差との比を９．０×１０６以下にしてエピタキシャル成長されていることが好ましい。
　また、上記の半導体基板において、ｐ型３－５族化合物半導体が、３族原料ガスに対する５族原料ガスの比が５０以下になる条件でエピタキシャル成長されていることが好ましい。上記の半導体基板において、ドナー不純物として、Ｓｉ、Ｓｅ、Ｇｅ、Ｓｎ、ＳおよびＴｅからなる元素群より選ばれた少なくとも一つの元素を含んでもよい。上記の半導体基板において、ベース基板に、ｐ型３－５族化合物半導体と、さらに活性層とがこの順に積層されてもよい。
化合物半導体エピタキシャル基板１００の断面の一例を概略的に示す。 化合物半導体エピタキシャル基板１００の製造方法の一例を概略的に示す。 半導体装置３００の断面の一例を概略的に示す。 化合物半導体エピタキシャル基板４００の断面の一例を概略的に示す。 化合物半導体エピタキシャル基板５００の断面の一例を概略的に示す。 半導体装置６００の断面の一例を概略的に示す。 実施例１の化合物半導体エピタキシャル基板における容量電圧測定の結果を示す。 実施例１の化合物半導体エピタキシャル基板における容量電圧測定の結果を示す。 比較例２の化合物半導体エピタキシャル基板における容量電圧測定の結果を示す。 比較例２の化合物半導体エピタキシャル基板における容量電圧測定の結果を示す。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。以下、図面を参照して、実施形態について説明するが、図面の記載において、同一または類似の部分には同一の参照番号を付して重複する説明を省く場合がある。なお、図面は模式的なものであり、厚みと平面寸法との関係、比率等は現実のものとは異なる場合がある。また、説明の都合上、図面相互間においても互いの寸法の関係又は比率が異なる部分が含まれる場合がある。
　図１は、一実施形態に係る化合物半導体エピタキシャル基板１００の断面の一例を概略的に示す。図１に示すとおり、化合物半導体エピタキシャル基板１００は、ベース基板１０２および３－５族化合物半導体１０４を備える。化合物半導体エピタキシャル基板１００は、半導体基板の一例である。ベース基板１０２は、例えば、ＧａＡｓ等の３－５族化合物半導体、または、ＳｉｘＧｅ１－ｘ（０≦ｘ≦１）で表される４族半導体を有する。
　３－５族化合物半導体１０４は、ｐ型の３－５族化合物半導体である。３－５族化合物半導体１０４は、例えばＭＯＣＶＤ法により形成される。３－５族化合物半導体１０４は、例えば１０ｎｍ以上３０００ｎｍ以下の厚みを有する。３－５族化合物半導体１０４は、複数の層を有してもよい。
　３－５族化合物半導体１０４は、３族元素の有機金属化合物からなる３族原料ガス、５族元素からなる５族原料ガス、および、ドナーとなる不純物を含む不純物ガスを、ベース基板１０２の一方の主面１０３に供給して、主面１０３に３－５族化合物半導体を結晶成長させることによって得られる。上記不純物は、上記３－５族化合物半導体内にドープされてドナーとして振る舞うので、３－５族化合物半導体１０４のｎ型キャリア濃度を増加させる。
　結晶成長時の３族原料に対する５族原料の比が小さいほど、３－５族化合物半導体の炭素濃度が大きくなり、３－５族化合物半導体１０４中のｐ型キャリア濃度が増加する。ところが、ドナーとして振る舞う不純物によって３－５族化合物半導体１０４のｎ型キャリア濃度が増加すると、増加したｎ型キャリアによりｐ型キャリアが補償される。その結果、３－５族化合物半導体１０４における残留ｐ型キャリア濃度が低減するので、３－５族化合物半導体１０４はバッファ層として十分な性能を発揮する。
　具体的には、３－５族化合物半導体１０４のｐ型キャリアが減少すると、３－５族化合物半導体１０４の残留容量が低下するので、３－５族化合物半導体１０４のリーク電流が減少する。その結果、３－５族化合物半導体１０４の耐圧が向上する。また、３－５族化合物半導体１０４に形成されるＦＥＴなどの半導体デバイスにおけるキャリア移動度が増大する。つまり、３－５族化合物半導体１０４の残留ｐ型キャリア濃度が低減することにより、３－５族化合物半導体１０４は、大きな耐圧を有するとともに、移動度が大きな半導体デバイスの形成に適したバッファ層として機能する。
　なお、「残留ｐ型キャリア濃度」は、ｐ型キャリア濃度がｎ型キャリア濃度より大きい場合の３－５族化合物半導体１０４のキャリア濃度である。同様に、ｐ型キャリア濃度がｎ型キャリア濃度より小さい場合の上記キャリア濃度を、残留ｎ型キャリア濃度と称する。以上のように、ドナーとなる不純物を含む不純物ガスを３族原料ガスおよび５族原料ガスとともに供給することにより、３－５族化合物半導体１０４の製造に使用する５族原料の量を低減することができる。
　図２は、一実施形態に係る化合物半導体エピタキシャル基板１００の製造方法の一例を概略的に示す。図２に示すとおり、Ｓ２０２においてベース基板１０２を準備する。次に、Ｓ２０４において、ベース基板１０２の主面１０３に３－５族化合物半導体１０４をエピタキシャル成長させる。
　具体的には、３族元素の有機金属化合物を含む３族原料ガス、５族元素を含む５族原料ガス、および、ドナーとなる不純物を含む不純物ガスを、ベース基板１０２の一方の主面１０３に供給して、主面１０３にｐ型３－５族化合物半導体を結晶成長させる。３族原料ガスおよび５族原料ガスとともに供給する不純物ガスの流量に応じて、３－５族化合物半導体のｐ型キャリアを補償するｎ型キャリアの量が変化する。従って、３族原料ガスの流量に対する５族原料ガスの流量の流量比に応じて、不純物ガスの流量を制御することにより、残留ｐ型キャリア濃度を適切な値にすることができる。
　ここで、本明細書において、「３族原料ガスの流量」とは、３族原料ガスの体積流量を表す。「５族原料ガスの流量」とは、５族原料ガスの体積流量を表す。「不純物ガスの流量」とは、不純物ガスの体積流量を表す。「３族原料ガスの流量に対する５族原料ガスの流量比」とは、「５族原料ガスの流量」を「３族原料ガスの流量」で除した値を表す。また、上記流量比は、０℃、１０１．３ｋＰａ（１ａｔｍ）の状態における「３族原料ガスの流量に対する５族原料ガスの流量比」に換算して算出される。
　３族原料ガスは、３族元素の有機金属化合物からなる原料ガスである。３族原料ガスは、一例として、キャリアガスと一緒に反応容器の内部に供給される。３族原料ガスは、例えば、トリメチルガリウム（ＴＭＧと称する。）、トリメチルアルミニウム（ＴＭＡと称する。）、トリメチルインジウム（ＴＭＩと称する。）等のアルキル基を有する有機金属化合物を含む。上記アルキル基の炭素数は、例えば１～３である。
　３族原料ガスは、次のようにして供給することができる。まず、有機金属化合物を入れた原料容器を恒温槽に設置して、有機金属化合物が所定の温度になるように温度調節する。次に、原料容器にＨ２等のキャリアガスを流入させて、有機金属化合物をバブリングさせる。これにより、有機金属化合物を気化させる。原料容器から流出してきたキャリアガスには、恒温槽の温度および原料容器内の圧力における有機金属化合物の飽和蒸気圧に応じた量の有機金属化合物が含まれる。
　３族原料ガスがキャリアガスと一緒に反応容器に供給される場合、３族原料ガスの流量は、原料容器に供給されるキャリアガスの流量をもとに、原料容器が設置された恒温槽の温度における有機金属化合物の飽和蒸気圧と原料容器内圧力とを用いて算出することができる。３族原料として複数の有機金属化合物を用いる場合、「３族原料ガスの流量」は、複数の有機金属化合物の流量を合計した値を表す。例えば、３族原料ガスとして、ＴＭＡを含む第１の３族原料ガスとＴＭＧを含む第２の３族原料ガスとを用いて化合物半導体を形成する場合、「３族原料ガスの流量」は、第１の３族原料ガスの流量と第２の３族原料ガスの流量との和である。
　５族原料ガスは、５族元素を含む化合物からなる原料ガスである。５族原料ガスは、一例として、キャリアガスと一緒に反応容器の内部に供給される。５族原料ガスは、例えばアルシン等の５族元素の水素化物を含む。５族元素の有機金属化合物に含まれる炭素は、３族元素の有機金属化合物に含まれる炭素と比較して、３－５族化合物半導体１０４の結晶中に取り込まれにくい。そこで、５族原料ガスは、モノアルキルアルシン等の５族元素の有機金属化合物を含んでもよい。５族元素の有機金属化合物は、例えば、５族元素の水素化物の少なくとも１個の水素を炭素数が１～４のアルキル基で置換した有機金属化合物である。
　５族原料ガスは、３族原料ガスと同様にして供給される。また、５族原料ガスの流量は３族原料ガスの流量と同様にして算出される。複数の５族元素の化合物を用いる場合には、５族原料ガスの流量は、複数の５族元素の化合物の流量を合計することにより算出される。
　不純物ガスは、ドナーとなる不純物を含む。不純物ガスは、キャリアガスを含んでもよい。ドナーとなる不純物は、例えば、Ｓｉ、Ｓｅ、Ｇｅ、Ｓｎ、Ｓ、およびＴｅからなる元素群より選ばれた少なくとも一つの元素である。不純物ガスは、上記元素を有する水素化物、または、上記元素と、炭素数が１～３のアルキル基とを有するアルキル化物を含んでもよい。
　上記不純物は、３－５族化合物半導体１０４の結晶中でドナー不純物として振る舞うので、３－５族化合物半導体１０４のｎ型キャリア濃度を増加させる。３族原料ガスの流量に対する５族原料ガスの流量比を５０以下という低い値に設定した場合、３族原料ガスに含まれる炭素が３－５族化合物半導体１０４の結晶に取り込まれて、ｐ型キャリア濃度が増加する。しかし、３族原料ガスおよび５族原料ガスと一緒に不純物ガスを供給することにより、ｎ型キャリアによりｐ型キャリアが補償されるので、残留ｐ型キャリア濃度の増加を抑制できる。
　また、３族原料ガスの流量、５族原料ガスの流量、および不純物ガスの流量を調整することで、３－５族化合物半導体１０４中のアクセプタ不純物およびドナー不純物の濃度を制御できる。従って、５族原料の使用量を低減しつつ、３－５族化合物半導体１０４の残留ｐ型キャリア濃度を制御できる。
　具体的には、ベース基板１０２に３－５族化合物半導体１０４をエピタキシャル成長させる段階において、不純物ガスの流量、および３族原料ガスに対する５族原料ガスの流量比を、３－５族化合物半導体１０４の残留キャリア濃度Ｎ（ｃｍ－３）および厚さｄ（ｃｍ）の積Ｎ×ｄ（ｃｍ－２）が８．０×１０１１以下になるよう設定する。当該設定により、３族原料ガスに対する５族原料ガスの流量比に応じて生じるｐ型キャリアが、不純物ガスにより補償される。その結果、５族原料の使用量を低減しつつ、バッファ層としての十分な性能を有する３－５族化合物半導体１０４を結晶成長させることができる。
　ここで、本明細書において、「３－５族化合物半導体１０４の残留キャリア濃度」とは、ｐ型キャリア濃度からｎ型キャリア濃度を引いた値を意味する。上記キャリア濃度は、３－５族化合物半導体１０４の静電容量－電圧特性（Ｃ－Ｖ特性と称する）から算出できる。「３－５族化合物半導体１０４の厚さ」とは、ＦＥＴ等の半導体装置のバッファ層に適した領域の平均膜厚を示す。平均膜厚は、例えば、上記領域の５点における膜厚の算術平均である。上記膜厚は、ＳＥＭまたはＴＥＭを用いた観察により算出できる。
　５族原料ガスの流量を低減させるには、３族原料ガスの流量に対する５族原料ガスの流量比が５０以下となるように、３族原料ガスおよび５族原料ガスを供給することが好ましい。つまり、３族原料ガスの流量に対する５族原料ガスの流量比が５０以下であり、かつ、３－５族化合物半導体１０４の膜厚に３－５族化合物半導体１０４のキャリア濃度を乗じた値が８．０×１０１１ｃｍ－２以下となるように設定されてもよい。当該条件下で３－５族化合物半導体１０４を結晶成長させることにより、３－５族化合物半導体１０４中のアクセプタ不純物およびドナー不純物の濃度を制御しつつ、５族原料ガスの使用量を大幅に抑制することができる。
　３族原料ガスの流量に対する５族原料ガスの流量比を３０以下にすれば、５族原料ガスの流量をさらに低減することができる。従って、流量比を３０以下にすることが、さらに好ましい。なお、３－５族化合物半導体１０４を結晶成長させるには、３族原料ガスおよび５族原料ガスが必要なので、３族原料ガスの流量に対する５族原料ガスの流量比は、０．１以上であることが好ましい。
　ベース基板１０２に３－５族化合物半導体１０４をエピタキシャル成長させる段階においては、不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比を９．０×１０６以下に設定することが好ましい。不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比を８．４×１０６以下にしてもよい。不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比を当該値に設定することにより、バッファ層としての十分な性能を有する３－５族化合物半導体１０４を結晶成長させることができる。
　ここで、「不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比」は、「５族原料ガスの流量と３族原料ガスの流量との差」を「不純物ガスの流量」で除した値を表す。また、上記の比は、０℃、１０１．３ｋＰａ（１ａｔｍ）の状態における「不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比」に換算して算出される。不純物ガスが水素などの他のガスにより希釈されている場合には、不純物ガスの流量は、不純物ガスの濃度が１００％である場合に換算して算出される。
　なお、不純物ガス、５族原料ガス、および３族原料ガスの流量の関係を示す指標として「不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比」を用いることにより、５族原料ガスと３族原料ガスとの流量比および流量差に起因するｐ型キャリア濃度と、不純物ガスに起因するｎ型キャリア濃度との関係を把握しやすくなる。また、「不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比」の値が与えられると、不純物ガス、５族原料ガス、および３族原料ガスのいずれかのガスの流量を決定することにより、その他のガスの流量を一義的に決定することができる。
　本実施形態において、不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比を制御する場合について説明したが、さらに、反応容器の成長温度、圧力、結晶成長速度などを制御してもよい。結晶成長の際の反応容器の成長温度は、成長温度が変化しても原料の反応分解速度が変化しない、原料供給律速となる条件の温度領域において好適に選ばれる。例えば、３－５族化合物半導体であるｎ－ＧａＡｓ層のキャリア濃度に応じて成長温度を選択することができる。
　また、結晶成長の際の成長圧力は、成長させる３－５族化合物半導体１０４の面内均一性と原料効率との関係に基づいて設定される。具体的には、成長圧力を下げるほど面内均一性が良好になるものの、原料効率が悪くなるので、これら２つの要因がバランスした最適な成長圧力が設定される。さらに、３－５族化合物半導体１０４の結晶成長速度は、原料供給律速の条件下では３族原料ガスの流量によって決定される。例えば、当該結晶成長速度は、成長装置に設置されたガス流量計の制御範囲の中央付近であり、ガス流量と成長速度との線形性が良好な流量での成長速度条件が設定される。
　図３は、一実施形態に係る半導体装置３００の断面の一例を概略的に示す。半導体装置３００は、ベース基板１０２、３－５族化合物半導体１０４、および活性層３１０を、この順に備える。３－５族化合物半導体１０４は、化合物半導体エピタキシャル基板１００の場合と同様にして形成できる。活性層３１０は、例えば３－５族化合物半導体である。
　図４は、別の実施形態に係る化合物半導体エピタキシャル基板４００の断面の一例を概略的に示す。化合物半導体エピタキシャル基板４００は、ベース基板１０２、３－５族化合物半導体１０４、活性層３１０、およびコンタクト層４２０を、この順に備える。化合物半導体エピタキシャル基板４００は、半導体基板の一例である。
　ベース基板１０２は、例えば、ＧａＡｓ等の３－５族化合物半導体、または、ＳｉｘＧｅ１－ｘ（０≦ｘ≦１）で表される４族半導体を有する。ベース基板１０２は、半絶縁性のＧａＡｓ基板であってもよい。ベース基板１０２は、ベース基板１０２の表面の結晶学的面方位が、１つの（１００）面または当該（１００）面と等価な面の結晶学的面方位から傾いており、その傾きの大きさが０．０５°以上１°以下である半絶縁性の単結晶ＧａＡｓ基板であってもよい。ベース基板１０２は、Ｓｉ基板、ＳＯＩ（ｓｉｌｉｃｏｎ－ｏｎ－ｉｎｓｕｌａｔｏｒ）基板、Ｇｅ基板またはＧＯＩ（ｇｅｒｍａｎｉｕｍ－ｏｎ－ｉｎｓｕｌａｔｏｒ）基板に、ＧａＡｓ等の３－５族化合物半導体が形成された積層基板であってもよい。
　３－５族化合物半導体１０４は、例えば、ベース基板１０２を設置した減圧バレル型の反応容器に、３族原料ガス、５族原料ガス、および不純物ガスを供給して、ベース基板１０２の一方の主面１０３に３－５族化合物半導体を結晶成長させて得られる。このとき、３族原料ガスの流量に対する５族原料ガスの流量比が５０以下、さらに好ましくは３０以下となるように、３族原料ガスおよび５族原料ガスを供給することで、５族原料の使用量を低減しつつ、３－５族化合物半導体１０４のｐ型キャリア濃度を制御できる。上記反応容器には、３族原料ガス、５族原料ガス、および不純物ガスの他に、キャリアガス、バランスガス、およびその他の原料ガス等が供給されてもよい。
　不純物ガスの流量、および５族原料ガスと３族原料ガスとの流量比は、化合物半導体エピタキシャル基板４００のショットキ電極を用いた容量電圧測定において、残留する電荷に起因する単位面積当たりの残留容量が０．５ｎＦ／ｃｍ２未満となるように設定されることが好ましい。不純物ガスの流量、および３族原料ガスに対する５族原料ガスの流量比は、３族原料ガスの流量に対する５族原料ガスの流量比が５０以下であり、かつ、３－５族化合物半導体１０４の膜厚に３－５族化合物半導体１０４のキャリア濃度を乗じた値が８．０×１０１１ｃｍ－２以下となり、かつ、化合物半導体エピタキシャル基板４００の容量電圧測定において、残留する電荷に起因する単位面積当たりの残留容量が０．５ｎＦ／ｃｍ２未満となるように設定されてもよい。
　３－５族化合物半導体１０４の容量電圧測定は、例えば、化合物半導体エピタキシャル基板４００のコンタクト層４２０をエッチングなどにより除去することにより形成した、活性層３１０に接するショットキ電極に電圧を印加することで実施できる。ショットキ電極として、Ａｌ、Ａｇ、Ａｕ、およびＣｕ等を利用できる。なお、ショットキ電極については、図４には図示していない。
　例えば、活性層３１０の表面に、内側電極と、内側電極の周囲を囲み内側電極から離間して配置された外側電極とを形成することで、上記ショットキ電極を形成できる。外側電極の内部には、開口が形成されてもよい。内側電極は、例えば上記開口の内側に形成される。内側電極の中心と外側電極の中心とは、実質的に一致してもよい。上記開口の中心と外側電極の中心とが実質的に一致してもよい。上記開口の中心と内側電極の中心とが実質的に一致してもよい。
　内側電極の形状は、例えば円形である。上記開口の形状は、内側電極の形状と相似であってもよい。上記開口の大きさは、内側電極より大きいことが好ましい。外側電極の面積は、内側電極の面積の１０倍以上、好ましくは１０００倍以上であることが好ましい。外側電極の面積は、２ｃｍ２以上であってもよい。外側電極の外延の形状は特に限定されるものではなく、内側電極の形状と相似であってもよい。
　外側電極の外延の形状は、正多角形であってもよい。例えば、円形の内側電極と、円形の開口と、正方形の外側電極とが、それぞれの中心が一致するように形成される。内側電極と外側電極との間に電圧を印加することで、容量電圧測定を実施できる。当該方法によれば、内側電極の面積値と、内側電極および外側電極の間隔の値とを用いて、各材料の容量値を計算できる。
　活性層３１０は、一例として、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、およびＩｎＧａＡｓ等の３－５族化合物半導体を有する。活性層３１０は、歪みＩｎＧａＡｓを有してもよい。活性層３１０は、例えば、ＦＥＴ能動層として機能する。コンタクト層４２０は、ＧａＡｓ、およびＩｎＧａＡｓ等の３－５族化合物半導体を有してもよい。
　図５は、さらに別の実施形態に係る化合物半導体エピタキシャル基板５００の断面の一例を概略的に示す。化合物半導体エピタキシャル基板５００は、ベース基板５０２、バッファ層５０４、バック側電子供給層５０６、バック側スペーサー層５０８、チャネル層５１０、フロント側スペーサー層５１２、フロント側電子供給層５１４、バリア層５１６、およびコンタクト層５２０をこの順に備える。化合物半導体エピタキシャル基板５００は、半導体基板の一例である。バッファ層５０４は、ベース基板５０２の一方の主面５０３に結晶成長して形成される。チャネル層５１０は、活性層の一例である。
　ベース基板５０２とベース基板１０２とは、同様の構成を有する。バッファ層５０４と３－５族化合物半導体１０４とは、同様の構成を有する。バッファ層５０４は、複数の層を有してよい。バッファ層５０４における複数の層の少なくとも一部が、３－５族化合物半導体１０４と同様の構成を有してもよい。バッファ層５０４は、例えば１０ｎｍ以上３０００ｎｍ以下の厚みを有する。チャネル層５１０と活性層３１０とは同様の構成を有する。コンタクト層５２０は、コンタクト層４２０と同様の構成を有する。そこで、ベース基板５０２、バッファ層５０４、チャネル層５１０、およびコンタクト層５２０については説明を省略する。
　バック側電子供給層５０６およびフロント側電子供給層５１４は、チャネル層５１０に電子を供給する。バック側電子供給層５０６およびフロント側電子供給層５１４は、ＡｌＧａＡｓ等の３－５族化合物半導体を有してもよい。バック側スペーサー層５０８およびフロント側スペーサー層５１２は、チャネル層５１０に含まれる化合物半導体のバンドギャップより広いバンドギャップを有する化合物半導体を有してもよい。バリア層５１６は、ＡｌＧａＡｓ等の３－５族化合物半導体を有する。バリア層５１６には、ＦＥＴ等の電子素子のゲート電極が形成される。コンタクト層５２０は、例えばＧａＡｓ、ＩｎＧａＡｓ等の３－５族化合物半導体を有する。
　バッファ層５０４により容量を形成した場合の化合物半導体エピタキシャル基板５００の容量電圧測定は、例えば、コンタクト層５２０をエッチングなどにより除去して、バリア層５１６に形成した一対のショットキ電極に電圧を印加することで実施できる。ショットキ電極として、Ａｌ、Ａｇ、Ａｕ、およびＣｕ等を利用できる。なお、ショットキ電極については、図５には図示していない。
　図６は、別の実施形態に係る半導体装置６００の断面の一例を概略的に示す。半導体装置６００は、例えばＨＥＭＴである。半導体装置６００は、ベース基板５０２、バッファ層５０４、バック側電子供給層５０６、バック側スペーサー層５０８、チャネル層５１０、フロント側スペーサー層５１２、フロント側電子供給層５１４、およびバリア層５１６をこの順に備える。半導体装置６００は、バリア層５１６に接するコンタクト層６２２およびコンタクト層６２４と、制御電極６３６とを備える。半導体装置６００は、コンタクト層６２２に接するドレイン電極６３２と、コンタクト層６２４に接するソース電極６３４とを備える。
　ドレイン電極６３２およびソース電極６３４は、例えば、コンタクト層６２２およびコンタクト層６２４とオーミック接合を形成する。コンタクト層６２２およびコンタクト層６２４は、一例として、ＧａＡｓおよびＩｎＧａＡｓ等の３－５族化合物半導体を有する。制御電極６３６は、ドレイン電極６３２およびソース電極６３４に流れる電流を制御する。ドレイン電極６３２、ソース電極６３４、および制御電極６３６は、アルミニウム、銅、金、銀、白金、タングステンその他の金属、およびこれらの合金、または、高濃度にドープされたシリコン等の半導体であってよい。
　半導体装置６００は、例えば、以下の手順で製造される。まず、図５に示した化合物半導体エピタキシャル基板５００を準備する。次に、化合物半導体エピタキシャル基板５００のコンタクト層５２０の一部をエッチングなどによりパターニング除去してコンタクト層６２２およびコンタクト層６２４を形成し、バリア層５１６を露出させる。その後、ドレイン電極６３２、ソース電極６３４、および制御電極６３６を形成することで、半導体装置６００を製造できる。
　本実施形態において、半導体装置がＨＥＭＴの場合について説明したが、半導体装置は、ＨＥＭＴに限定されない。半導体装置は、ＨＢＴまたはＦＥＴ等の電子デバイスだけでなく、発光素子、受光素子、または半導体回路であってもよい。
（実施例１）
　化合物半導体エピタキシャル基板５００を、以下の手順で製作した。ベース基板５０２として、半絶縁性のＧａＡｓ単結晶基板を準備した。準備したＧａＡｓ単結晶基板を、減圧バレル型のＭＯＣＶＤ炉に設置した。次に、バッファ層５０４として、膜厚が５００ｎｍのｐ－Ａｌ０．２５Ｇａ０．７５Ａｓを形成した。ｐ－Ａｌ０．２５Ｇａ０．７５Ａｓの形成には、３族原料ガスとして、第１の３族原料ガスとしてのＴＭＡと、第２の３族原料ガスとしてのＴＭＧとを用いた。また、５族原料ガスとして、アルシン（ＡｓＨ３）を含む原料ガスを用いた。不純物ガスとして、ジシラン（Ｓｉ２Ｈ６）を含むガスを用いた。不純物ガスの流量は、１０１．３ｋＰａ、０℃の条件に換算して、ジシランの流量が、６．２０×１０－５ｃｍ３／分となるよう設定した。キャリアガスとして、高純度水素を用いた。
　バッファ層５０４の形成において、３族原料ガスの流量に対する５族原料ガスの流量比が３０となるように、第１の３族原料ガス、第２の３族原料ガス、および５族原料ガスを、ＭＯＣＶＤ炉に供給した。具体的には、第１の３族原料ガスの流量は、１０１．３ｋＰａ、０℃の条件に換算して、ＴＭＡの流量が２．７ｃｍ３／分となるよう設定した。第２の３族原料ガスの流量は、１０１．３ｋＰａ、０℃の条件に換算して、ＴＭＧの流量が１０．６ｃｍ３／分となるよう設定した。５族原料ガスの流量は、１０１．３ｋＰａ、０℃の条件に換算して、アルシンの流量が４００ｃｍ３／分となるよう設定した。その他の結晶成長条件として、ＭＯＣＶＤ炉内における成長圧力が１０．１３ｋＰａ、成長温度が６５０℃、成長速度が１～３μｍ／ｈｒという条件を選択した。
　５族原料ガスと３族原料ガスとの流量差は、３８６．７ｃｍ３／分であった。従って、不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比は、６．２４×１０６であった。また、不純物ガス流量に対する５族原料ガスの流量比は、６．４５×１０６であった。
　次に、バック側電子供給層５０６として、膜厚が３ｎｍのｎ－Ａｌ０．２２Ｇａ０．７８Ａｓを形成した。バック側電子供給層５０６の残留ｎ型キャリア濃度は、３×１０１８ｃｍ－３であった。次に、バック側スペーサー層５０８として、膜厚が３ｎｍのｉ－Ａｌ０．２２Ｇａ０．７８Ａｓを形成した。
　次に、チャネル層５１０として、歪みＩｎＧａＡｓ層を形成した。歪みＩｎＧａＡｓ層として、膜厚が１４ｎｍのｉ－Ｉｎ０．２０Ｇａ０．８０Ａｓを形成した。ｉ－Ｉｎ０．２０Ｇａ０．８０Ａｓの３族原料ガスとして、ＴＭＩを含む第１の３族原料ガスとＴＭＧを含む第２の３族原料ガスとを用いた。
　次に、フロント側スペーサー層５１２として、膜厚が３ｎｍのｉ－Ａｌ０．２２Ｇａ０．７８Ａｓを形成した。次に、フロント側電子供給層５１４として、膜厚が９ｎｍのｎ－Ａｌ０．２２Ｇａ０．７８Ａｓを形成した。フロント側電子供給層５１４の残留ｎ型キャリア濃度は、３×１０１８ｃｍ－３であった。最後に、バリア層５１６として、膜厚が５０ｎｍのｉ－Ａｌ０．２２Ｇａ０．７８Ａｓを形成した。
　図７は、実施例１の化合物半導体エピタキシャル基板における容量電圧測定の結果を示す。図７の横軸はバイアス電圧［Ｖ］を示す。縦軸は静電容量［Ｆ］を示す。図８は、図７に示した容量電圧測定の結果における縦軸を単位面積当たりの静電容量［Ｆ／ｃｍ２］に変換した図を示す。容量電圧測定は、バリア層５１６の表面にショットキ電極を形成して実施した。
　ショットキ電極として、開口を有する外側電極と、当該開口の内側に配置された内側電極とを形成した。内側電極の形状は、直径５００μｍの円形とした。外側電極の開口の形状は、直径５４０μｍの円形とした。外側電極の外延の形状は円形とした。外側電極の面積は、２ｃｍ２以上であった。内側電極、外側電極、および開口は、中心が一致するように設計した。外側電極および内側電極の材料として、Ａｌを用いた。内側電極と外側電極との間に電圧を加えて、容量電圧測定を実施した。
　図７に示すとおり、残留容量は１ｐＦ未満であった。また、図８に示すとおり、単位面積当たりの残留容量は、１ｐＦを内側電極の面積（２．０×１０－３ｃｍ２）で割って得られる値未満、すなわち０．５ｎＦ／ｃｍ２未満である。容量電圧測定において、約２．６Ｖから約３．１Ｖの範囲内のバイアス電圧で静電容量が急峻に低下し、良好なピンチオフ特性を示した。ピンチオフ電圧は、－２．８Ｖであった。ここで、ピンチオフ電圧とは、ｎ型キャリア濃度が１×１０１５ｃｍ－３となるときの電圧を表す。
　容量電圧測定結果を用いて、バッファ層５０４のｐ型キャリア濃度および残留ｐ型キャリア濃度を算出した。ここで、バッファ層５０４のｐ型キャリア濃度とは、ジシランをドーピングしない状態で形成した場合のバッファ層５０４のｐ型キャリア濃度を表す。また、バッファ層５０４の残留ｐ型キャリア濃度とは、ジシランをドーピングしたことによるｎ型キャリアによって補償された後のｐ型キャリア濃度を表す。
　バッファ層５０４のｐ型キャリア濃度は３．３×１０１６ｃｍ－３であり、残留ｐ型キャリア濃度は５．０×１０１５ｃｍ－３であった。即ち、バッファ層５０４の膜厚に、バッファ層５０４の残留ｐ型キャリア濃度を乗じた値は、２．５×１０１１ｃｍ－２となり、８．０×１０１１ｃｍ－２以下であった。
　また、バッファ層５０４の耐圧測定を実施した。耐圧測定においては、電子伝導による耐圧とホール伝導による耐圧とを測定した。耐圧測定は、以下の手順で実施した。まず、化合物半導体エピタキシャル基板５００表面から１３０ｎｍをエッチングしてバッファ層５０４を露出させた。次に、露出したバッファ層に、対抗電極を設置した。対抗電極の間隔は５μｍとした。対抗電極の幅は２００μｍとした。電子伝導による耐圧測定には、ＡｕＧｅ／Ｎｉ／Ａｕ電極を用いた。ホール伝導による耐圧測定には、ＡｕＺｎ電極を用いた。電子伝導による耐圧は２２Ｖであり、ホール伝導による耐圧は４８Ｖであり、良好なバッファ耐圧が得られた。
　さらに、化合物半導体エピタキシャル基板５００のホール測定を実施した。ホール測定は、Ｖａｎ　ｄｅｒ　Ｐａｕｗ法により実施した。３００Ｋでの２次元電子ガス濃度は、２．４×１０１２ｃｍ－２であった。３００Ｋでの電子移動度は、７６００ｃｍ２／Ｖｓであった。また、７７Ｋでの２次元電子ガス濃度は、２．５×１０１２ｃｍ－２であった。７７Ｋでの電子移動度は、２４０００ｃｍ２／Ｖｓであった。
（実施例２）
　実施例２として、３族原料ガスの流量に対する５族原料ガスの流量比を３０として、不純物ガスの流量を減少させて、実施例１と同様の構造を有する化合物半導体エピタキシャル基板５００を製造した。実施例２の化合物半導体エピタキシャル基板５００は、不純物ガスの流量を減少させてバッファ層５０４を形成した以外は、実施例１の化合物半導体エピタキシャル基板５００と同様にして製造した。具体的には、不純物ガスの流量は、１０１．３ｋＰａ、０℃の標準条件に換算して、ジシランの流量が５．４０×１０－５ｃｍ３／分となるよう設定した。
　実施例２における５族原料ガスと３族原料ガスとの流量差は、実施例１と同様に３８６．７ｃｍ３／分であった。不純物ガスであるジシランの流量が５．４０×１０－５ｃｍ３／分なので、不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比は、７．１６×１０６であった。また、不純物ガス流量に対する５族原料ガスの流量比は、７．４１×１０６であった。
　実施例２の化合物半導体エピタキシャル基板５００において、バッファ層５０４のｐ型キャリア濃度、即ちジシランをドーピングしない状態で形成した場合のバッファ層５０４のｐ型キャリア濃度は、３．３×１０１６ｃｍ－３であった。また、残留ｐ型キャリア濃度、即ち、ジシランをドーピングしたことによるｎ型キャリアによって補償された後のｐ型キャリア濃度は、８．０×１０１５ｃｍ－３であった。即ち、バッファ層５０４の膜厚に、バッファ層５０４のキャリア濃度を乗じた値は、４．０×１０１１ｃｍ－２となり、８．０×１０１１ｃｍ－２より小さかった。
　実施例２のバッファ層５０４の電子伝導による耐圧は２３Ｖであり、ホール伝導による耐圧は３７Ｖであった。ホール伝導による耐圧は実施例１のバッファ層５０４の耐圧よりも低下したが、十分に良好なバッファ耐圧が得られた。
（実施例３）
　実施例３として、３族原料ガスの流量に対する５族原料ガスの流量比を３０として、不純物ガスの流量をさらに減少させて、実施例１および実施例２と同様の構造を有する化合物半導体エピタキシャル基板５００を製造した。実施例３の化合物半導体エピタキシャル基板５００は、不純物ガスの流量を減少させてバッファ層５０４を形成した以外は、実施例１および実施例２の化合物半導体エピタキシャル基板５００と同様にして製造した。具体的には、不純物ガスの流量は、１０１．３ｋＰａ、０℃の標準条件に換算して、ジシランの流量が４．５８×１０－５ｃｍ３／分となるよう設定した。
　実施例３における５族原料ガスと３族原料ガスとの流量差は、実施例１と同様に３８６．７ｃｍ３／分であった。不純物ガスであるジシランの流量が４．５８×１０－５ｃｍ３／分なので、不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比は、８．４４×１０６であった。また、不純物ガス流量に対する５族原料ガスの流量比は、８．７３×１０６であった。
　実施例３の化合物半導体エピタキシャル基板５００において、バッファ層５０４のｐ型キャリア濃度、即ちジシランをドーピングしない状態で形成した場合のバッファ層５０４のｐ型キャリア濃度は、３．３×１０１６ｃｍ－３であった。また、残留ｐ型キャリア濃度、即ち、ジシランをドーピングしたことによるｎ型キャリアによって補償された後のｐ型キャリア濃度は、１．４×１０１６ｃｍ－３であった。即ち、バッファ層５０４の膜厚に、バッファ層５０４のキャリア濃度を乗じた値は、７．０×１０１１ｃｍ－２となり、８．０×１０１１ｃｍ－２より小さかった。
　実施例２のバッファ層５０４の電子伝導による耐圧は２５Ｖであり、ホール伝導による耐圧は２６Ｖであった。ホール伝導による耐圧は実施例２のバッファ層５０４の耐圧よりもさらに低下したが、十分に良好なバッファ耐圧が得られた。
（比較例１）
　比較例１として、３族原料ガスの流量に対する５族原料ガスの流量比を７０として、実施例１と同様の構造を有する化合物半導体エピタキシャル基板を製造した。比較例１の化合物半導体エピタキシャル基板は、３族原料ガスの流量に対する５族原料ガスの流量比を７０として、不純物ガスを供給しないでバッファ層を形成した以外は、実施例１の化合物半導体エピタキシャル基板５００と同様の条件下で製造した。具体的には、第１の３族原料ガスの流量は、１０１．３ｋＰａ、０℃の標準条件に換算して、ＴＭＡの流量が２．７ｃｍ３／分となるよう設定した。第２の３族原料ガスの流量は、１０１．３ｋＰａ、０℃の標準条件に換算して、ＴＭＧの流量が１０．６ｃｍ３／分となるよう設定した。５族原料ガスの流量は、１０１．３ｋＰａ、０℃の標準条件に換算して、アルシンの流量が９３０ｃｍ３／分となるよう設定した。
　比較例１の化合物半導体エピタキシャル基板において、バッファ層のｐ型キャリア濃度は、５×１０１５ｃｍ－３であった。即ち、バッファ層の膜厚に、バッファ層のキャリア濃度を乗じた値は、２．５×１０１１ｃｍ－２となり、８．０×１０１１ｃｍ－２以下であった。なお、比較例１においては、残留ｐ型キャリア濃度はｐ型キャリア濃度と等しい。
　比較例１の化合物半導体エピタキシャル基板について、実施例１の化合物半導体エピタキシャル基板と同様に、容量電圧測定を実施した。その結果、残留容量は１ｐＦ未満であるとともに、単位面積当たりの残留容量は０．５ｎＦ／ｃｍ２であり、良好なピンチオフ特性を示した。また、容量電圧測定において、ピンチオフ電圧、即ち、ｎ型キャリア濃度が１×１０１５ｃｍ－３となるときの電圧は－２．９Ｖであった。
　比較例１のバッファ層について、実施例１のバッファ層５０４と同様に、耐圧測定を実施した。電子伝導による耐圧は２６Ｖであり、ホール伝導による耐圧は４２Ｖであり、良好なバッファー耐圧が得られた。
　比較例１の化合物半導体エピタキシャル基板について、実施例１の化合物半導体エピタキシャル基板５００と同様に、ホール測定を実施した。３００Ｋでの２次元電子ガス濃度は、２．４×１０１２ｃｍ－２であった。３００Ｋでの電子移動度は、７６００ｃｍ２／Ｖｓであった。また、７７Ｋでの２次元電子ガス濃度は、２．５×１０１２ｃｍ－２であった。７７Ｋでの電子移動度は、２５０００ｃｍ２／Ｖｓであった。
（比較例２）
　比較例２として、３族原料ガスの流量に対する５族原料ガスの流量比を３０として、不純物ガスの流量を減少させて、実施例１と同様の構造を有する化合物半導体エピタキシャル基板を製造した。比較例２の化合物半導体エピタキシャル基板は、不純物ガスの流量を減少させてバッファ層を形成した以外は、実施例１の化合物半導体エピタキシャル基板５００と同様にして製造した。具体的には、不純物ガスの流量は、１０１．３ｋＰａ、０℃の標準条件に換算して、ジシランの流量が４．１２×１０－５ｃｍ３／分となるよう設定した。
　比較例２における５族原料ガスと３族原料ガスとの流量差は、実施例１と同様に３８６．７ｃｍ３／分であった。不純物ガスであるジシランの流量が４．１２×１０－５ｃｍ３／分なので、不純物ガスの流量に対する５族原料ガスと３族原料ガスとの流量差の比は、９．３９×１０６であった。また、不純物ガス流量に対する５族原料ガスの流量比は、９．７１×１０６であった。
　比較例２の化合物半導体エピタキシャル基板において、バッファ層のｐ型キャリア濃度、即ちジシランをドーピングしない状態での元々のｐ型キャリア濃度は、３．３×１０１６ｃｍ－３であった。また、残留ｐ型キャリア濃度、即ち、ｎ型キャリア濃度によって補償された後のｐ型キャリア濃度は、２．０×１０１６ｃｍ－３であった。即ち、バッファ層５０４の膜厚に、バッファ層５０４のキャリア濃度を乗じた値は、１．０×１０１２ｃｍ－２となり、８．０×１０１１ｃｍ－２より大きかった。
　図９は、比較例２の化合物半導体エピタキシャル基板における容量電圧測定の結果を示す。図１０は、図９に示した容量電圧測定の結果における縦軸を単位面積当たりの静電容量［Ｆ／ｃｍ２］に変換した図を示す。比較例２の化合物半導体エピタキシャル基板について、実施例１の化合物半導体エピタキシャル基板５００と同様に、容量電圧測定を実施した。図９に示すとおり、ｐ型キャリアが残留して１７ｐＦの残留容量が生じた。残留容量１７ｐＦを内側電極の面積（２．０×１０－３ｃｍ２）で割ることにより、単位面積当たりの残留容量は８．７ｎＦ／ｃｍ２と算出された。
　図９および図１０を図７および図８と比較すると、ピンチオフ特性が悪化したことがわかる。具体的には、約２．６Ｖから約３．０Ｖのバイアス電圧の範囲内で、残留容量が１７ｐＦに低減した後、さらに、約４．５Ｖ以上のバイアス電圧において残留容量がさらに低下した。ｐ型キャリアのエネルギー準位が深いので、約４．５Ｖ以下の電圧においてはｐ型キャリアが残留していたことが原因であると考えられる。比較例２におけるピンチオフ電圧、即ち、ｎ型キャリア濃度が１×１０１５ｃｍ－３となるときの電圧は－２．５Ｖであった。
　比較例２のバッファ層について、実施例１のバッファ層５０４と同様に、耐圧測定を実施した。電子伝導による耐圧は２３Ｖであり、ホール伝導による耐圧は７Ｖであった。実施例１、実施例２、実施例３、および比較例１に比べて、ホール伝導耐圧が大きく低下していることがわかる。
　比較例２の化合物半導体エピタキシャル基板について、実施例１の化合物半導体エピタキシャル基板５００と同様に、ホール測定を実施した。３００Ｋでの２次元電子ガス濃度は、２．１×１０１２ｃｍ－２であった。３００Ｋでの電子移動度は、７６００ｃｍ２／Ｖｓであった。また、７７Ｋでの２次元電子ガス濃度は、２．１×１０１２ｃｍ－２であった。７７Ｋでの電子移動度は、２５０００ｃｍ２／Ｖｓであった。ｐ型キャリアにより中性領域が発生して、２次元電子ガス濃度が低下したと考えられる。
　表１は、実施例１から比較例２までのそれぞれにおけるバッファー成長条件を示す。表２は、実施例１から比較例２までのそれぞれにおけるバッファー成長結果を示す。表２におけるｎ耐圧は電子伝導による耐圧を示す。ｐ耐圧はホール伝導による耐圧を示す。表３は、実施例１から比較例２までのそれぞれにおける活性層特性を示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　表２から明らかなように、ホール伝導による耐圧は、比較例２において顕著に低下している。また、表３から明らかなように、単位面積当たりの残留容量は、比較例２において顕著に低下している。
　そこで、比較例２を実施例３と比較する。比較例２と実施例３との間では、不純物ガスであるジシランの流量が異なる。つまり、比較例２と実施例３との間では、ジシランの流量に対する５族原料ガスの流量と３族原料ガスの流量の差の比が異なる。ジシランの流量に対して、５族原料ガスの流量と３族原料ガスの流量の差が適当な量でない場合に、残留ｐ型キャリア濃度が適正値を上回ることで残留容量が増加するとともに、ホール伝導による耐圧が低下すると考えられる。
　実施例３におけるジシランの流量に対する５族原料ガスの流量と３族原料ガスの流量の差の比が８．４４×１０６であるのに対して、比較例２におけるジシランの流量に対する５族原料ガスの流量と３族原料ガスの流量の差の比は９．３９×１０６である。従って、ジシランの流量に対する５族原料ガスの流量と３族原料ガスの流量の差の比が、約９．０×１０６以下である場合に良好なバッファー性能を有する化合物半導体が成長すると考えられる。ジシランの流量に対する５族原料ガスの流量と３族原料ガスの流量の差の比は、８．４４×１０６以下であってもよい。
　また、実施例３におけるジシランの流量に対する５族原料ガスの流量が８．７３×１０６であるのに対して、比較例２におけるジシランの流量に対する５族原料ガスの流量比は９．７１×１０６である。従って、３族原料ガスの流量に対する５族原料ガスの流量比が３０である場合には、ジシランの流量に対する５族原料ガスの流量比が、約９．０×１０６以下である場合に良好なバッファ性能を有する化合物半導体が成長すると考えられる。３族原料ガスの流量に対する５族原料ガスの流量比が３０である場合には、ジシランの流量に対する５族原料ガスの流量比は、８．７３×１０６以下であってもよい。
　さらに、実施例３における残留キャリア濃度と膜厚との積が７．０×１０１１であるのに対して、比較例２における残留キャリア濃度と膜厚との積は、１．０×１０１２である。従って、残留キャリア濃度と膜厚との積が８．０×１０１１以下である場合に良好なバッファ性能を有する化合物半導体が成長すると考えられる。残留キャリア濃度と膜厚との積は、７．０×１０１１以下であってもよい。
　以上のとおり、実施例１、実施例２、および実施例３の化合物半導体エピタキシャル基板は、比較例１の化合物半導体エピタキシャル基板と比較して、５族原料ガスを約６０％削減したにもかかわらず、比較例１の化合物半導体エピタキシャル基板と同等のデバイス特性を示している。一方、比較例２に示すように、単に、５族原料ガスを削減しただけでは、十分な特性を得られていない。即ち、本願発明に係る構成を採用することにより、５族原料ガスの使用量を大幅に削減したにもかかわらず、良好なデバイス特性を示す３－５族化合物半導体が得られた。これにより、化合物半導体エピタキシャル基板および半導体装置の製造コストを大きく低減することができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
　１００　化合物半導体エピタキシャル基板、１０２　ベース基板、１０３　主面、　１０４　３－５族化合物半導体、　３００　半導体装置、　３１０　活性層、　４００　化合物半導体エピタキシャル基板、　４２０　コンタクト層、　５００　化合物半導体エピタキシャル基板、　５０２　ベース基板、　５０３　主面、　５０４　バッファ層、　５０６　バック側電子供給層、　５０８　バック側スペーサー層、　５１０　チャネル層、　５１２　フロント側スペーサー層、　５１４　フロント側電子供給層、　５１６　バリア層、　５２０　コンタクト層、　６００　半導体装置、　６２２　コンタクト層、　６２４　コンタクト層、　６３２　ドレイン電極、　６３４　ソース電極、　６３６　制御電極

Claims (12)

  1. 　ベース基板を反応容器の内部に設置する段階と、
    　前記反応容器の内部に、３族元素の有機金属化合物からなる３族原料ガス、５族元素を含む化合物からなる５族原料ガス、および、半導体内にドープされてドナーとなる不純物を含む不純物ガスを供給して、前記ベース基板にｐ型３－５族化合物半導体をエピタキシャル成長させる段階と
    　を備え、
    　前記ベース基板に前記ｐ型３－５族化合物半導体をエピタキシャル成長させる段階において、前記不純物ガスの流量、および前記３族原料ガスに対する前記５族原料ガスの流量比を、前記ｐ型３－５族化合物半導体の残留キャリア濃度Ｎ（ｃｍ－３）および厚さｄ（ｃｍ）の積Ｎ×ｄ（ｃｍ－２）が８．０×１０１１以下になるよう設定する、
    　半導体基板の製造方法。
  2. 　前記ベース基板に前記ｐ型３－５族化合物半導体をエピタキシャル成長させる段階において、前記３族原料ガスに対する前記５族原料ガスの流量比を５０以下に設定する、
    　請求項１に記載の半導体基板の製造方法。
  3. 　前記ベース基板に前記ｐ型３－５族化合物半導体をエピタキシャル成長させる段階において、さらに、前記ｐ型３－５族化合物半導体上の活性層に接するショットキ電極を用いた容量電圧測定による単位面積当たりの残留容量が０．５ｎＦ／ｃｍ２未満になるよう、前記不純物ガスの流量、および前記３族原料ガスに対する前記５族原料ガスの流量比を設定する、
    　請求項１に記載の半導体基板の製造方法。
  4. 　前記ベース基板に前記ｐ型３－５族化合物半導体をエピタキシャル成長させる段階において、前記不純物ガスの流量に対する前記５族原料ガスと前記３族原料ガスとの流量差の比を９．０×１０６以下に設定する、
    　請求項１に記載の半導体基板の製造方法。
  5. 　前記不純物ガスは、Ｓｉ、Ｓｅ、Ｇｅ、Ｓｎ、ＳおよびＴｅからなる元素群より選ばれた少なくとも一つの元素を含む、
    　請求項１に記載の半導体基板の製造方法。
  6. 　前記ベース基板に、前記ｐ型３－５族化合物半導体と、さらに活性層とが、この順に積層されてなる、
    　請求項１に記載の半導体基板の製造方法。
  7. 　ベース基板と、
    　３族元素の有機金属化合物からなる３族原料ガス、５族元素からなる５族原料ガス、および、半導体内にドープされてドナーとなる不純物を含む不純物ガスを供給して、前記ベース基板上でエピタキシャル成長されたｐ型３－５族化合物半導体と
    　を備え、
    　前記ｐ型３－５族化合物半導体は、残留キャリア濃度Ｎ（ｃｍ－３）および厚さｄ（ｃｍ）の積Ｎ×ｄ（ｃｍ－２）が８．０×１０１１以下である、
    　半導体基板。
  8. 　前記ｐ型３－５族化合物半導体は、前記３族原料ガスに対する前記５族原料ガスの比が５０以下になる条件でエピタキシャル成長された、
    　請求項７に記載の半導体基板。
  9. 　前記ｐ型３－５族化合物半導体上の活性層に接するショットキ電極を用いた容量電圧測定において単位面積当たりの残留容量が０．５ｎＦ／ｃｍ２未満である、
    　請求項７に記載の半導体基板。
  10. 　前記ｐ型３－５族化合物半導体は、前記不純物ガスの流量に対する前記５族原料ガスと前記３族原料ガスとの流量差の比が９．０×１０６以下になる条件でエピタキシャル成長された、
    　請求項７に記載の半導体基板。
  11. 　ドナー不純物として、Ｓｉ、Ｓｅ、Ｇｅ、Ｓｎ、ＳおよびＴｅからなる元素群より選ばれた少なくとも一つの元素を含む、
    　請求項７に記載の半導体基板。
  12. 　前記ベース基板に、前記ｐ型３－５族化合物半導体と、さらに活性層とが、この順に積層されてなる、
    　請求項７に記載の半導体基板。
PCT/JP2010/000429 2009-01-28 2010-01-26 半導体基板の製造方法および半導体基板 WO2010087151A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010800055748A CN102301452A (zh) 2009-01-28 2010-01-26 半导体基板的制造方法及半导体基板
US13/191,173 US8507950B2 (en) 2009-01-28 2011-07-26 Method of producing semiconductor wafer and semiconductor wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009016928 2009-01-28
JP2009-016928 2009-01-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/191,173 Continuation-In-Part US8507950B2 (en) 2009-01-28 2011-07-26 Method of producing semiconductor wafer and semiconductor wafer

Publications (1)

Publication Number Publication Date
WO2010087151A1 true WO2010087151A1 (ja) 2010-08-05

Family

ID=42395416

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000429 WO2010087151A1 (ja) 2009-01-28 2010-01-26 半導体基板の製造方法および半導体基板

Country Status (6)

Country Link
US (1) US8507950B2 (ja)
JP (1) JP5427623B2 (ja)
KR (1) KR20110102893A (ja)
CN (1) CN102301452A (ja)
TW (1) TWI498942B (ja)
WO (1) WO2010087151A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501354B (zh) * 2010-08-31 2015-09-21 Sumitomo Chemical Co 半導體基板、絕緣閘極型場效電晶體及半導體基板之製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796738B2 (en) * 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
US20150380531A1 (en) * 2012-06-22 2015-12-31 Win Semiconductor Corp. Heterojunction bipolar transistor with improved current gain
US9786555B1 (en) 2016-04-12 2017-10-10 The Industry & Academic Cooperation In Chungnam National University (Iac) Method for reducing contact resistance
JP6479713B2 (ja) * 2016-07-11 2019-03-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、プログラムおよび基板処理装置
CN111578680B (zh) * 2019-02-15 2022-01-11 北京北方华创微电子装备有限公司 一种晶圆的干燥方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207472A (ja) * 2002-12-25 2004-07-22 Sumitomo Chem Co Ltd 化合物半導体エピタキシャル基板及びその製造方法
JP2004265925A (ja) * 2003-02-12 2004-09-24 Sumitomo Chem Co Ltd 化合物半導体エピタキシャル基板及びその製造方法
JP2006012915A (ja) * 2004-06-22 2006-01-12 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02230746A (ja) * 1989-03-03 1990-09-13 Hitachi Ltd 半導体装置
JP3079591B2 (ja) * 1991-02-25 2000-08-21 住友電気工業株式会社 化合物半導体の気相成長法
JP2725462B2 (ja) * 1991-03-11 1998-03-11 住友電気工業株式会社 化合物半導体の気相成長法
JPH07111340A (ja) * 1993-10-12 1995-04-25 Hitachi Cable Ltd 発光ダイオードの製造方法
JP3414262B2 (ja) * 1998-06-03 2003-06-09 日立電線株式会社 化合物半導体エピタキシャルウェハ及び化合物半導体装置
US7902571B2 (en) * 2005-08-04 2011-03-08 Hitachi Cable, Ltd. III-V group compound semiconductor device including a buffer layer having III-V group compound semiconductor crystal
JP4984511B2 (ja) 2005-08-04 2012-07-25 日立電線株式会社 Ｉｉｉ−ｖ族化合物半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207472A (ja) * 2002-12-25 2004-07-22 Sumitomo Chem Co Ltd 化合物半導体エピタキシャル基板及びその製造方法
JP2004265925A (ja) * 2003-02-12 2004-09-24 Sumitomo Chem Co Ltd 化合物半導体エピタキシャル基板及びその製造方法
JP2006012915A (ja) * 2004-06-22 2006-01-12 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501354B (zh) * 2010-08-31 2015-09-21 Sumitomo Chemical Co 半導體基板、絕緣閘極型場效電晶體及半導體基板之製造方法

Also Published As

Publication number Publication date
KR20110102893A (ko) 2011-09-19
US20110281423A1 (en) 2011-11-17
TW201036037A (en) 2010-10-01
TWI498942B (zh) 2015-09-01
US8507950B2 (en) 2013-08-13
JP5427623B2 (ja) 2014-02-26
JP2010199568A (ja) 2010-09-09
CN102301452A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
JP5073968B2 (ja) 化合物半導体エピタキシャル基板およびその製造方法
US8872231B2 (en) Semiconductor wafer, method of producing semiconductor wafer, and electronic device
JP5427623B2 (ja) 半導体基板の製造方法および半導体基板
WO2010116699A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス
US8395187B2 (en) Compound semiconductor epitaxial substrate and manufacturing method thereof
JP2013021024A (ja) トランジスタ素子
US9761686B2 (en) Semiconductor wafer, method of producing semiconductor wafer, and heterojunction bipolar transistor
JP3416051B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP2007235062A (ja) エピタキシャルウェハ及び電子デバイス並びにｉｉｉ−ｖ族化合物半導体結晶の気相エピタキシャル成長法
JP4770130B2 (ja) 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ
JP5507975B2 (ja) 半導体基板、電子デバイスおよび半導体基板の製造方法
JP2004241463A (ja) 化合物半導体の気相成長方法
JP5301507B2 (ja) 化合物半導体エピタキシャル基板
JP5021585B2 (ja) 化合物半導体装置とその製造方法
JP2004241676A (ja) 化合物半導体の製造方法及び半導体材料並びに半導体素子
JPH11251329A (ja) 半導体ウェハ及びその製造方法
JP2012054405A (ja) 化合物半導体エピタキシャルウェハ及びその製造方法
JPH0897442A (ja) 化合物半導体エピタキシャルウェハ及び半導体素子
JP2011096722A (ja) 化合物半導体エピタキシャルウェハ及びその製造方法、並びにｈｅｍｔ素子
JP2003273117A (ja) ヘテロ接合バイポーラトランジスタ
JP2006286755A (ja) Ｉｉｉ−ｖ族化合物半導体製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080005574.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10735623

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20117014981

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10735623

Country of ref document: EP

Kind code of ref document: A1