JP2003273117A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP2003273117A JP2003273117A JP2002072358A JP2002072358A JP2003273117A JP 2003273117 A JP2003273117 A JP 2003273117A JP 2002072358 A JP2002072358 A JP 2002072358A JP 2002072358 A JP2002072358 A JP 2002072358A JP 2003273117 A JP2003273117 A JP 2003273117A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- type
- bipolar transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】ＨＢＴの電流増幅率βの向上と安定化及び素子
の信頼性を向上させる。 【解決手段】ＧａＡｓ基板１上に、ｎ型ＧａＡｓサブコ
レクタ層２と、ドナーとしてＳｉがドープされたｎ型Ｇ
ａＡｓコレクタ層３と、ｐ型ＧａＡｓベース層４と、ｎ
型ＡｌＧａＡｓエミッタ層５と、ｎ型の伝導を示すＧａ
Ａｓ層又はこれとＩｎＧａＡｓ層から成るエミッタキャ
ップ層６とで構成されたヘテロ接合バイポーラトランジ
スタにおいて、上記ＧａＡｓコレクタ層３に、上記ドナ
ーのＳｉよりも低い濃度でアクセプタのＣ（カーボン）
をドーピングする。
の信頼性を向上させる。 【解決手段】ＧａＡｓ基板１上に、ｎ型ＧａＡｓサブコ
レクタ層２と、ドナーとしてＳｉがドープされたｎ型Ｇ
ａＡｓコレクタ層３と、ｐ型ＧａＡｓベース層４と、ｎ
型ＡｌＧａＡｓエミッタ層５と、ｎ型の伝導を示すＧａ
Ａｓ層又はこれとＩｎＧａＡｓ層から成るエミッタキャ
ップ層６とで構成されたヘテロ接合バイポーラトランジ
スタにおいて、上記ＧａＡｓコレクタ層３に、上記ドナ
ーのＳｉよりも低い濃度でアクセプタのＣ（カーボン）
をドーピングする。
Description
【０００１】
【発明の属する技術分野】本発明はヘテロ接合バイポー
ラトランジスタ（ＨＢＴ）、特にそのβ（電流増幅率）
及び素子の信頼性を向上させる技術の改善に関するもの
である。
ラトランジスタ（ＨＢＴ）、特にそのβ（電流増幅率）
及び素子の信頼性を向上させる技術の改善に関するもの
である。
【０００２】
【従来の技術】エミッタ・ベース接合にヘテロ接合を用
いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、
エミッタ層のバンドギャップがベース層のバンドギャッ
プよりも広いことにより、エミッタ注入効率を高くする
ことができるため、超高速、高出力デバイスとしての利
用が期待されている。特に、ＡｌＧａＡｓ／ＧａＡｓを
材料とするＨＢＴは、高速性・高電流駆動能力に優れて
いるため、光通信用の高速電子デバイスとして開発が盛
んに行われている。
いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、
エミッタ層のバンドギャップがベース層のバンドギャッ
プよりも広いことにより、エミッタ注入効率を高くする
ことができるため、超高速、高出力デバイスとしての利
用が期待されている。特に、ＡｌＧａＡｓ／ＧａＡｓを
材料とするＨＢＴは、高速性・高電流駆動能力に優れて
いるため、光通信用の高速電子デバイスとして開発が盛
んに行われている。
【０００３】図４は従来のＨＢＴの構造を示したもので
ある。従来のＨＢＴ構造は、最下層から説明すると、半
絶縁ＧａＡｓ基板１１上に、コレクタの抵抗を低減させ
る為にあるサブコレクタ層１２のｎ+−ＧａＡｓ層（キ
ャリア濃度５×１０18cm-3）と、コレクタ層１３のｎ-
−ＧａＡｓ層（キャリア濃度３×１０16cm-3）と、ベー
ス層１４のｐ+−ＧａＡｓ層（キャリア濃度４×１０19c
m-3）と、エミッタ層１５を構成するｎ−ＡｌＧａＡｓ
グレーデット層１５ａ、ｎ−ＡｌＧａＡｓ層１５ｂ、及
びｎ−ＡｌＧａＡｓグレーデット層１５ｃ（各エミッタ
層のキャリア濃度５×１０17cm-3）と、エミッタ層のオ
ーミックコンタクト抵抗を低減させる為のエミッタキャ
ップ層１６を構成するｎ+−ＧａＡｓ層１６ａ（キャリ
ア濃度５×１０18cm-3）、ｎ+−ＩｎＧａＡｓグレーデ
ット層１６ｂ（キャリア濃度２×１０19cm-3）、ｎ+−
ＩｎＧａＡｓ層１６ｃ（キャリア濃度２×１０19cm-3）
とを、順次に積層した構成となっている。
ある。従来のＨＢＴ構造は、最下層から説明すると、半
絶縁ＧａＡｓ基板１１上に、コレクタの抵抗を低減させ
る為にあるサブコレクタ層１２のｎ+−ＧａＡｓ層（キ
ャリア濃度５×１０18cm-3）と、コレクタ層１３のｎ-
−ＧａＡｓ層（キャリア濃度３×１０16cm-3）と、ベー
ス層１４のｐ+−ＧａＡｓ層（キャリア濃度４×１０19c
m-3）と、エミッタ層１５を構成するｎ−ＡｌＧａＡｓ
グレーデット層１５ａ、ｎ−ＡｌＧａＡｓ層１５ｂ、及
びｎ−ＡｌＧａＡｓグレーデット層１５ｃ（各エミッタ
層のキャリア濃度５×１０17cm-3）と、エミッタ層のオ
ーミックコンタクト抵抗を低減させる為のエミッタキャ
ップ層１６を構成するｎ+−ＧａＡｓ層１６ａ（キャリ
ア濃度５×１０18cm-3）、ｎ+−ＩｎＧａＡｓグレーデ
ット層１６ｂ（キャリア濃度２×１０19cm-3）、ｎ+−
ＩｎＧａＡｓ層１６ｃ（キャリア濃度２×１０19cm-3）
とを、順次に積層した構成となっている。
【０００４】サブコレクタ層１２、コレクタ層１３、エ
ミッタ層１５、及びエミッタキャップ層１６におけるｎ
+−ＧａＡｓ層１６ａには、ドナーつまりｎ型ドーパン
トとしてＳｉ（シリコン）をドーピングし、またエミッ
タキャップ層１６のｎ+−ＩｎＧａＡｓグレーデット層
１６ｂ、ｎ+−ＩｎＧａＡｓ層１６ｃにはｎ型ドーパン
トとしてＳｅ（セレン）をドーピングし、そしてベース
層１４のアクセプタつまりｐ型ドーパントとしてはＣ
（カーボン）をドーピングしている。
ミッタ層１５、及びエミッタキャップ層１６におけるｎ
+−ＧａＡｓ層１６ａには、ドナーつまりｎ型ドーパン
トとしてＳｉ（シリコン）をドーピングし、またエミッ
タキャップ層１６のｎ+−ＩｎＧａＡｓグレーデット層
１６ｂ、ｎ+−ＩｎＧａＡｓ層１６ｃにはｎ型ドーパン
トとしてＳｅ（セレン）をドーピングし、そしてベース
層１４のアクセプタつまりｐ型ドーパントとしてはＣ
（カーボン）をドーピングしている。
【０００５】
【発明が解決しようとする課題】ところでＨＢＴは、電
流増幅率βを向上させること及び、素子の信頼性を高め
る事が重要課題である。その為、従来より多くの研究が
行われ、ＨＢＴ各層についてもその特性改善が行われて
きた。
流増幅率βを向上させること及び、素子の信頼性を高め
る事が重要課題である。その為、従来より多くの研究が
行われ、ＨＢＴ各層についてもその特性改善が行われて
きた。
【０００６】しかしながら、電流増幅率β及び信頼性と
もいまひとつ低く、より一層の改善が必要であった。特
に素子の信頼性が悪く、通電時間の増加とともに電流増
幅率βが大幅に低下する事が問題になっていた。
もいまひとつ低く、より一層の改善が必要であった。特
に素子の信頼性が悪く、通電時間の増加とともに電流増
幅率βが大幅に低下する事が問題になっていた。
【０００７】図５は従来のＨＢＴの通電時間と電流増幅
率βの変動を示す。図５に示す様に従来のＨＢＴは、通
電時間が増えるに従い電流増幅率βが大幅に低下して通
電時間６００時間で当初の値の７０％であった。
率βの変動を示す。図５に示す様に従来のＨＢＴは、通
電時間が増えるに従い電流増幅率βが大幅に低下して通
電時間６００時間で当初の値の７０％であった。
【０００８】そこで、本発明の目的は、上記課題を解決
し、ヘテロ接合バイポーラトランジスタの電流増幅率β
の向上と安定化及び素子の信頼性を向上させることにあ
る。
し、ヘテロ接合バイポーラトランジスタの電流増幅率β
の向上と安定化及び素子の信頼性を向上させることにあ
る。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【００１０】請求項１の発明は、ＧａＡｓ（ガリウム砒
素）基板上に、コレクタの抵抗を下げる為のｎ型のＧａ
Ａｓサブコレクタ層と、ｎ型のＧａＡｓコレクタ層と、
ｐ型のＧａＡｓベース層と、ｎ型のＡｌＧａＡｓ（アル
ミニウムガリウム砒素）エミッタ層と、エミッタ層のオ
ーミックコンタクト抵抗を低減させる為のｎ型のＧａＡ
ｓ層又はこれとＩｎＧａＡｓ（インジウムガリウム砒
素）層から成るエミッタキャップ層とで構成されたヘテ
ロ接合バイポーラトランジスタにおいて、上記ＧａＡｓ
コレクタ層に、ドナーとアクセプタの各１種類、計２種
類の不純物を、そのドナー濃度よりもアクセプタ濃度の
方が低くなる関係でドーピングしたことを特徴とする。
素）基板上に、コレクタの抵抗を下げる為のｎ型のＧａ
Ａｓサブコレクタ層と、ｎ型のＧａＡｓコレクタ層と、
ｐ型のＧａＡｓベース層と、ｎ型のＡｌＧａＡｓ（アル
ミニウムガリウム砒素）エミッタ層と、エミッタ層のオ
ーミックコンタクト抵抗を低減させる為のｎ型のＧａＡ
ｓ層又はこれとＩｎＧａＡｓ（インジウムガリウム砒
素）層から成るエミッタキャップ層とで構成されたヘテ
ロ接合バイポーラトランジスタにおいて、上記ＧａＡｓ
コレクタ層に、ドナーとアクセプタの各１種類、計２種
類の不純物を、そのドナー濃度よりもアクセプタ濃度の
方が低くなる関係でドーピングしたことを特徴とする。
【００１１】請求項２の発明は、請求項１記載のヘテロ
接合バイポーラトランジスタにおいて、上記コレクタ層
のアクセプタがＣ（カーボン）であることを特徴とす
る。
接合バイポーラトランジスタにおいて、上記コレクタ層
のアクセプタがＣ（カーボン）であることを特徴とす
る。
【００１２】請求項３の発明は、請求項１又は２記載の
ヘテロ接合バイポーラトランジスタにおいて、上記コレ
クタ層のアクセプタ濃度がほぼ５×１０15cm-3〜２×１
０16cm-3の範囲であることを特徴とする。
ヘテロ接合バイポーラトランジスタにおいて、上記コレ
クタ層のアクセプタ濃度がほぼ５×１０15cm-3〜２×１
０16cm-3の範囲であることを特徴とする。
【００１３】請求項４の発明は、ＧａＡｓ基板上に、コ
レクタの抵抗を下げる為のｎ+型のＧａＡｓサブコレク
タ層と、Ｓｉがドープされたｎ-型のＧａＡｓコレクタ
層と、Ｃがドープされたｐ+型のＧａＡｓベース層と、
ｎ型のＡｌＧａＡｓエミッタ層と、エミッタ層のオーミ
ックコンタクト抵抗を低減させる為のｎ+型のＧａＡｓ
層又はこれとＩｎＧａＡｓ層から成るエミッタキャップ
層とで構成されたヘテロ接合バイポーラトランジスタに
おいて、上記ＧａＡｓコレクタ層に、上記ｎ型ドーパン
トのＳｉよりも低い濃度でＣ（カーボン）をドーピング
したことを特徴とする。
レクタの抵抗を下げる為のｎ+型のＧａＡｓサブコレク
タ層と、Ｓｉがドープされたｎ-型のＧａＡｓコレクタ
層と、Ｃがドープされたｐ+型のＧａＡｓベース層と、
ｎ型のＡｌＧａＡｓエミッタ層と、エミッタ層のオーミ
ックコンタクト抵抗を低減させる為のｎ+型のＧａＡｓ
層又はこれとＩｎＧａＡｓ層から成るエミッタキャップ
層とで構成されたヘテロ接合バイポーラトランジスタに
おいて、上記ＧａＡｓコレクタ層に、上記ｎ型ドーパン
トのＳｉよりも低い濃度でＣ（カーボン）をドーピング
したことを特徴とする。
【００１４】請求項５の発明は、請求項３又は４記載の
ヘテロ接合バイポーラトランジスタにおいて、上記Ｃの
ドーピング濃度をほぼ２×１０16cm-3としたことを特徴
とする。
ヘテロ接合バイポーラトランジスタにおいて、上記Ｃの
ドーピング濃度をほぼ２×１０16cm-3としたことを特徴
とする。
【００１５】＜発明の要点＞ｎ型のＧａＡｓであるコレ
クタ層はドナーとして、通常、例えばＳｉをドーピング
している。本発明は、上記問題を解決する手段として、
このＳｉをドープしたコレクタ層に更にアクセプタであ
るＣ（カーボン）をドーピングするものである。ただ
し、ドーピング量はアクセプタ濃度がドナー濃度よりも
小さい関係（ドナー濃度＞アクセプタ濃度）を保つよう
にする。
クタ層はドナーとして、通常、例えばＳｉをドーピング
している。本発明は、上記問題を解決する手段として、
このＳｉをドープしたコレクタ層に更にアクセプタであ
るＣ（カーボン）をドーピングするものである。ただ
し、ドーピング量はアクセプタ濃度がドナー濃度よりも
小さい関係（ドナー濃度＞アクセプタ濃度）を保つよう
にする。
【００１６】これにより、電流増幅率βが増大すると共
に、通電時間が増えても電流増幅率βが大幅に低下しな
くなって安定化し、ＨＢＴ素子の信頼性が向上する。
に、通電時間が増えても電流増幅率βが大幅に低下しな
くなって安定化し、ＨＢＴ素子の信頼性が向上する。
【００１７】コレクタ層にドーピングするＣ濃度はほぼ
５×１０15cm-3〜２×１０16cm-3の範囲とする。ほぼ５
×１０15cm-3のＣ濃度から電流増幅率βの増加が顕著に
認められ、以降電流増幅率βは徐々に増加するが、ほぼ
２×１０16cm-3を超えると実測できなくなるためであ
る。
５×１０15cm-3〜２×１０16cm-3の範囲とする。ほぼ５
×１０15cm-3のＣ濃度から電流増幅率βの増加が顕著に
認められ、以降電流増幅率βは徐々に増加するが、ほぼ
２×１０16cm-3を超えると実測できなくなるためであ
る。
【００１８】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００１９】図１に本発明のＨＢＴのエピタキシャルウ
ェハの構造を示す。
ェハの構造を示す。
【００２０】図１において、１は半絶縁性ＧａＡｓ基板
であり、その上に、コレクタの抵抗を低減させる為のＳ
ｉドープｎ+型ＧａＡｓサブコレクタ層２（厚さ５００
ｎｍ、キャリア濃度５×１０18cm-3）と、Ｓｉ及びＣド
ープのｎ-型ＧａＡｓコレクタ層３（厚さ１０００ｎ
ｍ、キャリア濃度３×１０16cm-3）と、電子の流れを制
御するＣドープのｐ+型ＧａＡｓベース層４（キャリア
濃度４×１０19cm-3）と、前述ベース層に対してヘテロ
接合を形成し、電子をベース層へ注入しベース層からの
正孔の注入を抑止するＳｉドープのｎ型エミッタ層５
と、エミッタ層のオーミックコンタクト抵抗を低減させ
金属電極とのオーミックコンタクトを形成する為のＳｅ
ドープのｎ型エミッタキャップ層６とを、順次に積層し
た構成となっている。
であり、その上に、コレクタの抵抗を低減させる為のＳ
ｉドープｎ+型ＧａＡｓサブコレクタ層２（厚さ５００
ｎｍ、キャリア濃度５×１０18cm-3）と、Ｓｉ及びＣド
ープのｎ-型ＧａＡｓコレクタ層３（厚さ１０００ｎ
ｍ、キャリア濃度３×１０16cm-3）と、電子の流れを制
御するＣドープのｐ+型ＧａＡｓベース層４（キャリア
濃度４×１０19cm-3）と、前述ベース層に対してヘテロ
接合を形成し、電子をベース層へ注入しベース層からの
正孔の注入を抑止するＳｉドープのｎ型エミッタ層５
と、エミッタ層のオーミックコンタクト抵抗を低減させ
金属電極とのオーミックコンタクトを形成する為のＳｅ
ドープのｎ型エミッタキャップ層６とを、順次に積層し
た構成となっている。
【００２１】ベース層のｐ型不純物に炭素Ｃを用いたの
は、Ｃ（カーボン）は、亜鉛（Ｚｎ）やベリリウム（Ｂ
ｅ）などと較べて、拡散定数が小さく、コレクタ層及び
エミッタ層との境界で急峻な濃度勾配のｐ型不純物層を
作りやすいという理由からである。
は、Ｃ（カーボン）は、亜鉛（Ｚｎ）やベリリウム（Ｂ
ｅ）などと較べて、拡散定数が小さく、コレクタ層及び
エミッタ層との境界で急峻な濃度勾配のｐ型不純物層を
作りやすいという理由からである。
【００２２】エミッタ層５は、ｎ型ＡｌxＧａ1-xＡｓ
（ｘ＝０→０．３）グレーデッド層５ａ（ＡｌＡｓ混晶
比ｘを０から０．３まで徐々に増大させて成長した、厚
さ約２０ｎｍ、Ｓｉドープによるキャリア濃度５×１０
17cm-3）と、ｎ型ＡｌxＧａ1-xＡｓ（ｘ＝０．３）層５
ｂ（厚さ約８０ｎｍ、Ｓｉドープによるキャリア濃度５
×１０17cm-3）と、ｎ型ＡｌxＧａ1-xＡｓ（ｘ＝０．３
→０）グレーデッド層５ｃ（ＡｌＡｓ混晶比ｘを０．３
から０まで徐々に減少させて成長した、厚さ約２０ｎ
ｍ、Ｓｉドープによるキャリア濃度５×１０17cm-3）と
で構成される。
（ｘ＝０→０．３）グレーデッド層５ａ（ＡｌＡｓ混晶
比ｘを０から０．３まで徐々に増大させて成長した、厚
さ約２０ｎｍ、Ｓｉドープによるキャリア濃度５×１０
17cm-3）と、ｎ型ＡｌxＧａ1-xＡｓ（ｘ＝０．３）層５
ｂ（厚さ約８０ｎｍ、Ｓｉドープによるキャリア濃度５
×１０17cm-3）と、ｎ型ＡｌxＧａ1-xＡｓ（ｘ＝０．３
→０）グレーデッド層５ｃ（ＡｌＡｓ混晶比ｘを０．３
から０まで徐々に減少させて成長した、厚さ約２０ｎ
ｍ、Ｓｉドープによるキャリア濃度５×１０17cm-3）と
で構成される。
【００２３】またエミッタキャップ層６は、ｎ+型Ｇａ
Ａｓ層６ａ（厚さ１００ｎｍ、キャリア濃度５×１０18
cm-3）、ｎ+型ＩｎyＧａ1-yＡｓグレーデット層６ｂ
（ＩｎＡｓ混晶比ｙを０から０．５まで徐々に増大させ
て成長した、厚さ約５０ｎｍ、Ｓｅドープによるキャリ
ア濃度２×１０19cm-3）、ｎ+型ＩｎyＧａ1-yＡｓ層６
ｃ（ｙ＝０．５、厚さ約５０ｎｍ、キャリア濃度２×１
０19cm-3）で構成される。
Ａｓ層６ａ（厚さ１００ｎｍ、キャリア濃度５×１０18
cm-3）、ｎ+型ＩｎyＧａ1-yＡｓグレーデット層６ｂ
（ＩｎＡｓ混晶比ｙを０から０．５まで徐々に増大させ
て成長した、厚さ約５０ｎｍ、Ｓｅドープによるキャリ
ア濃度２×１０19cm-3）、ｎ+型ＩｎyＧａ1-yＡｓ層６
ｃ（ｙ＝０．５、厚さ約５０ｎｍ、キャリア濃度２×１
０19cm-3）で構成される。
【００２４】上記ｎ型のＧａＡｓコレクタ層３には、ド
ナーＳｉとアクセプタＣの各１種類、計２種類の不純物
を、そのドナー濃度よりもアクセプタ濃度の方が低くな
る関係でドーピングする。ここでは、キャリア濃度が1
×１０16cm-3になる量のドナーＳｉをドーピングすると
共に、そのコレクタ層３に、キャリア濃度２×１０16cm
-3となる量のアクセプタのＣをドーピングし、この２種
類の不純物のドーピングによる合計のキャリア濃度が３
×１０16cm-3となるようにした。
ナーＳｉとアクセプタＣの各１種類、計２種類の不純物
を、そのドナー濃度よりもアクセプタ濃度の方が低くな
る関係でドーピングする。ここでは、キャリア濃度が1
×１０16cm-3になる量のドナーＳｉをドーピングすると
共に、そのコレクタ層３に、キャリア濃度２×１０16cm
-3となる量のアクセプタのＣをドーピングし、この２種
類の不純物のドーピングによる合計のキャリア濃度が３
×１０16cm-3となるようにした。
【００２５】上記ＨＢＴ用エピタキシャルウェハは有機
金属気相成長法（ＭＯＶＰＥ：metal organic vapor ph
ase epitaxy）を用いて作製した。その際、ドーパント
ガスの種類として、ＣにはＣＢｒ4（四臭化炭素）、Ｓ
にはＳｉ2Ｈ6（ジシラン）を使用した。
金属気相成長法（ＭＯＶＰＥ：metal organic vapor ph
ase epitaxy）を用いて作製した。その際、ドーパント
ガスの種類として、ＣにはＣＢｒ4（四臭化炭素）、Ｓ
にはＳｉ2Ｈ6（ジシラン）を使用した。
【００２６】上記ＨＢＴ用エピタキシャルウェハを用
い、そのサブコレクタ層、ベース層及びエミッタ層に、
それぞれ金属電極を設けてＨＢＴを作製した。
い、そのサブコレクタ層、ベース層及びエミッタ層に、
それぞれ金属電極を設けてＨＢＴを作製した。
【００２７】従来の構造のＨＢＴと本実施形態の構造の
ＨＢＴとで電流増幅率βを比較したところ、従来構造の
ＨＢＴの場合、電流増幅率βは１２０であったが、本発
明の構造のＨＢＴでは電流増幅率βが１７０であり、大
幅に電流増幅率βが改善された。
ＨＢＴとで電流増幅率βを比較したところ、従来構造の
ＨＢＴの場合、電流増幅率βは１２０であったが、本発
明の構造のＨＢＴでは電流増幅率βが１７０であり、大
幅に電流増幅率βが改善された。
【００２８】そこで、本実施形態に係るＨＢＴの信頼性
試験をおこなった。図２に、この信頼性試験（ＨＢＴの
通電時間の経過に伴う電流増幅率βの変動）の結果を示
す。図示するように、本実施形態に係るＨＢＴの電流増
幅率βは、通電時間６００時間で当初の値の９８％、２
０００時間でも当初の値の９４％であり大幅に改善され
た。
試験をおこなった。図２に、この信頼性試験（ＨＢＴの
通電時間の経過に伴う電流増幅率βの変動）の結果を示
す。図示するように、本実施形態に係るＨＢＴの電流増
幅率βは、通電時間６００時間で当初の値の９８％、２
０００時間でも当初の値の９４％であり大幅に改善され
た。
【００２９】次に、コレクタ層３のＣ濃度（アクセプタ
濃度）が電流増幅率βに与える程度について調べた。
濃度）が電流増幅率βに与える程度について調べた。
【００３０】図３に、このコレクタ層３のＣ濃度と電流
増幅率βの関係を示す。横軸のＣ濃度の目盛は、例えば
５Ｅ＋１５で５×１０15cm-3を意味する。
増幅率βの関係を示す。横軸のＣ濃度の目盛は、例えば
５Ｅ＋１５で５×１０15cm-3を意味する。
【００３１】Ｃ濃度は、１×１０14cm-3、５×１０14cm
-3、１×１０15cm-3、５×１０15cm -3、１×１０16c
m-3、２×１０16cm-3で実験した。なお、２×１０16cm
-3以上のＣ濃度に関しては、ｎ型のキャリア濃度の調整
（３×１０15cm-3）が不可能となることから実験は行え
ない（ドナーとアクセプタが同じ濃度になるとコレクタ
層が空乏化、或いはｐ型となる）。
-3、１×１０15cm-3、５×１０15cm -3、１×１０16c
m-3、２×１０16cm-3で実験した。なお、２×１０16cm
-3以上のＣ濃度に関しては、ｎ型のキャリア濃度の調整
（３×１０15cm-3）が不可能となることから実験は行え
ない（ドナーとアクセプタが同じ濃度になるとコレクタ
層が空乏化、或いはｐ型となる）。
【００３２】実験の結果、図３に示すように、５×１０
15cm-3以上からＣ濃度が上がるにつれ徐々に電流増幅率
βも上がることかわかった。すなわち、上記コレクタ層
３のアクセプタたるＣ濃度をほぼ５×１０15cm-3〜２×
１０16cm-3の範囲とすることで、電流増幅率βを高める
ことができる。下限を５×１０15cm-3としたのは、この
値のＣ濃度から電流増幅率βの増加が顕著に認められる
ためであり、また上限を２×１０16cm-3としたのは、上
記理由から実測しうる最大値であるという制約を受ける
ためである。
15cm-3以上からＣ濃度が上がるにつれ徐々に電流増幅率
βも上がることかわかった。すなわち、上記コレクタ層
３のアクセプタたるＣ濃度をほぼ５×１０15cm-3〜２×
１０16cm-3の範囲とすることで、電流増幅率βを高める
ことができる。下限を５×１０15cm-3としたのは、この
値のＣ濃度から電流増幅率βの増加が顕著に認められる
ためであり、また上限を２×１０16cm-3としたのは、上
記理由から実測しうる最大値であるという制約を受ける
ためである。
【００３３】この実験結果より、コレクタ層３にアクセ
プタたるＣをドーピングすることで、コレクタ層の膜質
が改善されることがわかった。また、そのことで電流増
幅率β及び素子の信頼性が向上したと考えられる。
プタたるＣをドーピングすることで、コレクタ層の膜質
が改善されることがわかった。また、そのことで電流増
幅率β及び素子の信頼性が向上したと考えられる。
【００３４】上記実施形態では、Ｃのドーパントガスに
ＣＢｒ4を用いたが、その他使用できるものとして、Ｂ
ｒＣＣｌ13（ブロモトリクロロメタン）がある。
ＣＢｒ4を用いたが、その他使用できるものとして、Ｂ
ｒＣＣｌ13（ブロモトリクロロメタン）がある。
【００３５】またコレクタ層を原料ガスのＴＭＧ（トリ
メチルガリウム砒素：化学式（ＣＨ 3）3Ｇａ）を使用し
て成長している場合は、アルシンの流量調整で、ドーパ
ントガスを使用しなくとも、容易にＣ濃度を調整するこ
とができる（オートドーピングとも言う）。
メチルガリウム砒素：化学式（ＣＨ 3）3Ｇａ）を使用し
て成長している場合は、アルシンの流量調整で、ドーパ
ントガスを使用しなくとも、容易にＣ濃度を調整するこ
とができる（オートドーピングとも言う）。
【００３６】
【発明の効果】以上説明したように本発明は、ＧａＡｓ
基板上に、コレクタの抵抗を下げる為のｎ型のＧａＡｓ
サブコレクタ層と、ｎ型のＧａＡｓコレクタ層と、ｐ型
のＧａＡｓベース層と、ｎ型のＡｌＧａＡｓエミッタ層
と、エミッタ層のオーミックコンタクト抵抗を低減させ
る為のｎ型の伝導を示すＧａＡｓ層又はこれとＩｎＧａ
Ａｓ層から成るエミッタキャップ層とを積層して構成さ
れたヘテロ接合バイポーラトランジスタにおいて、上記
ＧａＡｓコレクタ層に、ドナーとアクセプタの各１種
類、例えばドナーとしてＳｉ、アクセプタとしてＣの計
２種類の不純物を、そのドナーのＳｉ濃度よりもアクセ
プタのＣ濃度の方が低くなる関係でドーピングしたもの
である。
基板上に、コレクタの抵抗を下げる為のｎ型のＧａＡｓ
サブコレクタ層と、ｎ型のＧａＡｓコレクタ層と、ｐ型
のＧａＡｓベース層と、ｎ型のＡｌＧａＡｓエミッタ層
と、エミッタ層のオーミックコンタクト抵抗を低減させ
る為のｎ型の伝導を示すＧａＡｓ層又はこれとＩｎＧａ
Ａｓ層から成るエミッタキャップ層とを積層して構成さ
れたヘテロ接合バイポーラトランジスタにおいて、上記
ＧａＡｓコレクタ層に、ドナーとアクセプタの各１種
類、例えばドナーとしてＳｉ、アクセプタとしてＣの計
２種類の不純物を、そのドナーのＳｉ濃度よりもアクセ
プタのＣ濃度の方が低くなる関係でドーピングしたもの
である。
【００３７】これにより、電流増幅率βが増大すると共
に、ＨＢＴ素子の信頼性に関しても、通電時間の増加に
伴って電流増幅率βが大幅に低下することがなくなって
安定化する。従って、本発明により、電流増幅率β及び
信頼性の高いＨＢＴを実現することができる。
に、ＨＢＴ素子の信頼性に関しても、通電時間の増加に
伴って電流増幅率βが大幅に低下することがなくなって
安定化する。従って、本発明により、電流増幅率β及び
信頼性の高いＨＢＴを実現することができる。
【図１】本発明の実施形態に係るＨＢＴ用エピタキシャ
ルウェハの構造を示す図である。
ルウェハの構造を示す図である。
【図２】本発明のＨＢＴの信頼性（通電時間と電流増幅
率βの関係）の試験結果を示す図である。
率βの関係）の試験結果を示す図である。
【図３】コレクタ層のＣ濃度（アクセプタ濃度）と電流
増幅率βの関係を示す図である。
増幅率βの関係を示す図である。
【図４】従来品のＨＢＴ用エピタキシャルウェハの構造
を示す図である。
を示す図である。
【図５】従来品のＨＢＴの信頼性（通電時間と電流増幅
率βの関係）を示す図である。
率βの関係）を示す図である。
１ ＧａＡｓ基板
２ サブコレクタ層
３ コレクタ層
４ ベース層
５ エミッタ層
５ａ ＡｌＧａＡｓグレーデット層
５ｂ ＡｌＧａＡｓ層
５ｃ ＡｌＧａＡｓグレーデット層
６ エミッタキャップ層
６ａ ＧａＡｓ層
６ｂ ＩｎＧａＡｓグレーデット層
６ｃ ＩｎＧａＡｓ層
Claims (5)
- 【請求項１】ＧａＡｓ基板上に、コレクタの抵抗を下げ
る為のｎ型のＧａＡｓサブコレクタ層と、ｎ型のＧａＡ
ｓコレクタ層と、ｐ型のＧａＡｓベース層と、ｎ型のＡ
ｌＧａＡｓエミッタ層と、エミッタ層のオーミックコン
タクト抵抗を低減させる為のｎ型のＧａＡｓ層又はこれ
とＩｎＧａＡｓ層から成るエミッタキャップ層とで構成
されたヘテロ接合バイポーラトランジスタにおいて、 上記ＧａＡｓコレクタ層に、ドナーとアクセプタの各１
種類、計２種類の不純物を、そのドナー濃度よりもアク
セプタ濃度の方が低くなる関係でドーピングしたことを
特徴とするヘテロ接合バイポーラトランジスタ。 - 【請求項２】請求項１記載のヘテロ接合バイポーラトラ
ンジスタにおいて、上記コレクタ層のアクセプタがＣ
（カーボン）であることを特徴とするヘテロ接合バイポ
ーラトランジスタ。 - 【請求項３】請求項１又は２記載のヘテロ接合バイポー
ラトランジスタにおいて、上記コレクタ層のアクセプタ
濃度がほぼ５×１０15cm-3〜２×１０16cm-3の範囲であ
ることを特徴とするヘテロ接合バイポーラトランジス
タ。 - 【請求項４】ＧａＡｓ基板上に、コレクタの抵抗を下げ
る為のｎ+型のＧａＡｓサブコレクタ層と、Ｓｉがドー
プされたｎ-型のＧａＡｓコレクタ層と、Ｃがドープさ
れたｐ+型のＧａＡｓベース層と、ｎ型のＡｌＧａＡｓ
エミッタ層と、エミッタ層のオーミックコンタクト抵抗
を低減させる為のｎ+型のＧａＡｓ層又はこれとＩｎＧ
ａＡｓ層から成るエミッタキャップ層とで構成されたヘ
テロ接合バイポーラトランジスタにおいて、 上記ＧａＡｓコレクタ層に、上記ｎ型ドーパントのＳｉ
よりも低い濃度でＣ（カーボン）をドーピングしたこと
を特徴とするヘテロ接合バイポーラトランジスタ。 - 【請求項５】請求項３又は４記載のヘテロ接合バイポー
ラトランジスタにおいて、上記Ｃのドーピング濃度をほ
ぼ２×１０16cm-3としたことを特徴とするヘテロ接合バ
イポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072358A JP3952815B2 (ja) | 2002-03-15 | 2002-03-15 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002072358A JP3952815B2 (ja) | 2002-03-15 | 2002-03-15 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273117A true JP2003273117A (ja) | 2003-09-26 |
| JP3952815B2 JP3952815B2 (ja) | 2007-08-01 |
Family
ID=29202376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002072358A Expired - Fee Related JP3952815B2 (ja) | 2002-03-15 | 2002-03-15 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3952815B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937846A (zh) * | 2010-09-10 | 2011-01-05 | 上海宏力半导体制造有限公司 | SiGe HBT晶体管及其制造方法 |
-
2002
- 2002-03-15 JP JP2002072358A patent/JP3952815B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101937846A (zh) * | 2010-09-10 | 2011-01-05 | 上海宏力半导体制造有限公司 | SiGe HBT晶体管及其制造方法 |
| CN101937846B (zh) * | 2010-09-10 | 2015-10-21 | 上海华虹宏力半导体制造有限公司 | SiGe HBT晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3952815B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6750480B2 (en) | Bipolar transistor with lattice matched base layer | |
| US8872231B2 (en) | Semiconductor wafer, method of producing semiconductor wafer, and electronic device | |
| US5682040A (en) | Compound semiconductor device having a reduced resistance | |
| JP5427623B2 (ja) | 半導体基板の製造方法および半導体基板 | |
| JP5108694B2 (ja) | ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法 | |
| US6049099A (en) | Cadmium sulfide layers for indium phosphide-based heterojunction bipolar transistors | |
| JP2003273117A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2004128415A (ja) | トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法 | |
| JP2002359249A (ja) | 化合物半導体装置及びその製造方法 | |
| US20050189565A1 (en) | Bipolar transistor and method of manufacturing the same | |
| US9761686B2 (en) | Semiconductor wafer, method of producing semiconductor wafer, and heterojunction bipolar transistor | |
| US6800879B2 (en) | Method of preparing indium phosphide heterojunction bipolar transistors | |
| JP2008103546A (ja) | Ｉｉｉ−ｖ族化合物半導体素子及びｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP2007042936A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP2004140038A (ja) | 薄膜結晶ウェーハの製造方法及び半導体デバイス並びにその製造方法 | |
| JP4158683B2 (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ | |
| US8575659B1 (en) | Carbon-beryllium combinationally doped semiconductor | |
| JP2004022835A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JPH11251329A (ja) | 半導体ウェハ及びその製造方法 | |
| JP2002083816A (ja) | 化合物半導体ヘテロ接合構造体 | |
| JP2005032897A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2003303829A (ja) | ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ | |
| JP2000323491A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| Gini et al. | LP-MOVPE growth of DHBT structure with heavily Zn-doped base and suppressed outdiffusion | |
| JP2002164533A (ja) | 化合物半導体積層構造体及びそれを用いたバイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Effective date: 20060512 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060523 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060714 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20060714 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
| A521 | Written amendment |
Effective date: 20070209 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |