JPH02230746A

JPH02230746A - 半導体装置

Info

Publication number: JPH02230746A
Application number: JP4982089A
Authority: JP
Inventors: Takeyuki Hiruma; 健之比留間; Toru Haga; 徹芳賀; Yoshihisa Fujisaki; 芳久藤崎
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-03-03
Filing date: 1989-03-03
Publication date: 1990-09-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体装置およびその製造方法に係り，特に、
高濃度の不純物添加層を含む半導体装置およびその製造
方法に関する。

〔従来の技術〕

従来、化合物半導体Ｇ　ａ　Ａ　ｓへのｎ形ドーピング
にＳｉ，　Ｓｅ．Ｓ，”Ｉ’ｓが使用されてきている。

電子デバイス，光デバイス用化合物半導体薄膜の形成法
としては、有機金属熱分解法（ＭＯＶＰＥ法）、分子線
エビタキシー法（ＭＢＥ法）が最も一般的に使われてい
る．ＭＯＶＰＥ法，Ｍ｝３Ｅ法による上記デバイス用ｎ
型化合物半導体のトービングでは、主に熱的に安定性の
良いＳｉが使われている。

〔発明が解決しようとする課題〕

上記従来技術におけるＧ　ａ　Ａ　ｓへのＳｉのトービ
ングにおいては、ｎ型のキャリヤａ度で４Ｘ１０１δ■
−８以上を得ることが困難であった。

本発明の目的は、Ｓｉを使ったｎ型ドーピングにおいて
キャリヤ濃度４　Ｘ　１　０　１６ａｎ−’以上の半導
体を形成することにある。

Ｓｉを使ったＧ　ａ　Ａ　ｓへのｎ型ドーピングにおい
ては、文献第１５回インターナショナル・シンポジウム
　オン　ガリウムアルセナイド　アンドリレイテツド　
コンパウンズ　９月１１８から１４日１９８８年　アト
ランタ　ジョージア　第４４頁から第４５頁（　１　５
　ｔｈ　　ＩｎｔｅｒｎａｔｉｏｎａｌＳｙｍｐｏｓｉ
ｕｍ　ｏｎ　Ｇａｌｌｉｕｍ　Ａｒｓａｎｉｄｅ　ａｎ
ｄ　ＲｅｌａｔｅｄＣｏｍｐｏｕｎｄｓ，　Ｓｅｐｔｅ
ｍｂｅｒｌ　１　−　１　４　．　１　９　８　８ｐｐ
４４−４５）において関連する技術が述べられている。

〔課題を解決するための手段〕

上記目的は、次の方法により達成される。

すなわち、ＭＯＶＰＥ法によるＧ　ａ　Ａ　ｓへのＳｉ
のドーピングでは、ドーバントとして用いるＳｉＨａあ
るいはＳｉｚＨｅと同時に微量のＰＨｇを添加すること
により達成される。

また、ＭＢＥ法によるＧａＡｓへのＳｉのドーピングで
は、Ｓ　ｉ　２Ｈ８，　Ｓ　ｉ　Ｈ４あるいはｓｉと同
時にＰ又はＰＨｇを添加することにより達成される。

本発明の一局面によれば、基板と，この基板上に形成さ
れた複数の半導体領域からなり、内部にチャネル領域を
含む半導体積層構造体と、この半導体積層構造体の上記
チャネル領域にキャリヤを流出入するための一対の第１
のｍ極と、上記チャネル領域のキャリヤの流れを調節す
るための第２の電極とを有し、上記チャネル領域は化合
物半導体により構成され、かつ、導電型不純物によるキ
ャリヤ濃度が４　Ｘ　１　０　”ｃｎ−３以上である半
導体装置が提供される。このような半導体装置は，ソー
ス領域，ドレイン領域を含んでいる。この構成により、
ソース抵抗が著しく低減された半導体装ｈ’ｔが実現さ
れる。

本発明の限定された一局面によれば、前記チャネル領域
がそれを構成する化合物半導体と同族の他の元素を含ん
でいる半導体装置が提供される。

上記他の元素は上記化合物半導体を構成する周族元索の
一部と置換されて上記チャネル領域を構成する。

本発明の更に限定された一局面によれば、上記化合物半
導体はＧ　ａ　Ａ　ｓ等の■一Ｖ族化合物半導体であり
、上記導電型不純物はＳｉ、上記他の元素はＰである半
導体装置が提供される。Ｓ１はネガティブキャリヤを上
記■−ｖ族化合物半導体に供給し、ｐは上記化合物半導
体結晶中で、同族のＡｓの格子位置に入る．本発明の他の局面によれば、化合物半導体に導電型不純
物を添加する際に、上記化合物半導体を構成する元素と
同族の他の元素を上記化合物半専体に添加し、かつ上記
導電型不純物によるキャリヤ濃度を４　Ｘ　１　０　Ｌ
＆ａ＋＋−３以上にできる化合物半導体の製造方法が提
供される。上記他の元素は上記化合物半導体を構成する
同族元素の一部と置換される。

本発明の限定された局面によれば、上記他の元素の上記
化合物半導体への添加は、上記他の元素の化合物と上記
導電型不純物の化合物とを含む雰囲気中におけるＭＯＶ
ＰＥ法によるものであるか、もしくは上記他の゜元素あ
るいは上記他の元素の化合物と上記導電型不純物を用い
たＭＢＥ法によるものである化合物半導体の製造方法が
提供される。

本発明の限定された局面によれば、基板と、この基板上
に形成された複数の半導体領域から成り、内部に電流路
を含む半導体積層構造体と、この半導体積層構造体の上
記電流路にキャリヤを流出入するための一対の第１の電
極と、上記電流路のキャリヤの流れを調節するための第
２の電極とを有し、上記電流路は化合物半導体で構成さ
れ、上記一対の第１の′＃Ｘ極が設けられる半導体の魂
電型は、第２の電極が設けられる半導体の感電型と相異
なり、かつ、ネガティブキャリヤを有する半導体のうち
，上記第１あるいは第２の電極と接する領域のキャリヤ
濃度が４　Ｘ　１　０　”ｃｓ−８以上である半導体装
置が提供される。このような半導体装置は、エミツタ領
域，コレクタ領域およびベース領域を含んでいる。この
構成により，エミツタ抵抗か著しく低減された半導体装
置もしくは、ベース抵抗が著しく低減された半屏体装置
が実現される５本発明の更に限定された局面によれば、
基板と、この基板上に形成された複数の半涼体領域から
成り、内部に電流路を含む半導体積層構造体と、この半
導体積層構造体の上記電流路にキャリヤを流出入するた
めの一対の電極を有し、上記電流路は化合物半導体で構
成され、上記一対の電極は、導電型が相異なる半導体上
にそれぞれ設けられ，上記電流路中には、導電型が相異
なる化合物半導体同士の接合面が設けられ、ネガティブ
キャリヤを有する半専体のうち上記電極が設けられいる
半導体領域のキャリヤ濃度が４Ｘ１０”■−８以上であ
る半導体装置が提供される。

このような半導体装置は，発光領域を含んでおり、この
硝成により、直列抵抗の著しく低減された半導体発光装
置が実現される。

〔作用〕

Ｇ　ａ　Ａ　ｓへのＳｉのドーピングにおいて、Ｓｉは
結晶中で■族のＧａ，ＩＪ子の格子位置に入るが，Ｓｉ
濃度が２〜４ＸＩＯ”■−δ以上になるとＳｉは■族の
Ａ　ｓ　ｄｉ子の格子位置にも入るようになる．その結
果、Ｓｉ′ａ度４Ｘ１０工６二−８以上では、補償によ
り、キャリヤ濃度は飽和する。さらに，ドーピング量を
増やすと．キャリヤ濃度は減少する．本発明の方法は、
ＭＯＶＰＥ法ではドーパントのＳｉＨ番又はＳｉｚＨｓ
と同時にＰＨｇを、ＭＢＥ法では，Ｓ１と同時にＰ又は
ＰＨａを添加する。

ＰはＡｓと同じ■族の元素で、結晶中でＡｓの格子位置
に入るため，ＳｉがＡｓの格子位置に入ることを抑制す
る。従って、Ｓｉの高濃度ドーピングによるキャリヤの
補償が抑制され、４Ｘ１０”■−８以上のキャリヤ濃度
が容易に再現性止く実現される。

なお、Ｐ以外の■族元素，チッ素（Ｎ），アンチモン（
ｓｂ），ビスマス（Ｂｉ）についても上記ドーピングの
効果を調べたが、Ｓｉのドーピングにより高キャリヤ濃
度のＧ　ａ　Ａ　ｓを得るためには、Ｐが最適であった
．〔実施例〕以下、本発明の実施例を図により説明する。

実施例ＩＭＯＶＰＥ法によりＧ　ａ　Ａ　ｓにＳｉをドーピング
してｎ型のキャリヤ濃度を高めるため，ドーパントのＳ
ｉｚＨｓと同時に微量のＰ　Ｈ　ｓを使った実施例を第
１図に示す．同図で横軸は、Ｓｉｚｅｓと有機金属トリ
メチルガリウム（ＴＭＧ）のモル流量比を表わす．ここ
で、ＴＭＧはアルシン（ＡｓＨａ）と共にＧａＡｓを形
成する際のＩＩＩ族原料である。また、縦軸は、Ｇ　ａ
　Ａ　ｓエピタキシャル膜中のキャリヤ濃度を表わす。

まず、従来ｍ（ＰＨｓ注入なし）を使ってｎ型Ｇ　ａ　
Ａ　ｓを形成した場合には、Ｓ　ｉ　ｚＨａ／　Ｔ　Ｍ
　Ｇ−≧−１０−８でキャリヤ濃度が飽和していること
がわかった。

次に、ＰＨａをＰＨａ　／ＴＭＧ＝１０−’のモル流量
比でＳｉ２Ｈｅと同時に注入した場合には、Ｓ　ｉｚＨ
ｅ／ＴＭＧ＞１０−８でも、キャリヤ濃度は単調増加し
ていることが確認できた。なお、ＰＨａの注入量はＴＭ
Ｇとのモル流量比で１　　０’−’＜ＰＨ８／ＴＭＧ＜１　　０−”の範囲
にあることが有効であることがわかった．上記ｎ型ドー
ピングにおける成長温度の効果を調べたところ，成長温
度５５０℃以上の温度範囲において，本発明の高濃度な
ドーピングが可能であることがわかった。なお、成長温
度５５０’Ｃ以下では、■族原料、ＡｓＨａ，ＰＨａの
熱分解効率の低下により、成長したＧａＡｓの結晶性が
劣化する。これに伴いキャリヤ濃度が４ＸＩＱｌ６■−
８以上の高濃度なドーピングはできにくくなる。

上記実施例では、ｎ型ドーパントとしてＳｉｚＨ６を用
いたが、Ｓ　ｉ　Ｈ４　を用いても同様な結果が得られ
る。また、Ｇ　ａ　Ａ　ｓの成長原料としては有機金属
ＴＭＧのかわりに、トリエチルガリウム（ＴＥＧ）　、
あるいは他のＧａを含む有機金属を用いても良いし、Ａ
　ｓＨδのかわりに１−リエチルヒ素（ＴＥＡｓ）等、
Ａｓを含む他の水素化合物や、有機金属を用いても良い
．実施例２実施例１で示した方法を使って、Ｇ　ａ　Ａ　ｓ電界効
果トランジスタ（ＦＥＴ）用エピタキシャル膜をＭＯＶ
ＰＥ法により形成した．第２図は、ＧａＡｓＦＥＴの断面構造を模式的に示した
図である。第２図で１は半絶縁性Ｇ　ａ　Ａ　ｓ基板、
２は高抵抗Ａ　Ｑ　ＧａＡｓバッファ一層で厚さ０．５
μｍ、３は、ｎＧａＡｓ能動層で厚さ０．２μｍ　，キ
ャリヤ濃度ｎ＝２Ｘ１０工７ａｍ−８、４はｎ＋ＧａＡ
ｓキャップ層で厚さ０．１５μｍである。

上記ｎ＋ＧａＡｓ　　キャップ層４をエビタキシャル成
長する際にｎ形ドーピング原料Ｓｉｚｅｓと同時にＰＨ
ａを使用した．また、５はドレイン電極，６はゲート電
極、７はソース電極である。ゲー１一電極６は、ｎ＋Ｇ
　ａ　Ａ　ｓ　　キャップ層４およびｎ　Ｇ　ａ　Ａ　
ｓ能動層３の一部をエッチングにより除去した溝部に形
成してある。

第３図は第２図に示した構造のＧａ　Ａ　ｓ　Ｆ　Ｅ　
’ｒにおいて、ソース抵抗と相互コンダクタンスのｎ÷
ＧａＡｓキャップ層中キャリヤ濃度依存性を示したもの
である．第３図より、｝’　Ｅ　Ｔのソース抵抗は、ｎ
＋ＧａＡｓ　　キャップ層中のキャリヤ濃度が増加する
と共に減少すること、また、Ｆ　Ｅ　Ｔの相互コンダク
タンスは増太ずることがわかる。

従来技術により、Ｆ　Ｅ　Ｔ用エビタキシャル膜を形成
した場合には、ｎ＋ＧａＡｓ　　キャップ層中キャリヤ
濃度を４　Ｘ　１　０　工８ｃｍ−８以上にできないた
め、ＦＥＴのソース抵抗が充分に低減できず、相互コン
ダクタンスも増大しないことがわかる。

なお、キャリヤ濃度が１０２０■−８程度以上の高濃度
領域においては，ソース，ドレインへのオーミツク電極
形成において、ノンアロイオーミック接合の形成が可能
となることがわかった。

実施例３Ｇ　ａ　Ａ　ｓ論理集積回路用ＦＥＴへの応用例を第４
図により示す。第４図は、ＦＥＴの断面模式図である．
１０は半絶縁性Ｇ　ａ　Ａ　ｓ基板、１１はｐ型Ｇ　ａ
　Ａ　ｓバツファ一層、１２はｎ型Ｇ　ａ　Ａ　ｓ能動
層である。１３はＳｉＣ）ｚ、１４はｎ＋Ｇ　ａ　Ａ　
ｓ、１５はドレイン電極、１６はＳｉＯｚ．１７はゲー
ト電極、１８はソース電極である。

ここで、１４のｎ＋ＧａＡｓ　　は、選択成長法により
形成したもので、１３のＳｉ○２および、１６．１７の
ＳｉＯｘ、ゲート電極をマスクとして、ＭＯＶＰＥ法に
より形成する。また、ｎ＋ＧａＡｓの選択成長時には，
ドーピング材料として、Ｓｉ２Ｈａの他にＰＨ３を同時
に注入し、キャリヤ濃度を５　Ｘ　１　０１９（！ｌ＋
−″Ｂ以上にした。これにより，ＦＥＴのソース抵抗は
ゲート幅１０μｍ当り２０Ω以下に下がり、相互コンダ
クタンスは７００〜９　０　０　ｍ　ｓ　／　ｍに向上
した。

実施例４第５図はＩｎＧａＡｓ／　ＩｎＡ悲Ａｓへテロ接合を利
用したＦＥＴの断面模式図である。

２０は半絶縁性Ｇ　ａ　Ａ　ｓ基板、２１はバツファ−
層で、ＩｎＧａＡｓとＩｎＡ　Ｑ　Ａｓの超格子層をそ
れぞれ，１００人，２５０人の順に交互に積層して全体
で１μｍのバツファ一層とした．２２はｎ÷ＩｎＧａＡ
ｓ能動層、２６はＩｎＡ　Ｑ　Ａｓ高抵抗層、２３はＳ
ｉ０２．２４はｎ　＋Ｑ　ａ　Ａ　ｓ　　，２　５はド
レイン電極，２７はＳｉＮ，２８はゲート電極，２９は
ソース電極である．上記各層２１，２２．２６は、ＭＢ
Ｅ法により連続的にエビタキシャル成長し、Ｓ　ｉ　０
２バタン２３，ゲート電極２８．８ｉＮ２７をマスクと
して，高抵抗層２６の一部をエッチングにより除去し、
除去した部分にｎ＋ＩｎＧａＡｓ２４をＭＯＶＰＥによ
り選択成長する．ここで、ｎ＋ＩｎＧａＡｓ能動層２２
をＭ］＝ｌＥで成長する際、ｎ形のドーパントＳｉと同
時にｐもドーピングした。また、ｒｕＩロＧａＡｓ２４
をＭＯＶＰＥ法にて選択成長する際には、ｎ形のドーバ
ントＳｉＨａ　と同時にＰＨａもドーピングした。実施
例１と同様、本実施例においても、ＩｎＧａＡｓへのＳ
ｉのドーピングでＰをＳｉと同時にドーピングすること
により、キャリヤ濃度を従来技術で到達できる値より１
桁以上高めることができ，ソース，ドレイン電極のノン
アロイオーミツク接合ができた。

実施例５バイボーラトランジスタへの実施例を第６図を用いて説
明する。第６図は該装置の断面模式図である。基板３０
上にコレクタ領域となる０＋型ＧａＡｓ３１、ｎ型Ｇａ
Ａｓ４０、ベース領域となるｐ十型ＧａＡｓ３７、エミ
ツタ領域となるｎ十型Ａ　Ｑ　ＧａＡｓ３４、ｎ十型Ｇ
ａＡｓ３５の順にＭＢＥ法でエビタキシャル膜を連続成
長する。ここで、ｎ十型ＧａＡｓ３１、ｎ型ＧａＡｓ４
０の厚みは各々０．５　μｍ，０．６　μｍである．ｐ
十型ＧａＡｓ３７の厚みは０．１μｍ，ｎ型Ａ　Ｑ　Ｇ
ａＡｓ３４およびｎ十型ＧａＡｓ３５の厚みは各々Ｑ．
３μｍ，０．２μｍである。コレクタ領域においては，
コレクタ電極３３をｎ十型Ｇ　ａ　Ａ　ｇ選択成長層３
９上に設ける。エミツタ領域では、エミツタ電極３６、
ベース領域ではベース電極３８をそれぞれ形成する。コ
レクタ領域のｎ十型Ｇ　ａ　Ａ　ｓ選択成長層３９はＭ
ＢＥ法、またはＭＯＶＰＥ法により形成する。

上記バイボーラトランジスタにおいて、ｎ十型ＧａＡｓ
３５および３９のキャリヤ濃度を本発明の方法により、
５Ｘ１０工９ａｍ−δ以上にすると、エミツタ電極３６
，コレクタ電極３３とのオーミツク接合をノンアロイで
実現できる．また，エミツタ抵抗，コクレタ抵抗を低減
できるので高速動作も可能となる．上記実施例５ではｎｐｎ型バイボーラトランジスタにつ
いて述べたがｐｎｐ型バイボーラトランジスタの場合に
もｎ型ベース領域に本発明を適用することにより素子の
高速化が実現できる。

塔施例６半導体レーザへの適用例を第７図により説明する。第７
図はｐｃｓｐ半導体レーザの断面模式図を示す．ｐ型Ｇ　ａ　Ａ　ｓ基板４１上にＭＯＶＰＥ＠によりｎ
十型Ｇ　ａ　Ａ　ｓ電流ブロック層４３を０．８μｍ成
長し、次に、Ｖ字型の溝４２をフォトリソグラフィーと
ウエットエッチングにより設ける。上言己Ｖ＃を形成し
た基板上に、液相成長法（ＬＰＥ法）により、ｐ型ＡΩ
ＧａＡｓクラッド層４４、ノンドープＡ　Ｑ　ＧａＡｓ
活性層４９、ｎ型Ａ　Ｑ　ＧａＡｑクラッド層４５を形
成する．次にＭＯＶＰＥ法によりｎ十型Ｇ　ａ　Ａ　ｓ
キャップ層４６を形成する６ｐ型Ａ　ｆｌ　ＧａＡｓク
ラツド層４４の厚みは０．２　５　ｔｔｍノンドープＡ
　Ｑ　ＧａＡｓ活性層４９は０．１μｍ．ｎ型Ａ　Ｑ　
ＧａＡｓクラツド層４５は１．５μｍである。

また、ｎ十型ＧａＡｓキャップ層４６は３〜５μｍであ
る．オーミツク電極４７はｎ十型Ｇ　ａ　Ａ　ｓキャップ層
４６上に形成するが、本発明の方法を適用することによ
って、キャリヤ濃度を５　Ｘ　１　０１９ａｕ　’にす
るとノンアロイによるオーミック接触が実現できる。

ここで，作製した半導体レーザへの注入電流に対する光
出力特性（１−Ｌ特性）を調べたところ、ｎ＋ＧａＡｓ
　　キャップ層４６のキャリヤ濃度を従来の４　Ｘ　１
　０　１ａａｎ−８から５Ｘ１０’θ■−８にすること
により、発光効率が５％向上することがわかった。これ
は、レーザダイオードの直列抵抗が減少したことによる
ものである．〔発明の効果〕以上の実施例で説明した様に、本発明によ九ば、ｎｔ−
ｖ族化合物半導体へのｎ型ドーピングにおいて、従来技
術で得られる値よりも１桁以上高い濃度のキャリヤ濃度
が可能となり、半導体装置の性能を著しく向上させるこ
とができる。また，量産性にも優れた技術であるため、
高品質な半導体製品を安価に提供できる経済効果が大き
い。

【図面の簡単な説明】

第１図は本発明の一実施例の効果を示すグラフ、第２図
は本発明の一実施例のＧａ　Ａ　ｓ　Ｆ　Ｅ　’ｒの断
面構造模式図、第３図は上記実施例のＧａＡｓＦＥＴの
特性を示すグラフ、第４図，第５図は本発明の他の実施
例のＦＥＴの断面構造模式図、第６図は本発明の実施例
のバイボーラトランジスタの断面楕造模式図、第７図は
本発明の実施例の半導体レーザの断面靖造模式図である
。１・・・半絶縁性Ｇ　ａ　Ａ　ｓ基板、２・・・Ａ　Ｑ
　ＧａＡｓバッファ一層、３　−　ｎ　Ｇ　ａ　Ａ　ｓ
能層、４−ｎ＋ＧａＡｓキャップ層、５・・・ドレイン
電極、６・・・ゲート電極、１０・・・半絶縁性Ｇ　ａ
　Ａ　ｓ基板、１１・・・ｐ型ＧａＡｓバツファ一層、
１２・・・ｎ形Ｇ　ａ　Ａ　ｓ能動層、１３・・・Ｓｉ
０２，１４’−ｎ＋　ＧａＡｓキャップ層，１５ドレイ
ン電極、１６・・・ＳｉＯｚ．１７・・・ゲート電極、
１８・・・ソース電極、２０・・・半絶縁性ＧａＡｓ基
板，２１・・・バツファ−層、２　２　−　ｎ　＋Ｉｎ
（ｉａＡｓ能動層、２　３−Ｓ　ｉ　Ｏｘ　．　２４−
ｎ＋ＩｎＧａＡｓ　．　２　５・・ドレイン電極、２６
・・・高抵抗ＩｎＡＱＡｓ　、２　７・・・Ｓｉ○２、
２８・・・ゲート電極，２９・・・ソース電極、３０・
・・基板、３１・・・ｎ十型ＧａＡｓ．３２・・・絶縁
材、３３・・・コレクタ電極、３４・・・ｎ十型Ａ　Ｑ
　ＧａＡｓ．３５・・・ｎ十型Ｇ　ａ　Ａ　ｓ、３６・
・・エミッタ電極、３　７　・ｐ十型ＧａＡｓ，３８・
・・ベース電極，３９”’ｎ十型Ｇ　ａ　Ａ　ｓ選択成
長層、４　０　−　ｎ型ＧａＡｓ、４１・・・ｐ型Ｇａ
Ａｓ基板、４２・・・Ｖ字溝，４３・・・ｎ十型Ｇ　ａ
　Ａ　ｓ電流ブロック層、４４・・・ｐ型Ａ　Ｑ　Ｇａ
Ａｓクラッド層、４５・・・ｎ型＾ΩＧａＡｓクラッド
層、４６・・・ｎ十型Ｇ　ａ　Ａ　ｓキャップ層、４７
・・・オーミック電極，４８・・・オーミック電極、４
９・・・ノンドープＡ　Ｑ　ＧａＡｓ活性層、５０・・
・発光領域。第　１　　ロ五ル】じｒ比ゝ′％。ケ゛−｝’ｌ’亀　７ｏｐ領 γ一Ｆ長　ｏ３，ｉｔ蛮ｆＧαハＳ午ヤノデ層中やヤソヤ４レｊ（Ｃｍり第　４　口第　５　口

Claims

【特許請求の範囲】１、基板と、この基板上に形成された複数の半導体領域
からなり、内部にチャネル領域を含む半導体積層構造体
と、この半導体積層構造体の上記チャネル領域にキャリ
ヤを流出入するための一対の第１の電極と、上記チャネ
ル領域のキャリヤの流れを調節するための第２の電極と
を有し、上記チャネル領域は化合物半導体により構成さ
れ、かつ、導電型不純物によるキャリヤ濃度が４×１０
＾１＾８ｃｍ＾−＾３以上である半導体装置。２、請求項１に記載の半導体装置において、前記チャネ
ル領域がそれを構成する化合物半導体と同族の他の元素
を含んでいる半導体装置。３、請求項１に記載の半導体装置において、前記化合物
半導体はＧａＡｓ等のIII−Ｖ族化合物半導体であり、
上記導電型不純物はＳｉ、上記他の元素はｐである半導
体装置。４、化合物半導体に導電型不純物を添加する際に、上記
化合物半導体を構成する元素と同族の他の元素を上記化
合物半導体に添加し、かつ上記導電型不純物によるキャ
リヤ濃度を４×１０＾１＾８ｃｍ＾−＾３以上にできる
化合物半導体の製造方法。５、請求項４に記載の化合物半導体の製造方法において
、前記他の元素の上記化合物半導体への添加は、上記他
の元素の化合物と上記導電型不純物の化合物とを含む雰
囲気中におけるＭＯＶＰＥ法であるか、もしくは上記他
の元素あるいは上記他の元素の化合物と上記導電型不純
物を用いたＭＢＥ法である化合物半導体の製造方法。６、基板と、この基板上に形成された複数の半導体領域
から成り、内部に電流路を含む半導体積層構造体と、こ
の半導体積層構造体の上記電流路にキャリヤを流出入す
るための一対の第１の電極と、上記電流路のキャリヤの
流れを調節するための第２の電極とを有し、上記電流路
は化合物半導体で構成され、上記一対の第１の電極が設
けられる半導体の導電型は、第２の電極が設けられる半
導体の導電型と相異なり、かつ、ネガティブキャリヤを
有する半導体のうち、上記第１あるいは第２の電極と接
する領域のキャリヤ濃度を４×１０＾１＾８ｃｍ＾−＾
３以上である半導体装置。７、基板と、この基板上に形成された複数の半導体領域
から成り、内部に電流路を含む半導体積層構造体と、こ
の半導体積層構造体の上記電流路にキャリヤを流出入す
るための一対の電極を有し、上記電流路は化合物半導体
で構成され、上記一対の電極は、導電型が相異なる半導
体上にそれぞれ設けられ、上記電流路中には、導電型が
相異なる化合物半導体同士の接合面が設けられ、ネガテ
ィブキャリヤを有する半導体のうち上記電極が設けられ
ている半導体領域のキャリヤ濃度が４×１０＾１＾８ｃ
ｍ＾−＾３以上である半導体装置。